KR100650625B1 - 정전기 방전 방지 소자 - Google Patents

정전기 방전 방지 소자 Download PDF

Info

Publication number
KR100650625B1
KR100650625B1 KR1020040030235A KR20040030235A KR100650625B1 KR 100650625 B1 KR100650625 B1 KR 100650625B1 KR 1020040030235 A KR1020040030235 A KR 1020040030235A KR 20040030235 A KR20040030235 A KR 20040030235A KR 100650625 B1 KR100650625 B1 KR 100650625B1
Authority
KR
South Korea
Prior art keywords
type
substrate
region
gate electrode
source region
Prior art date
Application number
KR1020040030235A
Other languages
English (en)
Other versions
KR20050104820A (ko
Inventor
김길호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040030235A priority Critical patent/KR100650625B1/ko
Publication of KR20050104820A publication Critical patent/KR20050104820A/ko
Application granted granted Critical
Publication of KR100650625B1 publication Critical patent/KR100650625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

본 발명은 표면 전류 집중 현상을 완화시킬 수 있는 정전기 방전 방지 소자를 개시하며, 개시된 이 소자는, 기판 표면내에 형성된 저농도 n형 드리프트 영역; 상기 n형 드리프트 영역내의 기판 표면내에 형성된 고농도 n형 드레인 영역; 상기 n형 드리프트 영역과 이격되어 기판 표면내에 형성된 n형 소오스 영역; 상기 n형 드리프트 영역과 n형 소오스 영역 사이의 기판 표면내에 상기 n형 소오스 영역과 접하도록 형성된 p형 확산층; 상기 n형 소오스 영역과 n형 드리프트 영역 사이의 기판 상에 게이트절연막을 개재해서 형성된 게이트 전극; 및 상기 기판 표면내에 형성된 웰 픽업;을 포함하는 것을 특징으로 한다.

Description

정전기 방전 방지 소자{ELECTROSTATIC DESCHARGE PROTECTION DEVICE}
도 1은 전형적인 정전기 방전 방지 소자의 전류-전압 관계 그래프이다.
도 2는 종래의 정전기 방전 방지 소자를 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 정전기 방전 방지 소자를 나타낸 단면도이다.
도 4는 본 발명의 제 1 실시예에 따른 정전기 방전 방지 소자의 변형례를 나타낸 단면도이다.
도 5는 본 발명의 제 2 실시예에 따른 정전기 방전 방지 소자를 나타낸 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 정전기 방전 방지 소자의 변형례를 나타낸 단면도이다.
본 발명은 정전기 방전 방지 소자에 관한 것으로써, 더 구체적으로 스트레스 전류에 대한 효율이 높은 정전지 방전 방지 소자에 관한 것이다.
마이크로 칩을 정전기 방전으로 부터 보호하는 정전기 방전 방지 소자는 칩 의 정상 동작 전압이 인가된 경에는 동작하지 않고 정전기 방전에 의한 고전압이 인가될 때 스트레스 전류를 방전시킴으로써 칩 내부의 소자를 보호할 수 있다.
도 1에 도시된 것과 같이, 정전기 방전 방지 소자는 항복 전압(Vav) 및 바이폴라 정션 트랜지스터의 트리거 전압(Vtr)이 칩의 동작 전압보다 높고, 누설전류가 충분히 작아야 한다. 또한, 래치업에서 비정상적인 동작을 방지하기 위하여 바이폴라 정션 트랜지스터의 트리거 전류가 충분히 높아야하고, 열적 항복(Thermal Breakdown)이 발생하기 전에 충분히 많은 양의 전류를 외부로 방전시킬 수 있어야 한다.
정전기 방전 방지 회로에 사용될 수 있는 이중확산 드레인 트랜지스터(DDDNMOS;Double Diffusion Drain NMOS Transistor)가 도 2에 도시된다.
도 2를 참조하면, 이중 확산 트랜지스터는 p웰(10)이 형성된 기판에 저농도의 n형 드리프트 영역(12)이 형성되고, 상기 n형 드리프트 영역(12)이 형성된 기판의 표면에 고농도의 n형 드레인(14)이 형성되어 있다. 상기 n형 드리프트 영역(12)으로 부터 소정 간격 이격된 기판의 표면에 n형 소오스(16)가 형성되고, 상기 n형 소오스(16)와 상기 n형 드리프트 영역(12) 사이의 기판 상에 게이트 전극(18)이 형성된다. 상기 p웰(10)에는 웰 픽업(20)이 형성된다.
정전기 방전 방지 소자로 사용된 이중 확산 트랜지스터의 드레인(14)은 Vdd 전원 단자에 연결되거나 입출력 패드에 연결되고, 게이트 전극(18), 소오스(16) 및 웰 픽업(20)은 Vss 단자에 연결된다.
정전기 방전으로 인해 상기 드레인(14)에 고전압이 인가되면 기생 NPN 바이 폴라 트랜지스터가 형성되어 상기 드레인(14)과 상기 소오스(16) 사이에 다량의 전류가 흐르는데, 이중확산 드레인 트랜지스터(double diffusion drain NMOS transistor)의 경우에는 기생 바이폴라 트랜지스터에 다량의 전류가 흐르기 시작하면 소자의 표면을 따라 드레인/채널/소오스를 연결하는 저저항 전류경로가 형성되는 특성이 있다. 이와 같은 이중확산 드레인 트랜지스터에서 발생하는 표면 전류 집중 현상은 정전기 방전 방지 소자의 기능을 저하시키는 요인이 된다. 예컨대, 전류 경로가 소자의 표면을 따라 형성되면 소자의 표면의 극히 제한된 영역에서 온도가 급격히 증가하여 열적 파괴가 발생하는 문제가 있다.
뿐만 아니라, 종래의 이중확산 트랜지스터는 스냅백 홀딩 전압이 동작 전압보다 낮고, 바이폴라 정션 트랜지스터의 트리거 전류가 매우 작고, 열적 항복 전류가 낮아 스트레스에 대한 내성이 약한 문제가 있고, 바이폴라 정션 트랜지스터가 트리거 되기 전에 열적 항복이 발생할 수 있기 때문에 멀티 핑거 구조를 형성하는 경우 각각의 핑거가 불균일하게 동작하는 문제를 안고 있다.
본 발명이 이루고자 하는 기술적 과제는 소자의 표면 전류 집중 현상을 완화시켜 전류가 소자 전체로 균일하게 분포되는 정전기 방전 방지 소자를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은, 표면 전류 집중 현상을 완화시킬 수 있는 정전기 방전 방지 소자를 제공하며, 이 소자는, 기판 표면내에 형성된 저농도 n형 드리프트 영역; 상기 n형 드리프트 영역내의 기판 표면내에 형성된 고농도 n형 드레인 영역; 상기 n형 드리프트 영역과 이격되어 기판 표면내에 형성된 n형 소오스 영역; 상기 n형 드리프트 영역과 n형 소오스 영역 사이의 기판 표면내에 상기 n형 소오스 영역과 접하도록 형성된 p형 확산층; 상기 n형 소오스 영역과 n형 드리프트 영역 사이의 기판 상에 게이트절연막을 개재해서 형성된 게이트 전극; 및 상기 기판 표면내에 형성된 웰 픽업;을 포함한다.
상기 p형 확산층은 상기 n형 소오스에 인접하여 형성되고, 상기 게이트 전극 일측의 기판 표면에 형성되거나, 상기 게이트 전극 하부의 기판 표면에 형성될 수 있다. 정전기 방전 방지를 위하여 상기 드레인은 입출력 패드에 접속되고, 상기 웰 픽업, 상기 소오스, 상기 p형 확산층 및 상기 게이트 전극은 공통으로 접지될 수 있다. 그러나, 상기 p형 확산층이 게이트 전극 하부에 위치하는 경우 상기 게이트 전극은 내부 회로에 연결함으로써 출력 구동 소자의 기능을 동시에 수행할 수도 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 본 발명의 사상은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 제 1 실시예에 따른 정전기 방전 방지 소자를 나타낸 단면도이다.
도 3을 참조하면, 기판(100)의 소정영역에 저농도의 n형 드리프트 영역(112) 이 형성되고, 상기 저농도 n형 드리프트 영역(112)이 형성된 기판의 표면에 고농도의 n형 드레인(114)이 형성된다. 상기 기판(100)은 상기 n형 드리프트 영역(112) 보다 낮은 농도로 약 1×1012cm-2도우즈의 불순물이 주입된 p웰이다. 상기 n형 드레인(114)은 약 1×1015cm-2 내지 1×1015cm-2도우즈로 형성되고, 상기 n형 드리프트 영역(112)은 약 1×1013cm-2 내지 1×1014cm-2도우즈로 형성될 수 있다. 일반적으로 항복전압은 접합 계면 농도에 반비례하기 때문에 p웰과 n형 드리프트 영역(112)의 불순물 농도를 충분히 낮추는 것이 바람직하다.
상기 n형 드리프트 영역(112)으로 부터 소정 거리 이격되어 상기 기판(100)의 표면에 n형 소오스(116)가 형성되고, 상기 n형 소오스(116) 및 상기 n형 드리프트 영역(112) 사이에 p형 확산층(130)이 형성된다. 상기 p형 확산층(130)은 정전기 방전시 상기 드레인(114)과 상기 소오스(116) 사이에 표면 전류 경로가 형성되는 것을 방지하기 위한 구조이다. 상기 p형 확산층(130)과 상기 n형 드리프트 영역(12) 사이의 기판 상에 게이트 전극(118)이 형성된다.
상기 n형 드레인(114)은 마이크로 칩의 입출력 패드 또는 전원 단자에 연결될 수 있다. 또한, 상기 n형 소오스(116) 및 상기 게이트 전극(118)은 공통으로 접지되고, 상기 기판에는 웰의 접지를 위한 웰 픽업(120)이 더 형성되어 있는데 상기 웰 픽업(120) 또한 상기 n형 소오스(116) 및 상기 게이트 전극(118)과 아울러 공통으로 접지될 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 정전기 방전 방지 소자의 변형례를 나 타낸 단면도이다.
이 소자는 다량의 전류를 방전시킬 수 있도록 멀티 핑거 구조의 게이트 전극을 채택하여 형성할 수도 있다. 도 4에 도시된 것과 같이, 기판의 표면에 복수개의 n형 드리프트 영역(112)이 서로 이격되어 형성되어 있고, 드리프트 영역(112)이 형성된 기판의 표면에 각각 n형 드레인(114)이 형성된다. 상기 n형 드리프트 영역(112)과 소정간격 이격되어 n형 소오스(116)가 형성되고, 상기 n형 소오스(116) 및 상기 n형 드리프트 영역(112) 사이에 p형 확산층(130)이 형성된다. 상기 p형 확산층(130)과 상기 n형 드리프트 영역(112) 사이의 기판 상에 각각 핑거 구조의 게이트 전극(118)이 형성된다. 상기 기판의 소정 영역에 기판을 접지시키기 위한 웰 픽업(120)이 형성되어 있다.
제 1 실시예와 마찬가지로, 상기 n형 드레인(114)은 입출력단자 또는 전원 단자에 연결되고, 상기 게이트 전극(118), 상기 n형 소오스(116), 상기 p형 확산층(130) 및 상기 웰 픽업(120)은 공통으로 접지된다.
도 5는 본 발명의 제 2 실시예에 따른 정전기 방전 방지 소자를 나타낸 단면도이다.
도 5를 참조하면, 제 1 실시예와 마찬가지로 제 2 실시예에 따른 정전기 방전 방지 소자는 n형 소오스(116)와 n형 드리프트 영역(112) 사이에 p형 확산층(130)이 형성된다. 상기 p형 확산층(130)은 상기 게이트 전극(118) 하부의 기판 표면에 형성되고, 상기 n형 소오스(116)에 인접하여 형성된다. n형 드레인(114)은 입출력 패드 또는 외부 전원에 연결될 수 있다. 이 소자는 정전기 방전 방지 소자로서의 기능 뿐만 아니라 출력 드라이버로도 사용될 수 있는데, 상기 게이트 전극(118), 상기 n형 소오스(116) 및 웰 픽업(120)이 공통으로 접지됨으로써 정전기 방전 전류를 접지로 방전시킬 수 있고, 게이트 전극(118)을 내부 회로에 연결함으로써 출력 신호를 드라이빙할 수도 있다.
도 6은 본 발명의 제 2 실시예에 따른 정전기 방전 방지 소자의 변형례를 나타낸 단면도이다.
도 6을 참조하면, 제 2 실시예에 따른 정전기 방전 방지 소자 또한 멀티 핑거 구조의 게이트 전극을 채택함으로써 다량의 정전기 방전 전류를 방출할 수 있다.
즉, 복수개의 n형 드리프트 영역(112)과 n형 소오스(116) 사이의 기판 상에 핑거 구조의 게이트 전극(118)을 형성하고, 각각의 핑거 게이트 하부의 기판에 상기 n형 소오스(116)에 인접하는 p형 확산층을 형성함으로써, n형 드레인(114)과 n형 소오스(116) 사이의 표면 전류 경로를 차단할 수 있다.
상술한 것과 같이 본 발명에 따르면 이중확산드레인 트랜지스터를 사용하는 정전기 방전 방지 소자에 있어서, n형의 드레인과 소오스 사이에 p형 확산층을 형성함으로써 소오스와 드레인 사이의 표면 전류 경로를 차단할 수 있다. 따라서, 정전기 방전이 발생한 경우 n형 드레인으로 부터 n형 드리프트 영역 및 기판을 통하여 정전기 방전 전류를 방출할 수 있기 때문에 스트레스 전류에 대한 높은 효율을 가지는 정전기 방전 방지 회로를 제공할 수 있고, 추가적인 면적 증가 없이 정전기 방전 방지 효율을 높일 수 있기 때문에 칩 사이즈를 줄이는데도 효과적이다.

Claims (12)

  1. 기판 표면내에 형성된 저농도 n형 드리프트 영역;
    상기 n형 드리프트 영역내의 기판 표면내에 형성된 고농도 n형 드레인 영역;
    상기 n형 드리프트 영역과 이격되어 기판 표면내에 형성된 n형 소오스 영역;
    상기 n형 드리프트 영역과 n형 소오스 영역 사이의 기판 표면내에 상기 n형 소오스 영역과 접하도록 형성된 p형 확산층;
    상기 n형 소오스 영역과 n형 드리프트 영역 사이의 기판 상에 게이트절연막을 개재해서 형성된 게이트 전극; 및
    상기 기판 표면내에 형성된 웰 픽업;
    을 포함하는 것을 특징으로 하는 정전기 방전 방지 소자.
  2. 제 1 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업, 상기 게이트 전극, 상기 n형 소오스 영역 및 상기 p형 확산층은 접지 단자에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
  3. 제 1 항에 있어서, 상기 p형 확산층은 상기 기판의 상기 게이트 전극 일측 에 형성된 것을 특징으로 하는 정전기 방전 방지 소자.
  4. 제 1 항에 있어서, 상기 p형 확산층은 상기 기판에 일 부분이 상기 게이트 전극과 중첩되게 형성된 것을 특징으로 하는 정전기 방전 방지 소자.
  5. 제 4 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업, 상기 게이트 전극 및 상기 n형 소오스 영역은 접지 단자에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
  6. 제 4 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업 및 상기 n형 소오스 영역 접지되고, 상기 게이트 전극은 내부 회로에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
  7. 기판에 형성된 p웰;
    상기 p웰의 표면에 형성된 웰 픽업;
    상기 p웰이 형성된 기판에 형성된 복수개의 저농도 n형 드리프트 영역;
    각각의 n형 드리프트 영역이 형성된 기판의 표면에 형성된 고농도 n형 드레인 영역;
    상기 n형 드리프트 영역과 소정 간격 이격되어 기판의 표면에 형성된 복수개의 고농도 n형 소오스 영역;
    상기 n형 소오스 영역과 상기 n형 드리프트 영역들 사이에 상기 n형 소오스 영역과 인접되게 형성된 p형 확산층;및
    상기 n형 소오스 영역과 상기 n형 드리프트 영역들 사이의 기판 상에 형성된 복수개의 핑거형 게이트 전극을 포함하는 정전기 방전 방지 소자.
  8. 제 7 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업, 상기 게이트 전극, 상기 n형 소오스 영역 및 상기 p형 확산층은 접지 단자에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
  9. 제 7 항에 있어서, 상기 p형 확산층은 상기 기판의 상기 게이트 전극 일측에 형성된 것을 특징으로 하는 정전기 방전 방지 소자.
  10. 제 7 항에 있어서, 상기 p형 확산층은 상기 기판에 일 부분이 상기 게이트 전극과 중첩되게 형성된 것을 특징으로 하는 정전기 방전 방지 소자.
  11. 제 9 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업, 상기 게이트 전극 및 상기 n형 소오스 영역은 접지 단자에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
  12. 제 7 항에 있어서, 상기 n형 드레인 영역은 입출력 패드에 연결되고, 상기 웰 픽업 및 상기 n형 소오스 영역은 접지되고, 상기 게이트 전극은 내부 회로에 연결되는 것을 특징으로 하는 정전기 방전 방지 소자.
KR1020040030235A 2004-04-29 2004-04-29 정전기 방전 방지 소자 KR100650625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030235A KR100650625B1 (ko) 2004-04-29 2004-04-29 정전기 방전 방지 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030235A KR100650625B1 (ko) 2004-04-29 2004-04-29 정전기 방전 방지 소자

Publications (2)

Publication Number Publication Date
KR20050104820A KR20050104820A (ko) 2005-11-03
KR100650625B1 true KR100650625B1 (ko) 2006-11-27

Family

ID=37282285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030235A KR100650625B1 (ko) 2004-04-29 2004-04-29 정전기 방전 방지 소자

Country Status (1)

Country Link
KR (1) KR100650625B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755157B2 (en) 2010-05-31 2014-06-17 Samsung Electronics Co., Ltd. Integrated circuit device and electrostatic discharge protecting circuit thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755157B2 (en) 2010-05-31 2014-06-17 Samsung Electronics Co., Ltd. Integrated circuit device and electrostatic discharge protecting circuit thereof

Also Published As

Publication number Publication date
KR20050104820A (ko) 2005-11-03

Similar Documents

Publication Publication Date Title
US5615073A (en) Electrostatic discharge protection apparatus
US8476709B2 (en) ESD protection device and method
US7355252B2 (en) Electrostatic discharge protection device and method of fabricating the same
KR100190008B1 (ko) 반도체 장치의 정전하 보호 장치
US20030197246A1 (en) ESD protection circuit sustaining high ESD stress
KR19990078148A (ko) 반도체장치
JP4290468B2 (ja) 静電気放電保護素子
US6320230B1 (en) Silicon-controlled rectifier integral with output buffer
US7323752B2 (en) ESD protection circuit with floating diffusion regions
US20100044748A1 (en) Electrostatic discharge protection device
JP4510732B2 (ja) 高電圧素子の静電気保護装置
US7176539B2 (en) Layout of semiconductor device with substrate-triggered ESD protection
US20050224882A1 (en) Low trigger voltage esd nmosfet triple-well cmos devices
JP3317345B2 (ja) 半導体装置
WO2005112134A2 (en) High current mos device with avalanche protection and method of operation
US7238969B2 (en) Semiconductor layout structure for ESD protection circuits
KR100650625B1 (ko) 정전기 방전 방지 소자
US6534834B1 (en) Polysilicon bounded snapback device
US7030461B2 (en) Device for electrostatic discharge protection
US20020060345A1 (en) Esd protection circuit triggered by low voltage
KR100192952B1 (ko) 정전기 보호소자
KR20070052912A (ko) 반도체회로용 정전기 보호소자
KR100612948B1 (ko) 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터
JP4694123B2 (ja) 静電気放電保護素子
KR101044383B1 (ko) 정전기 방전 보호 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 14