JP4510732B2 - 高電圧素子の静電気保護装置 - Google Patents
高電圧素子の静電気保護装置 Download PDFInfo
- Publication number
- JP4510732B2 JP4510732B2 JP2005261028A JP2005261028A JP4510732B2 JP 4510732 B2 JP4510732 B2 JP 4510732B2 JP 2005261028 A JP2005261028 A JP 2005261028A JP 2005261028 A JP2005261028 A JP 2005261028A JP 4510732 B2 JP4510732 B2 JP 4510732B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- electrostatic protection
- gate pattern
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 27
- 230000003068 static effect Effects 0.000 description 12
- 230000005611 electricity Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 102000004213 Neuropilin-2 Human genes 0.000 description 1
- 108090000770 Neuropilin-2 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
3 P型ウェルピックアップ領域
4、4A N型ソース領域
5 N型ドリフト領域
6 N型アクティブ領域
7 P型ソース領域
8 P型ドレイン領域
9 N型ドレイン領域
10 P型Nフィールドストップ領域
11 P型ウェル
12 P型基板
13 素子分離領域
14、14A P型カウンタポケットソース領域
Claims (11)
- 第1導電型の基板上に所定の間隔を隔てて位置する第1ゲートパターン及び第2ゲートパターンと、
前記第1ゲートパターンの下部における一方側の所定の領域と接し、前記基板内における所定の第1領域に形成された第1導電型のウェルと、
該ウェル内に形成された第2導電型のソース領域と、
該第2導電型のソース領域を覆い、前記ウェル内に形成された第1導電型のカウンタポケットソース領域と、
前記ウェル内に形成され、前記第2導電型のソース領域と素子分離領域を介して位置する第1導電型のウェルピックアップ領域と、
前記第2ゲートパターンの下部と接し、前記第1ゲートパターンの下部の他方側の所定の領域と接するように、前記基板内における所定の第2領域に形成された第2導電型のドリフト領域と、
該ドリフト領域内に形成され、前記第2ゲートパターンの下部の一端側に接して設けられた第1導電型のソース領域と、前記第2ゲートパターンの下部の他端側に接して設けられた第1導電型のドレイン領域及び該第1導電型のドレイン領域に接して設けられた第2導電型のドレイン領域と、
前記第1ゲートパターン、前記第2導電型のソース領域及び前記第1導電型のウェルピックアップ領域に接続された第1電極と、
前記第1導電型のドレイン領域及び前記第2導電型のドレイン領域に接続された第2電極とを備えることを特徴とする高電圧素子の静電気保護装置。 - 前記ドリフト領域内に形成され、前記第1導電型のソース領域と接する第2導電型のアクティブ領域を、さらに備えることを特徴とする請求項1に記載の高電圧素子の静電気保護装置。
- 前記第1導電型は、P型不純物がドープされたP型であり、前記第2導電型は、N型不純物がドープされたN型であることを特徴とする請求項1に記載の高電圧素子の静電気保護装置。
- 前記第1導電型のカウンタポケットソース領域の不純物濃度は、前記ウェル内に形成された前記第2導電型のソース領域より低く、前記ドリフト領域より高いことを特徴とする請求項1に記載の高電圧素子の静電気保護装置。
- 前記カウンタポケットソース領域の不純物濃度は、1013〜1014cm-3の範囲であることを特徴とする請求項4に記載の高電圧素子の静電気保護装置。
- 前記ウェル内に形成された前記第2導電型のソース領域の不純物濃度は、1015〜1016cm-3の範囲であることを特徴とする請求項5に記載の高電圧素子の静電気保護装置。
- 前記第1ゲートパターンに接する前記ドリフト領域の端部と、前記第2導電型のアクティブ領域との間隔を狭くすることにより、前記ドリフト領域と前記基板との境界部で発生するアバランチ降伏電圧が低くなるように構成されていることを特徴とする請求項2に記載の高電圧素子の静電気保護装置。
- 下部の一方側が、前記第2導電型のドレイン領域と接し、前記ドリフト領域内の前記基板上に、前記第2ゲートパターンと所定の間隔を隔てて位置する第3ゲートパターンと、
前記ドリフト領域内に形成され、前記第3ゲートパターンの下部の他端側と接して形成された第1導電型のソース領域と、
前記ドリフト領域内に形成され、前記第1導電型のソース領域と接する第2導電型のアクティブ領域とを、さらに備えることを特徴とする請求項2に記載の高電圧素子の静電気保護装置。 - 前記ドリフト領域と所定の間隔を隔てて、前記基板内の第3領域に形成された第1導電型の基準ウェルと、
前記ドリフト領域及び前記基準ウェルに、それぞれの下部の一端側及び他端側が接する第4ゲートパターンと、
該第4ゲートパターンと所定の間隔を隔てて位置し、前記基準ウェルと下部の一端側が接する第5ゲートパターンと、
前記基準ウェル内に位置し、前記第4ゲートパターンの下部の他端側及び前記第5ゲートパターンの下部の一端側と接する第2導電型のソース領域と、
前記基準ウェル内に位置し、前記第2導電型ソース領域を覆うように形成された第1導電型のカウンタポケットソース領域とを、さらに備えることを特徴とする請求項8に記載の高電圧素子の静電気保護装置。 - 前記基準ウェルを基準に、両側が対称になるように前記第4ゲートの一方側に配置された全ての要素が、前記第5ゲートの他方側に配置されていることを特徴とする請求項9に記載の高電圧素子の静電気保護装置。
- 前記第1領域及び第2領域は、トレンチ型に形成されていることを特徴とする請求項1に記載の高電圧素子の静電気保護装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071802A KR100629436B1 (ko) | 2004-09-08 | 2004-09-08 | 고전압 소자의 정전기 보호장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080528A JP2006080528A (ja) | 2006-03-23 |
JP4510732B2 true JP4510732B2 (ja) | 2010-07-28 |
Family
ID=36159685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261028A Active JP4510732B2 (ja) | 2004-09-08 | 2005-09-08 | 高電圧素子の静電気保護装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7449751B2 (ja) |
JP (1) | JP4510732B2 (ja) |
KR (1) | KR100629436B1 (ja) |
TW (1) | TWI278095B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100448007C (zh) * | 2007-04-19 | 2008-12-31 | 浙江大学 | 一种网格状静电放电防护器件 |
TWI394277B (zh) * | 2007-10-19 | 2013-04-21 | Fitipower Integrated Tech Inc | 橫向擴散金屬氧化物電晶體 |
KR101009400B1 (ko) | 2008-10-06 | 2011-01-19 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
JP4857353B2 (ja) * | 2009-03-02 | 2012-01-18 | 株式会社日立製作所 | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
JP2010251522A (ja) * | 2009-04-15 | 2010-11-04 | Panasonic Corp | 半導体装置及びその製造方法 |
US10737934B1 (en) | 2017-03-02 | 2020-08-11 | Sitime Corporation | MEMS with over-voltage protection |
CN113782528B (zh) * | 2021-11-11 | 2022-02-08 | 北京芯可鉴科技有限公司 | 半导体器件、集成电路产品以及制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213811A (ja) * | 1995-11-13 | 1997-08-15 | Lsi Logic Corp | 電子回路を静電放電による破壊から保護するための装置、方法およびシステム |
JPH10189756A (ja) * | 1996-12-26 | 1998-07-21 | Nec Corp | 半導体装置 |
JP2000138295A (ja) * | 1998-08-25 | 2000-05-16 | Sharp Corp | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
JP2002094001A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路のesd保護構造 |
JP2002118178A (ja) * | 2000-08-11 | 2002-04-19 | Samsung Electronics Co Ltd | 半導体装置 |
JP2002522906A (ja) * | 1998-08-04 | 2002-07-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Esd保護手段を具備する集積回路 |
JP2004022752A (ja) * | 2002-06-14 | 2004-01-22 | Sharp Corp | 静電気保護素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020056877A1 (en) * | 2000-01-10 | 2002-05-16 | Tine-Jui Liu | Metal-oxide semiconductor transistor that functioins as a rectifier |
-
2004
- 2004-09-08 KR KR1020040071802A patent/KR100629436B1/ko active IP Right Grant
-
2005
- 2005-09-07 US US11/222,372 patent/US7449751B2/en active Active
- 2005-09-08 JP JP2005261028A patent/JP4510732B2/ja active Active
- 2005-09-08 TW TW094130904A patent/TWI278095B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213811A (ja) * | 1995-11-13 | 1997-08-15 | Lsi Logic Corp | 電子回路を静電放電による破壊から保護するための装置、方法およびシステム |
JPH10189756A (ja) * | 1996-12-26 | 1998-07-21 | Nec Corp | 半導体装置 |
JP2002522906A (ja) * | 1998-08-04 | 2002-07-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Esd保護手段を具備する集積回路 |
JP2000138295A (ja) * | 1998-08-25 | 2000-05-16 | Sharp Corp | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
JP2002118178A (ja) * | 2000-08-11 | 2002-04-19 | Samsung Electronics Co Ltd | 半導体装置 |
JP2002094001A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路のesd保護構造 |
JP2004022752A (ja) * | 2002-06-14 | 2004-01-22 | Sharp Corp | 静電気保護素子 |
Also Published As
Publication number | Publication date |
---|---|
KR20060022996A (ko) | 2006-03-13 |
US7449751B2 (en) | 2008-11-11 |
JP2006080528A (ja) | 2006-03-23 |
KR100629436B1 (ko) | 2006-09-27 |
TWI278095B (en) | 2007-04-01 |
US20060049463A1 (en) | 2006-03-09 |
TW200627622A (en) | 2006-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
US7709896B2 (en) | ESD protection device and method | |
JP4290468B2 (ja) | 静電気放電保護素子 | |
JP4510732B2 (ja) | 高電圧素子の静電気保護装置 | |
US6433979B1 (en) | Electrostatic discharge protection device using semiconductor controlled rectifier | |
US20050285200A1 (en) | Device for electrostatic discharge protection | |
KR20050123033A (ko) | 고내압 소자 및 정전기 방전 보호회로용 고내압 소자 | |
US11239229B2 (en) | Self-biased bidirectional ESD protection circuit | |
EP0415255B1 (en) | Protection circuit for use in semiconductor integrated circuit device | |
US20050224882A1 (en) | Low trigger voltage esd nmosfet triple-well cmos devices | |
US8324688B2 (en) | Electrostatic discharge protection device for high voltage operation | |
KR101083646B1 (ko) | 고전압용 정전기 방전 보호 소자 | |
TWI224380B (en) | Improving the triggering of an ESD NMOS through the use of an n-type buried layer | |
JPH09326472A (ja) | パッド保護ダイオード構成体 | |
KR20040082832A (ko) | 반도체장치의 보호소자 | |
JP4781620B2 (ja) | 静電気放電保護素子 | |
US7075156B1 (en) | Collector structure for electrostatic discharge protection circuits | |
KR100780239B1 (ko) | 정전기 방전 보호소자 | |
KR100650625B1 (ko) | 정전기 방전 방지 소자 | |
JP4694123B2 (ja) | 静電気放電保護素子 | |
KR100612948B1 (ko) | 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터 | |
JP2001102461A (ja) | 入力保護回路 | |
KR100780238B1 (ko) | 정전기 방전 보호소자 | |
KR101369194B1 (ko) | 반도체 집적회로의 esd 보호회로 | |
JP2011192842A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |