KR100629436B1 - 고전압 소자의 정전기 보호장치 - Google Patents
고전압 소자의 정전기 보호장치 Download PDFInfo
- Publication number
- KR100629436B1 KR100629436B1 KR1020040071802A KR20040071802A KR100629436B1 KR 100629436 B1 KR100629436 B1 KR 100629436B1 KR 1020040071802 A KR1020040071802 A KR 1020040071802A KR 20040071802 A KR20040071802 A KR 20040071802A KR 100629436 B1 KR100629436 B1 KR 100629436B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate pattern
- conductivity type
- well
- source region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000003068 static effect Effects 0.000 claims description 25
- 230000005611 electricity Effects 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 7
- RLLPVAHGXHCWKJ-IEBWSBKVSA-N (3-phenoxyphenyl)methyl (1s,3s)-3-(2,2-dichloroethenyl)-2,2-dimethylcyclopropane-1-carboxylate Chemical compound CC1(C)[C@H](C=C(Cl)Cl)[C@@H]1C(=O)OCC1=CC=CC(OC=2C=CC=CC=2)=C1 RLLPVAHGXHCWKJ-IEBWSBKVSA-N 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 36
- 239000004065 semiconductor Substances 0.000 abstract description 31
- 230000003071 parasitic effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
Description
도 6을 자세히 설명하면, 피형, 앤형 드레인영역(8, 9) 및 제2게이트패턴(2)을 기준으로, 앤형 드리프트영역(5) 상부에 제2게이트패턴(2)이 대칭적으로 다시 배치되고, 앤형 드리프트영역(5) 내에 제1도전형의 소스영역(7)과 제1도전형의 액티브영역(6)이 대칭적으로 다시 배치된다. 그리고, 앤형 드리프트영역(5)과 소정 간격을 두고 상기 기판 내에 기준웰(11A)이 형성되고, 기준웰(11A) 및 앤형 드리프트영역(5)과 각각 하단 일측면과 타측면이 접하는 제1-1게이트패턴(1A), 제1-1게이트패턴(1A)과 소정 간격을 두고 상기 기준웰(11A)과 하단 일측면이 접하는 제1-2게이트패턴(1B)이 배치된다. 그리고, 기준웰(11A) 내에 구비되며, 제1-1 게이트 패턴(1A)의 하단 타측면과 제1-2 게이트 패턴(1B)의 하단 일측면과 접하는 제2 도전형 소스영역(4A), 및 기준웰(11A) 내에 구비되며, 제2 도전형 소스영역(4A)을 감싸는 형태로 구비되는 제1 도전형 카운트 피켓 소스영역(14A)을 구비한다. 여기서, 제1-1게이트패턴(1A)과 제1-2게이트패턴(1B)은 제1게이트패턴(1)과 동일하게 접지(Ground)되는 구조이다.
결과적으로, 기준웰(11A)을 기준으로 대칭이 되도록 기준웰(11A)의 일측면에 구비된 모든 영역(100)이 타측면에도 미러링되어 도면부호 '200'과 같이 구비된다.
Claims (12)
- 제1도전형의 기판 내에 소정 거리를 두고 형성된 제1도전형의 웰영역과 제2도전형의 드리프트영역;상기 웰영역의 가장자리와 일측 부분이 오버랩되고 타측면이 상기 드리프트영역의 가장자리에 정렬되어 상기 기판 상에 형성된 제1게이트패턴;상기 제1게이트패턴과 소정간격을 두고 상기 드리프트영역이 형성된 기판 상에 형성된 제2게이트패턴;상기 제1게이트패턴의 일측면에 정렬되어 상기 웰영역 내에 형성된 제2도전형의 소스영역; 및상기 소스영역을 감싸는 형태로 상기 웰 내에 형성된 제1도전형의 카운트 포켓소스영역을 고전압소자의 정전기 보호장치.
- 제 1 항에 있어서,상기 제1게이트패턴 방향의 제2게이트패턴의 하단 일측면에 접하도록 상기 드리프트영역 내에 형성된 제1 도전형의 소스영역; 및상기 제2게이트 패턴의 하단 타측면에 접하도록 상기 드리프트영역 내에 형성된 제1 도전형의 드레인영역을 더 구비하는 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 2 항에 있어서,상기 드리프트 영역내에 구비되며, 상기 제1 도전형의 소스영역과 접하는 제2 도전형의 액티브영역; 및상기 드리프트 영역 내에 구비되며, 상기 제1 도전형의 드레인영역과 접하는 제2 도전형의 드레인영역을 더 구비하는 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 1 항에 있어서,상기 제1 게이트 패턴과 접속되는 제1 전극과, 상기 제2 게이트 패턴과 접속되는 제2 전극을 더 구비하는 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 1 항에 있어서,상기 제1 도전형 영역은 피형 불순물로 이루어지며, 제2 도전형 영역은 앤형 불순물로 이루어지는 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 1 항에 있어서,상기 제1 도전형의 카운트 포켓 소스영역의 불순물 농도는 상기 웰내에 구비되는 제2 도전형의 소스영역보다는 작고, 상기 제2 도전형의 드리프트 영역보다 높은 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 6 항에 있어서,상기 카운트 포켓 소스영역의 불순물 농도는 1013 ~ 1014 ㎝-3범위인 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 7 항에 있어서,상기 웰내에 구비되는 제2 도전형의 소스영역의 불순물 농도는 1015 ~ 1016 ㎝-3범위인 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 삭제
- 제 3 항에 있어서,상기 제1,2도전형의 드레인영역 및 제2게이트패턴을 기준으로, 상기 드리프트영역 상부에 제2게이트패턴이 대칭적으로 다시 배치되고, 상기 드리프트영역 내에 제1도전형의 소스영역과 제1도전형의 액티브영역이 대칭적으로 다시 배치되는 것을 특징으로 하는 고전압 소자의 정전기 보호 장치.
- 제 10 항에 있어서,상기 드리프트영역과 소정 간격을 두고 상기 기판 내에 배치된 기준웰;상기 기준웰 및 드리프트영역과 각각 하단 일측면과 타측면이 접하는 제1-1게이트패턴;상기 제1게이트패턴과 소정 간격을 두고 상기 기준웰과 하단 일측면이 접하는 제1-2게이트패턴;상기 기준웰 내에 구비되며, 상기 제1-1 게이트 패턴의 하단 타측면과 제1-2 게이트 패턴의 하단 일측면과 접하는 제2 도전형 소스영역; 및상기 기준웰 내에 구비되며, 상기 제2 도전형 소스영역을 감싸는 형태로 구비되는 제1 도전형 카운트 피켓 소스영역을 더 구비하는 것을 특징으로 하는 고전압 소자의 정전기 보호장치.
- 제 11 항에 있어서,상기 기준웰을 기준으로 대칭이 되도록 상기 기준웰의 일측면에 구비된 모든 영역이 타측면에도 미러링되어 구비되는 것을 특징으로 하는 고전압소자의 정전기 보호장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071802A KR100629436B1 (ko) | 2004-09-08 | 2004-09-08 | 고전압 소자의 정전기 보호장치 |
US11/222,372 US7449751B2 (en) | 2004-09-08 | 2005-09-07 | High voltage operating electrostatic discharge protection device |
TW094130904A TWI278095B (en) | 2004-09-08 | 2005-09-08 | High voltage operating electrostatic discharge protection device |
JP2005261028A JP4510732B2 (ja) | 2004-09-08 | 2005-09-08 | 高電圧素子の静電気保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071802A KR100629436B1 (ko) | 2004-09-08 | 2004-09-08 | 고전압 소자의 정전기 보호장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060022996A KR20060022996A (ko) | 2006-03-13 |
KR100629436B1 true KR100629436B1 (ko) | 2006-09-27 |
Family
ID=36159685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040071802A KR100629436B1 (ko) | 2004-09-08 | 2004-09-08 | 고전압 소자의 정전기 보호장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7449751B2 (ko) |
JP (1) | JP4510732B2 (ko) |
KR (1) | KR100629436B1 (ko) |
TW (1) | TWI278095B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101009400B1 (ko) | 2008-10-06 | 2011-01-19 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100448007C (zh) * | 2007-04-19 | 2008-12-31 | 浙江大学 | 一种网格状静电放电防护器件 |
TWI394277B (zh) * | 2007-10-19 | 2013-04-21 | Fitipower Integrated Tech Inc | 橫向擴散金屬氧化物電晶體 |
JP4857353B2 (ja) * | 2009-03-02 | 2012-01-18 | 株式会社日立製作所 | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
JP2010251522A (ja) * | 2009-04-15 | 2010-11-04 | Panasonic Corp | 半導体装置及びその製造方法 |
US10737934B1 (en) | 2017-03-02 | 2020-08-11 | Sitime Corporation | MEMS with over-voltage protection |
CN113782528B (zh) * | 2021-11-11 | 2022-02-08 | 北京芯可鉴科技有限公司 | 半导体器件、集成电路产品以及制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719733A (en) * | 1995-11-13 | 1998-02-17 | Lsi Logic Corporation | ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior |
JP3144330B2 (ja) * | 1996-12-26 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
JP2002522906A (ja) * | 1998-08-04 | 2002-07-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Esd保護手段を具備する集積回路 |
JP4256544B2 (ja) * | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
US20020056877A1 (en) * | 2000-01-10 | 2002-05-16 | Tine-Jui Liu | Metal-oxide semiconductor transistor that functioins as a rectifier |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
US6538266B2 (en) * | 2000-08-11 | 2003-03-25 | Samsung Electronics Co., Ltd. | Protection device with a silicon-controlled rectifier |
JP2002094001A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路のesd保護構造 |
JP4146672B2 (ja) * | 2002-06-14 | 2008-09-10 | シャープ株式会社 | 静電気保護素子 |
-
2004
- 2004-09-08 KR KR1020040071802A patent/KR100629436B1/ko active IP Right Grant
-
2005
- 2005-09-07 US US11/222,372 patent/US7449751B2/en active Active
- 2005-09-08 JP JP2005261028A patent/JP4510732B2/ja active Active
- 2005-09-08 TW TW094130904A patent/TWI278095B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101009400B1 (ko) | 2008-10-06 | 2011-01-19 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060022996A (ko) | 2006-03-13 |
US7449751B2 (en) | 2008-11-11 |
JP2006080528A (ja) | 2006-03-23 |
TWI278095B (en) | 2007-04-01 |
US20060049463A1 (en) | 2006-03-09 |
TW200627622A (en) | 2006-08-01 |
JP4510732B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111106107B (zh) | 低电容瞬态电压抑制器 | |
KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
JP3484081B2 (ja) | 半導体集積回路及び保護素子 | |
US7709896B2 (en) | ESD protection device and method | |
US5615073A (en) | Electrostatic discharge protection apparatus | |
US9263428B2 (en) | Diode biased ESD protection device and method | |
US10141300B1 (en) | Low capacitance transient voltage suppressor | |
US6433979B1 (en) | Electrostatic discharge protection device using semiconductor controlled rectifier | |
US10177136B2 (en) | Electrostatic discharge protection device for high voltage | |
US20050285200A1 (en) | Device for electrostatic discharge protection | |
KR20180027850A (ko) | Esd 보호용 scr 소자 | |
JP4510732B2 (ja) | 高電圧素子の静電気保護装置 | |
US8324688B2 (en) | Electrostatic discharge protection device for high voltage operation | |
US20110169093A1 (en) | Electrostatic discharge protection device for high voltage operation | |
KR100504203B1 (ko) | 반도체장치의 보호소자 | |
US20210366896A1 (en) | Electrostatic discharge protection circuit | |
KR20190121015A (ko) | Esd 보호용 scr 소자 | |
KR100407574B1 (ko) | 실리콘 제어 정류를 이용한 정전 방전 보호 장치 | |
US6818955B1 (en) | Electrostatic discharge protection | |
KR100780239B1 (ko) | 정전기 방전 보호소자 | |
KR101024483B1 (ko) | 정전기 방전 보호 소자 | |
KR100612948B1 (ko) | 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터 | |
KR100650625B1 (ko) | 정전기 방전 방지 소자 | |
JP4694123B2 (ja) | 静電気放電保護素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 13 |