JP2002118178A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002118178A JP2002118178A JP2001228588A JP2001228588A JP2002118178A JP 2002118178 A JP2002118178 A JP 2002118178A JP 2001228588 A JP2001228588 A JP 2001228588A JP 2001228588 A JP2001228588 A JP 2001228588A JP 2002118178 A JP2002118178 A JP 2002118178A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- conductivity type
- well
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 120
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 description 112
- 230000015556 catabolic process Effects 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 108090000203 Uteroglobin Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Abstract
(57)【要約】
【課題】 トリガ電圧を低下させ、高密度の集積回路で
信頼性ある静電放電保護特性を得られる半導体装置、具
体的にはシリコン制御整流素子（ＳＣＲ）を提供するこ
と。 【解決手段】 本発明によるＳＣＲは、トリガ電圧を低
下させるために、第１導電型の基板２１と、この基板に
形成された第２導電型の半導体領域２２と、前記基板に
形成された第１導電型の第１領域２３と、前記基板に形
成された第２導電型の第２領域２４と、前記基板と前記
半導体領域の間の境界面から所定距離ほど離れて前記半
導体領域に形成された第２導電型の第３領域６２と、前
記半導体領域に形成された第１導電型の第４領域２８
と、前記半導体領域に形成された第２導電型の第５領域
２９とを含む。
信頼性ある静電放電保護特性を得られる半導体装置、具
体的にはシリコン制御整流素子（ＳＣＲ）を提供するこ
と。 【解決手段】 本発明によるＳＣＲは、トリガ電圧を低
下させるために、第１導電型の基板２１と、この基板に
形成された第２導電型の半導体領域２２と、前記基板に
形成された第１導電型の第１領域２３と、前記基板に形
成された第２導電型の第２領域２４と、前記基板と前記
半導体領域の間の境界面から所定距離ほど離れて前記半
導体領域に形成された第２導電型の第３領域６２と、前
記半導体領域に形成された第１導電型の第４領域２８
と、前記半導体領域に形成された第２導電型の第５領域
２９とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
詳しくは、集積回路に採用される静電放電保護素子に関
し、さらにはシリコン制御整流素子を利用して低電圧の
集積回路で静電放電に対する保護機能を実行する装置に
関する。
詳しくは、集積回路に採用される静電放電保護素子に関
し、さらにはシリコン制御整流素子を利用して低電圧の
集積回路で静電放電に対する保護機能を実行する装置に
関する。
【０００２】
【従来の技術】ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ
ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）技術によって形成された半導体集積回路は、人体の
接触等によって発生する静電気（又は静電放電）から流
入される高電圧に非常に大きな影響を受ける。そのよう
な静電放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈ
ａｒｇｅ：ＥＳＤ）現象は、瞬時に高電圧がチップ内部
に流入されるので、集積回路内部に形成された薄い絶縁
膜の破壊又はチャンネル短絡のように、集積回路チップ
の動作を不能にする結果を招来しやすい。これを防止す
るために、一般的に、集積回路チップには入力保護機能
として静電放電保護回路が設計される。静電放電保護回
路は、瞬間的に流入される高電圧（又は過度電圧）又は
高電流（又は過度電流）がチップ内部の他の回路に流入
されないように、予め放電させる機能を有する。
ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）技術によって形成された半導体集積回路は、人体の
接触等によって発生する静電気（又は静電放電）から流
入される高電圧に非常に大きな影響を受ける。そのよう
な静電放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈ
ａｒｇｅ：ＥＳＤ）現象は、瞬時に高電圧がチップ内部
に流入されるので、集積回路内部に形成された薄い絶縁
膜の破壊又はチャンネル短絡のように、集積回路チップ
の動作を不能にする結果を招来しやすい。これを防止す
るために、一般的に、集積回路チップには入力保護機能
として静電放電保護回路が設計される。静電放電保護回
路は、瞬間的に流入される高電圧（又は過度電圧）又は
高電流（又は過度電流）がチップ内部の他の回路に流入
されないように、予め放電させる機能を有する。
【０００３】静電放電に対する保護機能を実行する手段
として、ＰＮジャンクションを利用したシリコン制御整
流素子（ｓｉｌｉｃｏｎ−ｃｏｎｔｒｏｌｌｅｄ ｒｅ
ｃｔｉｆｉｅｒ：以下“ＳＣＲ”と言う）が優れる。Ｅ
ＳＤ保護のためのＳＣＲに関しては、米国特許第４４０
０７１１号、第４４８４２４４号又は第５０１２３１７
号等に開示されている。
として、ＰＮジャンクションを利用したシリコン制御整
流素子（ｓｉｌｉｃｏｎ−ｃｏｎｔｒｏｌｌｅｄ ｒｅ
ｃｔｉｆｉｅｒ：以下“ＳＣＲ”と言う）が優れる。Ｅ
ＳＤ保護のためのＳＣＲに関しては、米国特許第４４０
０７１１号、第４４８４２４４号又は第５０１２３１７
号等に開示されている。
【０００４】図１は、ＳＣＲ（例えば、米国特許第５０
１２３１７号に開示された構造）が半導体基板に形成さ
れた状態の断面構造を示す。図１で、外部パッド１５か
らプラスのＥＳＤ電流が流入することによって発生した
正孔がＮ型ウェル３を通して基板１に流入されて、寄生
ＮＰＮバイポーラトランジスタＱ１のベース−エミッタ
電圧が上昇する。これによって、寄生ＰＮＰバイポーラ
トランジスタＱ２がターンオンされて、接地電圧（ＶＳ
Ｓ）パッド１３からの電子が基板１を通してＮ型ウェル
３に注入されるので、ＥＳＤ電流はＰ−Ｎ−Ｐ−Ｎ接合
によって接地電圧パッド１３に放電される。この時、Ｎ
型ウェル３とＰ型基板１からなるＮ−Ｐ接合が逆バイア
スされる。ここで、ブレークダウンが発生する電圧はＳ
ＣＲのトリガ電圧（ｔｒｉｇｇｅｒ ｖｏｌｔａｇｅ：
又はしきい値電圧）である。
１２３１７号に開示された構造）が半導体基板に形成さ
れた状態の断面構造を示す。図１で、外部パッド１５か
らプラスのＥＳＤ電流が流入することによって発生した
正孔がＮ型ウェル３を通して基板１に流入されて、寄生
ＮＰＮバイポーラトランジスタＱ１のベース−エミッタ
電圧が上昇する。これによって、寄生ＰＮＰバイポーラ
トランジスタＱ２がターンオンされて、接地電圧（ＶＳ
Ｓ）パッド１３からの電子が基板１を通してＮ型ウェル
３に注入されるので、ＥＳＤ電流はＰ−Ｎ−Ｐ−Ｎ接合
によって接地電圧パッド１３に放電される。この時、Ｎ
型ウェル３とＰ型基板１からなるＮ−Ｐ接合が逆バイア
スされる。ここで、ブレークダウンが発生する電圧はＳ
ＣＲのトリガ電圧（ｔｒｉｇｇｅｒ ｖｏｌｔａｇｅ：
又はしきい値電圧）である。
【０００５】
【発明が解決しようとする課題】しかし、半導体集積回
路が高密度化され、ＭＯＳトランジスタの大きさが縮小
されるに従って、図１のようなＳＣＲのトリガ電圧は現
在の集積回路上で十分な保護機能をしにくくしている。
即ち、通常、ＳＣＲのトリガ電圧の範囲は２５Ｖ〜７０
Ｖであるが、実際にＰＮジャンクションで高電圧による
ブレークダウンが発生する時までの時間によって、実際
的なトリガ電圧はさらに高くなる。従って、ＳＣＲが正
しく動作する時まで（ターンオンされる時まで）、ＥＳ
Ｄによる瞬時高電圧が集積回路内部の他の部分に損壊を
与えることになる。図１のＳＣＲで動作可能なトリガ電
圧は約７０Ｖにいたる。
路が高密度化され、ＭＯＳトランジスタの大きさが縮小
されるに従って、図１のようなＳＣＲのトリガ電圧は現
在の集積回路上で十分な保護機能をしにくくしている。
即ち、通常、ＳＣＲのトリガ電圧の範囲は２５Ｖ〜７０
Ｖであるが、実際にＰＮジャンクションで高電圧による
ブレークダウンが発生する時までの時間によって、実際
的なトリガ電圧はさらに高くなる。従って、ＳＣＲが正
しく動作する時まで（ターンオンされる時まで）、ＥＳ
Ｄによる瞬時高電圧が集積回路内部の他の部分に損壊を
与えることになる。図１のＳＣＲで動作可能なトリガ電
圧は約７０Ｖにいたる。
【０００６】ＥＳＤ保護用ＳＣＲのトリガ電圧を減らす
ための技術が米国特許第４９３９６１１号（ＴＩ）又は
第５０７２２７３号（Ｓａｒｎｏｆｆ）等に開示されて
いる。ＴＩ特許（’６１６）では、高濃度のＮ型拡散領
域がＮ型ウェル（例えば、図１の符号３）と基板（図１
の符号１）に跨って形成されている。ここで、Ｎ型拡散
領域でブレークダウンが発生することによって、トリガ
電圧は低下する。一方、Ｓａｒｎｏｆｆ特許（’２７
３）では、図２に示すように、基板とウェルに跨って形
成されたＮ型（又はＰ型）拡散領域１２の存在以外に、
基板に形成された高濃度のＮ型及びＰ型拡散領域５，７
を電気的に連結する構造を紹介している。このような構
造は入力パッド（又は、外部パッド）と接地電圧の間で
なされるＥＳＤ保護機能に対しては効果的であるが、入
力パッドと電源電圧の間では十分な保護機能を実行でき
ない。参照番号１３及び１５が各々入力パッド及び電源
電圧なら、入力パッドに流入されるマイナスの瞬時成分
（電圧又は電流）を放電させるために水平ＮＰＮＰ接合
が形成されるべきにもかかわらず、基板１と入力パッド
が電気的にショートされることによって、水平ＮＰＮＰ
接合が形成されない。
ための技術が米国特許第４９３９６１１号（ＴＩ）又は
第５０７２２７３号（Ｓａｒｎｏｆｆ）等に開示されて
いる。ＴＩ特許（’６１６）では、高濃度のＮ型拡散領
域がＮ型ウェル（例えば、図１の符号３）と基板（図１
の符号１）に跨って形成されている。ここで、Ｎ型拡散
領域でブレークダウンが発生することによって、トリガ
電圧は低下する。一方、Ｓａｒｎｏｆｆ特許（’２７
３）では、図２に示すように、基板とウェルに跨って形
成されたＮ型（又はＰ型）拡散領域１２の存在以外に、
基板に形成された高濃度のＮ型及びＰ型拡散領域５，７
を電気的に連結する構造を紹介している。このような構
造は入力パッド（又は、外部パッド）と接地電圧の間で
なされるＥＳＤ保護機能に対しては効果的であるが、入
力パッドと電源電圧の間では十分な保護機能を実行でき
ない。参照番号１３及び１５が各々入力パッド及び電源
電圧なら、入力パッドに流入されるマイナスの瞬時成分
（電圧又は電流）を放電させるために水平ＮＰＮＰ接合
が形成されるべきにもかかわらず、基板１と入力パッド
が電気的にショートされることによって、水平ＮＰＮＰ
接合が形成されない。
【０００７】本発明は前述した従来の問題点を解決する
もので、高密度の集積回路において信頼性のあるＥＳＤ
保護特性を有する半導体装置、具体的にはＳＣＲを提供
することを目的とする。
もので、高密度の集積回路において信頼性のあるＥＳＤ
保護特性を有する半導体装置、具体的にはＳＣＲを提供
することを目的とする。
【０００８】さらに本発明は、低トリガ電圧を有するＥ
ＳＤ保護用の半導体装置、具体的にはＳＣＲを提供する
ことを目的とする。
ＳＤ保護用の半導体装置、具体的にはＳＣＲを提供する
ことを目的とする。
【０００９】さらに本発明は、ＣＭＯＳ工程によって製
造れる高密度の集積回路でＣＭＯＳ製造工程に適用可能
であり、低トリガ電圧を有する半導体装置、具体的には
ＳＣＲを提供することを目的とする。
造れる高密度の集積回路でＣＭＯＳ製造工程に適用可能
であり、低トリガ電圧を有する半導体装置、具体的には
ＳＣＲを提供することを目的とする。
【００１０】さらに本発明は、両方向に動作可能なＥＳ
Ｄ保護用の半導体装置、具体的にはＳＣＲを提供するこ
とを目的とする。
Ｄ保護用の半導体装置、具体的にはＳＣＲを提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本発明の第１の半導体装
置は、第１導電型の基板と、この基板に形成された第２
導電型の半導体領域と、基板に形成された第１導電型の
第１領域と、基板に形成された第２導電型の第２領域
と、基板と半導体領域の間の境界面から所定距離ほど離
れて半導体領域に形成された第２導電型の第３領域と、
半導体領域に形成された第１導電型の第４領域と、半導
体領域に形成された第２導電型の第５領域とを含む。第
１領域と第２領域は第１ターミナルに共通に連結され、
第４領域と第５領域は第２ターミナルに共通に連結され
る。又、第２領域と第３領域の間の表面の上部には第１
ターミナルに連結されたゲート層が設けられる。
置は、第１導電型の基板と、この基板に形成された第２
導電型の半導体領域と、基板に形成された第１導電型の
第１領域と、基板に形成された第２導電型の第２領域
と、基板と半導体領域の間の境界面から所定距離ほど離
れて半導体領域に形成された第２導電型の第３領域と、
半導体領域に形成された第１導電型の第４領域と、半導
体領域に形成された第２導電型の第５領域とを含む。第
１領域と第２領域は第１ターミナルに共通に連結され、
第４領域と第５領域は第２ターミナルに共通に連結され
る。又、第２領域と第３領域の間の表面の上部には第１
ターミナルに連結されたゲート層が設けられる。
【００１２】本発明の第２の半導体装置は、第１導電型
の半導体基板と、この半導体基板に形成された第２導電
型の半導体領域と、基板に形成された第１導電型の第１
領域と、基板に形成された第２導電型の第２領域と、基
板と半導体領域の間の境界面から所定距離ほど離れて基
板に形成された第１導電型の第３領域と、半導体領域に
形成された第１導電型の第４領域と、半導体領域に形成
された第２導電型の第５領域とを含む。第１領域は第１
ターミナルに連結され、第２領域は第２ターミナルに連
結され、第４領域と第５領域は第３ターミナルに共通に
連結される。
の半導体基板と、この半導体基板に形成された第２導電
型の半導体領域と、基板に形成された第１導電型の第１
領域と、基板に形成された第２導電型の第２領域と、基
板と半導体領域の間の境界面から所定距離ほど離れて基
板に形成された第１導電型の第３領域と、半導体領域に
形成された第１導電型の第４領域と、半導体領域に形成
された第２導電型の第５領域とを含む。第１領域は第１
ターミナルに連結され、第２領域は第２ターミナルに連
結され、第４領域と第５領域は第３ターミナルに共通に
連結される。
【００１３】本発明による第３の半導体装置は、プラス
又はマイナスの瞬時成分に対する両方向性ＥＳＤ保護構
造を提供するために、第１導電型の半導体基板と、この
基板に形成された第２導電型の第１ウェルと、この第１
ウェルに形成された第１導電型の第１領域と、この第１
領域と共に第１ターミナルに連結されて第１ウェルに形
成された第２導電型の第２領域と、第１ウェルから離れ
て基板に形成された第２導電型の第２ウェルと、この第
２ウェルに形成された第２導電型の第３領域と、この第
３領域と共に第２ターミナルに連結されて第２ウェルに
形成された第１導電型の第４領域と、第１ウェルと基板
に跨って形成された第５領域と、第２ウェルと基板に跨
って形成され、第５領域と同一の導電型である第６領域
とを含む。第５領域及び第６領域は第１導電型又は第２
導電型で構成される。
又はマイナスの瞬時成分に対する両方向性ＥＳＤ保護構
造を提供するために、第１導電型の半導体基板と、この
基板に形成された第２導電型の第１ウェルと、この第１
ウェルに形成された第１導電型の第１領域と、この第１
領域と共に第１ターミナルに連結されて第１ウェルに形
成された第２導電型の第２領域と、第１ウェルから離れ
て基板に形成された第２導電型の第２ウェルと、この第
２ウェルに形成された第２導電型の第３領域と、この第
３領域と共に第２ターミナルに連結されて第２ウェルに
形成された第１導電型の第４領域と、第１ウェルと基板
に跨って形成された第５領域と、第２ウェルと基板に跨
って形成され、第５領域と同一の導電型である第６領域
とを含む。第５領域及び第６領域は第１導電型又は第２
導電型で構成される。
【００１４】又、両方向性ＥＳＤ保護構造の他の形態と
して、本発明による半導体装置は、第１導電型の半導体
基板と、この基板に形成された第２導電型の第１ウェル
と、この第１ウェルに形成された第１導電型の第１領域
と、この第１領域と共に第１ターミナルに連結されて第
１ウェルに形成された第２導電型の第２領域と、第１ウ
ェルから離れて基板に形成された第２導電型の第２ウェ
ルと、この第２ウェルに形成された第２導電型の第３領
域と、この第３領域と共に第２ターミナルに連結されて
第２ウェルに形成された第１導電型の第４領域と、基板
と第１ウェルの間の境界面から第１距離だけ離れて基板
に形成された第１導電型の第５領域と、基板と第２ウェ
ルの間の境界面から第１距離だけ離れて基板に形成され
た第１導電型の第６領域とを含む。基板と第１ウェルの
間の境界面から第２距離だけ離れて第１ウェルに形成さ
れた第２導電型の第７領域と、基板と第２ウェルの間の
境界面から第２距離だけ離れて第２ウェルに形成された
第２導電型の第８領域とをさらに設けることができる。
して、本発明による半導体装置は、第１導電型の半導体
基板と、この基板に形成された第２導電型の第１ウェル
と、この第１ウェルに形成された第１導電型の第１領域
と、この第１領域と共に第１ターミナルに連結されて第
１ウェルに形成された第２導電型の第２領域と、第１ウ
ェルから離れて基板に形成された第２導電型の第２ウェ
ルと、この第２ウェルに形成された第２導電型の第３領
域と、この第３領域と共に第２ターミナルに連結されて
第２ウェルに形成された第１導電型の第４領域と、基板
と第１ウェルの間の境界面から第１距離だけ離れて基板
に形成された第１導電型の第５領域と、基板と第２ウェ
ルの間の境界面から第１距離だけ離れて基板に形成され
た第１導電型の第６領域とを含む。基板と第１ウェルの
間の境界面から第２距離だけ離れて第１ウェルに形成さ
れた第２導電型の第７領域と、基板と第２ウェルの間の
境界面から第２距離だけ離れて第２ウェルに形成された
第２導電型の第８領域とをさらに設けることができる。
【００１５】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態を詳細に説明する。
発明の望ましい実施形態を詳細に説明する。
【００１６】図３及び図４は、本発明の第１実施形態に
よるＳＣＲの断面構造であり、ＳＣＲのトリガ電圧を少
なくとも３０Ｖ以下（従来技術の場合、７０Ｖ以下のト
リガ電圧範囲を有する）に低下させ得る構造を提供す
る。先ず、図３はプラスの瞬時成分（プラスの過度電圧
又は過度電流）に対する保護機能を実行するＳＣＲの構
造を示し、Ｐ型半導体基板２１に形成されたＮ型ウェル
２２には高濃度のＮ型拡散領域２７及び２９と、高濃度
のＰ型拡散領域２８とが離れて形成されている。Ｐ型拡
散領域２８とＮ型拡散領域２９は、金属のような導電層
を通して信号ターミナルとしての入力パッド２０に共通
に連結されている。Ｎ型拡散領域２７は導電層３１を通
して半導体基板２１に形成された高濃度のＮ型拡散領域
２５と電気的に連結される。Ｎ型拡散領域２５はＮ型ウ
ェル２２から離れ、半導体基板２１に形成されたＮ型拡
散領域２４とゲート層２６と共にＮＭＯＳトランジスタ
構造を形成する。Ｎ型拡散領域２４は半導体基板２１に
形成されたＰ型拡散領域２３及びゲート層２６と共に接
地電圧ターミナルとしての接地電圧（ＶＳＳ）パッド１
０に導電層を通して連結される。
よるＳＣＲの断面構造であり、ＳＣＲのトリガ電圧を少
なくとも３０Ｖ以下（従来技術の場合、７０Ｖ以下のト
リガ電圧範囲を有する）に低下させ得る構造を提供す
る。先ず、図３はプラスの瞬時成分（プラスの過度電圧
又は過度電流）に対する保護機能を実行するＳＣＲの構
造を示し、Ｐ型半導体基板２１に形成されたＮ型ウェル
２２には高濃度のＮ型拡散領域２７及び２９と、高濃度
のＰ型拡散領域２８とが離れて形成されている。Ｐ型拡
散領域２８とＮ型拡散領域２９は、金属のような導電層
を通して信号ターミナルとしての入力パッド２０に共通
に連結されている。Ｎ型拡散領域２７は導電層３１を通
して半導体基板２１に形成された高濃度のＮ型拡散領域
２５と電気的に連結される。Ｎ型拡散領域２５はＮ型ウ
ェル２２から離れ、半導体基板２１に形成されたＮ型拡
散領域２４とゲート層２６と共にＮＭＯＳトランジスタ
構造を形成する。Ｎ型拡散領域２４は半導体基板２１に
形成されたＰ型拡散領域２３及びゲート層２６と共に接
地電圧ターミナルとしての接地電圧（ＶＳＳ）パッド１
０に導電層を通して連結される。
【００１７】図３の構造に従う等価回路上で、半導体基
板２１、Ｎ型拡散領域２４及びＮ型ウェル２２がＮＰＮ
バイポーラトランジスタＱ１のベース、エミッタ及びコ
レクタを各々形成し、Ｎ型ウェル２２、Ｐ型拡散領域２
８及びＰ型半導体基板２１がＰＮＰバイポーラトランジ
スタＱ２のベース、エミッタ及びコレクタを各々形成す
る。加えて、Ｎ型拡散領域２５及び２７は、ＮＰＮバイ
ポーラトランジスタＱ１のコレクタ又はＰＮＰバイポー
ラトランジスタＱ２のベースとして作用する。入力パッ
ド２０から接地電圧パッド１０までのＰ−Ｎ−Ｐ−Ｎ接
合の経路は、Ｐ型拡散領域２８、Ｎ型ウェル２２、Ｐ型
半導体基板２１及びＮ型拡散領域２４でなされる。Ｒｓ
１は基板２１とＰ型拡散領域２３の間で基板２１内部に
存在する寄生抵抗成分を示し、Ｒｓ２は基板２１とＮ型
ウェル２２の間で基板２１内部に存在する寄生抵抗成分
を示す。又、ＲｗｌはＮ型拡散領域２９とＮ型ウェル２
２の間でＮ型ウェル２２内部に存在する寄生抵抗成分を
示し、Ｒｗ２はＮ型ウェル２２と基板２１の間でＮ型ウ
ェル２２内部に存在する寄生抵抗成分を示す。
板２１、Ｎ型拡散領域２４及びＮ型ウェル２２がＮＰＮ
バイポーラトランジスタＱ１のベース、エミッタ及びコ
レクタを各々形成し、Ｎ型ウェル２２、Ｐ型拡散領域２
８及びＰ型半導体基板２１がＰＮＰバイポーラトランジ
スタＱ２のベース、エミッタ及びコレクタを各々形成す
る。加えて、Ｎ型拡散領域２５及び２７は、ＮＰＮバイ
ポーラトランジスタＱ１のコレクタ又はＰＮＰバイポー
ラトランジスタＱ２のベースとして作用する。入力パッ
ド２０から接地電圧パッド１０までのＰ−Ｎ−Ｐ−Ｎ接
合の経路は、Ｐ型拡散領域２８、Ｎ型ウェル２２、Ｐ型
半導体基板２１及びＮ型拡散領域２４でなされる。Ｒｓ
１は基板２１とＰ型拡散領域２３の間で基板２１内部に
存在する寄生抵抗成分を示し、Ｒｓ２は基板２１とＮ型
ウェル２２の間で基板２１内部に存在する寄生抵抗成分
を示す。又、ＲｗｌはＮ型拡散領域２９とＮ型ウェル２
２の間でＮ型ウェル２２内部に存在する寄生抵抗成分を
示し、Ｒｗ２はＮ型ウェル２２と基板２１の間でＮ型ウ
ェル２２内部に存在する寄生抵抗成分を示す。
【００１８】プラスの瞬時成分が入力パッド２０を通し
て流入されると、Ｐ型拡散領域２８とＮ型ウェル２２に
よるＰＮ接合は、順方向にバイアスされ、Ｎ型ウェル２
２と半導体基板２１によるＮＰ接合は逆方向にバイアス
される。この時、Ｎ型拡散領域２７を通してＮ型ウェル
２２に連結されているＮ型拡散領域２５と基板２１間の
ＰＮ接合で、ブレークダウン電圧が決定される。Ｎ型拡
散領域２５がＮ型ウェル２２に比べて相対的に高濃度領
域であるので、ブレークダウンが発生する電圧（又は降
伏電圧：電子−正孔対）（ＥＨＰ：ｅｌｅｃｔｉｏｎ−
ｈｏｌｅ ｐａｉｒ）増殖によりアバランシェが発生す
る電圧は、Ｎ型拡散領域２５が採用されない場合より低
下する（又は、より早くブレークダウンが発生する）。
ブレークダウンが発生する電圧が低下するということは
ＳＣＲのトリガ電圧が低下することを意味する。さら
に、接地電圧に連結されたゲート層２６によって、トリ
ガ電圧の下降効果はさらに加速される。
て流入されると、Ｐ型拡散領域２８とＮ型ウェル２２に
よるＰＮ接合は、順方向にバイアスされ、Ｎ型ウェル２
２と半導体基板２１によるＮＰ接合は逆方向にバイアス
される。この時、Ｎ型拡散領域２７を通してＮ型ウェル
２２に連結されているＮ型拡散領域２５と基板２１間の
ＰＮ接合で、ブレークダウン電圧が決定される。Ｎ型拡
散領域２５がＮ型ウェル２２に比べて相対的に高濃度領
域であるので、ブレークダウンが発生する電圧（又は降
伏電圧：電子−正孔対）（ＥＨＰ：ｅｌｅｃｔｉｏｎ−
ｈｏｌｅ ｐａｉｒ）増殖によりアバランシェが発生す
る電圧は、Ｎ型拡散領域２５が採用されない場合より低
下する（又は、より早くブレークダウンが発生する）。
ブレークダウンが発生する電圧が低下するということは
ＳＣＲのトリガ電圧が低下することを意味する。さら
に、接地電圧に連結されたゲート層２６によって、トリ
ガ電圧の下降効果はさらに加速される。
【００１９】図４の構造はマイナスの瞬時成分（マイナ
スの過度電圧又は過度電流）に対するＳＣＲの構造を示
す。図３の構造がＮ型拡散領域を利用してトリガ電圧を
低下させるのに対して、図４の構造はＰ型拡散領域を利
用する。半導体基板２１に形成されたＰ型拡散領域３３
は、Ｎ型ウェル２２に形成されたＰ型拡散領域３４と金
属等の導電層３６を通して連結されている。Ｎ型ウェル
２２の内部で、Ｐ型拡散領域３４はＰ型拡散領域２８及
びゲート層３５と共にＰＭＯＳトランジスタの構造を形
成する。ゲート層３５はＰ型拡散領域２８及びＮ型拡散
領域２９と共に導電層を通して電源電圧ターミナルとし
ての電源電圧（ＶＤＤ）パッド３０に連結されている。
基板２１に形成されたＰ型拡散領域２３は接地電圧パッ
ド１０に連結され、Ｎ型拡散領域２４は入力パッド２０
に電気的に連結される。図４の構造による等価回路の構
成は、トランジスタＱ２のエミッタ端子とベース端子が
電源電圧ＶＤＤに連結され、トランジスタＱ１のエミッ
タ端子が入力パッド２０に連結されることを除いて、図
３と同一である。
スの過度電圧又は過度電流）に対するＳＣＲの構造を示
す。図３の構造がＮ型拡散領域を利用してトリガ電圧を
低下させるのに対して、図４の構造はＰ型拡散領域を利
用する。半導体基板２１に形成されたＰ型拡散領域３３
は、Ｎ型ウェル２２に形成されたＰ型拡散領域３４と金
属等の導電層３６を通して連結されている。Ｎ型ウェル
２２の内部で、Ｐ型拡散領域３４はＰ型拡散領域２８及
びゲート層３５と共にＰＭＯＳトランジスタの構造を形
成する。ゲート層３５はＰ型拡散領域２８及びＮ型拡散
領域２９と共に導電層を通して電源電圧ターミナルとし
ての電源電圧（ＶＤＤ）パッド３０に連結されている。
基板２１に形成されたＰ型拡散領域２３は接地電圧パッ
ド１０に連結され、Ｎ型拡散領域２４は入力パッド２０
に電気的に連結される。図４の構造による等価回路の構
成は、トランジスタＱ２のエミッタ端子とベース端子が
電源電圧ＶＤＤに連結され、トランジスタＱ１のエミッ
タ端子が入力パッド２０に連結されることを除いて、図
３と同一である。
【００２０】マイナスの瞬時成分が入力パッド２０を通
して流入されると、Ｎ型拡散領域２４とＰ型基板２１で
形成されるＮ−Ｐ接合は順方向にバイアスされ、基板２
１とＮ型ウェル２２で形成されるＰ−Ｎ接合は逆方向に
バイアスされる。この時、Ｐ型拡散領域３３を通して基
板２１に連結されているＰ型拡散領域３４とＮ型ウェル
２２の間のＰＮ接合でブレークダウン電圧が決定され
る。Ｐ型拡散領域３４が基板２１に比べて相対的に高濃
度領域であるので、ブレークダウンが発生する電圧（Ｅ
ＨＰ増殖によってアバランシェ状態に至る電圧）はＰ型
拡散領域３３及び３４が採用されない場合より低下す
る。そして、ブレークダウンが発生する電圧が低下する
ということはＳＣＲのトリガ電圧が低下することを意味
する。さらに、ゲート層３５によって、トリガ電圧の下
降効果はさらに加速される。
して流入されると、Ｎ型拡散領域２４とＰ型基板２１で
形成されるＮ−Ｐ接合は順方向にバイアスされ、基板２
１とＮ型ウェル２２で形成されるＰ−Ｎ接合は逆方向に
バイアスされる。この時、Ｐ型拡散領域３３を通して基
板２１に連結されているＰ型拡散領域３４とＮ型ウェル
２２の間のＰＮ接合でブレークダウン電圧が決定され
る。Ｐ型拡散領域３４が基板２１に比べて相対的に高濃
度領域であるので、ブレークダウンが発生する電圧（Ｅ
ＨＰ増殖によってアバランシェ状態に至る電圧）はＰ型
拡散領域３３及び３４が採用されない場合より低下す
る。そして、ブレークダウンが発生する電圧が低下する
ということはＳＣＲのトリガ電圧が低下することを意味
する。さらに、ゲート層３５によって、トリガ電圧の下
降効果はさらに加速される。
【００２１】図５及び図６は本発明の第２実施形態によ
るＳＣＲの構造を示す。
るＳＣＲの構造を示す。
【００２２】先ず、図５はプラスの瞬時成分に対する構
造であり、半導体基板２１に形成されたＰ型拡散領域２
３及びＮ型拡散領域２４は、導電層を通して接地電圧パ
ッド１０に連結される。Ｎ型ウェル２２に形成されたＰ
型拡散領域２８及びＮ型拡散領域２９は、導電層を通し
て入力パッド２０に連結される。図３のように、基板２
１に形成されたＮ型拡散領域２５はＮ型ウェル２２に形
成されたＮ型拡散領域２７と導電層３１を通して直接に
連結される。これに加えて、基板２１にはＮ型拡散領域
２５に接してＰ型高濃度拡散領域４１が形成されてい
る。このような構造で、プラスの瞬時成分が入力パッド
２０に流入される時、ブレークダウンはＮ型ウェル２２
に形成されたＮ型拡散領域２７と電気的に連結されたＮ
型拡散領域２５とＰ型高濃度拡散領域４１の間で発生し
て、ＳＣＲのトリガ電圧を低下させる。
造であり、半導体基板２１に形成されたＰ型拡散領域２
３及びＮ型拡散領域２４は、導電層を通して接地電圧パ
ッド１０に連結される。Ｎ型ウェル２２に形成されたＰ
型拡散領域２８及びＮ型拡散領域２９は、導電層を通し
て入力パッド２０に連結される。図３のように、基板２
１に形成されたＮ型拡散領域２５はＮ型ウェル２２に形
成されたＮ型拡散領域２７と導電層３１を通して直接に
連結される。これに加えて、基板２１にはＮ型拡散領域
２５に接してＰ型高濃度拡散領域４１が形成されてい
る。このような構造で、プラスの瞬時成分が入力パッド
２０に流入される時、ブレークダウンはＮ型ウェル２２
に形成されたＮ型拡散領域２７と電気的に連結されたＮ
型拡散領域２５とＰ型高濃度拡散領域４１の間で発生し
て、ＳＣＲのトリガ電圧を低下させる。
【００２３】図６はマイナスの瞬時成分に対する構造で
あり、半導体基板２１に形成されたＰ型拡散領域２３は
接地電圧パッド１０に連結され、Ｎ型拡散領域２４は入
力パッド２０連結される。Ｎ型ウェル２２に形成された
Ｐ型拡散領域２８及びＮ型拡散領域２９は、電源電圧パ
ッド３０に共通に連結される。一方、基板２１に形成さ
れたＰ型拡散領域３３はＮ型ウェル２２に形成されたＰ
型拡散領域３４と導電層３６を通して連結される。これ
に加えて、Ｎ型ウェル２２にはＰ型拡散領域３４に接し
てＮ型高濃度拡散領域４７が形成されている。従って、
マイナスの瞬時成分が入力パッド２０を通して流入され
る時、基板２１に形成されたＰ型拡散領域３３と電気的
に連結されたＰ型拡散領域３４とＮ型高濃度拡散領域４
７の間でブレークダウンが発生して、ＳＣＲのトリガ電
圧を低下させる。
あり、半導体基板２１に形成されたＰ型拡散領域２３は
接地電圧パッド１０に連結され、Ｎ型拡散領域２４は入
力パッド２０連結される。Ｎ型ウェル２２に形成された
Ｐ型拡散領域２８及びＮ型拡散領域２９は、電源電圧パ
ッド３０に共通に連結される。一方、基板２１に形成さ
れたＰ型拡散領域３３はＮ型ウェル２２に形成されたＰ
型拡散領域３４と導電層３６を通して連結される。これ
に加えて、Ｎ型ウェル２２にはＰ型拡散領域３４に接し
てＮ型高濃度拡散領域４７が形成されている。従って、
マイナスの瞬時成分が入力パッド２０を通して流入され
る時、基板２１に形成されたＰ型拡散領域３３と電気的
に連結されたＰ型拡散領域３４とＮ型高濃度拡散領域４
７の間でブレークダウンが発生して、ＳＣＲのトリガ電
圧を低下させる。
【００２４】図７及び図８は本発明の第３実施形態によ
るＳＣＲの断面構造であり、ゲート層を利用したＭＯＳ
構造を示す。図７はプラスの瞬時成分に対する構造を、
図８はマイナスの瞬時成分に対する構造を示す。
るＳＣＲの断面構造であり、ゲート層を利用したＭＯＳ
構造を示す。図７はプラスの瞬時成分に対する構造を、
図８はマイナスの瞬時成分に対する構造を示す。
【００２５】図７を参照すると、Ｐ型半導体基板２１に
形成されたＰ型拡散領域２３とＮ型拡散領域２４と共に
接地電圧パッド１０に連結されたゲート層５１は、Ｎ型
ウェル２２内に形成されたＮ型拡散領域５２とＮ型拡散
領域２４の間の表面の上部に形成される。従って、ゲー
ト層５１は基板２１に形成されたＮ型拡散領域２４とＮ
型ウェル２２に形成されたＮ型拡散領域５２の間で、基
板２１の表面とＮ型ウェル２２の表面に跨って形成され
ている。Ｎ型ウェル２２に形成されたＮ型拡散領域５２
はバイアスが印加されないフローティング状態である。
ゲート層５１は、図３のゲート層２６と同様に、Ｎ型拡
散領域５２とＰ型基板２１の間で発生するブレークダウ
ンを加速させるので、ＳＣＲのトリガ電圧は低下する。
なお、Ｎ型ウェル２２内には、図３と同様にＰ型拡散領
域２８とＮ型拡散領域２９とが形成されている。
形成されたＰ型拡散領域２３とＮ型拡散領域２４と共に
接地電圧パッド１０に連結されたゲート層５１は、Ｎ型
ウェル２２内に形成されたＮ型拡散領域５２とＮ型拡散
領域２４の間の表面の上部に形成される。従って、ゲー
ト層５１は基板２１に形成されたＮ型拡散領域２４とＮ
型ウェル２２に形成されたＮ型拡散領域５２の間で、基
板２１の表面とＮ型ウェル２２の表面に跨って形成され
ている。Ｎ型ウェル２２に形成されたＮ型拡散領域５２
はバイアスが印加されないフローティング状態である。
ゲート層５１は、図３のゲート層２６と同様に、Ｎ型拡
散領域５２とＰ型基板２１の間で発生するブレークダウ
ンを加速させるので、ＳＣＲのトリガ電圧は低下する。
なお、Ｎ型ウェル２２内には、図３と同様にＰ型拡散領
域２８とＮ型拡散領域２９とが形成されている。
【００２６】図８を参照すると、基板２１に形成された
Ｐ型拡散領域５５とＮ型ウェル２２に形成されたＰ型拡
散領域２８の間の表面の上部にゲート層５７が形成され
る。ゲート層５７は、Ｎ型ウェル２２に形成されたＰ型
拡散領域２８及びＮ型拡散領域２９と共に、電源電圧パ
ッド３０に共通に連結される。基板２１に形成されたＰ
型拡散領域２３は接地電圧パッド１０に連結され、Ｎ型
拡散領域２４は入力パッド２０に連結される。基板２１
に形成されたＰ型拡散領域５５はバイアスが印加されな
いフローティング状態である。ゲート層５７は、図４の
ゲート層３５と同様に、Ｐ型拡散領域５５とＮ型ウェル
２２の間で発生するブレークダウンを加速させるので、
ＳＣＲのトリガ電圧は低下する。
Ｐ型拡散領域５５とＮ型ウェル２２に形成されたＰ型拡
散領域２８の間の表面の上部にゲート層５７が形成され
る。ゲート層５７は、Ｎ型ウェル２２に形成されたＰ型
拡散領域２８及びＮ型拡散領域２９と共に、電源電圧パ
ッド３０に共通に連結される。基板２１に形成されたＰ
型拡散領域２３は接地電圧パッド１０に連結され、Ｎ型
拡散領域２４は入力パッド２０に連結される。基板２１
に形成されたＰ型拡散領域５５はバイアスが印加されな
いフローティング状態である。ゲート層５７は、図４の
ゲート層３５と同様に、Ｐ型拡散領域５５とＮ型ウェル
２２の間で発生するブレークダウンを加速させるので、
ＳＣＲのトリガ電圧は低下する。
【００２７】マイナスの瞬時成分に対するＳＣＲの構造
を示す図４、図６及び図８において、Ｐ型半導体基板２
１に形成されたＰ型拡散領域２３を接地電圧パッド１０
に連結し、Ｎ型拡散領域２４を入力パッド２０に連結す
る理由は、Ｐ型拡散領域２３とＮ型拡散領域２４を入力
パッド２０に共通に連結した場合は、高電圧（又は高電
流）によって基板２１が入力パッドと短絡されて、マイ
ナスの瞬時成分に対するＳＣＲの接合構造のＮＰＮＰ接
合が破壊されるためである。
を示す図４、図６及び図８において、Ｐ型半導体基板２
１に形成されたＰ型拡散領域２３を接地電圧パッド１０
に連結し、Ｎ型拡散領域２４を入力パッド２０に連結す
る理由は、Ｐ型拡散領域２３とＮ型拡散領域２４を入力
パッド２０に共通に連結した場合は、高電圧（又は高電
流）によって基板２１が入力パッドと短絡されて、マイ
ナスの瞬時成分に対するＳＣＲの接合構造のＮＰＮＰ接
合が破壊されるためである。
【００２８】図９乃至図１１は本発明の第４実施形態を
示し、これらは、ブレークダウンに寄与する拡散領域の
形成位置に従ってトリガ電圧を決定する方式を利用する
構造である。
示し、これらは、ブレークダウンに寄与する拡散領域の
形成位置に従ってトリガ電圧を決定する方式を利用する
構造である。
【００２９】図９を参照すると、Ｐ型半導体基板２１と
Ｎ型ウェル２２の間の境界面Ｘを中心にして、基板２１
に形成されたＰ型高濃度拡散領域６１とＮ型ウェル２２
に形成されたＮ型高濃度拡散領域６２とが所定間隔Ａだ
け離れて形成されている。Ｐ型高濃度拡散領域６１とＮ
型高濃度拡散領域６２はバイアスが印加されないフロー
ティング状態にある。基板２１に形成されたＰ型拡散領
域２３及びＮ型拡散領域２４は接地電圧パッド１０に共
通に連結され、Ｎ型ウェル２２に形成されたＰ型拡散領
域２８及びＮ型拡散領域２９は入力パッド２０に共通に
連結さる。入力パッド２０を通してプラスの瞬時成分が
流入されると、Ｎ型高濃度拡散領域６２とＰ型高濃度拡
散領域６１の間が逆方向にバイアスされて、ブレークダ
ウンが発生する。Ｐ型高濃度拡散領域６１とＮ型高濃度
拡散領域６２の間の間隔Ａが狭いほど、ブレークダウン
に至る電圧が低下し、これに従って、ＳＣＲのトリガ電
圧も低下する。間隔Ａは少なくとも３０Ｖ以下のトリガ
電圧を発生させるために１〜１．２μｍ程度が適当であ
るが、工程及び周辺環境等を考慮して、本発明が実現し
ようとする目的（少なくとも３０Ｖ以下のトリガ電圧）
の範囲内で設計を変更することができる。
Ｎ型ウェル２２の間の境界面Ｘを中心にして、基板２１
に形成されたＰ型高濃度拡散領域６１とＮ型ウェル２２
に形成されたＮ型高濃度拡散領域６２とが所定間隔Ａだ
け離れて形成されている。Ｐ型高濃度拡散領域６１とＮ
型高濃度拡散領域６２はバイアスが印加されないフロー
ティング状態にある。基板２１に形成されたＰ型拡散領
域２３及びＮ型拡散領域２４は接地電圧パッド１０に共
通に連結され、Ｎ型ウェル２２に形成されたＰ型拡散領
域２８及びＮ型拡散領域２９は入力パッド２０に共通に
連結さる。入力パッド２０を通してプラスの瞬時成分が
流入されると、Ｎ型高濃度拡散領域６２とＰ型高濃度拡
散領域６１の間が逆方向にバイアスされて、ブレークダ
ウンが発生する。Ｐ型高濃度拡散領域６１とＮ型高濃度
拡散領域６２の間の間隔Ａが狭いほど、ブレークダウン
に至る電圧が低下し、これに従って、ＳＣＲのトリガ電
圧も低下する。間隔Ａは少なくとも３０Ｖ以下のトリガ
電圧を発生させるために１〜１．２μｍ程度が適当であ
るが、工程及び周辺環境等を考慮して、本発明が実現し
ようとする目的（少なくとも３０Ｖ以下のトリガ電圧）
の範囲内で設計を変更することができる。
【００３０】図１０及び図１１は、図９のＮ型拡散領域
６２及びＰ型拡散領域６１のうち、１つだけを形成した
構造を示す。即ち、図１０には、基板−ウェル境界面Ｘ
から間隔Ｂ（Ａの１／２すなわち、０．５〜０．６μ
ｍ）だけ離れてＮ型高濃度拡散領域６２がＮ型ウェル２
２に形成され、図１１では、基板−ウェル境界面Ｘから
間隔Ｂ（Ａの１／２すなわち、０．５〜０．６μｍ）だ
け離れてＰ型高濃度拡散領域６１が半導体基板２１に形
成される。プラスの瞬時成分が入力パッド２０から流入
される場合、図１０ではＮ型高濃度拡散領域６２と基板
２１の間でブレークダウンが発生し、図１１ではＮ型ウ
ェル２２とＰ型高濃度拡散領域６１の間でブレークダウ
ンが発生する。
６２及びＰ型拡散領域６１のうち、１つだけを形成した
構造を示す。即ち、図１０には、基板−ウェル境界面Ｘ
から間隔Ｂ（Ａの１／２すなわち、０．５〜０．６μ
ｍ）だけ離れてＮ型高濃度拡散領域６２がＮ型ウェル２
２に形成され、図１１では、基板−ウェル境界面Ｘから
間隔Ｂ（Ａの１／２すなわち、０．５〜０．６μｍ）だ
け離れてＰ型高濃度拡散領域６１が半導体基板２１に形
成される。プラスの瞬時成分が入力パッド２０から流入
される場合、図１０ではＮ型高濃度拡散領域６２と基板
２１の間でブレークダウンが発生し、図１１ではＮ型ウ
ェル２２とＰ型高濃度拡散領域６１の間でブレークダウ
ンが発生する。
【００３１】図９乃至図１１では、主に、プラスの瞬時
成分に対するバイアス状態を示し、マイナスの瞬時成分
に対する連結構造は図示しないが、前述した図４、図６
又は図８と同一の方式によって、マイナスの瞬時成分に
対する保護機能を実行できる。即ち、Ｎ型ウェル２２に
形成されたＰ型拡散領域２８及びＮ型拡散領域２９を電
源電圧パッド３０に共通に連結し、Ｐ型基板２１に形成
されたＰ型拡散領域２３及びＮ型拡散領域２４を接地電
圧パッド１０及び入力パッド２０に各々連結することに
よって、マイナスの瞬時成分に対する保護構造が完成す
る。
成分に対するバイアス状態を示し、マイナスの瞬時成分
に対する連結構造は図示しないが、前述した図４、図６
又は図８と同一の方式によって、マイナスの瞬時成分に
対する保護機能を実行できる。即ち、Ｎ型ウェル２２に
形成されたＰ型拡散領域２８及びＮ型拡散領域２９を電
源電圧パッド３０に共通に連結し、Ｐ型基板２１に形成
されたＰ型拡散領域２３及びＮ型拡散領域２４を接地電
圧パッド１０及び入力パッド２０に各々連結することに
よって、マイナスの瞬時成分に対する保護構造が完成す
る。
【００３２】図１２乃至図１６は垂直線Ｃを中心にして
対称構造を有し、入力パッド２０と接地電圧パッド１０
の間だけでなく、入力パッド２０と電源電圧パッド３０
の間でのＥＳＤ保護機能も実行できるＳＣＲの実施形態
を示す。トリガ電圧の減少効果はいうまでもない。
対称構造を有し、入力パッド２０と接地電圧パッド１０
の間だけでなく、入力パッド２０と電源電圧パッド３０
の間でのＥＳＤ保護機能も実行できるＳＣＲの実施形態
を示す。トリガ電圧の減少効果はいうまでもない。
【００３３】先ず、図１２を参照すると、高濃度Ｐ＋領
域２８及びＮ＋領域２９がＮ型ウェル２２（第１Ｎ型ウ
ェル）に形成されて、電源電圧パッド３０に共通に連結
される（プラスの瞬時成分に対する保護の時は入力パッ
ド２０に連結される）。また、Ｎ型ウェル７２（第２N
型ウェル）内に高濃度N＋領域７３及びP＋領域７４が形
成されて入力パッド２０に共通に連結される（プラスの
瞬時成分に対する保護の時は接地電圧パッド１０に連結
される）。Ｎ＋領域７５は基板２１とＮ型ウェル２２の
間の境界面において両方に跨って形成され、これと対称
的な位置でＮ＋領域７６は基板２１とＮ型ウェル７２の
間の境界面において両方に跨って形成される。Ｎ型ウェ
ル７２がＰ＋領域７４を基板２１から隔離させるので、
マイナスの瞬時成分が入力パッド２０を通して流入され
ても、Ｐ＋領域７４と基板２１は短絡されない。Ｎ＋領
域７５，７６はＳＣＲのトリガ電圧を低下させる。一
方、図１４に示すように、Ｎ＋領域７５，７６をＰ＋領
域７８，７９に代替することもできる。
域２８及びＮ＋領域２９がＮ型ウェル２２（第１Ｎ型ウ
ェル）に形成されて、電源電圧パッド３０に共通に連結
される（プラスの瞬時成分に対する保護の時は入力パッ
ド２０に連結される）。また、Ｎ型ウェル７２（第２N
型ウェル）内に高濃度N＋領域７３及びP＋領域７４が形
成されて入力パッド２０に共通に連結される（プラスの
瞬時成分に対する保護の時は接地電圧パッド１０に連結
される）。Ｎ＋領域７５は基板２１とＮ型ウェル２２の
間の境界面において両方に跨って形成され、これと対称
的な位置でＮ＋領域７６は基板２１とＮ型ウェル７２の
間の境界面において両方に跨って形成される。Ｎ型ウェ
ル７２がＰ＋領域７４を基板２１から隔離させるので、
マイナスの瞬時成分が入力パッド２０を通して流入され
ても、Ｐ＋領域７４と基板２１は短絡されない。Ｎ＋領
域７５，７６はＳＣＲのトリガ電圧を低下させる。一
方、図１４に示すように、Ｎ＋領域７５，７６をＰ＋領
域７８，７９に代替することもできる。
【００３４】図１３では、Ｎ型ウェル７２に形成された
Ｎ＋領域７７と、Ｎ型ウェル２２に形成されたＮ＋領域
６２とが、各Ｎ型ウェルと基板２１の間の境界面から所
定間隔Ｂほど離れて各Ｎ型ウェル内に形成されている。
このような構造は、図１０の構造を垂直線Ｃを中心にし
て左右対称型に構成したものと同一である。図１５は、
図１３が図１０の構造を利用した対称構造であることと
同様に、図１１に示すＰ＋領域６１及びＮ型ウェル２２
に対する対称構造を示す。Ｐ＋領域８１はＮ型ウェル７
２と基板２１の間の境界面から所定間隔Ｂほど離れて基
板２１に形成される。図１３及び図１５の構造を結合し
て対称構造とした図１６を参照すると、Ｎ＋領域６２と
Ｐ＋領域６１とが、またＮ＋領域７７とＰ＋領域８１と
が、ウェル−基板の境界面を挟んで各Ｎ型ウェルと基板
２１に各々形成される。
Ｎ＋領域７７と、Ｎ型ウェル２２に形成されたＮ＋領域
６２とが、各Ｎ型ウェルと基板２１の間の境界面から所
定間隔Ｂほど離れて各Ｎ型ウェル内に形成されている。
このような構造は、図１０の構造を垂直線Ｃを中心にし
て左右対称型に構成したものと同一である。図１５は、
図１３が図１０の構造を利用した対称構造であることと
同様に、図１１に示すＰ＋領域６１及びＮ型ウェル２２
に対する対称構造を示す。Ｐ＋領域８１はＮ型ウェル７
２と基板２１の間の境界面から所定間隔Ｂほど離れて基
板２１に形成される。図１３及び図１５の構造を結合し
て対称構造とした図１６を参照すると、Ｎ＋領域６２と
Ｐ＋領域６１とが、またＮ＋領域７７とＰ＋領域８１と
が、ウェル−基板の境界面を挟んで各Ｎ型ウェルと基板
２１に各々形成される。
【００３５】
【発明の効果】前述のように、本発明はＳＣＲのトリガ
電圧を低下させる効果がある。特に、トリガ電圧を低下
させるために形成されるＰ型拡散領域又はＮ型拡散領域
が既存のＣＭＯＳ製造工程上で追加的なマスク工程を使
用しなくても形成されるので、製造上の利点がある。
又、必要に従ってトリガ電圧を調整できるので（図９乃
至図１１のように）、弾力性のあるＳＣＲの構造を提供
できる。又、１つのＳＣＲ構造によってプラス又はマイ
ナスの瞬時成分に対する保護機能を共有できるので、効
率的なＥＳＤ保護機能を実行できる。
電圧を低下させる効果がある。特に、トリガ電圧を低下
させるために形成されるＰ型拡散領域又はＮ型拡散領域
が既存のＣＭＯＳ製造工程上で追加的なマスク工程を使
用しなくても形成されるので、製造上の利点がある。
又、必要に従ってトリガ電圧を調整できるので（図９乃
至図１１のように）、弾力性のあるＳＣＲの構造を提供
できる。又、１つのＳＣＲ構造によってプラス又はマイ
ナスの瞬時成分に対する保護機能を共有できるので、効
率的なＥＳＤ保護機能を実行できる。
【図１】一般的な低電圧用シリコン制御整流素子の断面
構造図である。
構造図である。
【図２】一般的な低電圧用シリコン制御整流素子の断面
構造図である。
構造図である。
【図３】本発明の第１実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図４】本発明の第１実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図５】本発明の第２実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図６】本発明の第２実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図７】本発明の第３実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図８】本発明の第３実施形態によるシリコン制御整流
素子の断面構造図である。
素子の断面構造図である。
【図９】発明の第４実施形態によるシリコン制御整流素
子の断面構造図である。
子の断面構造図である。
【図１０】本発明の第４実施形態によるシリコン制御整
流素子の断面構造図である。
流素子の断面構造図である。
【図１１】本発明の第４実施形態によるシリコン制御整
流素子の断面構造図である。
流素子の断面構造図である。
【図１２】本発明に従って対称構造を有するシリコン制
御整流素子の断面構造図である。
御整流素子の断面構造図である。
【図１３】本発明に従って対称構造を有するシリコン制
御整流素子の断面構造図である。
御整流素子の断面構造図である。
【図１４】本発明に従って対称構造を有するシリコン制
御整流素子の断面構造図である。
御整流素子の断面構造図である。
【図１５】本発明に従って対称構造を有するシリコン制
御整流素子の断面構造図である。
御整流素子の断面構造図である。
【図１６】本発明に従って対称構造を有するシリコン制
御整流素子の断面構造図である。
御整流素子の断面構造図である。
１０ 接地電圧（ＶＳＳ）パッド ２０ 入力パッド ２１ P型半導体基板 ２２，７２ Ｎ型ウェル ２３，２８，３３，３４，４１，５５，６１，７４，７
８，７９，８１高濃度Ｐ型拡散領域（Ｐ＋領域） ２４，２５，２７，２９，４７，５２，６２，７３，７
５，７６，７７高濃度Ｎ型拡散領域（Ｎ＋領域） ２６，３５，５１，５７ ゲート層 ３０ 電源電圧（ＶＤＤ）パッド ３１，３６ 導電層
８，７９，８１高濃度Ｐ型拡散領域（Ｐ＋領域） ２４，２５，２７，２９，４７，５２，６２，７３，７
５，７６，７７高濃度Ｎ型拡散領域（Ｎ＋領域） ２６，３５，５１，５７ ゲート層 ３０ 電源電圧（ＶＤＤ）パッド ３１，３６ 導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/74 Ｆターム(参考） 5F005 AD02 AE00 AH01 AH02 CA02 GA01 5F038 BH01 BH02 BH06 BH07 CD02 CD04 DF01 EZ20 5F048 AA02 BB05 BE09 CC06 CC08 CC10 CC13 CC15 CC19
Claims (25)
- 【請求項１】 第１導電型の基板と、 この基板に形成された第２導電型の半導体領域と、 前記基板に形成された前記第１導電型の第１領域と、 前記基板に形成された前記第２導電型の第２領域と、 前記基板と前記半導体領域の間の境界面から所定距離ほ
ど離れて、前記半導体領域に形成された前記第２導電型
の第３領域と、 前記半導体領域に形成された前記第１導電型の第４領域
と、 前記半導体領域に形成された前記第２導電型の第５領域
とを含み、 前記第１領域及び前記第２領域が第１ターミナルに共通
に連結され、前記第４領域及び前記第５領域が第２ター
ミナルに共通に連結されることを特徴とする半導体装
置。 - 【請求項２】 前記第２領域と前記第３領域の間の表面
の上部に形成され、前記第１ターミナルに連結されたゲ
ート層を含むことを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 前記半導体領域から離れて前記基板に形
成された前記第２導電型の第６領域を含み、前記第３領
域が導電層を通して前記第６領域に連結されることを特
徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記第２領域と前記第６領域の間の表面
の上部に形成され、前記第１ターミナルに連結されたゲ
ート層を含むことを特徴とする請求項３に記載の半導体
装置。 - 【請求項５】 前記第６領域に隣接して前記基板に形成
された前記第１導電型の第７領域を含むことを特徴とす
る請求項３に記載の半導体装置。 - 【請求項６】 前記半導体領域と前記第１及び第２領域
から離れて前記基板に形成された前記第１導電型の第６
領域を含むこと特徴とする請求項１に記載の半導体装
置。 - 【請求項７】 第１導電型の半導体基板と、 この半導体基板に形成された第２導電型の半導体領域
と、 前記基板に形成された前記第１導電型の第１領域と、 前記基板に形成された前記第２導電型の第２領域と、 前記基板と前記半導体領域の間の境界面から所定距離ほ
ど離れて、前記基板に形成された前記第１導電型の第３
領域と、 前記半導体領域に形成された前記第１導電型の第４領域
と、 前記半導体領域に形成された前記第２導電型の第５領域
とを含み、 前記第１領域が第１ターミナルに連結され、前記第２領
域が第２ターミナルに連結され、前記第４領域及び前記
第５領域が第３ターミナルに共通に連結されることを特
徴とする半導体装置。 - 【請求項８】 前記第１ターミナルは前記第２ターミナ
ルに連結されることを特徴とする請求項７に記載の半導
体装置。 - 【請求項９】 前記第３領域と前記第４領域の間の表面
の上部に形成され、導電層を通して前記第３ターミナル
に連結されたゲート層を含むことを特徴とする請求項７
に記載の半導体装置。 - 【請求項１０】 前記半導体領域と前記基板の間の境界
面と前記第４及び第５領域から離れて前記半導体領域に
形成され、前記第３領域に連結された前記第１導電型の
第６領域を含むことを特徴とする請求項７に記載の半導
体装置。 - 【請求項１１】 前記第４領域と前記第６領域の間の表
面の上部に形成され、導電層を通して前記第３ターミナ
ルに連結されたゲート層を含むことを特徴とする請求項
１０に記載の半導体装置。 - 【請求項１２】 前記第６領域に隣接して前記半導体領
域に形成された第２導電型の第７領域を含むことを特徴
とする請求項１０に記載の半導体装置。 - 【請求項１３】 第１導電型の半導体基板と、 この基板に形成された第２導電型の第１ウェルと、 この第１ウェルに形成された前記第１導電型の第１領域
と、 この第１領域と共に第１ターミナルに連結されて前記第
１ウェルに形成された第２導電型の第２領域と、 前記第１ウェルから離れて前記基板に形成された第２導
電型の第２ウェルと、 この第２ウェルに形成された前記第２導電型の第３領域
と、 この第３領域と共に第２ターミナルに連結されて前記第
２ウェルに形成された前記第１導電型の第４領域とを含
むことを特徴とする半導体装置。 - 【請求項１４】 前記第１ターミナルは電源電圧ターミ
ナルであり、前記第２ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項１３に記載の半導体装
置。 - 【請求項１５】 前記第２ターミナルは接地電圧ターミ
ナルであり、前記第１ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項１３に記載の半導体装
置。 - 【請求項１６】 前記基板と前記第１ウェルに跨って形
成された第５領域と、 この第５領域と同一の導電型を有し、前記基板と前記第
２ウェルに跨って形成された第６領域を含むことを特徴
とする請求項１３に記載の半導体装置。 - 【請求項１７】 前記第５領域及び第６領域は第１導電
型であることを特徴とする請求項１６に記載の半導体装
置。 - 【請求項１８】 前記第５領域及び第６領域は第２導電
型であることを特徴とする請求項１６に記載の半導体装
置。 - 【請求項１９】 第１導電型の半導体基板と、 この基板に形成された第２導電型の第１ウェルと、 この第１ウェルに形成された第１導電型の第１領域と、 この第１領域と共に第１ターミナルに連結されて前記第
１ウェルに形成された第２導電型の第２領域と、 前記第１ウェルから離れて前記基板に形成された第２導
電型の第２ウェルと、 この第２ウェルに形成された前記第２導電型の第３領域
と、 この第３領域と共に第２ターミナルに連結されて前記第
２ウェルに形成された前記第１導電型の第４領域と、 前記基板と前記第１ウェルの間の第１境界面から所定距
離ほど離れて前記第１ウェルに形成された第２導電型の
第５領域と、 前記基板と前記第２ウェルの間の第２境界面から所定距
離ほど離れて前記第２ウェルに形成された第２導電型の
第６領域とを含むことを特徴とする半導体装置。 - 【請求項２０】 前記第１ターミナルは電源電圧ターミ
ナルであり、前記第２ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項１９に記載の半導体装
置。 - 【請求項２１】 前記第２ターミナルは接地電圧ターミ
ナルであり、前記第１ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項１９に記載の半導体装
置。 - 【請求項２２】 第１導電型の半導体基板と、 この基板に形成された第２導電型の第１ウェルと、 この第１ウェルに形成された前記１導電型の第１領域
と、 この第１領域と共に第１ターミナルに連結されて前記第
１ウェルに形成された第２導電型の第２領域と、 前記第１ウェルから離れて前記基板に形成された第２導
電型の第２ウェルと、 この第２ウェルに形成された前記第２導電型の第３領域
と、 この第３領域と共に第２ターミナルに連結されて前記第
２ウェルに形成された前記第１導電型の第４領域と、 前記基板と前記第１ウェルの間の第１境界面から第１距
離ほど離れて前記基板に形成された第１導電型の第５領
域と、 前記基板と前記第２ウェルの間に第２境界面から第１距
離ほど離れて前記基板に形成された第１導電型の第６領
域とを含むことを特徴とする半導体装置。 - 【請求項２３】 前記基板と前記第１ウェルの間の第１
境界面から第２距離ほど離れて前記第１ウェルに形成さ
れた前記第２導電型の第７領域と、 前記基板と前記第２ウェルの間の第２境界面から第２距
離ほど離れて前記第２ウェルに形成された前記第２導電
型の第８領域とを含むことを特徴とする請求項２２に記
載の半導体装置。 - 【請求項２４】 前記第１ターミナルは電源電圧ターミ
ナルであり、前記第２ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項２２に記載の半導体装
置。 - 【請求項２５】 前記第２ターミナルは接地電圧ターミ
ナルであり、前記第１ターミナルは入出力信号ターミナ
ルであることを特徴とする請求項２２に記載の半導体装
置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20000046681 | 2000-08-11 | ||
| KR2000P-46681 | 2000-08-11 | ||
| KR2001P-19975 | 2001-04-13 | ||
| KR10-2001-0019975A KR100407574B1 (ko) | 2000-08-11 | 2001-04-13 | 실리콘 제어 정류를 이용한 정전 방전 보호 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118178A true JP2002118178A (ja) | 2002-04-19 |
| JP5174301B2 JP5174301B2 (ja) | 2013-04-03 |
Family
ID=26638298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228588A Expired - Fee Related JP5174301B2 (ja) | 2000-08-11 | 2001-07-27 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6538266B2 (ja) |
| JP (1) | JP5174301B2 (ja) |
| CN (1) | CN1260825C (ja) |
| FR (1) | FR2812972B1 (ja) |
| GB (1) | GB2368975B (ja) |
| NL (1) | NL1018417C2 (ja) |
| TW (1) | TW497245B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080528A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | 高電圧素子の静電気保護装置 |
| JP2006222421A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | 静電気放電保護素子 |
| JP2008147527A (ja) * | 2006-12-12 | 2008-06-26 | Toyota Central R&D Labs Inc | 静電気保護用半導体装置 |
| JP2010021412A (ja) * | 2008-07-11 | 2010-01-28 | Oki Semiconductor Co Ltd | 半導体サイリスタ装置 |
| JP2010267923A (ja) * | 2009-05-18 | 2010-11-25 | Sharp Corp | 半導体装置 |
| JP2011029413A (ja) * | 2009-07-25 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| WO2011096031A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 静電気保護装置 |
| JP2012038974A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置 |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| JP2013520789A (ja) * | 2010-02-22 | 2013-06-06 | ソフィックス ベスローテン フェンノートシャップ メット ベペルクテ アーンスプラケレイクヘイト | 高保持電圧デバイス |
| CN107331662A (zh) * | 2017-07-28 | 2017-11-07 | 深圳市汇春科技股份有限公司 | 一种基于cmos工艺的esd防护电路及结构 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067852B1 (en) * | 2000-09-12 | 2006-06-27 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection structure |
| US20030042498A1 (en) * | 2001-08-30 | 2003-03-06 | Ming-Dou Ker | Method of forming a substrate-triggered SCR device in CMOS technology |
| US6764892B2 (en) * | 2001-09-05 | 2004-07-20 | Texas Instruments Incorporated | Device and method of low voltage SCR protection for high voltage failsafe ESD applications |
| US6444510B1 (en) * | 2001-12-03 | 2002-09-03 | Nano Silicon Pte. Ltd. | Low triggering N MOS transistor for ESD protection working under fully silicided process without silicide blocks |
| US6784029B1 (en) * | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
| US6838707B2 (en) * | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
| US7193251B1 (en) * | 2003-01-09 | 2007-03-20 | National Semiconductor Corporation | ESD protection cluster and method of providing multi-port ESD protection |
| JP3810375B2 (ja) * | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
| US7245466B2 (en) * | 2003-10-21 | 2007-07-17 | Texas Instruments Incorporated | Pumped SCR for ESD protection |
| TWI227052B (en) * | 2003-12-23 | 2005-01-21 | Macronix Int Co Ltd | ESD protection circuit for dual-polarity input pad |
| US20050275029A1 (en) * | 2004-06-15 | 2005-12-15 | Jeffrey Watt | Fast turn-on and low-capacitance SCR ESD protection |
| JP2006100308A (ja) * | 2004-09-28 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置、全波整流回路、半波整流回路 |
| US7825473B2 (en) * | 2005-07-21 | 2010-11-02 | Industrial Technology Research Institute | Initial-on SCR device for on-chip ESD protection |
| US20070052032A1 (en) * | 2005-09-08 | 2007-03-08 | Chih-Feng Huang | Electrostatic discharge device with latch-up immunity |
| US7659558B1 (en) * | 2005-09-23 | 2010-02-09 | Cypress Semiconductor Corporation | Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor |
| US7619863B2 (en) * | 2006-07-06 | 2009-11-17 | Stmicroelectronics, Sa | Gated thyristor and related system and method |
| US7456441B2 (en) * | 2006-09-15 | 2008-11-25 | Semiconductor Components Industries, Llc | Single well excess current dissipation circuit |
| US7605431B2 (en) * | 2006-09-20 | 2009-10-20 | Himax Technologies Limited | Electrostatic discharge protection apparatus for semiconductor devices |
| US7582937B2 (en) * | 2006-12-15 | 2009-09-01 | Macronix International Co., Ltd. | ESD protection circuit |
| US7663190B2 (en) * | 2007-10-08 | 2010-02-16 | Intersil Americas Inc. | Tunable voltage isolation ground to ground ESD clamp |
| KR101532424B1 (ko) * | 2008-09-12 | 2015-07-01 | 페어차일드코리아반도체 주식회사 | 정전기 방전 다이오드 |
| US7968908B2 (en) * | 2009-09-21 | 2011-06-28 | International Business Machines Corporation | Bidirectional electrostatic discharge protection structure for high voltage applications |
| US9041054B2 (en) | 2010-02-22 | 2015-05-26 | Sofics Bvba | High holding voltage electrostatic discharge protection device |
| CN102315259B (zh) * | 2010-06-29 | 2015-02-18 | 上海华虹宏力半导体制造有限公司 | 寄生晶闸管以及静电保护电路 |
| US8686470B2 (en) * | 2011-01-07 | 2014-04-01 | Nxp, B.V. | ESD protection circuit |
| US8759871B2 (en) * | 2011-07-06 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bidirectional dual-SCR circuit for ESD protection |
| FR2987172A1 (fr) | 2012-02-17 | 2013-08-23 | St Microelectronics Sa | Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant |
| US8796776B2 (en) * | 2012-06-12 | 2014-08-05 | Macronix International Co., Ltd. | Protection component and electrostatic discharge protection device with the same |
| CN103515374B (zh) * | 2012-06-15 | 2015-09-16 | 旺宏电子股份有限公司 | 保护元件以及具有此保护元件的静电放电保护装置 |
| CN102969312B (zh) * | 2012-12-18 | 2015-02-04 | 江南大学 | 一种双向衬底触发的高压esd保护器件 |
| US8779519B1 (en) * | 2013-01-16 | 2014-07-15 | Ili Technology Corporation | Semiconductor device having two-way conduction characteristics, and electrostatic discharge protection circuit incorporating the same |
| US20150014825A1 (en) * | 2013-07-15 | 2015-01-15 | United Microelectronics Corp. | Esd protection device |
| CN104022111B (zh) * | 2014-06-17 | 2017-01-11 | 东南大学 | 一种具有双向防护能力的静电放电保护结构 |
| CN105655325A (zh) * | 2014-11-13 | 2016-06-08 | 旺宏电子股份有限公司 | 静电放电保护电路、结构及其制造方法 |
| US9673187B2 (en) | 2015-04-07 | 2017-06-06 | Analog Devices, Inc. | High speed interface protection apparatus |
| CN107046022B (zh) * | 2016-02-05 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护器件和集成电路 |
| US9831233B2 (en) | 2016-04-29 | 2017-11-28 | Analog Devices Global | Apparatuses for communication systems transceiver interfaces |
| US10734806B2 (en) | 2016-07-21 | 2020-08-04 | Analog Devices, Inc. | High voltage clamps with transient activation and activation release control |
| US10211198B2 (en) * | 2017-05-05 | 2019-02-19 | Macronix International Co., Ltd. | High voltage electrostatic discharge (ESD) protection |
| US10249609B2 (en) | 2017-08-10 | 2019-04-02 | Analog Devices, Inc. | Apparatuses for communication systems transceiver interfaces |
| DE102018000571B4 (de) * | 2018-01-25 | 2021-08-12 | Tdk-Micronas Gmbh | Laterales Thyristor-Halbleiterbauelement |
| US10700056B2 (en) | 2018-09-07 | 2020-06-30 | Analog Devices, Inc. | Apparatus for automotive and communication systems transceiver interfaces |
| US11387648B2 (en) | 2019-01-10 | 2022-07-12 | Analog Devices International Unlimited Company | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces |
| CN111968970B (zh) * | 2020-08-28 | 2022-04-08 | 电子科技大学 | 一种esd保护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438005A (en) * | 1994-04-13 | 1995-08-01 | Winbond Electronics Corp. | Deep collection guard ring |
| JPH09199674A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 半導体装置の保護素子 |
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400711A (en) | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
| US4484244A (en) | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| US4633283A (en) | 1985-03-11 | 1986-12-30 | Rca Corporation | Circuit and structure for protecting integrated circuits from destructive transient voltages |
| US5012317A (en) | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| US4939616A (en) | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
| US5072273A (en) | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| US5140401A (en) * | 1991-03-25 | 1992-08-18 | United Microelectronics Corporation | CMOS ESD protection circuit with parasitic SCR structures |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US5721445A (en) * | 1995-03-02 | 1998-02-24 | Lucent Technologies Inc. | Semiconductor device with increased parasitic emitter resistance and improved latch-up immunity |
| US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
| US5572394A (en) * | 1995-04-06 | 1996-11-05 | Industrial Technology Research Institute | CMOS on-chip four-LVTSCR ESD protection scheme |
| US5576557A (en) * | 1995-04-14 | 1996-11-19 | United Microelectronics Corp. | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits |
| US5734541A (en) * | 1996-05-20 | 1998-03-31 | Pmc-Sierra, Inc. | Low voltage silicon controlled rectifier structure for ESD input pad protection in CMOS IC's |
| US6008684A (en) * | 1996-10-23 | 1999-12-28 | Industrial Technology Research Institute | CMOS output buffer with CMOS-controlled lateral SCR devices |
| US6016002A (en) * | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| US5825600A (en) * | 1997-04-25 | 1998-10-20 | Cypress Semiconductor Corp. | Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection |
| US6081002A (en) * | 1997-05-29 | 2000-06-27 | Texas Instruments Incorporated | Lateral SCR structure for ESD protection in trench isolated technologies |
| US5872379A (en) * | 1997-07-10 | 1999-02-16 | Taiwan Semiconductor Manufacturing Co. Ltd. | Low voltage turn-on SCR for ESD protection |
| US5898205A (en) | 1997-07-11 | 1999-04-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Enhanced ESD protection circuitry |
| TW411607B (en) * | 1998-12-02 | 2000-11-11 | Winbond Electronics Corp | Electrostatic discharge protection circuit |
| TW392328B (en) * | 1998-03-04 | 2000-06-01 | Winbond Electronics Corp | Electrostatic discharge protection circuit triggered by MOS transistor |
| US5962876A (en) * | 1998-04-06 | 1999-10-05 | Winbond Electronics Corporation | Low voltage triggering electrostatic discharge protection circuit |
| US5959820A (en) * | 1998-04-23 | 1999-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode LVTSCR and ESD protection circuit |
| US5982601A (en) * | 1998-07-30 | 1999-11-09 | Winbond Electronics Corp. | Direct transient-triggered SCR for ESD protection |
| JP4256544B2 (ja) | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
| TW393755B (en) * | 1998-09-02 | 2000-06-11 | Winbond Electronics Corp | The electrostatic protecting structure of semiconductor |
| DE10005811A1 (de) | 2000-02-10 | 2001-08-23 | Micronas Gmbh | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung |
| US20020079538A1 (en) * | 2000-03-30 | 2002-06-27 | Yuan-Mou Su | Scr-type electrostatic discharge protection circuit |
-
2001
- 2001-05-24 US US09/864,660 patent/US6538266B2/en not_active Expired - Lifetime
- 2001-06-29 NL NL1018417A patent/NL1018417C2/nl not_active IP Right Cessation
- 2001-07-02 GB GB0116024A patent/GB2368975B/en not_active Expired - Lifetime
- 2001-07-12 TW TW090117042A patent/TW497245B/zh not_active IP Right Cessation
- 2001-07-17 CN CNB011232102A patent/CN1260825C/zh not_active Expired - Lifetime
- 2001-07-27 FR FR0110103A patent/FR2812972B1/fr not_active Expired - Lifetime
- 2001-07-27 JP JP2001228588A patent/JP5174301B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438005A (en) * | 1994-04-13 | 1995-08-01 | Winbond Electronics Corp. | Deep collection guard ring |
| JPH09199674A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 半導体装置の保護素子 |
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080528A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | 高電圧素子の静電気保護装置 |
| JP4510732B2 (ja) * | 2004-09-08 | 2010-07-28 | マグナチップセミコンダクター有限会社 | 高電圧素子の静電気保護装置 |
| JP2006222421A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | 静電気放電保護素子 |
| JP2008147527A (ja) * | 2006-12-12 | 2008-06-26 | Toyota Central R&D Labs Inc | 静電気保護用半導体装置 |
| JP2010021412A (ja) * | 2008-07-11 | 2010-01-28 | Oki Semiconductor Co Ltd | 半導体サイリスタ装置 |
| JP2010267923A (ja) * | 2009-05-18 | 2010-11-25 | Sharp Corp | 半導体装置 |
| JP2011029413A (ja) * | 2009-07-25 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| WO2011096031A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 静電気保護装置 |
| JPWO2011096031A1 (ja) * | 2010-02-04 | 2013-06-06 | パナソニック株式会社 | 静電気保護装置 |
| US8508517B2 (en) | 2010-02-04 | 2013-08-13 | Panasonic Corporation | Electrostatic protection element |
| JP2013520789A (ja) * | 2010-02-22 | 2013-06-06 | ソフィックス ベスローテン フェンノートシャップ メット ベペルクテ アーンスプラケレイクヘイト | 高保持電圧デバイス |
| JP2012038974A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置 |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| US9000565B2 (en) | 2010-11-02 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device |
| CN107331662A (zh) * | 2017-07-28 | 2017-11-07 | 深圳市汇春科技股份有限公司 | 一种基于cmos工艺的esd防护电路及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2812972B1 (fr) | 2007-03-09 |
| GB2368975B (en) | 2005-02-23 |
| US6538266B2 (en) | 2003-03-25 |
| US20020017654A1 (en) | 2002-02-14 |
| NL1018417A1 (nl) | 2002-02-12 |
| JP5174301B2 (ja) | 2013-04-03 |
| FR2812972A1 (fr) | 2002-02-15 |
| NL1018417C2 (nl) | 2004-08-19 |
| TW497245B (en) | 2002-08-01 |
| CN1338780A (zh) | 2002-03-06 |
| GB2368975A (en) | 2002-05-15 |
| GB0116024D0 (en) | 2001-08-22 |
| CN1260825C (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5174301B2 (ja) | 半導体装置 | |
| US6521952B1 (en) | Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection | |
| US5895940A (en) | Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors | |
| US5329143A (en) | ESD protection circuit | |
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| JP3400215B2 (ja) | 半導体装置 | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| TW200410393A (en) | Electrostatic discharge protection device for mixed voltage interface | |
| US20050248891A1 (en) | Substrate-triggered bipolar junction transistor and ESD protection circuit | |
| TWI414066B (zh) | 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置 | |
| US7456440B2 (en) | Electrostatic protection device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| US7196378B2 (en) | Electrostatic-protection dummy transistor structure | |
| US6476422B1 (en) | Electrostatic discharge protection circuit with silicon controlled rectifier characteristics | |
| US5923202A (en) | Input/output overvoltage containment circuit for improved latchup protection | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JP2001035935A (ja) | 半導体装置 | |
| JP2001308282A (ja) | 半導体装置 | |
| JPH08204176A (ja) | Ｅｓｄ入力保護装置 | |
| KR100407574B1 (ko) | 실리콘 제어 정류를 이용한 정전 방전 보호 장치 | |
| KR20040082832A (ko) | 반도체장치의 보호소자 | |
| JPH09321150A (ja) | 半導体装置 | |
| KR20030035209A (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| JPH11297851A (ja) | 静電放電保護回路を有する半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5174301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |