KR101532424B1 - 정전기 방전 다이오드 - Google Patents

정전기 방전 다이오드 Download PDF

Info

Publication number
KR101532424B1
KR101532424B1 KR1020080090420A KR20080090420A KR101532424B1 KR 101532424 B1 KR101532424 B1 KR 101532424B1 KR 1020080090420 A KR1020080090420 A KR 1020080090420A KR 20080090420 A KR20080090420 A KR 20080090420A KR 101532424 B1 KR101532424 B1 KR 101532424B1
Authority
KR
South Korea
Prior art keywords
region
diode
regions
cathode
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080090420A
Other languages
English (en)
Other versions
KR20100031362A (ko
Inventor
유준형
강택현
김문호
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020080090420A priority Critical patent/KR101532424B1/ko
Priority to US12/556,957 priority patent/US8203183B2/en
Publication of KR20100031362A publication Critical patent/KR20100031362A/ko
Application granted granted Critical
Publication of KR101532424B1 publication Critical patent/KR101532424B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Abstract

본 발명은 정전기 방전 다이오드에 관한 것이다.
본 발명에 따른 정전기 방전 다이오드는, 기판 위에 형성된 N형 웰(well); N형 웰 위에 형성된 n- 영역 n- 영역에 침투되어 형성되어 있는 복수의 p- 영역 n- 영역 및 복수의 p- 영역이 형성되어 있는 제1 층에 침투되어 형성되는 복수의 n+ 영역 및 제1 층에 침투되어 형성되어 있는 복수의 p+ 영역을 포함하고, 복수의 n+ 영역 중 하나의 제1 n+ 영역 및 제1 n+ 영역에 대응하는 제1 p+ 영역은 복수의 p- 영역 중 대응하는 제1 p- 영역 내에서 서로 다른 영역에 침투되어 형성된다.
Figure R1020080090420
정전기 방전(electrostatic discharge), 트리거(trigger)

Description

정전기 방전 다이오드{ELECTROSTATIC DISCHARGE DIODE}
본 발명은 외부로부터 반도체 회로에 입력되는 정전기 또는 스트레스로부터 반도체 회로를 보호할 수 있는 정전기 방전 다이오드에 관한 것이다.
종래 반도체 회로의 정전기 방전(electrostatic discharge, 이하, 'ESD'라 함.) 다이오드는 정전기 방전 클램핑(clamping)을 위해 하나의 트리거(trigger) 전압을 가지고 있다. 즉, 정전기에 의한 전압이 트리거 전압이상이 되면 정전기 방전 다이오드가 도통되어 정전기에 의한 전압을 방전시킨다. 그러면 반도체 회로에 입력되는 정전기에의한 전압은 트리거 전압을 넘지 않아, 트리거 전압으로 클램핑된다. 따라서 반도체 회로를 보호하기 위해서는낮은 트리거 전압의 다이오드를 사용한다. 높은 트리거 전압의 다이오드를 사용하면, 정전기에 의해 트리거 전압에 도달하기 전에 반도체 회로가 손상된다.
도펀트(dopant) 농도가 높은 다이오드는 낮은 트리거 전압을 가지므로, 정전기 방전 임계 전압이 낮고, 정전기 방전에 적합하다. 그러나 이 다이오드는 정전기 서지(surge)가 발생하면 유지 전압(sustaining voltage)이 매우 낮아지므로, 정전기 서지에 의해 반도체 회로의 절연 파괴가 발생할 수 있다.
반면 도펀트 농도가 낮은 다이오드는 높은 트리거 전압을 가지므로, 정전기 방전 임계 전압이 다소 높고, 정전기 방전에 적합하지 않다. 그러나 이 다이오드는 정전기 서지 발생시 유지 전압이 높으므로, 정전기 서지에 의한 반도체 회로의 절연 파괴를 방지할 수 있다.
이와 같이,종래 고농도 도펀트 다이오드는 정전기 서지에 약하고, 저농도 도펀트 다이오드는 정전기 방전에 적합하지 않은 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 앞서 언급한 문제점을 해결하기 위해, 정전기 방전뿐만 아니라 정전기 서지에 대해서도 반도체 회로를 보호할 수 있는 정전기 방전 다이오드를 제공하는 것이다.
본 발명의 한 특징에 따른 정전기 방전 다이오드는, 기판 위에 형성된 N형 웰(well); 상기 N형 웰 위에 형성된 n- 영역 상기 n- 영역에 침투되어 형성되어 있는 복수의 p- 영역 상기 n- 영역 및 상기 복수의 p- 영역이 형성되어 있는 제1 층에 침투되어 형성되는 복수의 n+ 영역 및 상기 제1 층에 침투되어 형성되어 있는 복수의 p+ 영역을 포함하고, 상기 복수의 n+ 영역 중 하나의 제1 n+ 영역 및 상기 제1 n+ 영역에 대응하는 제1 p+ 영역은 상기 복수의 p- 영역 중 대응하는 제1 p- 영역 내에서 서로 다른 영역에 침투되어 형성된다. 상기 복수의 n+ 영역은 상기 n- 영역 및 상기 복수의 p- 영역 중 대응하는 p- 영역에 침투되어 형성되어 있고, 상 기 복수의 p+ 영역은 상기 n- 영역 및 상기 복수의 p- 영역 중 대응하는 p- 영역에 침투되어 형성되어 있다. 상기 제1 p- 영역과 상기 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 n- 영역 사이에 제2 다이오드가 형성된다. 상기 제1 n+ 영역에 인접한 제2 p+ 영역과 상기 n- 영역 사이에 제3 다이오드가 형성되고, 상기 제2 p+ 영역 중 일부가 침투되어 형성되어 있는 제2 p- 영역과 상기 n- 영역 사이에 제4 다이오드가 형성된다. 상기 제1 다이오드의 트리거 전압, 상기 제3 다이오드의 트리거 전압 및 상기 제2 및 제4 다이오드의 트리거 전압 순으로 높다. 제1 p+ 영역 및 제2 p+ 영역은 연결되어 있다. 상기 제1 n+ 영역 및 상기 n- 영역 사이에는 제1 저항이 형성되어 있고, 상기 제1 p+ 영역 및 상기 제1 p- 영역 사이에는 제2 저항이 형성되어 있다.
본 발명의 다른 특징에 따른 정전기 방전 다이오드는, 기판 위에 형성된 N형 웰(well); 상기 N형 웰 위에 형성된 n- 영역 상기 n- 영역에 침투되어 형성되어 있는 복수의 p- 영역 상기 n- 영역 및 상기 복수의 p- 영역이 형성되어 있는 제1 층에 침투되어형성되는 복수의 n+ 영역 및 상기 제1 층에 침투되어 형성되어 있는 복수의 p+ 영역을 포함하고, 상기 복수의 n+ 영역은 상기 n- 영역 및 상기 복수의 p- 영역 중 대응하는 p- 영역에 침투되어 형성되어 있고, 상기 복수의 p+ 영역 각각은 상기 복수의 p- 영역 중 대응하는 p-영역 내부에 형성되어 있다. 상기 제1 p- 영역과 상기 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 n- 영역 사이에 제2 다이오드가 형성된다. 상기 제1 n+ 영역에 인접한 제2 p+ 영역이 형성되어 있는 제2 p- 영역과 상기 n- 영역 사이에 제3 다이오드가 형성된다. 상기 제1 다이오드의 트리거 전압은 상기 제2 및 제3 다이오드의 트리거 전압보다 높다. 제1 p+ 영역 및 제2 p+ 영역은 연결되어 있다. 상기 제1 p+ 영역 및 상기 제1 p- 영역 사이에는 제1 저항이 형성되어 있다.
본 발명의 또 다른 특징에 따른 정전기 방전 다이오드는, 기판 위에 형성된 N+ BL(blocking layer) 상기 N+ BL 위에 형성된 복수의 n- 영역 상기 N+ BL 위에 형성되고, 상기 복수의 n- 영역과 교대로 수평방향으로 형성되어 있는 복수의 p- 영역 상기 n- 영역 및 상기 복수의 p- 영역이 형성되어 있는제1 층에 침투되어 형성되는 복수의 n+ 영역 및 상기 제1 층에 침투되어 형성되어 있는 복수의 p+ 영역을 포함하고, 상기 복수의 n+ 영역 중 하나는 상기 N+ BL 위에 형성된다. 상기 복수의 n+ 영역 중 제1 n+ 영역은 상기 복수의 n- 영역 중 대응하는 제1 n- 영역 및 상기 제1 n- 영역에 인접한 제1 p- 영역에 걸쳐 형성된다. 상기 제1 p- 영역과 상기 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 N+ BL 사이에 제2 다이오드가 형성되어 있다. 상기 복수의 p- 영역 중 상기 제1 n+ 영역에 인접한 제1 p+ 영역은 상기 제1 p- 영역에 인접한 다른 제2 n- 영역 및 상기 제1 p- 영역에 걸쳐 형성되어 있고, 상기 복수의 p+ 영역 중 상기 제1 n+ 영역에 대응하는 다른 제2 p+ 영역은 상기 제1 n- 영역에 인접한 또 다른 제2 p- 영역 및 상기 제1 n- 영역에 걸쳐 형성되어 있다. 상기 제2 p+ 영역과 상기 제1 n- 영역 사이에 제3 다이오드가 형성되어 있고, 상기 제2 p- 영역 및 상기 N+ BL 사이에 제4 다이오드가 형성되어 있다. 상기 제1 다이오드의 트리거 전압, 상기 제3 다이오드의 트리거 전압 및 상기 제2 및 제4 다이오드의 트리거 전압 순으로 높다. 제1 p+ 영 역 및 제2 p+ 영역은 연결되어 있다.
정전기 방전뿐만 아니라 정전기 서지에 대해서도 반도체 회로를 보호할 수 있는 정전기 방전 다이오드를 제공한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 에에 따른 정전기 방전 다이오드의 평면도를 나타낸 도면이다. 도 2는 도 1의 정전기 방전 다이오드를 I-I'을 따라 자른단면도를 나타낸 도면이다.
이하 도 1 및 도2 를 참조하여 본 발명의 실시 예에 따른정전기 방전 다이오드를 설명한다.
n형 웰(n type well, 이하 'NW'라 함.)(20), n- 영역(30), p- 영역(40a- 40f), n+ 캐소드 영역(50a-50g), p+ 애노드 영역(60a-60f), 절연 확산(isolated diffusion, 이하, 'ISO'라 함.)(70), 캐소드 전극(91a-91h) 및 애노드 전극(92a-92g)를 포함한다. 도 1에서, 검정색 영역으로 표시된 부분은 복수의 전극이다.
ISO(70)은 정전기 방전 다이오드의 최 외각에 형성되어 있다. ISO(70)의 안쪽으로, NW(20) 및 n- 영역(30) 순으로 형성되어 있다. n- 영역(30)에 p- 영역(40a-40f)가 침투되어 형성되고, n- 영역(30) 및 p- 영역(40a-40f) 중 대응하는 p- 영역에 걸쳐 n+ 캐소드 영역(50a-50g) 및 p+ 애노드 영역(60a-60f)가 교대로 형성되어 있다. n+ 캐소드 영역(50a-50g) 및 p+ 애노드 영역(60a-60f) 각각은 대응하는 p- 영역에 침투된 부분이 서로 이격되어 형성된다. n+ 캐소드 영역(50a-50g) 및 p+ 애노드 영역(60a-60f) 각각 내에는 복수의 전극(도 1에서 검정색 부분)이 형성되어 있다. n+ 캐소드 영역(50a-50g) 및 p+ 애노드 영역(60a-60f) 각각에 대응하는 캐소드 전극(91a-91g) 및 애노드 전극(92a-92f) 각각은 복수의 전극 위에 중첩되어 형성되어 있다. 캐소드 전극(91h)는 캐소드 전극(91a-91g)와 직교하는 방향으로 형성되어 캐소드 전극(91a-91g)를 전기적으로 하나의 캐소드로 연결한다. 애노드 전극(92g)는 애노드 전극(92a-92f)과직교하는 방향으로 형성되어 애노드 전극(92a-92f)을전기적으로 하나의 애노드로 연결한다.
이하, I-I' 방향의 정전기 방전 다이오드(1)의 단면을 설명한다. p형 기판(p substrate, 이하 'PSUB'라 함.)(10), NW(20), n- 영역(30), p- 영역(40), n+ 캐소드 영역(50a-50g), p+ 애노드 영역(60a-60f), 측벽(70), 전극(80a-80n), 캐소드 전극(91a-91g) 및 애노드 전극(92a-92f)이 도 2에 도시되어 있다.
PSUB(10) 위에 NW(20)이 형성되고, NW 위에 n- 영역이 형성되어 있다. n- 영역에 p- 영역이 침투되어 형성되어 있다. n+ 캐소드 영역(50a-50c, 50e-50g)는 n- 영역과 p- 영역에 걸쳐 형성되어 있고, n+ 캐소드 영역(50d)은 n- 영역에 형성되어 있다. p+ 애노드 영역은 n- 영역과 p- 영역에 걸쳐 형성되어 있다. 전극(80a, 80c, 80e, 80g, 80i, 80k, 80m)은 n+ 캐소드 영역(50a-50g)에 형성되어 있고, 전극(80b, 80d, 80f, 80h, 80j, 80l)은 p+ 애노드 영역(60a-60g)에 형성되어 있다. 캐소드 전극(91a-91g) 각각은 전극(80a, 80c, 80e, 80g, 80i, 80k, 80m) 각각 위에 형성되어 있고, 애노드 전극(92a-92f) 각각은 전극(80b, 80d, 80f, 80h, 80j, 80l) 각각 위에 형성되어 있다.
본 발명의 실시 예에 따른 정전기 방지 다이오드(1)에서는 네 종류의 다이오드가 형성된다. 이에 대해서는 도 3을 참조하여 구체적으로 설명한다.
도 3은 본 발명의 실시 예에 따른 정전기 방지 다이오드(1)의 네 종류의다이오드를 모두 포함하는 영역(2)을 나타낸 도면이다.
도 4는 도 3에 도시된 영역(2)의 등가 회로도이다.
도 3에 도시된 바와 같이 영역(2)에는 4 개의 다이오드(D1-D4)가 형성된다.
다이오드(D1)는 p- 영역(40c)과 n+ 영역(50c) 사이에 형성되며, p- 영역(40c) 및 n+ 영역(50c) 각각이 다이오드(D1)의 애노드 및 캐소드가 된다. 다이오드(D1)의 p- 영역(40c)은 p+ 영역(60c)에 연결되어 있으므로, 다이오드(D1)의 애노드 및 캐소드 각각은 전극(92c) 및 전극(91c)에 연결되어 있다.
다이오드(D2)는 p+ 영역(60b)과 n- 영역(30) 사이에 형성되며, p+ 영역(60b) 및 n- 영역(30) 각각이 다이오드(D2)의 애노드 및 캐소드가 된다. 다이오드(D2)의 n- 영역(30)은 n+ 영역(50c)에 연결되어 있으므로, 다이오드(D2)의 애노드 및 캐소드각각은 전극(92b) 및 전극(91c)에 연결되어 있다.
다이오드(D3)는 p- 영역(40c)과n- 영역(30) 사이에 형성되며, p- 영역(40c) 및 n- 영역(30) 각각이 다이오드(D3)의 애노드 및 캐소드가 된다. p+ 영역(60c)과 p- 영역(40c) 사이에는 저항(Rp)가 형성되어 있다. 다이오드(D4)는 p- 영역(40b)과 n- 영역(30) 사이에 형성되며, p- 영역(40b)과 n- 영역(30) 각각이 디이오드(D4)의 애노드 및 캐소드가 된다. n+영역(50c)과 n- 영역(30) 사이에는 저항(Rn)이 형성되어 있다. 다이오드(D3) 및 다이오드(D4)는 동일한 도핑 농도를 가지는 영역 사이에 형성되어 트리거 전압은 동일하지만, 저항(Rp) 및 저항(Rn)에 의해 실질적으로 서로 다른 전류 조절능력을 가진다. 본 발명의 실시 예에서 트리거 전압이란 다이오드가 도통되어 전류가 흐르기 시작하는 전압이다.
애노드 전극(92b) 및 애노드 전극(92c)은 애노드 전극(92g)에 의해 연결되어 있으므로 하나의 애노드이므로, 도 4와 같이 등가적으로 나타낼 수 있다.
도 4에 도시된 바와 같이, 다이오드(D1-D4)의 애노드 및 캐소드 각각은 하나의 애노드(A) 및 캐소드(K)로 연결되어 하나의 다이오드(D)를 형성하고 있다. 다이오드(D)는 다이오드(D1-D4)의 특성이 합쳐져 새로운 특성을 가지는 다이오드이다.
도 5a-5c 각각은 다이오드(D1-D4)의 전압-전류 특성 곡선이다.
도 5d는 다이오드(D)의 전압-전류특성 곡선이다.
도 5a에 도시된 바와 같이, 다이오드(D1)은 대략 5V 정도의 트리거전압을 가 지고 있다. 따라서 애노드(A) 및 캐소드(K)의 전압 차가 5V가 되면, 다이오드(D1)는 도통되어 전류가 흐르기 시작한다.
도 5b에 도시된 바와 같이, 다이오드(D2)는 대략 15V 정도의 트리거전압을 가지고 있다. 따라서 애노드(A) 및 캐소드(K)의 전압 차가 15V가 되면, 다이오드(D2)가 도통되어 전류가 흐르기 시작한다.
도 5c에 도시된 바와 같이, 다이오드(D3, D4)은 대략 30V 정도의 트리거 전압을 가지고 있다. 따라서 애노드(A) 및 캐소드(K)의 전압 차가 30V가 되면, 다이오드(D3, D4)는 도통되어 전류가 흐르기 시작한다. 저항(Rp) 및 저항(Rn)에 의해 다이오드(D3) 및 다이오드(D4) 각각의 전압-전류 특성 곡선에 다소 차이가 있다.
다이오드(D1)이 대략 5V 정도에서 도통되어 전류가 흐르기 시작하므로, 도 5d에 도시된 바와 같이, 다이오드(D) 역시 대략 5V 정도에서 도통되어 전류가 흐르기 시작하고, 전압이 높은 영역에서는, 예를 들어 30V 이상의 전압 범위, 전류의 증가 기울기가 낮다. 따라서 다이오드(D)는 낮은 트리거 전압을 가지고 있으므로, 정전기에 의한 전압이 낮은 상황에서 방전을 할수 있고, 정전기 서지에 의해 전압이 높은 상황에서는 방전 전류가 낮다.
이와 같이, 다이오드(D1-D4) 각각이 형성되는 영역의 차이로 인해 다이오드(D1-D4) 각각은 서로 다른 특성을 가진다. 특히 다이오드(D1)의 트리거 전압이 가장 낮고, 다이오드(D3, D4)의 트리거 전압이 가장 높다. 다이오드(D1) 및 다이오드(D2)는 트리거 전압이 낮고, 트리거 후 저항이 낮아, 정전기 방전 능력이 다이오드(D3, D4)에 비해 좋다. 특히 다이오드(D1)의 트리거 전압이 가장 낮으므로, 정전 기 방전 능력이 가장 우수하다. 다만, 다이오드(D1, D2)와 같이 고농도 도핑된 다이오드는 정전기서지가 발생했을 때, 열적 항복 전압(thermal breakdown voltage)이 낮아 유지 전압(sustaining voltage)이 매우 낮다. 유지 전압은 다이오드가 정전기 서지에 의해 파괴되는 직전 전압이다. 반면, 저농도 도핑된 다이오드(D3, D4)의 트리거 전압은 높지만, 정전기 서지가 발생했을 때, 열적 항복 전압이 상대적으로 높아 유지 전압이 높다.
이와 같이, 본 발명의 실시예에 따른 다이오드(D)는 고농도 도핑된 다이오드(D1, D2) 및 저농도 도핑된 다이오드(D3, D4)를 함께 포함하고 있다. 그러면, 정전기 서지에 의한 높은 방전 전류를 방지할 수 있고, 정전기에 의한 낮은 전압부터 정전기를 방전 시킬 수 있다. 따라서 높은 방전 전류 및 정전기에 의한 높은 전압으로부터 반도체 회로의 손상을 방지할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 정전기 방전 다이오드의 단면도를 나타낸 도면이다. 본 발명의 다른 실시 예에따른 정전기 방전 다이오드는 앞서 설명한 실시 예와 달리, p- 영역이 p+ 영역을 둘러싸고 있는 형상을 포함한다. n+ 영역은 앞서 설명한 실시 예와같이 p- 영역과 n- 영역에 걸쳐 형성되어 있다. 도 6에서는 전극(180a-180m) 각각 위에 형성되어 있는 복수의 캐소드 전극 및 애노드 전극이 설명 및 도시의편의를 위해 간단한 선으로 도시되어 있다. 복수의 캐소드 전극 및 애노드 전극은 앞서 설명한 실시 예와 동일하게 형성되어 있다.
본 발명의 다른 실시 예에 따른 정전기 방전 다이오드(100)는 앞서 설명한 다이오드(D1) 및 다이오드(D3)를 포함하고 있으며, 다이오드(D1) 및 다이오드(D3) 는 결합되어 다이오드(D11)를 형성한다.
도 6에 도시된 바와 같이, PSUB(110) 위에 NW(120)이 형성되고, NW(120) 위에 n- 영역(130)이 형성되어 있다. n- 영역(130)에 p- 영역이 침투되어 형성되어 있다. n+ 캐소드 영역(150a-150c, 150e-150g)는 n- 영역(130)과 p- 영역(140a-140f)에 걸쳐 형성되어 있고, n+ 캐소드 영역(150d)은 n- 영역(130)에 형성되어 있다. p+ 애노드 영역(160a-160f)은 p- 영역(140a-140f)에 형성되어 있다. 전극(180a, 180c, 180e, 180g, 180i, 180k, 180m)은 n+ 캐소드 영역(150a-150g)에 형성되어 있고, 전극(180b, 180d, 180f, 180h, 180j, 180l)은 p+ 애노드 영역(160a-160f)에 형성되어 있다. 캐소드 전극(191) 각각은 전극(180a, 180c, 180e, 180g, 180i, 180k, 180m) 각각을 하나로 연결하여 다이오드(D11)의 캐소드(K1)를 형성하고, 애노드 전극(192)은 전극(180b, 180d, 180f, 180h, 180j, 180l) 각각을 하나로 연결하여 다이오드(D11)의 애노드(A1)를 형성한다.
본 발명의 다른 실시 예에 따른 정전기 방지 다이오드(100)에서는 두 종류의 다이오드가 형성된다. 이에 대해서는 도 7을 참조하여 구체적으로 설명한다.
도 7은 본 발명의 다른 실시 예에 따른 정전기 방지 다이오드(100)의 두 종류의 다이오드를 모두 포함하는 영역(190)을 나타낸 도면이다.
도 8은 도 7에 도시된 영역(190)의 등가 회로도이다.
도 7에 도시된 바와 같이 영역(190)에는 2 개의 다이오드(D21, D23)가 형성된다. 다이오드(D21)는 다이오드(D1)와 동일한 성질을 가지고, 다이오드(D23) 및 다이오드(D25)는 다이오드(D3)와 동일한 성질을 가진다.
다이오드(D21)는 p- 영역(140c)과 n+ 영역(150c) 사이에 형성되며, p- 영역(140c) 및 n+ 영역(150c) 각각이 다이오드(D21)의 애노드 및 캐소드가 된다. 다이오드(D21)의 p- 영역(140c)은 p+ 영역(160c)에 연결되어 있으므로, 다이오드(D21)의 애노드 및 캐소드 각각은 애노드 전극(192) 및 캐소드 전극(191)에 연결되어 있다.
다이오드(D23)은 p- 영역(140b)과 n- 영역(130) 사이에 형성된다. p- 영역(140b) 및 n- 영역(130) 각각이 다이오드(D23)의 애노드 및 캐소드가 된다. 다이오드(D23)의 n- 영역(130)은 n+ 영역(150c)에 연결되어 있으므로, 다이오드(D23)의 애노드 및 캐소드 각각은 애노드 전극(192) 및 캐소드 전극(191)에 연결되어 있다.
다이오드(D25)는 및 p- 영역(140c)과 n- 영역(130) 사이에 형성된다. p- 영역(140c) 및 n- 영역(130) 각각이 다이오드(D25)의 애노드 및 캐소드가 된다. p+ 영역(160c)과 p- 영역(140c) 사이에는 저항(Rp1)이 형성되어 있다.
도 8에 도시된 바와 같이, 다이오드(D21, D23, D25)의 애노드 및 캐소드 각각은 하나의 애노드(A1) 및 캐소드(K1)로 연결되어 하나의 다이오드(D11)를 형성하고 있다. 다이오드(D11)는 다이오드(D21, D23, D25)의 특성이 합쳐져 새로운 특성을 가지는 다이오드이다.
이와 같이, 본 발명의 다른 실시 예에 따른 다이오드(D11) 역시 고농도 도핑된 다이오드(D21) 및 저농도 도핑된 다이오드(D23, D25)를 함께 포함하고 있다.
이하, 도 9 내지 도 11을 참조하여 본 발명의 또 다른 실시예에 대해서 설명한다.
도 9는 본 발명의 또 다른 실시 예에 따른정전기 방전 다이오드(200)의 단면도를 나타낸 도면이다. 본 발명의 또 다른 실시 예에 따른 정전기 방전 다이오드는 앞서 설명한 실시 예와달리, n- 영역이 분리되어 형성되어 있다. p+ 영역 및 n+ 영역은 p- 영역과 n- 영역에 걸쳐 형성되어 있다. 도 9에서는 전극(280a-280m) 각각 위에 형성되어 있는 복수의 캐소드 전극 및 애노드 전극이 설명 및 도시의 편의를 위해 간단한 선으로 도시되어 있다. 복수의 캐소드 전극 및 애노드전극은 앞서 설명한 실시 예와 동일하게 형성되어 있다.
도 9에 도시된 바와 같이, PSUB(210) 위에 N+ BL(blocking layer)(220)이 형성되고, N+ BL(220) 위에 n- 영역(230a-230h) 및 p- 영역(240a-240f)이 형성되어 있다. n+ 캐소드 영역(250a-250c, 250e-250g)은 n- 영역(230a-230c, 230f-230h) 중 대응하는 하나의 n- 영역 및 p- 영역(240a-240f) 중 대응하는 하나의 p- 영역에 걸쳐 형성되어 있고, n+ 캐소드 영역(250d)은 n+ 영역(245)위에 형성되어 있고, n- 영역(230d, 230e)에 접해있다. p+ 애노드 영역(260a-260f)은 n- 영역(230b-230d, 230e-230g) 중 대응하는 하나의 n- 영역 및 p- 영역(240a-240f) 중 대응하는 하나의 p- 영역에 걸쳐 형성되어 있다. 전극(280a, 280c, 280e, 280g, 280i, 280k, 280m)은 n+ 캐소드 영역(250a-250g)에 형성되어 있고, 전극(280b, 280d, 280f, 280h, 280j, 280l)은 p+ 애노드 영역(260a-260f)에 형성되어 있다. 캐소드 전극(291)은 전극(280a, 280c, 280e, 280g, 280i, 280k, 280m) 각각을 하나로 연결하여 다이오드(D13)의 캐소드를 형성하고, 애노드 전극(292)은 전극(280b, 280d, 280f, 280h, 280j, 280l) 각각을 하나로 연결하여 다이오드(D13)의 애노드를 형성 한다. N+ BL(220)은 n- 영역에 비해 고농도이기 때문에 저항이 낮다. 따라서 p- 영역과 N+ BL(220) 사이에 형성되는 다이오드에 발생한전류를 분산 시킬 필요가 있다. n+ 영역(245)이N+ BL(220) 중앙에 위치하여 N+ BL(220)에 흐르는 전류가 분산되도록 한다.
본 발명의 또 다른 실시 예에 따른 정전기 방지 다이오드(200)에서는 세 종류의 다이오드가 형성된다. 이에 대해서는 도 10을 참조하여 구체적으로 설명한다.
도 10은 본 발명의 다른 실시 예에 따른 정전기 방지 다이오드(100)의 세 종류의 다이오드를 모두 포함하는 영역(290)을 나타낸 도면이다.
도 11은 도 10에 도시된 영역(290)의 등가 회로도이다.
도 10에 도시된 바와 같이 영역(290)에는 3 종류의 네 개의 다이오드(D31, D32, D33, D34)가 형성된다. 다이오드(D31)은 다이오드(D1)와 동일한 성질을 가지고, 다이오드(D32)는 다이오드(D2)와 동일한 성질을 가지며, 다이오드(D33, D34)는 다이오드(D3)와 유사한 성질을 가진다. p- 영역과 N+ BL사이에 형성되는 다이오드(D33, D34)는 동일한 특성을 가지고 있고, 앞서 설명한 다이오드(D3, D4)와 비슷한 열적 항복 전압을 가지도록 설계되어, 비슷한 트리거 전압을 가진다.
다이오드(D31)는 p- 영역(240c)과 n+ 영역(250c) 사이에 형성되며, p- 영역(240c) 및 n+ 영역(250c) 각각이 다이오드(D31)의 애노드 및 캐소드가 된다. 다이오드(D31)의 p- 영역(240c)은 p+ 영역(260c)에 연결되어 있으므로, 다이오드(D31)의 애노드 및 캐소드 각각은 애노드 전극(292) 및 캐소드 전극(291)에 연결되어 있다.
다이오드(D32)는 p+ 영역(260b)과 n- 영역(230c) 사이에 형성되며, p+ 영역(260b) 및 n- 영역(230c) 각각이 다이오드(D32)의 애노드 및 캐소드가 된다. 다이오드(D32)의 n- 영역(230c)은 n+ 영역(250c)에연결되어 있으므로, 다이오드(D32)의 애노드 및캐소드 각각은 애노드 전극(292) 및 캐소드 전극(291)에 연결되어 있다.
다이오드(D33)은 p- 영역(240b)과 N+ BL(220) 사이에 형성된다. p- 영역(240b) 및 N+ BL(220) 각각이 다이오드(D33)의 애노드 및 캐소드가 된다. 다이오드(D33)의 p- 영역(240b)은 p+ 영역(260b)에 연결되어 있으므로, 애노드 전극(291)과 p- 영역(240b)은 연결되어 있다. 그리고 N+ BL(220)은 n+ 영역(245) 및 n+ 영역(250d)을 통해 캐소드 전극(292)에 연결되어 있다. 따라서 다이오드(D33)의 애노드 및 캐소드 각각은 애노드 전극(292) 및 캐소드 전극(291)에 연결되어 있다.
다이오드(D34)은 p- 영역(240c)과 N+ BL(220) 사이에 형성된다. p- 영역(240c) 및 N+ BL(220) 각각이 다이오드(D34)의 애노드 및 캐소드가 된다. 다이오드(D33)의 p- 영역(240c)은 p+ 영역(260c)에연결되어 있으므로, 애노드 전극(291)과 p- 영역(240c)은 연결되어 있다. 그리고 N+ BL(220)은 n+ 영역(245) 및 n+ 영역(250d)을 통해 캐소드 전극(292)에 연결되어 있다. 따라서 다이오드(D34)의 애노드 및 캐소드각각은 애노드 전극(292) 및 캐소드 전극(291)에 연결되어 있다.
도 11에 도시된 바와 같이, 다이오드(D31, D32, D33, D34)의 애노드 및캐소드 각각은 하나의 애노드(A2) 및 캐소드(K2)로 연결되어 하나의 다이오드(D13)를 형성하고 있다. 다이오드(D13)는 다이오드(D31-D34)의 특성이합쳐져 새로운 특성을 가지는 다이오드이다.
이와 같이, 본 발명의 다른 실시 예에 따른 다이오드(D13) 역시 고농도 도핑된 다이오드(D31, 32) 및 저농도 도핑된 다이오드(D33, D34)를 함께 포함하고 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의실시 에에 따른 정전기 방전 다이오드의 평면도를 나타낸 도면이다.
도 2는 도 1의 정전기 방전 다이오드를 I-I'을 따라 자른 단면도를 나타낸 도면이다.
도 3는 본 발명의 실시 예에 따른 정전기 방지 다이오드(1)의 네 종류의다이오드를 모두 포함하는 영역(2)을 나타낸 도면이다.
도 4는 도 3에 도시된 영역(2)의 등가 회로도이다.
도 5a-5c 각각은 다이오드(D1-D4)의 전압-전류 특성 곡선이다.
도 5d는 다이오드(D)의 전압-전류 특성 곡선이다.
도 6은 본 발명의 다른 실시 예에 따른 정전기 방전 다이오드의 단면도를 나타낸 도면이다.
도 7은 본 발명의 다른 실시 예에 따른 정전기 방지 다이오드(100)의 두 종류의 다이오드를 모두 포함하는 영역(190)을 나타낸 도면이다.
도 8은 도 7에 도시된 영역(190)의 등가 회로도이다.
도 9는 본 발명의 또 다른 실시 예에 따른정전기 방전 다이오드(200)의 단면도를 나타낸 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 정전기 방지 다이오드(100)의 세 종류의 다이오드를모두 포함하는 영역(290)을 나타낸 도면이다.
도 11은 도 10에 도시된 영역(290)의 등가 회로도이다.

Claims (20)

  1. 기판 위에 형성된 N형 웰(well);
    상기 N형 웰 위에 형성된 n- 영역;
    상기 n- 영역에 침투되어 형성되어 있는 복수의 p- 영역;
    상기 n- 영역 및 상기 복수의 p- 영역 중 하나의 p- 영역에 걸쳐 침투되어 형성되는 복수의 n+ 영역; 및
    상기 하나의 p- 영역 내의 적어도 일부 영역에 침투되어 형성되는 p+ 영역을 복수개 포함하고,
    상기 복수의 p- 영역 각각에 대응하는 n+ 영역 및 대응하는 p+ 영역 각각이 대응하는 p- 영역의 대응하는 일부 영역에 침투되는 정전기 방전 다이오드.
  2. 제1항에 있어서,
    상기 복수의 n+ 영역 각각은 상기 n- 영역과 상기 복수의 p- 영역 중 인접한 p- 영역의 일부 영역에 걸쳐 침투되어 형성되어 있고, 상기 복수의 p+ 영역 각각은 상기 n- 영역 및 상기 복수의 p- 영역 중 인접한 p- 영역의 다른 일부 영역에 침투되어 형성되어 있는 정전기 방전 다이오드.
  3. 제2항에 있어서,
    상기 복수의 p- 영역 중 제1 p- 영역과 상기 복수의 n+ 영역 중 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 n- 영역 사이에 제2 다이오드가 형성되는 정전기 방전 다이오드.
  4. 제3항에 있어서,
    상기 제1 n+ 영역에 인접한 제2 p+ 영역과 상기 n- 영역 사이에 제3 다이오드가 형성되고, 상기 제2 p+ 영역 중 일부가 침투되어 형성되어 있는 제2 p- 영역과 상기 n- 영역 사이에 제4 다이오드가 형성되는 정전기 방전 다이오드.
  5. 제4항에 있어서,
    상기 제1 다이오드의 트리거 전압, 상기 제3 다이오드의 트리거 전압 및 상기 제2 및 제4 다이오드의 트리거 전압 순으로 높은 정전기 방전 다이오드.
  6. 제4항에 있어서,
    상기 제1 p- 영역의 대응하는 일부 영역에 침투되어 형성되어 있는 제1 p+ 영역과 상기 제2 p+ 영역이 연결되어 있는 정전기 방전 다이오드.
  7. 제4항에 있어서,
    상기 제1 n+ 영역 및 상기 n- 영역 사이에는 제1 저항이 형성되어 있고, 상기 제1 p+ 영역 및 상기 제1 p- 영역 사이에는 제2 저항이 형성되어 있는 정전기 방전 다이오드.
  8. 제1항에 있어서,
    상기 복수의 n+ 영역은 상기 n- 영역 및 상기 복수의 p- 영역 중 인접한 p- 영역의 일부 영역에 걸쳐 침투되어 형성되어 있고, 상기 복수의 p+ 영역 각각은 상기 복수의 p- 영역 중 인접한 p-영역 내부에 형성되어 있는 정전기 방전 다이오드.
  9. 제8항에 있어서,
    상기 복수의 p- 영역 중 제1 p- 영역과 상기 제1 p- 영역의 대응하는 일부 영역에 침투되어 형성되는 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 n- 영역 사이에 제2 다이오드가 형성되는 정전기 방전 다이오드.
  10. 제9항에 있어서,
    상기 제1 n+ 영역에 인접한 제2 p+ 영역이 형성되어 있는 제2 p- 영역과 상기 n- 영역 사이에 제3 다이오드가 형성되는 정전기 방전 다이오드.
  11. 제10항에 있어서,
    상기 제1 다이오드의 트리거 전압은 상기 제2 및 제3 다이오드의 트리거 전압보다 높은 정전기 방전 다이오드.
  12. 제10항에 있어서,
    상기 제1 p- 영역의 대응하는 일부 영역에 침투되어 형성되어 있는 제1 p+ 영역과 상기 제2 p+ 영역이 연결되어 있는 정전기 방전 다이오드.
  13. 제10항에 있어서,
    상기 제1 p- 영역의 대응하는 일부 영역에 침투되어 형성되어 있는 제1 p+ 영역과 상기 제1 p- 영역 사이에는 제1 저항이 형성되어 있는 정전기 방전 다이오드.
  14. 기판 위에 형성된 N+ BL(blocking layer);
    상기 N+ BL 위에 형성된 복수의 n- 영역;
    상기 N+ BL 위에 형성되고, 상기 복수의 n- 영역과 교대로 수평방향으로 형성되어 있는 복수의 p- 영역;
    상기 n- 영역 및 상기 복수의 p- 영역 중 하나의 p- 영역에 걸쳐 침투되어 형성되는 복수의 n+ 영역; 및
    상기 하나의 p- 영역의 적어도 일부 영역 내에 침투되어 형성되는 p+ 영역을 복수개 포함하고,
    상기 복수의 n+ 영역 중 하나는 상기 N+ BL 위에 형성되고,
    상기 복수의 p- 영역 각각에 대응하는 n+ 영역 및 대응하는 p+ 영역 각각이 대응하는 p- 영역의 대응하는 일부 영역에 침투되는 정전기 방전 다이오드.
  15. 제14항에 있어서,
    상기 복수의 n+ 영역 중 제1 n+ 영역은 상기 복수의 n- 영역 중 인접한 제1 n- 영역 및 상기 제1 n- 영역에 인접한 제1 p- 영역에 걸쳐 형성되는 정전기 방전 다이오드.
  16. 제15항에 있어서,
    상기 제1 p- 영역과 상기 제1 n+ 영역 사이에 제1 다이오드가 형성되고, 상기 제1 p- 영역과 상기 N+ BL 사이에 제2 다이오드가 형성되어 있는 정전기 방전 다이오드.
  17. 제16항에 있어서,
    상기 제1 n+ 영역에 인접한 제1 p+ 영역은 상기 제1 p- 영역에 인접한 다른 제2 n- 영역 및 상기 제1 p- 영역에 걸쳐 형성되어 있고, 상기 복수의 p+ 영역 중 상기 제1 n+ 영역에 인접한 다른 제2 p+ 영역은 상기 제1 n- 영역에 인접한 또 다른 제2 p- 영역 및 상기 제1 n- 영역에 걸쳐 형성되어 있는 정전기 방전 다이오드.
  18. 제17항에 있어서,
    상기 제2 p+ 영역과 상기 제1 n- 영역 사이에 제3 다이오드가 형성되어 있고, 상기 제2 p- 영역 및 상기 N+ BL 사이에 제4 다이오드가 형성되어 있는 정전기 방전 다이오드.
  19. 제18항에 있어서,
    상기 제1 다이오드의 트리거 전압, 상기 제3 다이오드의 트리거 전압 및 상기 제2 및 제4 다이오드의 트리거 전압 순으로 높은 정전기 방전 다이오드.
  20. 제18항에 있어서,
    상기 제1 p+ 영역 및 상기 제2 p+ 영역은 연결되어 있는 정전기 방전 다이오드.
KR1020080090420A 2008-09-12 2008-09-12 정전기 방전 다이오드 Active KR101532424B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080090420A KR101532424B1 (ko) 2008-09-12 2008-09-12 정전기 방전 다이오드
US12/556,957 US8203183B2 (en) 2008-09-12 2009-09-10 Electrostatic discharge diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080090420A KR101532424B1 (ko) 2008-09-12 2008-09-12 정전기 방전 다이오드

Publications (2)

Publication Number Publication Date
KR20100031362A KR20100031362A (ko) 2010-03-22
KR101532424B1 true KR101532424B1 (ko) 2015-07-01

Family

ID=42006425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080090420A Active KR101532424B1 (ko) 2008-09-12 2008-09-12 정전기 방전 다이오드

Country Status (2)

Country Link
US (1) US8203183B2 (ko)
KR (1) KR101532424B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968908B2 (en) * 2009-09-21 2011-06-28 International Business Machines Corporation Bidirectional electrostatic discharge protection structure for high voltage applications
CN104508806B (zh) 2012-09-27 2018-02-27 罗姆股份有限公司 片状二极管及其制造方法、电路组件及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
KR20020002025A (ko) * 2000-06-29 2002-01-09 박종섭 정전기 보호회로의 형성방법
US20060044719A1 (en) * 2004-08-30 2006-03-02 Industrial Technology Research Diode strings and electrostatic discharge protection circuits
KR20070069875A (ko) * 2005-12-28 2007-07-03 매그나칩 반도체 유한회사 반도체 장치의 보호 다이오드

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054303B1 (en) * 1980-12-17 1986-06-11 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US5468984A (en) * 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
JP3861426B2 (ja) * 1996-12-27 2006-12-20 セイコーエプソン株式会社 半導体装置の保護回路
US6538266B2 (en) * 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6657273B2 (en) * 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
WO2003041170A1 (en) * 2001-11-07 2003-05-15 Shindengen Electric Manufacturing Co., Ltd. Surge protection semiconductor device
US6777721B1 (en) * 2002-11-14 2004-08-17 Altera Corporation SCR device for ESD protection
US7026705B2 (en) * 2003-02-28 2006-04-11 Renesas Technology Corp. Semiconductor device with surge protection circuit capable of preventing current leakage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
KR20020002025A (ko) * 2000-06-29 2002-01-09 박종섭 정전기 보호회로의 형성방법
US20060044719A1 (en) * 2004-08-30 2006-03-02 Industrial Technology Research Diode strings and electrostatic discharge protection circuits
KR20070069875A (ko) * 2005-12-28 2007-07-03 매그나칩 반도체 유한회사 반도체 장치의 보호 다이오드

Also Published As

Publication number Publication date
KR20100031362A (ko) 2010-03-22
US8203183B2 (en) 2012-06-19
US20100065884A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
US6426665B2 (en) Semiconductor device
US20100301418A1 (en) Electrostatic discharge protection device
US8963288B2 (en) ESD protection circuit
JP2007335440A (ja) 半導体装置の静電破壊保護方法及び静電破壊保護装置
US20080013240A1 (en) Low forward voltage drop transient voltage suppressor and method of fabricating
US20080198519A1 (en) Electrostatic discharge protection element having an improved area efficiency
EP3007232A1 (en) Electrostatic discharge protection device
KR101532424B1 (ko) 정전기 방전 다이오드
US20020163768A1 (en) Electrostatic discharge protection circuit using diodes
US11031386B2 (en) Semiconductor device
KR100514239B1 (ko) 반도체장치
JP5550737B2 (ja) 電子回路用の保護素子
US20080173894A1 (en) Semiconductor device
US20160141429A1 (en) Electrostatic discharge device and method of fabricating the same
US20150340358A1 (en) Surrounded emitter bipolar device
JP2007287919A (ja) 温度検出機能付き半導体装置
US10636781B2 (en) Semiconductor device
KR101118709B1 (ko) 정전기 방전 보호 소자
US10861843B2 (en) Electrostatic discharge protection device
Ker et al. ESD implantations in 0.18-/spl mu/m salicided CMOS technology for on-chip ESD protection with layout consideration
KR102166618B1 (ko) 정전기 방전 회로 및 그 제조 방법
CN216250736U (zh) 一种瞬态保护二极管
JP2009146977A (ja) 半導体装置
JP5310100B2 (ja) 静電気保護回路および半導体装置
US20250098330A1 (en) Electrostatic discharge protection device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080912

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130822

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080912

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140627

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20141231

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150323

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150623

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150623

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180601

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210525

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240523

Start annual number: 10

End annual number: 10