TW497245B - Protection device with a silicon-controlled rectifier - Google Patents
Protection device with a silicon-controlled rectifier Download PDFInfo
- Publication number
- TW497245B TW497245B TW090117042A TW90117042A TW497245B TW 497245 B TW497245 B TW 497245B TW 090117042 A TW090117042 A TW 090117042A TW 90117042 A TW90117042 A TW 90117042A TW 497245 B TW497245 B TW 497245B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- conductivity
- substrate
- well
- terminal
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 12
- 229910052710 silicon Inorganic materials 0.000 title description 12
- 239000010703 silicon Substances 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 description 28
- 230000000694 effects Effects 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000009434 installation Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
切245 五、發明說明（丨） 發明領域 本發明是有屬於半導體裝置之領域，且特別是結合在 積體電路上的保護元件。該保護元件用來保護電子裝置免 於暫態的電壓及電流’例如以矽控整流器構成。 發明背景 大家都知道以 CM〇S(complementary metal-oxide-semiconductor)製造技術製造的積體電路很容易被，例如， 人體接觸所產生的靜電放電（Electrostatic Discharge，簡稱 ESD)所影響。當發生ESD時，暫態高電壓（或暫態高電流) 會流入積體電路晶片’並且導致其實際的損壞，例如以薄 閘極氧化層的破壞的形式’或導致通道的短路。 已發展出一些用來保護半導體裝置免於有害的ESD效 應的技術，包括雙極電晶體，場效元件，以及積體電路。 這些保護技術共同地採用了位於積體電路晶片的輸入及輸 出區域的二極體或電晶體電路的形式。 作爲一種保護元件的普遍形式，矽控整流器（Silicon-Controlled Rectifier， 簡稱 SCR) 已被用來保護積體電路。 SCR 的較低的觸發電壓有利於加強對於諸如靜電放電 (Electrostatic Discharge，簡稱ESD)的電性暫態破壞的保護 效果。此種SCR方式在一些參考資料中被提出來，例如美 國專利案號4,400,711，4,484,244，或5,012,317。請參照第 1A圖，其繪示低電壓SCR的已知結構(例如，5,012,317所 揭露的），當外部焊墊(pad)的電壓較高時，寄生PNP雙極 電晶體Q2導通。電晶體Q2對基底1提供孔洞，以及由於 孔洞的注入，寄生NPN電晶體Q1的基極至射極電壓變得 (請先閱讀背面之注意事項再填寫本頁) .裝 訂---------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)/V!規格（210 X 297公釐） 497245 A7 B7 ___I 經濟部智慧財產局員工消費合作社印製 7935pif.doc/008 發明說明（τ) 較筒’並且使電晶體Ql導通。接著，過多的ESD電流經 由產生的PNPN途徑所形成的SCr放電，使得來自Vss端 點13的電子會經由基底1注入N型井（N-type well)3。由N 型井3與P型基底1形成NP接面會成爲反向偏壓，以及 在NP接面的崩潰電壓被當成SCR的觸發電壓（或啓始電壓 (threshold voltage))。 當CMOS電路持續變得更高度積體化，以及因而使尺 寸減小，如第1A圖所繪示的SCR的保護元件的作用將變 得較差。當觸發電壓的範圍通常位於25V至70V之間時實 質部分出現在較高位準範圍，因爲完全觸發SCR至少在NP 接面的崩潰電壓之後發生。於是，當密度增加，極可能在 SCR動作之前電路即已被暫態破壞。對應於第1A圖的SCR 的觸發電壓，例如，將接近約70V。 過去已考慮過降低SCR的觸發電壓，例如美國專利案 號 4,939,616 - Rountree 及專利案號 5,072,273 - Avery 所揭 露的。在Rountree的實例中，在N型井(例如，第1A圖的 3)與P型基底(例如，第1A圖的1)的界面處形成N+區域， 使得在N+區域處發生崩潰，藉以降低其觸發電壓。在Averr 參考資料所給的實例中，如第1B圖所繪示，除了在N型 井3與P型基底1上形成的N+區域12(或P+區域）之外’ 並在基底1形成N+區域7與P+區域5，以及藉著電性結 合N+區域7與P+區域5來將SCR的觸發電壓下拉。雖然 這兩個實例在遇到輸入焊墊與地之間的暫態電壓或電流’ 亦即，正暫態，貫穿PNPN接面時很有用，但不適於提供 輸入焊墊與電源供應電壓端點之間發生的負暫態的高效能 ----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497245 A7 B7 7935pif.doc/008 i、發明說明（）） ESD保護。假設，在輸入信號端點（例如，輸入焊墊）與電 源供應端點（例如，電源供應電壓）之間的ESD保護的條件’ 標號13及15分別指定至輸入焊墊及電源供應電壓’無法 經由此形成用以散佈負暫態的NPNP接面，因爲基底1及 輸入焊塾13會被其強迫變成短路。 發明總結 因此，本發明之主要目的即是提供一種矽控整流器’ 具有降低的觸發電壓。 本發明之另一目的是提供一種矽控整流器，具有降低 的導通電壓，藉以符合其中的低電壓工作。 本發明之另一目的是提供一種矽控整流器，能夠以雙 方向放電回路保護電壓或電流暫態。 本發明之另一目的是提供一種矽控整流器，適合於 CMOS製程，無需額外的遮罩，具有降低的觸發電壓。 爲了達到上述目的，依照本發明之一觀點，本發明之 一種矽控整流器包括：一半導體基底，具有一第一傳導性； 一半導體區域，形成在該基底上，具有一第二傳導性；一 第一區域，形成在該基底上，具有該第一傳導性，以及與 該半導體區域分開；一第二區域，形成在該基底上，具有 該第二傳導性，以及與該半導體區域及該第一區域分開； 一第三區域，形成在該基底上，具有該第二傳導性，以及 與該半導體區域、該第一及該第二區域分開；一第四區域， 形成在該半導體區域上，具有該第二傳導性，以及經由一 導電材料連接至該第二區域；一第五區域，形成在該半導 體區域上，具有該第一傳導性，以及與該第四區域分開； 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497245 A7 B7 7935pif.doc/008 五、發明說明（V7 ) 以及一第六區域，形成在該半導體區域上，具有該第二傳 導性，以及與該第四區域及該第五區域分開。該第一區域 及該第二區域連接至一第一端點，以及該第五及該第六區 域連接至一第二端點。形成一閘極層，平鋪在該第二區域 與該第三區域之間之表面上，以及連接至該第一端點。 在該第三及該第四區域具有該第一傳導性的情形時， 該第四區域也經由一導電材料連接至該第三區域，該第一 及該第二區域分別連接至該第一及該第二端點，以及該第 五及該第六區域連接至一第三端點。該閘極層，在上面的 情形的提供在該第二區域與該第三區域之間之表面上以及 連接至該第一端點，取代一閘極層，其提供在該第四區域 與該第五區域之間之表面上以及連接至該第三端點。 依照本發明之另一觀點，一種矽控整流器包括：一半 導體基底，具有一第一傳導性；一半導體區域，具有一第 二傳導性；一第一區域，形成在該基底上，具有該第一傳 導性；一第二區域，形成在該基底上，具有該第二傳導性； 一第三區域，形成在該半導體區域上，具有該第二傳導性， 以及和該基底與該半導體區域之間之邊界間隔一預定距 離；一第四區域，形成在該半導體區域上，具有該第一傳 導性；一第五區域，形成在該半導體區域上，具有該第二 傳導性；以及一第六區域，形成在該基底上，該第六區域 具有該第一傳導性以及和該基底與該半導體區域之間之邊 界間隔一預定距離。 當一正暫態流入其中時，該第一及該第二區域連接至 一第一端點，以及該第四及該第五區域連接至一第二端 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------W----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 7935pif . doc/008 A7 五、發明說明（《） 點。當一負暫態流入其中時，該第一及該第二區域分別連 至該第一及該第二端點，以及該第四及該第五區域連接 至該第三端點。 (請先閱讀背面之注意事項再填寫本頁) 本發明更提出用於ESD保護之雙方向放電途徑。爲了 此目的，一種矽控整流器包括：一半導體基底，具有一第 一傳導性；一第一井，形成在該基底上，具有一第二傳導 性；一第一區域，形成在該第一井上，具有該第一傳導性； 弟一區域’形成在該第一井上，具有該第二傳導性，以 及與該第一區域一起連接至一第一端點；一第二井，形成 在該基底上，與該第一井分開；一第三區域，形成在該第 二井上，具有該第二傳導性；一第四區域，形成在該第二 井上’具有該第一傳導性，以及與該第三區域一起連接至 —第二端點。 經濟部智慧財產局員工消費合作社印製 爲了降低雙方向放電SCR的觸發電壓的目的，該矽控 整流器更包括··一第五區域，形成在該第一井上，具有該 第二傳導性’以及和該基底與該第一井之間之一邊界間 隔，或相鄰一預定距離；以及一第六區域，形成在該第二 井上，具有該第二傳導性，以及和該基底與該第二井之間 之一邊界間隔一預定距離。該第五及該第六區域可以選擇 性地包括該第一傳導性。 依照另一觀點，一種矽控整流器包括：一半導體基底， 具有一第一傳導性；一第一井，形成在該基底上，具有一 第二傳導性；一第一區域，形成在該第一井上，具有該第 〜傳導性；一第二區域，形成在該第一井上，具有該第二 傳導性，以及與該第一區域一起連接至一電源供應電壓； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 7935pif.d〇c/008 _B7_ 五、發明說明（C ) 一第二井，形成在該基底上，與該第一井分開或相鄰；一 第三區域，形成在該第二井上，具有該第二傳導性；一第 四區域，形成在該第二井上，具有該第二傳導性，以及與 該第三區域一起連接至一輸入焊墊；一第五區域，延伸於 該第一井及該基底上，具有該第二傳導性；以及一第六區 域，延伸於該第二井及該基底上，具有該第二傳導性。 依照再一觀點之用於ESD保護之雙方向放電途徑，一 種矽控整流器包括：一半導體基底，具有一第一傳導性； 一第一井，形成在該基底上，具有一第二傳導性；一第一 區域，形成在該第一井上，具有該第一傳導性；一第二區 域，形成在該第一井上，具有該第二傳導性，以及與該第 一區域一起連接至一第一端點；一第二井，形成在該基底 上，與該第一井分開；一第三區域，形成在該第二井上， 具有該第二傳導性；一第四區域，形成在該第二井上，具 有該第一傳導性，以及與該第三區域一起連接至一第二端 點；一第五區域，形成在該第一井上，具有該第二傳導性， 以及和該基底與該第一井之間之一邊界間隔一預定距離； 一第六區域，形成在該第二井上，具有該第二傳導性，以 及和該基底與該第二井之間之一邊界間隔一預定距離；一 第七區域，形成在該基底上，具有該第一傳導性，以及和 該基底與該第一井之間之一邊界間隔一預定距離；以及一 第八區域，形成在該基底上，具有該第一傳導性，以及和 該基底與該第二井之間之一邊界間隔一預定距離。 圖式之簡單說明 本發明之前述及其他目的，特徵及優點，由本發明之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 497245 A7 B7 7935pif .doc/008 五、發明說明（7) 較佳實施例之更特定之說明將會更爲明顯，如所附圖式之 闡述，在所有的不同的視圖中’其中同樣的標號爲參照到 相同的部件。這些圖式無需依照比例，其主要是強調本發 明之原理。 第1A圖及第1B圖是用於ESD保護之矽控整流器 (Silicon-Controlled Rectifier，簡稱 SCR)之剖面圖； 第2A圖及第2B圖是依照本發明之第一實施例之SCR 架構之之剖面圖； 第3A圖及第3B圖是依照本發明之第二實施例之SCR 架構之之剖面圖； 第4A圖及第4B圖是依照本發明之第三實施例之SCR 架構之之剖面圖； 第5A圖至第5C圖是依照本發明之第四實施例之SCR 架構之之剖面圖；以及 第6A圖至第6E圖是依照本發明之具有對稱結構，用 .於輸入焊墊與電源供應焊墊之間’以及輸入焊墊與地之間 之雙方向ESD保護之SCR架構之之剖面圖。 圖式中標示之簡單說明 ------^-----裝--------訂------丨丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1基底 3 Ν型井 5 Ρ+區域 7 Ν+區域 10焊墊 12 Ν+區域 13輸入焊墊 20外部焊墊 21 Ρ型基底 22 Ν型井 23 Ρ+區域 24 Ν+區域 25 Ν+區域 26閘極層 10 本紙5ϋ度適用中國國家標準（CNSM4規格（210 X 297公复） 497245 7935pif · d〇c/〇
發明說明（ A7 B7 2 7 N+區i或 28 Ρ+區ί或 31導電材料 34 Ρ+區ί或 36導電材米斗 47 Ν+區域 55 Ρ+區域 57閘極餍 62 Ν+區域 73 Ν+區域 76 Ν+區域 29 Ν+區域 30 VCC焊墊 33 Ρ+區域 35閘極層 41 Ρ+區域 51閘極層 56 Ρ+區域 61 Ρ+區域 72 Ν型井 75 Ν+區域 78 Ρ+區域 81 Ρ+區域 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 79 Ρ+區域 較佳實祖,例之違細說明 下面的詳細說明，是經過發明人仔細思慮目前用以實 做本發明之最佳模式。必須要瞭解，這些較佳實施例的敘 述只是用來說明的，而非作爲限制之用。 本發明之實際實施例提出數種型式可用於ESD保護元 件之SCR結構。所有可由變化的配置來實作的其他修飾皆 在本發明之範圍內。 第2Α圖及第2Β圖繪示依照本發明之第一實施例實作 的垂直結構，具有低於30V的等級的觸發電壓。第2Α圖 的結構適於對正暫態的保護。請參照第2Α圖，在ρ型基 底21上形成Ν型井22，以及包括Ν+(以Ν型雜質高度二 雜)區域27及29，及Ρ+(以Ρ型雜質高度摻植)區域28。& 及N+區域，28及29，經由諸如一般的金屬的導電材料來 ^--------訂— 蠢· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 7935pif.doc/008 ___B7___ 五、發明說明（q ) 連接至外部焊墊20。例如，外部焊墊20可以是輸入焊墊 或輸出焊墊。 在井22的N+區域27藉由導電材料31來電性連接至 位於N型井22外部且形成在基底21上的N+區域25。N+ 區域25與另外的N+區域24及閘極層26 —起形成 M〇S(Metal- Oxide-Semiconductor)結構。N+區域 24 形成在 基底21上以及與閘極層26及P+區域23 ’其亦是形成在 基底21上，一起電性連接至Vss(基底電壓或地電壓)焊墊 10 ° 使用如第2A圖所繪示的結構，可以提供一等效電路 模型，其中N型井22、P+區域28及基底21分別當成PNP 雙極電晶體Q2的基極、射極及集極，而基底21、N+區域 24及N型井22分別當成NPN雙極電晶體Q1的基極、射 極及集極。因此，從外部焊墊20至Vss之間提供了表示 用以流出正暫態的放電途徑的PNPN接面’其由P+區域28/N 型井22/P型基底21/N+區域24形成。標號Rsl代表在基 底21上，基底21與P+區域23之間的寄生電阻’而Rs2 代表在基底21上，基底21與N型井22之間的寄生電阻。 標號Rwl代表在N型井22上，N+區域29與N型井22之 間的寄生電阻，而Rw2代表在N型井22上，N型井22與 基底21之間的寄生電阻。 N+區域25更可當成NPN雙極電晶體Q2的集極。於 是，當在外部焊墊20感應正暫態時，由P+區域28及N 型井22形成的PN接面變成順向偏壓’以及N型井22及 基底21形成的NP接面變成逆向偏壓。在這時候’由基底 -----------裝.-------訂-------— (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 497245 A7 B7 7935pif.doc/008 五、發明說明（) 21與經由Ν+區域27連接至Ν型井22的Ν+區域25所形 成的ΡΝ接面處會產生崩潰作用。因爲Ν+區域25的摻雜 比 Ν型井 22 重，在 EHP(Electron-Hole Pairs)再生（regeneration) 的接面處所發生的崩潰電壓會低於沒有N+區域25的情 況。降低崩潰電壓和降低SCR的觸發電壓有一樣的效果。 更進一步，閘極層26，提供在N+區域24與25之間的通 道上方，會加速崩潰過程的速度，可助於降低觸發電壓。 第2B圖所繪示的構造是類似的修飾，藉以保護積體 電路免於高的負暫態。各自在基底21及N型井22形成P+ 區域33及34，代替N+區域25及27。兩個P+區域33及34 經由諸如金屬之導電材料彼此電性連接，以及P+區域34 與P+區域28及閘極層35 —起形成P型的MOS結構。形 成在基底21上的P+區域23電性連接至VSS焊墊10，以 及N+區域24，同樣地形成在基底21上，電性連接至外部 焊墊20。P+區域28、N+區域29、及閘極層35 —起電性連 接至VCC(電源供應電壓)焊墊30。使用第2B圖的結構的 等效電晶體電路的特徵與第2A圖一樣，除了寄生雙極電 晶體Q2的射極及基極分別耦接至VDD及VSS之外。 當負暫態施加至外部焊墊20時，由N+區域24及基 底21形成的NP接面變成順向偏壓，以及由基底21及N 型井22形成的PN接面變成逆向偏壓。由N型井22與經 由P+區域33連接至基底21的P+區域34所形成的PN接 面處會產生崩潰作用。因爲P+區域34的摻雜比基底21重， 在接面處（其中發生EHP再生)所發生的崩潰電壓會低於沒 有P+區域34的情況，因而降低SCR的觸發電壓。提供在 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------^---------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 497245 A7 B7
7935pif-doc/OOS 五、發明說明（（u P+區域34與28之間的通道上方的閘極層35，更進一步加 速崩潰過程的速度，可助於降低觸發電壓。 第3A圖及第3B圖繪示的構造是第2A圖及第2B圖 繪示的架構的修飾版本。請參照第3A圖，其繪示用以對 正暫態保護的N型SCR，旁邊提供形成在基底21的P+區 域41 ’以及與N+區域25接觸’同樣地形成在基底21上， 如上所述的，（在此稱爲“邊界(butting)”結構）。N+區域25 經由導電材料31電性連接至形成在N型井22的N+區域 27。除了沒有閘極層26外，第3A圖的實施例類似於第2A 圖。因此，在P+區域41與電性連接至形成在N型井22 的N+區域27的N+區域25之間的PN接面處會產生崩潰 作用。 第3A圖的SCR的觸發電壓可以比第2A圖的低，因 爲其崩潰作用發生在P+區域41與N+區域25，其彼此互 相接觸，形成的PN接面處，而第2A圖的崩潰作用發生在 N+區域25與基底21之間。 第3B圖繪示P型SCR，其爲第3A圖的N型SCR的 互補結構，修改成適於負暫態保護。形成在N型井22的 P+區域34經由導電材料36電性連接至形成在基底21的P+ 區域33，以及在N型井22中提供與P+區域34接觸的額 外的N+區域47。形成在基底21的P+區域23連接至VSS 焊墊10，以及N+區域24連接至外部焊墊20。 當負暫態流入外部焊墊20時，在N+區域47與P+區 域34，其彼此互相接觸，的接面形成的NP接面處發生崩 潰作用，與第2B圖的架構比較，其崩潰作用發生在P+區 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 497245 7935pif .doc / 008 A7 B7 五 經濟部智慧財產局員工消費合作社印製 發明說明（P) 域34與基底21之間。因此’第3B圖的SCR所得到的觸 發電壓位準低於第2B圖的。 第三實施例的第4A圖及第4B圖繪示SCR的額外結 構，其可降低觸發電壓。請參照第4A圖，對應於用以保 護正暫態的SCR，在基底21及N型井22的表面以及N+ 區域24與52之間形成閘極層51。N+區域52形成在N型 井22上，位於接近N型井22及基底21之間的邊界處。 閘極層51連接至VSS焊墊10，與P+及N+區域23及24 一起，而P+及N+區域28及29 ’連接至外部焊塾20 °沒 有偏壓連接至N+區域52。閛極層51使得在N型井22(或 N+區域52)與基底21之間的接面處發生崩潰作用的電壓低 於習知技藝的情形(第1圖）° 請參照第4B圖，設計成用來保護負暫態的P型SCR， 在基底21及N型井22的表面以及p+區域55與56之間形 成閘極層57。P+區域55形成在基底21上，位於接近N型 井22及基底21之間的邊界處。閘極層57與p+及N+區域’ 56及29，一起連接至VCC焊墊30。P+區域23連接至VSS 焊墊10，以及N+區域24連接至外部焊墊20，負暫態將施 加至其上。沒有偏壓連接至P+區域55。在功能上與第4A 圖的架構中的閘極層51類似，第4B圖的閘極層57使得 在基底21(或p+區域55)與N型井22之間的接面處發生崩 潰作用的電壓低於習知技藝的情形(第1圖）。 必須要注意，提出來用以保護積體電路晶片免於負暫 態的第2B圖、第3B圖及第4B圖，形成在基底21上的P+ 區域23連接至VSS焊墊10以及N+區域24連接至外部焊 請 先 閱 讀 背 意 事 項 再 填 本 頁 裝 訂 # 1 5 本紙張又度適用中國國家標準（CNS)A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 i、發明說明（P) 墊20。此種連接的目的是用來避免基底21與外部焊墊20 之間的短路。 第5A圖至第5C圖繪示依照本發明之第四實施例之保 護SCR結構，藉由調整井•基底邊界與N+區域或P+區域之 間的距離來降低其觸發電壓° 請參照第5A圖，P+區域61及N+區域62分別形成在 基底21及N型井22上，相當靠近，以及在其相對側’井 -基底邊界X。P+與N+區域，61及62，之間的距離A變成 用來決定在其中間之PN接面處所產生的崩潰電壓的參 數，並且適當地設定在1〜的範圍內，用以使觸發 電壓在30V以下。沒有偏壓連接至P+區域61及N+區域62。 P+區域23及N+區域24，形成在基底21上，連接至VSS 焊墊10,而P+區域28及N+區域29,形成在N型井22上， 連接至外部焊墊20。當正暫態施加至外部焊墊20時，會 在N+區域62與P+區域61之間形成逆向偏壓的接面處發 .生崩潰。考慮觸發電壓是距離A的函數的變數(距離A越 小，觸發電壓越低），距離A可以調到最佳値，藉以達到 使觸發電壓至少在30V以下之目的。 在第5B圖及第5C圖中，N+區域62及P+區域61中 的一個分別形成在N型井22及基底21上，與并-基底邊 界X的間隔在0.5〜0.6/z m的程度(亦即，第5A圖的距離A 的一半）。當正暫態流入外部焊墊20時，會分別在第5B 圖的N+區域62與基底21之間的接面處，以及在第5C圖 的N型井22與P+區域61之間的接面處發生崩潰。
雖然，第5A圖至第5C圖繪示用以對正暫態保護的SCR 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公釐） ------------裳---- (請先閱讀背面之注意事項再填寫本頁) tT--------- 497245 A7 B7 7935pif.d〇c/008 五、發明說明（屮） 結構，其能夠將該些架構配置成用以對負暫態保護的連接 結構，其藉由如第2B圖、第3B圖、或第4B圖中所繪示 之方式，將P+區域28及N+區域29共同連接至vcc焊墊 30，以及將P+區域23及N+區域24分別連接至vss焊墊 10及外部焊墊20。 第6A圖至第6E圖繪示其他不同的SCR結構’其對 稱於垂直中線C，以及具有雙方向放電回路，其中可得到 外部焊墊20與VCC焊墊30之間以及外部焊墊20與VSS 焊墊10之間的ESD保護，藉由降低其觸發電壓來達到。 首先，請參照第6A圖及第6圖，P+及N+區域’ 28及 29,形成在N型井22上（或第一 N型井）以及共同連接至VCC 焊墊30(或在正暫態保護的情形時爲外部焊墊20)。除了 N 型井22之外，在基底21的另一區域形成N型井72(或第 二N型井），與N型井22互相對稱於垂直中線C。N+及P+ 區域，73及74，形成在N型井72上以及共同連接至外部 焊墊20(或在正暫態保護的情形時爲VSS焊墊10)。當負暫 態流入其中時，由外部焊墊20至VCC焊墊30之間提供用 以消散負暫態的放電途徑，其由N+區域73/N型井72/基 底21/N型井22/P+區域28所形成。當正暫態流入其中時， 由外部焊墊20至VCC焊墊30之間提供用以消散正暫態的 放電途徑，其由P+區域28/N型井22/基底21/N型井72/N+ 區域73所形成。 爲了降低SCR的觸發電壓的目的，形成的N+區域75 延伸跨越基底21與N型井22的邊界，以及，對稱地，形 成的N+區域76延伸跨越基底21與N型井72的邊界。因 ----------裝--------訂------I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497245 A7 B7 7935pif .doc/008 五、發明說明（\ζ) 爲Ν型井72將Ρ+區域74與基底21隔離開，即使在負暫 態流入外部焊墊20時，也不會在Ρ+區域74與基底21之 間形成短路。如上所述，能夠以Ρ+區域，78及79，代替 Ν+區域，75及76，如第6C圖所繪示，藉以降低觸發電壓。 在第6Β圖中，Ν+區域77形成在Ν型井72上，和Ν 型井72與基底21之間的邊界的間隔爲距離Β，正如形成 在Ν型井22上的Ν+區域62 —般。可以很淸楚地看出， 在Ν型井（22或72)中的結構與第5Β圖繪示的相似，以及 左側與右側爲彼此對稱。第6D圖繪示第6Β圖的架構的對 稱修飾，對於Ρ+區域61有關於Ν型井22的配置，如第5C 圖所繪示。Ρ+區域81形成在基底21上，和Ν型井72與 基底21之間的邊界的間隔爲距離Β。第6Ε圖爲結合第6Β 圖及第6D圖的特徵的對稱架構。在此架構中，Ν+及Ρ+區 域，76及81，分別形成在Ν型井72及基底21上，以及 彼此間的間隔爲距離Α。同樣的，Ν+及Ρ+區域，62及61， 分別形成在N型井22及基底21上，以及彼此間的間隔爲 距離A。N+及P+區域，76、81及62、61對稱於中線C。 如上所述，本發明提出先進的SCR結構，能夠降低觸 發電壓。其可以提供調整產生的觸發電壓的彈性（例如， 如第5A圖至第5C圖所繪示的）。另外，可以兼具正暫態(例 如，在外部焊墊與VSS焊墊之間）及負暫態(例如，在外部 焊墊與VCC焊墊之間）的雙方向放電途徑來達到ESD保 護。更進一步，因爲作用區及閘極層，在第2A圖至第6E 圖中被用來降低SCR的觸發電壓，可以藉由標準CMOS製 程連同其他習知作用區一起形成，無需製備用以建構爲了 —^ .-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497245 7935pif.doc/008 _B7_ 五、發明說明) 降低觸發電壓的前述結構的額外的遮罩。 雖然本發已以特定較佳實施例繪示及說明如上，熟知 此技藝者應可瞭解，在不脫離本發明之精神下，可以在形 式及細節上做不同的改變，因此本發明之申請專利範圍由 後附之申請專利宣告所界定。 ------.-----AWI ^--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 497245 A8 B8 C8 7935pif .doc / 008 j)g 六、申請專利範圍 1. 一種半導體裝置，包括： 一半導體基底，具有一第一傳導性； 一半導體區域，形成在該基底上，具有一第二傳導性； 一第一區域，形成在該基底上，具有該第一傳導性； 一第二區域，形成在該基底上，具有該第二傳導性； 一第三區域，形成在該半導體區域上，具有該第二傳 導性，以及和該基底與該半導體區域之間之邊界間隔開； 一第四區域，形成在該半導體區域上，具有該第一傳 導性；以及 一第五區域，形成在該半導體區域上，具有該第二傳 導性； 其中該第一區域及該第二區域連接至一第一端點，以 及該第四及該第五區域連接至一第二端點。 2. 如申請專利範圍第1項所述之半導體裝置，更包括 一閘極層，形成在該第二區域與該第三區域之間之表面 上，以及連接至該第一端點。 3. 如申請專利範圍第1項所述之半導體裝置，更包括 一第六區域，形成在該基底上，具有該第二傳導性，以及 與該半導體區域、該第一區域及該第二區域間隔開，以及 經由一導電材料連接至該第三區域。 4. 如申請專利範圍第3項所述之半導體裝置，更包括 一閘極層，形成在該第二區域與該第六區域之間之表面 上，以及連接至該第一端點。 5. 如申請專利範圍第3項所述之半導體裝置，更包括 一第七區域，形成在該基底上，該第七區域具有該第一傳 —.—^-----^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 A8 B8 ρο 7935pif.doc/008 gg 六、申請專利範圍 導性，以及緊鄰該第六區域。 6. 如申請專利範圍第1項所述之半導體裝置，更包括 一第六區域，形成在該基底上，具有該第一傳導性，以及 與該半導體區域、該第一區域及該第二區域間隔開。 7. —種半導體裝置，包括： 一半導體基底，具有一第一傳導性； 一半導體區域，形成在該基底上，具有一第二傳導性； 一第一區域，形成在該基底上，具有該第一傳導性； 一第二區域，形成在該基底上，具有該第二傳導性； 一第三區域，形成在該基底上，具有該第一傳導性， 以及和該基底與該半導體區域之間之邊界間隔開； 一第四區域，形成在該半導體區域上，具有該第一傳 導性；以及 一第五區域，形成在該半導體區域上，具有該第二傳 導性； 其中該第一區域連接至一第一端點，以及該第二區域 連接至一第二端點，以及該第四及該第五區域連接至一第 三端點。 8. 如申請專利範圍第7項所述之半導體裝置，其中該 第一端點連接至該第二端點。 9. 如申請專利範圍第7項所述之半導體裝置，更包括 一閘極層，形成在該第三區域與該第四區域之間之表面 上，以及經由一導電材料連接至該第三端點。 10. 如申請專利範圍第7項所述之半導體裝置，更包括 一第六區域，形成在該半導體區域上，具有該第一傳導性， -----------裝--------訂-------1 « - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 A8 B8 ρο 7935pif.doc/008 ]gg 六、申請專利範圍 以及和該半導體區域與該基底之間之邊界、該第四區域及 該第五區域間隔開，以及連接至該第三區域。 11. 如申請專利範圍第10項所述之半導體裝置，更包 括一閘極層，形成在該第六區域與該第四區域之間之表面 上，以及經由一導電材料連接至該第三區域。 12. 如申請專利範圍第10項所述之半導體裝置，更包 括一第七區域，形成在該半導體區域上，緊鄰該第六區域， 具有該第二傳導性。 13. —種半導體裝置，包括： 一半導體基底，具有一第一傳導性； 一第一井，形成在該基底上，具有一第二傳導性； 一第一區域，形成在該第一井上，具有該第一傳導性； 一第二區域，形成在該第一井上，具有該第二傳導性， 以及與該第一區域一起連接至一第一端點； 一第二井，形成在該基底上，與該第一井分開，具有 該第二傳導性； 一第三區域，形成在該第二井上，具有該第二傳導性； 一第四區域，形成在該第二井上，具有該第二傳導性， 以及與該第三區域一起連接至一第二端點。 14. 如申請專利範圍第13項所述之半導體裝置，其中 該第一端點係一電壓供壓端點以及該第二端點係一 I/O信 號端點。 15. 如申請專利範圍第13項所述之半導體裝置，其中 該第一端點係一地端點以及該第二端點係一 I/O信號端 點。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 497245 經濟部智慧財產局員工消費合作社印製 A8 B8 7935pif.d〇c/008 惡 、申請專利範圍 16. 如申請專利範圍第13項所述之半導體裝置，更包 括： 一第五區域，延伸於該第一井及該基底上；以及 一第六區域，延伸於該第二井及該基底上，具有與該 第五區域類似的傳導性。 17. 如申請專利範圍第16項所述之半導體裝置，其中 該第五及第六區域具有該第一傳導性。 18. 如申請專利範圍第16項所述之半導體裝置，其中 該第五及第六區域具有該第二傳導性。 19. 一種半導體裝置，包括： 一半導體基底，具有一第一傳導性； 一第一井，形成在該基底上，具有一第二傳導性； 一第一區域，形成在該第一井上，具有該第一傳導性； 一第二區域，形成在該第一井上，具有該第二傳導性， 以及與該第一區域一起連接至一第一端點； 一第二井，形成在該基底上，與該第一井分開，具有 該第二傳導性； 一第三區域，形成在該第二井上，具有該第二傳導性； 一第四區域，形成在該第二井上，具有該第二傳導性， 以及與該第三區域一起連接至一第二端點； 一第五區域，形成在該第一井上，和該基底與該第一 井之間之一第一邊界間隔一預定距離，具有該第二傳導 性；以及 一第六區域，形成在該第—井上，和該基底與該第二 井之間之一第二邊界間隔該預定距離，具有該第二傳導 -----------裝--------訂--------- 舞 * (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 497245 A8 B8 7935pif.d〇c/008 六、申請專利範圍 性。 20. 如申請專利範圍第19項所述之半導體裝置，其中 該第一端點係一電壓供壓端點以及該第二端點係一 I/O信 號端點。 21. 如申請專利範圍第19項所述之半導體裝置，其中 該第一端點係一地端點以及該第二端點係一 I/O信號端 點。 22. —種半導體裝置，包括： 一半導體基底，具有一第一傳導性； 一第一井，形成在該基底上，具有一第二傳導性； 一第一區域，形成在該第一井上，具有該第一傳導性； 一第二區域，形成在該第一井上，具有該第二傳導性， 以及與該第一區域一起連接至一第一端點； 一第二井，形成在該基底上，與該第一井分開，具有 該第二傳導性； 一第三區域，形成在該第二井上，具有該第二傳導性； 一第四區域，形成在該第二井上，具有該第一傳導性， 以及與該第三區域一起連接至一第二端點； 一第五區域，形成在該基底上，具有該第一傳導性， 以及和該基底與該第一井之間之一第一邊界間隔一第一預 定距離；以及 一第六區域，形成在該基底上，具有該第一傳導性， 以及和該基底與該第二井之間之一第二邊界間隔該第一預 定距離。 23. 如申請專利範圍第22項所述之半導體裝置，更包 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-----— 111 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497245 A8 B8 7935pif . doc/008 惡 六、申請專利範圍 括： 一第七區域，形成在該第一井上，具有該第二傳導性， 以及和該基底與該第一井之間之該第一邊界間隔一第二預 定距離；以及 ， 一第八區域，形成在該第二井上，具有該第二傳導性， 以及和該基底與該第二井之間之該第二邊界間隔該第二預 定距離。 24. 如申請專利範圍第22項所述之半導體裝置，其中 該第一端點係一電壓供壓端點以及該第二端點係一 I/O信 號端點。 25. 如申請專利範圍第22項所述之半導體裝置，其中 該第一端點係一地端點以及該第二端點係一 I/O信號端 點。 ¥ I ----------—Aw ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20000046681 | 2000-08-11 | ||
| KR10-2001-0019975A KR100407574B1 (ko) | 2000-08-11 | 2001-04-13 | 실리콘 제어 정류를 이용한 정전 방전 보호 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW497245B true TW497245B (en) | 2002-08-01 |
Family
ID=26638298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090117042A TW497245B (en) | 2000-08-11 | 2001-07-12 | Protection device with a silicon-controlled rectifier |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6538266B2 (zh) |
| JP (1) | JP5174301B2 (zh) |
| CN (1) | CN1260825C (zh) |
| FR (1) | FR2812972B1 (zh) |
| GB (1) | GB2368975B (zh) |
| NL (1) | NL1018417C2 (zh) |
| TW (1) | TW497245B (zh) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067852B1 (en) * | 2000-09-12 | 2006-06-27 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection structure |
| US20030042498A1 (en) * | 2001-08-30 | 2003-03-06 | Ming-Dou Ker | Method of forming a substrate-triggered SCR device in CMOS technology |
| US6764892B2 (en) * | 2001-09-05 | 2004-07-20 | Texas Instruments Incorporated | Device and method of low voltage SCR protection for high voltage failsafe ESD applications |
| US6444510B1 (en) * | 2001-12-03 | 2002-09-03 | Nano Silicon Pte. Ltd. | Low triggering N MOS transistor for ESD protection working under fully silicided process without silicide blocks |
| US6784029B1 (en) * | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
| US6838707B2 (en) * | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
| US7193251B1 (en) * | 2003-01-09 | 2007-03-20 | National Semiconductor Corporation | ESD protection cluster and method of providing multi-port ESD protection |
| JP3810375B2 (ja) * | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
| US7245466B2 (en) * | 2003-10-21 | 2007-07-17 | Texas Instruments Incorporated | Pumped SCR for ESD protection |
| TWI227052B (en) * | 2003-12-23 | 2005-01-21 | Macronix Int Co Ltd | ESD protection circuit for dual-polarity input pad |
| US20050275029A1 (en) * | 2004-06-15 | 2005-12-15 | Jeffrey Watt | Fast turn-on and low-capacitance SCR ESD protection |
| KR100629436B1 (ko) * | 2004-09-08 | 2006-09-27 | 매그나칩 반도체 유한회사 | 고전압 소자의 정전기 보호장치 |
| JP2006100308A (ja) * | 2004-09-28 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置、全波整流回路、半波整流回路 |
| JP5269294B2 (ja) * | 2005-02-07 | 2013-08-21 | 三星電子株式会社 | 静電気放電保護素子 |
| US7825473B2 (en) * | 2005-07-21 | 2010-11-02 | Industrial Technology Research Institute | Initial-on SCR device for on-chip ESD protection |
| US20070052032A1 (en) * | 2005-09-08 | 2007-03-08 | Chih-Feng Huang | Electrostatic discharge device with latch-up immunity |
| US7659558B1 (en) * | 2005-09-23 | 2010-02-09 | Cypress Semiconductor Corporation | Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor |
| US7619863B2 (en) * | 2006-07-06 | 2009-11-17 | Stmicroelectronics, Sa | Gated thyristor and related system and method |
| US7456441B2 (en) * | 2006-09-15 | 2008-11-25 | Semiconductor Components Industries, Llc | Single well excess current dissipation circuit |
| US7605431B2 (en) * | 2006-09-20 | 2009-10-20 | Himax Technologies Limited | Electrostatic discharge protection apparatus for semiconductor devices |
| JP5022013B2 (ja) * | 2006-12-12 | 2012-09-12 | 株式会社豊田中央研究所 | 静電気保護用半導体装置および自動車用複合ｉｃ |
| US7582937B2 (en) * | 2006-12-15 | 2009-09-01 | Macronix International Co., Ltd. | ESD protection circuit |
| US7663190B2 (en) * | 2007-10-08 | 2010-02-16 | Intersil Americas Inc. | Tunable voltage isolation ground to ground ESD clamp |
| JP2010021412A (ja) * | 2008-07-11 | 2010-01-28 | Oki Semiconductor Co Ltd | 半導体サイリスタ装置 |
| KR101532424B1 (ko) * | 2008-09-12 | 2015-07-01 | 페어차일드코리아반도체 주식회사 | 정전기 방전 다이오드 |
| JP5416478B2 (ja) * | 2009-05-18 | 2014-02-12 | シャープ株式会社 | 半導体装置 |
| JP5458720B2 (ja) * | 2009-07-25 | 2014-04-02 | 株式会社リコー | 半導体装置 |
| US7968908B2 (en) * | 2009-09-21 | 2011-06-28 | International Business Machines Corporation | Bidirectional electrostatic discharge protection structure for high voltage applications |
| US8508517B2 (en) | 2010-02-04 | 2013-08-13 | Panasonic Corporation | Electrostatic protection element |
| US9041054B2 (en) | 2010-02-22 | 2015-05-26 | Sofics Bvba | High holding voltage electrostatic discharge protection device |
| US8653557B2 (en) * | 2010-02-22 | 2014-02-18 | Sofics Bvba | High holding voltage electrostatic discharge (ESD) device |
| CN102315259B (zh) * | 2010-06-29 | 2015-02-18 | 上海华虹宏力半导体制造有限公司 | 寄生晶闸管以及静电保护电路 |
| JP5546991B2 (ja) * | 2010-08-09 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5641879B2 (ja) * | 2010-11-02 | 2014-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8686470B2 (en) * | 2011-01-07 | 2014-04-01 | Nxp, B.V. | ESD protection circuit |
| US8759871B2 (en) | 2011-07-06 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bidirectional dual-SCR circuit for ESD protection |
| FR2987172A1 (fr) | 2012-02-17 | 2013-08-23 | St Microelectronics Sa | Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant |
| US8796776B2 (en) * | 2012-06-12 | 2014-08-05 | Macronix International Co., Ltd. | Protection component and electrostatic discharge protection device with the same |
| CN103515374B (zh) * | 2012-06-15 | 2015-09-16 | 旺宏电子股份有限公司 | 保护元件以及具有此保护元件的静电放电保护装置 |
| CN102969312B (zh) * | 2012-12-18 | 2015-02-04 | 江南大学 | 一种双向衬底触发的高压esd保护器件 |
| US8779519B1 (en) * | 2013-01-16 | 2014-07-15 | Ili Technology Corporation | Semiconductor device having two-way conduction characteristics, and electrostatic discharge protection circuit incorporating the same |
| US20150014825A1 (en) * | 2013-07-15 | 2015-01-15 | United Microelectronics Corp. | Esd protection device |
| CN104022111B (zh) * | 2014-06-17 | 2017-01-11 | 东南大学 | 一种具有双向防护能力的静电放电保护结构 |
| CN105655325A (zh) * | 2014-11-13 | 2016-06-08 | 旺宏电子股份有限公司 | 静电放电保护电路、结构及其制造方法 |
| US9673187B2 (en) | 2015-04-07 | 2017-06-06 | Analog Devices, Inc. | High speed interface protection apparatus |
| CN107046022B (zh) * | 2016-02-05 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护器件和集成电路 |
| US9831233B2 (en) | 2016-04-29 | 2017-11-28 | Analog Devices Global | Apparatuses for communication systems transceiver interfaces |
| US10734806B2 (en) | 2016-07-21 | 2020-08-04 | Analog Devices, Inc. | High voltage clamps with transient activation and activation release control |
| US10211198B2 (en) * | 2017-05-05 | 2019-02-19 | Macronix International Co., Ltd. | High voltage electrostatic discharge (ESD) protection |
| CN107331662B (zh) * | 2017-07-28 | 2018-10-23 | 深圳市汇春科技股份有限公司 | 一种基于cmos工艺的esd防护电路及结构 |
| US10249609B2 (en) | 2017-08-10 | 2019-04-02 | Analog Devices, Inc. | Apparatuses for communication systems transceiver interfaces |
| DE102018000571B4 (de) * | 2018-01-25 | 2021-08-12 | Tdk-Micronas Gmbh | Laterales Thyristor-Halbleiterbauelement |
| US10700056B2 (en) | 2018-09-07 | 2020-06-30 | Analog Devices, Inc. | Apparatus for automotive and communication systems transceiver interfaces |
| US11387648B2 (en) | 2019-01-10 | 2022-07-12 | Analog Devices International Unlimited Company | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces |
| CN111968970B (zh) * | 2020-08-28 | 2022-04-08 | 电子科技大学 | 一种esd保护器件 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400711A (en) | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
| US4484244A (en) | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| US4633283A (en) | 1985-03-11 | 1986-12-30 | Rca Corporation | Circuit and structure for protecting integrated circuits from destructive transient voltages |
| US5012317A (en) | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| US4939616A (en) | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
| US5072273A (en) | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| US5140401A (en) * | 1991-03-25 | 1992-08-18 | United Microelectronics Corporation | CMOS ESD protection circuit with parasitic SCR structures |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| US5438005A (en) | 1994-04-13 | 1995-08-01 | Winbond Electronics Corp. | Deep collection guard ring |
| US5455436A (en) * | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US5721445A (en) * | 1995-03-02 | 1998-02-24 | Lucent Technologies Inc. | Semiconductor device with increased parasitic emitter resistance and improved latch-up immunity |
| US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
| US5572394A (en) * | 1995-04-06 | 1996-11-05 | Industrial Technology Research Institute | CMOS on-chip four-LVTSCR ESD protection scheme |
| US5576557A (en) * | 1995-04-14 | 1996-11-19 | United Microelectronics Corp. | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits |
| KR100200352B1 (ko) * | 1995-12-30 | 1999-06-15 | 윤종용 | 반도체 장치의 보호 소자 |
| US5734541A (en) * | 1996-05-20 | 1998-03-31 | Pmc-Sierra, Inc. | Low voltage silicon controlled rectifier structure for ESD input pad protection in CMOS IC's |
| US6008684A (en) * | 1996-10-23 | 1999-12-28 | Industrial Technology Research Institute | CMOS output buffer with CMOS-controlled lateral SCR devices |
| US6016002A (en) * | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| US5825600A (en) * | 1997-04-25 | 1998-10-20 | Cypress Semiconductor Corp. | Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection |
| US6081002A (en) * | 1997-05-29 | 2000-06-27 | Texas Instruments Incorporated | Lateral SCR structure for ESD protection in trench isolated technologies |
| US5872379A (en) * | 1997-07-10 | 1999-02-16 | Taiwan Semiconductor Manufacturing Co. Ltd. | Low voltage turn-on SCR for ESD protection |
| US5898205A (en) | 1997-07-11 | 1999-04-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Enhanced ESD protection circuitry |
| TW411607B (en) * | 1998-12-02 | 2000-11-11 | Winbond Electronics Corp | Electrostatic discharge protection circuit |
| TW392328B (en) * | 1998-03-04 | 2000-06-01 | Winbond Electronics Corp | Electrostatic discharge protection circuit triggered by MOS transistor |
| US5962876A (en) * | 1998-04-06 | 1999-10-05 | Winbond Electronics Corporation | Low voltage triggering electrostatic discharge protection circuit |
| US5959820A (en) * | 1998-04-23 | 1999-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode LVTSCR and ESD protection circuit |
| US5982601A (en) * | 1998-07-30 | 1999-11-09 | Winbond Electronics Corp. | Direct transient-triggered SCR for ESD protection |
| JP4256544B2 (ja) | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
| TW393755B (en) * | 1998-09-02 | 2000-06-11 | Winbond Electronics Corp | The electrostatic protecting structure of semiconductor |
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
| DE10005811A1 (de) | 2000-02-10 | 2001-08-23 | Micronas Gmbh | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung |
| US20020079538A1 (en) * | 2000-03-30 | 2002-06-27 | Yuan-Mou Su | Scr-type electrostatic discharge protection circuit |
-
2001
- 2001-05-24 US US09/864,660 patent/US6538266B2/en not_active Expired - Lifetime
- 2001-06-29 NL NL1018417A patent/NL1018417C2/nl not_active IP Right Cessation
- 2001-07-02 GB GB0116024A patent/GB2368975B/en not_active Expired - Lifetime
- 2001-07-12 TW TW090117042A patent/TW497245B/zh not_active IP Right Cessation
- 2001-07-17 CN CNB011232102A patent/CN1260825C/zh not_active Expired - Lifetime
- 2001-07-27 FR FR0110103A patent/FR2812972B1/fr not_active Expired - Lifetime
- 2001-07-27 JP JP2001228588A patent/JP5174301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2368975B (en) | 2005-02-23 |
| JP2002118178A (ja) | 2002-04-19 |
| NL1018417C2 (nl) | 2004-08-19 |
| CN1260825C (zh) | 2006-06-21 |
| CN1338780A (zh) | 2002-03-06 |
| US20020017654A1 (en) | 2002-02-14 |
| US6538266B2 (en) | 2003-03-25 |
| FR2812972B1 (fr) | 2007-03-09 |
| FR2812972A1 (fr) | 2002-02-15 |
| GB0116024D0 (en) | 2001-08-22 |
| JP5174301B2 (ja) | 2013-04-03 |
| NL1018417A1 (nl) | 2002-02-12 |
| GB2368975A (en) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW497245B (en) | Protection device with a silicon-controlled rectifier | |
| US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| Ker et al. | Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits | |
| US11784488B2 (en) | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces | |
| US5872379A (en) | Low voltage turn-on SCR for ESD protection | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| US7518843B2 (en) | ESD protection circuit with low parasitic capacitance | |
| US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
| TW473979B (en) | ESD protection circuit for mixed-voltage I/O by using stacked NMOS transistors with substrate triggering technique | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| KR101315990B1 (ko) | 정전기 방전 보호 장치 | |
| US20140167099A1 (en) | Integrated circuit including silicon controlled rectifier | |
| JPH08288404A (ja) | ラッチアップのない完全に保護されたｃｍｏｓオンチップｅｓｄ保護回路 | |
| JPH08511662A (ja) | 集積回路のためのｓｃｒ静電放電保護 | |
| CN100463177C (zh) | 低触发电压硅控整流器和其电路 | |
| US7323752B2 (en) | ESD protection circuit with floating diffusion regions | |
| US6963111B2 (en) | Efficient pMOS ESD protection circuit | |
| US7456440B2 (en) | Electrostatic protection device | |
| KR20080076403A (ko) | 정전기 방전 보호 소자 | |
| US6323523B1 (en) | N-type structure for n-type pull-up and down I/O protection circuit | |
| JP4437682B2 (ja) | 低容量ｅｓｄ保護回路 | |
| US10147716B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| US6762439B1 (en) | Diode for power protection | |
| KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| KR20040082832A (ko) | 반도체장치의 보호소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |