DE102018000571B4 - Laterales Thyristor-Halbleiterbauelement - Google Patents

Laterales Thyristor-Halbleiterbauelement Download PDF

Info

Publication number
DE102018000571B4
DE102018000571B4 DE102018000571.3A DE102018000571A DE102018000571B4 DE 102018000571 B4 DE102018000571 B4 DE 102018000571B4 DE 102018000571 A DE102018000571 A DE 102018000571A DE 102018000571 B4 DE102018000571 B4 DE 102018000571B4
Authority
DE
Germany
Prior art keywords
area
connection contact
conductivity
region
sfa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018000571.3A
Other languages
English (en)
Other versions
DE102018000571A1 (de
Inventor
Peter Graf
Maria-Cristina Vecchi
André Heid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE102018000571.3A priority Critical patent/DE102018000571B4/de
Publication of DE102018000571A1 publication Critical patent/DE102018000571A1/de
Application granted granted Critical
Publication of DE102018000571B4 publication Critical patent/DE102018000571B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors

Abstract

Laterales Thyristor-Halbleiterbauelement (LTH), in einer x-Richtung aufweisendeine in einem Halbleitersubstrat ausgebildete, erste Wanne (WA1) miteiner ersten Leitfähigkeit,einen in der ersten Wanne (WA1) ausgebildeten ersten Anschlusskontakt (AK1), undeinen in der ersten Wanne (WA1) auf den ersten Anschlusskontakt (AK1) in der x-Richtung nachfolgenden zweiten Anschlusskontakt (AK2), wobei der erste Anschlusskontakt (AK1) und der zweite Anschlusskontakt (AK2) in der x-Richtung voneinander beabstandet sind,ein auf den zweiten Anschlusskontakt (AK2) in x-Richtung nachfolgendes in der ersten Wanne (WA1) bis zu einer Grenze der ersten Wanne (WA1) in x-Richtung ausgebildetes erstes Driftgebiet (DG1),eine in der x-Richtung auf die erste Wanne (WA1) nachfolgende, in dem Halbleitersubstrat ausgebildete zweite Wanne (WA2) mit einer zweiten Leitfähigkeit,ein in der zweiten Wanne (WA2) ausgebildetes zweites Driftgebiet (DG2) und- einen in der zweiten Wanne (WA2) in der x-Richtung auf das zweite Driftgebiet (DG2) nachfolgenden dritten Anschlusskontakt (AK3) und- ein in der zweiten Wanne (WA2) in der x-Richtung dem dritten Anschlusskontakt (AK3) nachfolgenden vierten Anschlusskontakt (AK4),- wobei die beiden Anschlusskontakte (AK3, AK4) in der x-Richtung voneinander beabstandet sind,- wobei die erste Leitfähigkeit eine n-Typ-Leitfähigkeit ist und die zweite Leitfähigkeit eine p-Typ-Leitfähigkeit oder die erste Leitfähigkeit eine p-Typ-Leitfähigkeit ist und die zweite Leitfähigkeit eine n-Typ-Leitfähigkeit ist,- wobei jeder Anschlusskontakt (AK1, AK2, AK3, AK4) ein hochdotiertes Gebiet (KIG) der ersten oder einer zweiten Leitfähigkeit umfasst, dadurch gekennzeichnet, dass- auf dem ersten Driftgebiet (DG1) und auf dem zweiten Driftgebiet (DG2) jeweils ein Feldoxidgebiet (FOX) ausgebildet ist,das auf dem ersten Driftgebiet (DG1) ausgebildete Feldoxidgebiet (FOX) in der x-Richtung einen ersten Bereich (B1) und einen zweiten dem ersten Bereich in der x-Richtung nachfolgenden Bereich (B2) umfasst und zwischen den beiden Bereichen (B1, B2) ein Aktivgebiet (SFA) mit der ersten Leitfähigkeit ausgebildet ist, wobei die Dotierstoffkonzentration des Aktivgebiets (SFA) wenigstens doppelt so hoch ist wie die Dotierstoffkonzentration des in der x-Richtung das Aktivgebiet (SFA) umgebenden unter dem Feldoxidgebiet (FOX) ausgebildeten ersten Driftgebiets (DG1) und das Aktivgebiet (SFA) elektrisch ausschließlich über das erste Driftgebiet (DG1) angeschlossen ist und das Aktivgebiet (SFA) in einer y-Richtung eine größere Länge als in der x-Richtung aufweist, so dass das Aktivgebiet (SFA) streifenförmig ausgebildet ist.

Description

  • Die Erfindung betrifft ein laterales Thyristor-Halbleiterbauelement.
  • Derartige Bauelemente sind beispielsweise aus der DE 101 50 640 A1 , der EP 0 224 757 A1 , der gattungsgemäßen US 2002 / 0 017 654 A1 , welche als nächstkommender Stand der Technik betrachtet wird, sowie der DE 100 05 811 A1 , der US 2007 / 0 052 032 A1 , der US 2003 / 0 038 298 A1 und der US 8 143 673 B1 bekannt.
  • Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
  • Die Aufgabe wird durch ein laterales Thyristor-Halbleiterbauelement mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß dem Gegenstand der Erfindung wird ein laterales Thyristor-Halbleiterbauelement bereitgestellt, wobei das Bauelement in einer x-Richtung einen in der ersten Wanne ausgebildeten ersten Anschlusskontakt aufweist.
  • In der x-Richtung ist in der ersten Wanne nachfolgend auf den ersten Anschlusskontakt ein zweiter Anschlusskontakt ausgebildet, wobei der erste Anschlusskontakt und der zweite Anschlusskontakt in der x-Richtung voneinander beabstandet sind.
  • Nachfolgend auf den zweiten Anschlusskontakt ist in der x-Richtung in der ersten Wanne bis zu der Grenze der ersten Wanne ein erstes Driftgebiet ausgebildet.
  • Nachfolgend auf die erste Wanne ist in der x-Richtung eine zweite Wanne mit einer zweiten Leitfähigkeit ausgebildet.
  • In der zweiten Wanne ist ein zweites Driftgebiet und ein in der x-Richtung auf das zweite Driftgebiet nachfolgender dritter Anschlusskontakt und ein in der zweiten Wanne in der x-Richtung dem dritten Anschlusskontakt nachfolgender vierten Anschlusskontakt ausgebildet, wobei die beiden Anschlusskontakt in der x-Richtung voneinander beabstandet sind.
  • Auf dem ersten Driftgebiet und auf dem zweiten Driftgebiet ist jeweils ein Feldoxidgebiet ausgebildet, wobei das auf dem ersten Driftgebiet ausgebildete Feldoxidgebiet in der x-Richtung einen ersten Bereich und einen dem ersten Bereich in der x-Richtung nachfolgenden zweiten Bereich umfasst.
  • Zwischen den beiden Bereichen ist ein Aktivgebiet mit der ersten Leitfähigkeit ausgebildet, wobei die Dotierstoffkonzentration des Aktivgebiets wenigstens doppelt so hoch ist wie die Dotierstoffkonzentration des ersten Driftgebiets, wobei das erste Driftgebiet in der x-Richtung das Aktivgebiet umgibt und unter dem Feldoxid ausgebildet ist.
  • Das Aktivgebiet ist elektrisch ausschließlich über das erste Driftgebiet angeschlossen und weist in einer y-Richtung eine größere Länge als in der x-Richtung auf, so dass das Aktivgebiet streifenförmig ausgebildet ist.
  • Es versteht sich, dass die vorgenannten Gebiete entlang der x-Richtung in der vorgenannten Reihenfolge angeordnet sind. Auch versteht es sich, das in einer y-Richtung die Anschlusskontakte AK1, AK2, AK3 und AK4 jeweils eine Vielzahl von einzelnen Kontakten aufweisen.
  • Es sei angemerkt, dass die Beabstandung der jeweiligen Anschlusskontakte in den jeweiligen Wannengebieten vorzugsweise mittels Feldoxidgebiete erfolgt. Des Weiteren sei angemerkt, dass die Feldoxidgebiete sowohl als LOCOS Gebiete als auch als STI (shallow trench isolation) Gebiete ausbilden lassen.
  • Auch sei angemerkt, dass die Höhe der Dotierstoffkonzentration des ersten Leitfähigkeitstyps des Aktivgebiets sich aus der Dotierstoffkonzentration der ersten Wanne und einer weiteren Einbringung, vorzugsweise in Form von einer Implantation von Dotierstoffen des ersten Leitfähigkeitstyps ergibt.
  • Es versteht sich, dass das Bauelement in einem Halbleitersubstrat ausgebildet ist. Vorzugsweise ist das Halbleitersubstrat als Siliziumsubstrat ausgebildet. Insbesondere lassen sich niedrig dotierte p-Si-Substrate verwenden. Auch versteht es sich, dass die erste Leitfähigkeit und die zweite Leitfähigkeit eine unterschiedliche Polarität aufweisen.
  • Es sei angemerkt, dass innerhalb des streifenförmigen Aktivgebiets die Höhe der Dotierstoffkonzentration in x-Richtung vorzugsweise gleich ist. Alternativ variiert die Höhe der Dotierstoffkonzentration mit der x-Richtung. Es versteht sich, dass die Erhöhung der Dotierstoffkonzentration innerhalb des streifenförmigen Aktivgebiets oberflächennah ausgebildet ist. Vorzugsweise beträgt die Tiefe der dotierten Schicht unterhalb 1,0 µm, höchst vorzugsweise beträgt die Tiefe der dotierten Schicht weniger als 0,25 µm oder weniger als 0,1 µm.
  • Ein Vorteil ist, dass in dem Durchbruchfall des Bauelements mit der neuen Anordnung, d.h. mittels des im Vergleich zu der Umgebung höher dotierten Aktivgebiets, sich in dem Bereich des ersten Driftgebiets über der gesamten Weite d.h. in der y-Richtung des Bauelements eine Homogenisierung des Stromflusses erzielen lässt. Eine Ausbildung von einzelnen schmalen Strompfaden wird und die damit verbundene Gefahr einer Schädigung des Bauelements lässt sich unterdrücken.
  • Ein weiterer Vorteil ist, dass sich das Bauelement insbesondere als Schutzelement an Eingängen für integrierte Schaltungen verwenden lässt.
  • In einer Weiterbildung ist die erste Leitfähigkeit eine n-Typ-Leitfähigkeit und die zweite Leitfähigkeit eine p-Typ-Leitfähigkeit oder vice versa, d.h. die erste Leitfähigkeit ist eine p-Typ-Leitfähigkeit und die zweite Leitfähigkeit eine n-Typ-Leitfähigkeit.
  • In einer anderen Weiterbildung sind das erste Driftgebiet in einer n-Wanne und das zweite Driftgebiet in einer p-Wanne ausgebildet. Auch sind der erste Anschlusskontakt und der zweiten Anschlusskontakt als Anodenanschluss ausgebildet. Der dritte Anschlusskontakt und der vierte Anschlusskontakt sind als Kathodenanschluss ausgebildet.
  • In einer anderen Ausführungsform teilt das streifenförmige Aktivgebiet das Feldoxidgebiet auf dem ersten Driftgebiet vollständig in einen ersten Bereich und einen zweiten Bereich auf, indem in der y-Richtung das Aktivgebiet und das erste Driftgebiet gleich lang ausgeführt sind. In einer alternativen Ausführungsform teilt das streifenförmige Aktivgebiet das Feldoxidgebiet auf dem ersten Driftgebiet bis auf einen Randbereich, d.h. in der y-Richtung ist das Aktivgebiet kürzer als das erste Driftgebiet ausgebildet.
  • In einer Ausführungsform beträgt eine in der x-Richtung ausgebildete Länge des streifenförmigen Aktivgebiets zwischen 0,1 µm und 10 µm. Vorzugsweise umfasst das streifenförmige Aktivgebiet eine Länge zwischen 0,25 µm und 2 µm.
  • In einer anderen Ausführungsform liegt der erste Bereich in der x-Richtung näher an dem zweiten Anschlusskontakt als der zweite Bereich und der erste Bereich weist in der x-Richtung eine kleinere Länge als der zweite Bereich auf oder der erste Bereich liegt in der x-Richtung näher an dem zweiten Anschlusskontakt als der zweite Bereich und der erste Bereich weist in der x-Richtung eine größere Länge als der zweite Bereich auf.
  • Vorzugsweise weist das streifenförmige Aktivgebiet eine Dotierstoffkonzentration oberhalb von 5 × 1016 1/cm³ oder größer als 1 × 1017 1/cm³ auf. Es versteht sich, dass die Dotierstoffkonzentration des ersten Driftgebiets aus der Dotierstoffkonzentration des Wannengebiets und Dotierstoffkonzentration aus einer zusätzlichen Implantation umfasst. Insbesondere umfasst das streifenförmige Aktivgebiet eine n-LDD Implantation als zusätzliche Implantation.
  • Insbesondere lässt sich das laterale Thyristor-Bauelement (LTH) nach einem der vorangegangenen Ansprüche als ESD-Baulement einsetzen oder verwenden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die
    • einen Querschnittsansicht eines lateralen Thyristor-Halbleiterbauelements,
    • eine Draufsicht auf die Ausführungsform, dargestellt in der .
  • Die zeigt eine Querschnittsansicht in einer x-Richtung entlang eines Schnitts A-A' eines in einem Halbleiterkörper ausgebildeten laterales Thyristor-Halbleiterbauelements LTH mit einem in einer ersten Wanne WA1 ausgebildeten ersten Anschlusskontakt AK1.
  • In der x-Richtung ist in der ersten Wanne WA1 nachfolgend auf den ersten Anschlusskontakt AK1 ein zweiter Anschlusskontakt AK2 ausgebildet, wobei der erste Anschlusskontakt AK1 und der zweite Anschlusskontakt AK2 in der x-Richtung voneinander beabstandet sind.
  • Nachfolgend auf den zweiten Anschlusskontakt AK2 ist in der x-Richtung in der ersten Wanne WA1 bis zu der Grenze der ersten Wanne WA1 ein erstes Driftgebiet DG1 ausgebildet.
  • Nachfolgend auf die erste Wanne WA1 ist in der weiteren x-Richtung eine zweite Wanne WA2 mit einer zweiten Leitfähigkeit ausgebildet.
  • In der zweiten Wanne WA2 ist ein zweites Driftgebiet DG2 und ein in der x-Richtung auf das zweite Driftgebiet DG2 nachfolgender dritter Anschlusskontakt AK3 und ein in der zweiten Wanne WA2 in der x-Richtung dem dritten Anschlusskontakt AK3 nachfolgender vierten Anschlusskontakt AK4 ausgebildet, wobei die beiden Anschlusskontakt AK3 und AK4 in der x-Richtung von einander beabstandet sind.
  • In den Gebieten mit den Anschlusskontakten AK1 bis AK4 sind mittels Hochdosisimplantationen n+ oder p+ Gebiete KIG ausgebildet.
  • Auf dem ersten Driftgebiet DG1 und auf dem zweiten Driftgebiet DG2 ist jeweils ein Feldoxidgebiet FOX ausgebildet, wobei das auf dem ersten Driftgebiet DG1 ausgebildete Feldoxidgebiet in der x-Richtung einen ersten Bereich B1 und einen dem ersten Bereich B1 in der x-Richtung nachfolgenden zweiten Bereich B2 umfasst.
  • Zwischen den beiden Bereichen B1 und B2 ist ein Aktivgebiet SFA mit der ersten Leitfähigkeit ausgebildet, wobei die Dotierstoffkonzentration des Aktivgebiets SFA wenigstens doppelt so hoch ist wie die Dotierstoffkonzentration des in der x-Richtung das Aktivgebiet SFA umgebenden unter dem Feldoxidgebiet FOX ausgebildeten ersten Driftgebiets DG1.
  • Das Aktivgebiet SFA ist elektrisch ausschließlich über das erste Driftgebiet DG1 angeschlossen und weist in einer y-Richtung eine größere Länge als in der x-Richtung auf, so dass das Aktivgebiet SFA streifenförmig ausgebildet ist.
  • Die zeigt eine Draufsicht auf die Ausführungsform dargestellt in Zusammenhang mit den Zeichnungsunterlagen der . Im Folgenden werden nur die dargestellten Unterschiede zu der erläutert.
  • An einer Oberseite des Halbleiterkörpers sind die in genannten Gebiete in der y-Richtung streifenförmig ausgedehnt.
  • Es zeigt sich, dass die Länge der streifenförmigen Gebiete in der y-Richtung gleich ist.
  • Die hochdotierten Gebiete KIG des Thyristors LTH weisen jeweils eine Vielzahl von einzelnen Anschlusskontakten AK1, AK2, AK3 und AK4.
  • Die Oxiddicke des Oxids auf den Feldgebieten FOX beträgt vorzugsweise zwischen 20 nm und 2 µm.

Claims (8)

  1. Laterales Thyristor-Halbleiterbauelement (LTH), in einer x-Richtung aufweisend eine in einem Halbleitersubstrat ausgebildete, erste Wanne (WA1) mit einer ersten Leitfähigkeit, einen in der ersten Wanne (WA1) ausgebildeten ersten Anschlusskontakt (AK1), und einen in der ersten Wanne (WA1) auf den ersten Anschlusskontakt (AK1) in der x-Richtung nachfolgenden zweiten Anschlusskontakt (AK2), wobei der erste Anschlusskontakt (AK1) und der zweite Anschlusskontakt (AK2) in der x-Richtung voneinander beabstandet sind, ein auf den zweiten Anschlusskontakt (AK2) in x-Richtung nachfolgendes in der ersten Wanne (WA1) bis zu einer Grenze der ersten Wanne (WA1) in x-Richtung ausgebildetes erstes Driftgebiet (DG1), eine in der x-Richtung auf die erste Wanne (WA1) nachfolgende, in dem Halbleitersubstrat ausgebildete zweite Wanne (WA2) mit einer zweiten Leitfähigkeit, ein in der zweiten Wanne (WA2) ausgebildetes zweites Driftgebiet (DG2) und - einen in der zweiten Wanne (WA2) in der x-Richtung auf das zweite Driftgebiet (DG2) nachfolgenden dritten Anschlusskontakt (AK3) und - ein in der zweiten Wanne (WA2) in der x-Richtung dem dritten Anschlusskontakt (AK3) nachfolgenden vierten Anschlusskontakt (AK4), - wobei die beiden Anschlusskontakte (AK3, AK4) in der x-Richtung voneinander beabstandet sind, - wobei die erste Leitfähigkeit eine n-Typ-Leitfähigkeit ist und die zweite Leitfähigkeit eine p-Typ-Leitfähigkeit oder die erste Leitfähigkeit eine p-Typ-Leitfähigkeit ist und die zweite Leitfähigkeit eine n-Typ-Leitfähigkeit ist, - wobei jeder Anschlusskontakt (AK1, AK2, AK3, AK4) ein hochdotiertes Gebiet (KIG) der ersten oder einer zweiten Leitfähigkeit umfasst, dadurch gekennzeichnet, dass - auf dem ersten Driftgebiet (DG1) und auf dem zweiten Driftgebiet (DG2) jeweils ein Feldoxidgebiet (FOX) ausgebildet ist, das auf dem ersten Driftgebiet (DG1) ausgebildete Feldoxidgebiet (FOX) in der x-Richtung einen ersten Bereich (B1) und einen zweiten dem ersten Bereich in der x-Richtung nachfolgenden Bereich (B2) umfasst und zwischen den beiden Bereichen (B1, B2) ein Aktivgebiet (SFA) mit der ersten Leitfähigkeit ausgebildet ist, wobei die Dotierstoffkonzentration des Aktivgebiets (SFA) wenigstens doppelt so hoch ist wie die Dotierstoffkonzentration des in der x-Richtung das Aktivgebiet (SFA) umgebenden unter dem Feldoxidgebiet (FOX) ausgebildeten ersten Driftgebiets (DG1) und das Aktivgebiet (SFA) elektrisch ausschließlich über das erste Driftgebiet (DG1) angeschlossen ist und das Aktivgebiet (SFA) in einer y-Richtung eine größere Länge als in der x-Richtung aufweist, so dass das Aktivgebiet (SFA) streifenförmig ausgebildet ist.
  2. Laterales Thyristor-Halbleiterbauelement (LTH) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leitfähigkeit eine n-Typ-Leitfähigkeit ist und die zweite Leitfähigkeit eine p-Typ und der erste Anschlusskontakt (AK1) und der zweite Anschlusskontakt (AK2) als Anodenanschluss ausgebildet sind oder mit dem Anodenanschluss kurzgeschlossen sind und der dritte Anschlusskontakt (AK3) und der vierte Anschlusskontakt (AK4) jeweils als Kathodenanschluss ausgebildet sind oder mit dem Kathodenanschluss kurzgeschlossen sind.
  3. Laterales Thyristor-Halbleiterbauelement (LTH) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das streifenförmige Aktivgebiet (SFA) das Feldoxidgebiet (FOX) auf dem ersten Driftgebiet (DG1) vollständig teilt, indem in der y-Richtung das Aktivgebiet (SFA) und das erste Driftgebiet (DG1) gleich lang ausgeführt sind oder das streifenförmige Aktivgebiet (SFA) das Feldoxidgebiet (FOX) auf dem erstem Driftgebiet (DG1) bis auf einen Randbereich teilt, indem in der y-Richtung das Aktivgebiet (SFA) kürzer als das erste Driftgebiet (DG1) ausgebildet ist.
  4. Laterales Thyristor-Halbleiterbauelement (LTH) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass eine in der x-Richtung ausgebildete Länge des streifenförmigen Aktivgebiets (SFA) in einem Bereich zwischen 0,1 µm und 10 µm liegt.
  5. Laterales Thyristor-Halbleiterbauelement (LTH) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der erste Bereich (B1) in der x-Richtung näher an dem zweiten Anschlusskontakt (AK2) liegt als der zweite Bereich (B2) und der erste Bereich (B1) in der x-Richtung eine kleinere Länge als der zweite Bereich (B2) aufweist oder der erste Bereich (B1) in der x-Richtung näher an dem zweiten Anschlusskontakt (AK2) liegt, als der zweite Bereich (B2) und der erste Bereich (B1) in der x-Richtung eine größere Länge als der zweite Bereich (B2) aufweist.
  6. Laterales Thyristor-Halbleiterbauelement (LTH) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das streifenförmige Aktivgebiet (SFA) eine Dotierstoffkonzentration oberhalb von 5 × 1016 1/cm³ oder größer als 1 × 1017 1/cm³ aufweist
  7. Laterales Thyristor-Halbleiterbauelement (LTH) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das streifenförmige Aktivgebiet (SFA) eine n-LDD Implantation umfasst.
  8. Verwendung des lateralen Thyristor-Bauelements (LTH) nach einem der vorangegangenen Ansprüche als ESD-Baulement.
DE102018000571.3A 2018-01-25 2018-01-25 Laterales Thyristor-Halbleiterbauelement Active DE102018000571B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018000571.3A DE102018000571B4 (de) 2018-01-25 2018-01-25 Laterales Thyristor-Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018000571.3A DE102018000571B4 (de) 2018-01-25 2018-01-25 Laterales Thyristor-Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102018000571A1 DE102018000571A1 (de) 2019-07-25
DE102018000571B4 true DE102018000571B4 (de) 2021-08-12

Family

ID=67144804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018000571.3A Active DE102018000571B4 (de) 2018-01-25 2018-01-25 Laterales Thyristor-Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102018000571B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224757A1 (de) 1985-11-29 1987-06-10 BBC Brown Boveri AG Rückwärtsleitender Thyristor
DE10005811A1 (de) 2000-02-10 2001-08-23 Micronas Gmbh Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung
US20020017654A1 (en) 2000-08-11 2002-02-14 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US20030038298A1 (en) 2000-09-28 2003-02-27 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
DE10150640A1 (de) 2001-10-12 2003-04-30 Eupec Gmbh & Co Kg Thyristor mit integriertem Überkopfzündschutz
US20070052032A1 (en) 2005-09-08 2007-03-08 Chih-Feng Huang Electrostatic discharge device with latch-up immunity
US8143673B1 (en) 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224757A1 (de) 1985-11-29 1987-06-10 BBC Brown Boveri AG Rückwärtsleitender Thyristor
DE10005811A1 (de) 2000-02-10 2001-08-23 Micronas Gmbh Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung
US20020017654A1 (en) 2000-08-11 2002-02-14 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US20030038298A1 (en) 2000-09-28 2003-02-27 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
DE10150640A1 (de) 2001-10-12 2003-04-30 Eupec Gmbh & Co Kg Thyristor mit integriertem Überkopfzündschutz
US20070052032A1 (en) 2005-09-08 2007-03-08 Chih-Feng Huang Electrostatic discharge device with latch-up immunity
US8143673B1 (en) 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection

Also Published As

Publication number Publication date
DE102018000571A1 (de) 2019-07-25

Similar Documents

Publication Publication Date Title
DE19701189B4 (de) Halbleiterbauteil
DE2853736C2 (de) Feldeffektanordnung
DE102008058837B4 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112012007207B4 (de) Halbleitervorrichtung
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE112011105785B4 (de) Halbleitervorrichtung
DE102005011348B4 (de) Halbleitervorrichtung
DE102010041547A1 (de) Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben
DE102019129545A1 (de) Sic-graben-transistorvorrichtung und verfahren zu deren herstellung
DE102018213635B4 (de) Halbleitervorrichtung
DE112012001587T5 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102019004599B4 (de) Vertikale Hallsensorstruktur, Betrieb derselben und vertikaler Hallsensor
DE102019003481B3 (de) Hallsensorstruktur
DE112016006503B4 (de) Halbleiterschaltelement
DE102018000571B4 (de) Laterales Thyristor-Halbleiterbauelement
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE102004057792B4 (de) Halbleiterbauteil
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102019004060B3 (de) lsolierte Hallsensorstruktur
DE102020125553A1 (de) Halbleitervorrichtung und verfahren zur herstellung von selbiger
DE102021005989A1 (de) Grabenimplementierte polydioden und widerstände

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final