DE102020125553A1 - Halbleitervorrichtung und verfahren zur herstellung von selbiger - Google Patents

Halbleitervorrichtung und verfahren zur herstellung von selbiger Download PDF

Info

Publication number
DE102020125553A1
DE102020125553A1 DE102020125553.5A DE102020125553A DE102020125553A1 DE 102020125553 A1 DE102020125553 A1 DE 102020125553A1 DE 102020125553 A DE102020125553 A DE 102020125553A DE 102020125553 A1 DE102020125553 A1 DE 102020125553A1
Authority
DE
Germany
Prior art keywords
region
conductivity
semiconductor device
area
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020125553.5A
Other languages
English (en)
Inventor
Jie Zeng
Raunak KUMAR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102020125553A1 publication Critical patent/DE102020125553A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst ein Substrat; einen Kollektor mit einer vergrabenen Schicht innerhalb des Substrats, einen ersten Wannenbereich über einem ersten Abschnitt der vergrabenen Schicht und einen ersten Leitfähigkeitsbereich zumindest teilweise innerhalb des ersten Wannenbereichs; eine Basis mit einem zweiten Wannenbereich über einem zweiten Abschnitt der vergrabenen Schicht und seitlich neben dem ersten Wannenbereich und einen zweiten Leitfähigkeitsbereich zumindest teilweise innerhalb des zweiten Wannenbereichs; einen Emitter mit einem dritten Leitfähigkeitsbereich, der zumindest teilweise innerhalb dem zweiten Leitfähigkeitsbereich liegt; ein Isolationselement zwischen dem ersten und dem dritten Leitfähigkeitsbereich; eine leitfähige Platte auf dem Isolationselement, das mit dem ersten Leitfähigkeitsbereich elektrisch verbunden ist. Die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich weisen einen ersten Leitfähigkeitstyp auf; der zweite Wannenbereich und der zweite Leitfähigkeitsbereich weisen einen zweiten Leitfähigkeitstyp auf.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft im Allgemeinen eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtungen. Die vorliegende Erfindung betrifft insbesondere eine elektrostatische Entladungsschutzvorrichtung (ESD-Schutzvorrichtung) und ein Verfahren zur Herstellung der ESD-Schutzvorrichtung.
  • Hintergrund
  • Da integrierte Schaltkreise immer kleiner werden, sind sie immer empfindlicher gegenüber elektrostatischen Entladungen. Es ist wichtig, eine Kernschaltung vor ESD zu schützen, indem man eine mit der Kernschaltung verbundene ESD-Schutzschaltung verwendet.
  • ESD-Schutzvorrichtungen mit tiefem Snapback, die für Hochspannungs-Leistungsanschlüsse verwendet werden, führen wahrscheinlich zu Latch-up-Problemen. Dementsprechend können PNP-basierte ESD-Schutzvorrichtungen ohne Snapback-Funktion verwendet werden, um einen Hochspannungs-ESD-Schutz ohne Latch-up zu bieten.
  • 1A zeigt eine Querschnittsansicht einer herkömmlichen PNP-Vorrichtung 100 für den ESD-Schutz und 1B zeigt eine äquivalente Schaltung 150 der herkömmlichen PNP-Vorrichtung 100.
  • Gemäß der Darstellung in 1A sind eine vergrabene Schicht vom n-Typ (NBL) 104 und eine epitaktische Schicht vom n-Typ (N-Epi) 106 innerhalb eines p-Substrats (P-Sub) 102 angeordnet, die zusammen mit N-Wannen 108, die innerhalb der N-Epi-Schicht 106 angeordnet sind, einen Basis-Bereich der PNP-Vorrichtung 100 bilden. Ein Emitter-Bereich 120 der PNP-Vorrichtung 100 umfasst P+-Bereiche 122, die innerhalb der N-Wannen 108 angeordnet sind. Innerhalb der N-Wannen 108 sind ebenfalls N+-Bereiche 112 angeordnet und bilden, wie in 1B dargestellt ist, einen Widerstand 110, der zwischen den Basis-Bereich und den Emitter-Bereich 120 der PNP-Vorrichtung 100 geschaltet ist. Ein Kollektor-Bereich 130 umfasst eine P-Wanne 132, die innerhalb der N-Epi-Schicht 106 angeordnet ist, und einen P+-Bereich 134, der innerhalb der P-Wanne 132 angeordnet ist. Die herkömmliche PNP-Vorrichtung 100 bietet einen ESD-Schutz ohne Latch-up, wobei ein hoher Einschaltwiderstand und ein niedriger Fehlerstrom erzielt werden können.
  • Zusam menfassu ng
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann eine Halbleitervorrichtung bereitgestellt werden. Die Halbleitervorrichtung kann ein Substrat und einen innerhalb des Substrats angeordneten Kollektor-Bereich umfassen. Der Kollektor-Bereich kann eine innerhalb des Substrats angeordnete vergrabene Schicht, einen ersten Wannenbereich, der über einem ersten Abschnitt der vergrabenen Schicht angeordnet ist, und einen ersten Leitfähigkeitsbereich, der zumindest teilweise innerhalb des ersten Wannenbereichs angeordnet ist, umfassen. Die Halbleitervorrichtung kann ferner einen Basis-Bereich aufweisen, der über einem zweiten Abschnitt der vergrabenen Schicht angeordnet ist, wobei der Basis-Bereich einen zweiten Wannenbereich, der über dem zweiten Abschnitt der vergrabenen Schicht angeordnet ist, und einen zweiten Leitfähigkeitsbereich aufweisen kann, der zumindest teilweise innerhalb des zweiten Wannenbereichs angeordnet ist, und wobei der erste Wannenbereich seitlich an den zweiten Wannenbereich angrenzen kann. Die Halbleitervorrichtung kann ferner einen Emitter-Bereich mit einem dritten Leitfähigkeitsbereich aufweisen, der zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs angeordnet ist. Ein Isolationselement kann zwischen dem ersten Leitfähigkeitsbereich und dem dritten Leitfähigkeitsbereich angeordnet sein. Eine leitfähige Platte kann auf dem Isolationselement angeordnet und mit dem ersten Leitfähigkeitsbereich elektrisch verbunden sein. Die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich können einen ersten Leitfähigkeitstyp aufweisen und der zweite Wannenbereich und der zweite Leitfähigkeitsbereich können einen zweiten Leitfähigkeitstyp aufweisen, der sich vom ersten Leitfähigkeitstyp unterscheidet.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt sein. Das Verfahren kann ein Bereitstellen eines Substrats, ein Bilden einer vergrabenen Schicht innerhalb des Substrats, ein Bilden eines ersten Wannenbereichs über einem ersten Abschnitt der vergrabenen Schicht, ein Bilden eines ersten Leitfähigkeitsbereichs zumindest teilweise innerhalb des ersten Wannenbereichs zum Bilden eines Kollektor-Bereichs umfassend die vergrabene Schicht, den ersten Wannenbereich und den ersten Leitfähigkeitsbereich umfassen. Das Verfahren kann ein Bilden eines zweiten Wannenbereichs über einem zweiten Abschnitt der vergrabenen Schicht, wobei der erste Wannenbereich seitlich an den zweiten Wannenbereich angrenzen kann, ein Bilden eines zweiten Leitfähigkeitsbereichs zumindest teilweise innerhalb des zweite Wannenbereichs, um einen Basis-Bereich zu bilden, der den zweite Wannenbereich und den zweite Leitfähigkeitsbereich umfasst, ein Bilden eines dritten Leitfähigkeitsbereichs zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs, um einen Emitter-Bereich zu bilden, ein Bilden eines Isolationselements zwischen dem ersten Leitfähigkeitsbereich und dem dritten Leitfähigkeitsbereich und ein Bilden einer leitenden Platte auf dem Isolationselement und ein elektrisches Verbinden der leitenden Platte mit dem ersten Leitfähigkeitsbereich umfassen. Die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich können einen ersten Leitfähigkeitstyp aufweisen. Der zweite Wannenbereich und der zweite Leitfähigkeitsbereich können einen zweiten Leitfähigkeitstyp aufweisen, der sich vom ersten Leitfähigkeitstyp unterscheidet.
  • Figurenliste
  • In den Zeichnungen beziehen sich ähnliche Bezugszeichen in den verschiedenen Ansichten im Allgemeinen auf ähnliche Teile. Auch sind die Zeichnungen nicht unbedingt maßstabsgetreu, vielmehr liegt der Schwerpunkt im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung. Ausführungsformen der Erfindung werden nun nur noch beispielhaft anhand der folgenden Zeichnungen veranschaulicht, in denen:
    • 1A zeigt eine Querschnittsansicht einer herkömmlichen PNP-Vorrichtung für den ESD-Schutz und 1B zeigt eine äquivalente Schaltung der herkömmlichen PNP-Vorrichtung.
    • 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 3 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 4 zeigt eine Aufsicht auf die Halbleitervorrichtung aus 3 gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 5 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 6A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 6B zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 7 zeigt eine äquivalente Schaltung der Halbleitervorrichtung aus 5, 6A und 6B gemäß verschiedenen nicht beschränkenden Ausführungsformen.
    • 8A zeigt ein beispielhaftes Dotierstoffprofil entlang einer vertikalen Schnittlinie durch eine Halbleitervorrichtung gemäß verschiedenen Ausführungsformen.
    • 8B zeigt ein beispielhaftes Dotierstoffprofil entlang einer horizontalen Schnittlinie durch ein Halbleitervorrichtung gemäß verschiedenen Ausführungsformen.
    • 9 zeigt einen Graphen, der einen Vergleich von 100ns Transmission Line Pulse (TLP) -Daten des herkömmlichen PNP-Bauelements von 1 und der Halbleitervorrichtung von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen zeigt.
    • 10 zeigt einen Graphen, der das simulierte elektrische Potential um den Durchbruchspunkt für die Halbleitervorrichtung von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen darstellt.
    • 11 zeigt einen Graphen, der die simulierte Stromdichte der Halbleitervorrichtung von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen zeigt.
    • 12 zeigt ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen veranschaulicht.
  • Detaillierte Beschreibung
  • Aspekte der vorliegenden Erfindung und bestimmte Merkmale, Vorteile und Einzelheiten davon werden im Folgenden anhand der in den beigefügten Zeichnungen dargestellten, nicht beschränkenden Beispiele ausführlicher erläutert. Beschreibungen von bekannten Materialien, Herstellungswerkzeugen, Verarbeitungstechniken usw. werden weggelassen, um die Erfindung nicht mit unnötigen Details zu verschleiern. Es ist jedoch zu verstehen, dass die ausführliche Beschreibung und die konkreten Beispiele lediglich zur Veranschaulichung und nicht als Beschränkung dienen. Verschiedene Substitutionen, Modifikationen, Ergänzungen und/oder Anordnungen innerhalb des Wesens und/oder Rahmens der zugrundeliegenden erfinderischen Konzepte sind dem Fachmann anhand der Beschreibung ersichtlich.
  • Eine ungenaue Formulierung, wie sie hier in der gesamten Beschreibung und in den Ansprüchen verwendet wird, kann angewandt werden, um eine quantitative Darstellung zu modifizieren, die zulässigerweise variieren könnte, ohne zu einer Änderung der Grundfunktion zu führen, auf die sie sich bezieht. Dementsprechend ist ein Wert, der durch einen oder mehrere Begriffe, wie z.B. „ungefähr“, modifiziert wird, nicht auf den genau angegebenen Wert beschränkt. In einigen Fällen kann die annähernde Sprache der Genauigkeit eines Instruments zur Messung des Wertes entsprechen.
  • Die hier verwendeten Begriffe dienen nur der Beschreibung bestimmter Beispiele und sind nicht als Beschränkung der Erfindung gedacht. Gemäß der Verwendung hierin sollen die Singularformen „ein, eine, eines“ und „der, die, das“ auch die Pluralformen einschließen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor. Es wird ferner davon ausgegangen, dass die Begriffe „umfassen“ (und jede Form von umfassen, wie z.B. „umfasst“ und „umfassend“), „aufweisen“ (und jede Form von aufweisen, wie z.B. „weist auf“ und „aufweisend“), „einschließen‟ (und jede Form von einschließen, wie z.B. „schließt ein“ und „einschließend“) und „enthalten“ (und jede Form von enthalten, wie z.B. „enthält“ und „enthaltend“) offene, verknüpfende Verben sind. Infolgedessen besitzt ein Verfahren oder eine Vorrichtung, die einen oder mehrere Schritte oder Elemente „umfasst“, „einschließt“, „aufweist“ oder „enthält“, diesen einen oder diese mehrere Schritte oder Elemente, ist aber nicht darauf beschränkt, nur diesen einen oder diese mehreren Schritte oder Elemente zu besitzen. Ebenso besitzt ein Verfahrensschritt oder ein Element einer Vorrichtung, die ein oder mehrere Merkmale „umfasst“, „aufweist“, „einschließt“ oder „enthält“, dieses eine oder diese mehreren Merkmale, ist aber nicht darauf beschränkt, nur dieses eine oder diese mehreren Merkmale zu besitzen. Darüber hinaus ist eine Vorrichtung oder eine Struktur, die auf eine bestimmte Weise konfiguriert ist, zumindest auf diese Weise konfiguriert, kann aber auch auf andere, nicht aufgeführte Weisen konfiguriert sein.
  • Der Begriff „verbunden“ (oder „gekoppelt“) bedeutet hier, wenn er sich auf zwei physikalische Elemente bezieht, eine direkte Verbindung zwischen den beiden physikalischen Elementen oder eine Verbindung über ein oder mehrere Zwischenelemente.
  • Es ist zu verstehen, dass die Begriffe „an“, „über“, „unter“, „oben“, „unten“, „darunter“, „seitlich“, „hinten“, „links“, „rechts“, „vorne“, „daneben“, „neben“, „oberhalb“, „unterhalb“ usw., wenn sie in der folgenden Beschreibung verwendet werden, der Einfachheit halber und zum besseren Verständnis der relativen Positionen oder Richtungen verwendet werden und nicht dazu dienen, die Ausrichtung einer Einrichtung oder Struktur oder eines Teils einer Einrichtung oder Struktur zu begrenzen. Darüber hinaus enthalten die Singularbegriffe „ein, eine, einer“ und „der, die, das“ mehrere Verweise, sofern der Kontext nicht eindeutig etwas anderes angibt. In ähnlicher Weise soll das Wort „oder“ das Wort „und“ einschließen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor.
  • Die unten beschriebenen nicht beschränkenden Ausführungsformen im Zusammenhang mit den Vorrichtungen gelten analog auch für die jeweiligen Verfahren und umgekehrt. Darüber hinaus wird davon ausgegangen, dass die nachstehend beschriebenen Ausführungsformen kombiniert werden können; so kann beispielsweise ein Teil einer Ausführungsform mit einem Teil einer anderen Ausführungsform kombiniert werden.
  • Es versteht sich von selbst, dass jede Eigenschaft, die hier für eine bestimmte Vorrichtung beschrieben wird, auch für jede andere hier beschriebene Vorrichtung gelten kann. Es versteht sich, dass jede hierin für ein bestimmtes Verfahren beschriebene Eigenschaft auch für jedes hierin beschriebene Verfahren gelten kann. Darüber hinaus versteht es sich von selbst, dass für jede hier beschriebene Vorrichtung oder jedes hier beschriebene Verfahren nicht unbedingt alle beschriebenen Komponenten oder Schritte in der Vorrichtung oder dem Verfahren enthalten sein müssen, sondern dass nur einige (aber nicht alle) Komponenten oder Schritte enthalten sein können.
  • Verschiedene nicht beschränkende Ausführungsformen beziehen sich auf eine Halbleitervorrichtung, z.B. eine Schutzvorrichtung gegen elektrostatische Entladung (ESD), wie z.B. eine ESD-Schutzvorrichtung auf der Basis eines Bipolartransistors (BJT).
  • 2 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 200 gemäß verschiedenen nicht beschränkenden Ausführungsformen.
  • Gemäß der Darstellung in 2 kann die Halbleitervorrichtung ein Substrat 202 und einen Kollektor-Bereich 210 umfassen, der innerhalb des Substrats 202 angeordnet ist. Der Kollektor-Bereich 210 kann eine vergrabene Schicht 212, die innerhalb des Substrats 202 angeordnet ist, einen ersten Wannenbereich 214, der über einem ersten Abschnitt der vergrabenen Schicht 212 angeordnet ist, und einen ersten Leitfähigkeitsbereich 216, der zumindest teilweise innerhalb des ersten Wannenbereichs 214 angeordnet ist, umfassen. Die Halbleitervorrichtung 200 kann ferner einen Basis-Bereich 220 aufweisen, der über einem zweiten Abschnitt der vergrabenen Schicht 212 angeordnet ist. Der Basis-Bereich kann einen zweiten Wannenbereich 222, die über dem zweiten Abschnitt der vergrabenen Schicht 212 angeordnet ist, und einen zweiten Leitfähigkeitsbereich 224, der zumindest teilweise innerhalb des zweiten Wannenbereichs 222 angeordnet ist, umfassen. Der erste Wannenbereich 214 kann seitlich an den zweiten Wannenbereich 222 angrenzen. Die Halbleitervorrichtung 200 kann ferner einen Emitter-Bereich mit einem dritten Leitfähigkeitsbereich 230 aufweisen, der zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs 224 angeordnet ist. Ein Isolationselement 240 kann zwischen dem ersten Leitfähigkeitsbereich 216 und dem dritten Leitfähigkeitsbereich 230 angeordnet sein. Eine leitfähige Platte 250 kann auf dem Isolationselement 240 angeordnet sein, wobei die leitfähige Platte 250 mit dem ersten Leitfähigkeitsbereich 216 elektrisch verbunden sein kann. Die vergrabene Schicht 212, der erste Wannenbereich 214, der erste Leitfähigkeitsbereich 216 und der dritte Leitfähigkeitsbereich 230 weisen einen ersten Leitfähigkeitstyp auf. Der zweite Wannenbereich 222 und der zweite Leitfähigkeitsbereich 224 weisen einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen bilden der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich einen Transistor, z.B. einen Bipolar-Übergangstransistor (BJT).
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Leitfähigkeitstyp entweder vom P-Typ oder vom N-Typ sein und der zweite Leitfähigkeitstyp kann sich vom ersten Leitfähigkeitstyp unterscheiden, d.h. N-Typ bzw. P-Typ. In einer nicht beschränkenden Ausführungsform, bei der der erste Leitfähigkeitstyp vom P-Typ und der zweite Leitfähigkeitstyp vom N-Typ ist, können der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich einen PNP-Transistor bilden. In einer alternativen nicht beschränkenden Ausführungsform, bei der der erste Leitfähigkeitstyp vom N-Typ und der zweite Leitfähigkeitstyp vom P-Typ ist, können der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich einen NPN-Transistor bilden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Substrat 202 ein Material aufweisen wie z.B. ohne Beschränkung Silizium (Si), Germanium (Ge), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder Kombinationen davon oder jedes andere geeignete Halbleitermaterial. Entsprechend einer nicht beschränkenden Ausführungsform kann das Substrat 202 einkristallines Silizium umfassen. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Substrat 202 ein Halbleiter-auf-Isolator-Substrat aufweisen wie z.B. ohne Beschränkung ein Silizium-auf-Isolator (SOI) -Substrat, ein Germanium-auf-Isolator (GeOl) -Substrat, ein SiC-auf-Isolator (SiCOI) -Substrat, ein GaAsauf-Isolator (GaAsOI) -Substrat, ein GaN-auf-Isolator (GaNOI) -Substrat oder Kombinationen davon, oder jedes andere geeignete Halbleiter-auf-Isolator-Substrat.
  • Gemäß verschiedenen Ausführungsformen kann das Substrat 202 leicht dotiert sein, z.B. mit einer Dotierstoffkonzentration in einem Bereich von etwa 1E15 cm-3 bis etwa 1E16 cm-3.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 bereitgestellt sein, um den ersten Leitfähigkeitsbereich 216 von dem dritten Leitfähigkeitsbereich 230 zu trennen. Das Isolationselement 240 kann zumindest teilweise im Substrat 202 angeordnet sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 zumindest teilweise über dem ersten Wannenbereich 214 und dem Basis-Bereich 220 angeordnet sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 mit einer oberen Oberfläche des ersten Wannenbereichs 214, einer oberen Oberfläche des zweiten Wannenbereichs 222 und/oder einer oberen Oberfläche des zweiten Leitfähigkeitsbereichs 224 in Kontakt sein.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 zumindest teilweise über einem p-n-Übergang angeordnet sein, der zwischen dem ersten Wannenbereich 214 und dem zweiten Wannenbereich 222 ausgebildet ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 mindestens eine lokale Siliziumoxidationsisolation (LOCOS), eine Flachgrabenisolation (STI) oder eine abgeschiedene Isolation aus einem Feldoxid (FOD) aufweisen. In einem nicht beschränkenden Beispiel kann die LOCOS-Isolation Siliziumoxid umfassen. In einem nicht beschränkenden Beispiel kann das STI Siliziumnitrid umfassen. In einem nicht beschränkenden Beispiel kann die FOD-Isolation Siliziumoxid umfassen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die leitfähige Platte 250 zumindest teilweise über einem p-n-Übergang angeordnet sein, der zwischen dem ersten Wannenbereich 214 und dem zweiten Wannenbereich 222 ausgebildet ist. Mit anderen Worten, die leitfähige Platte kann den zwischen dem ersten Wannenbereich 214 und dem zweiten Wannenbereich 222 gebildeten p-n-Übergang zumindest teilweise überlappen oder überbrücken, wobei das Isolationselement 240 dazwischen angeordnet ist. Die leitfähige Platte 250, die auch als Feldplatte bezeichnet werden kann, kann ein leitfähiges Material umfassen, wie z.B. ohne Beschränkung Polysilizium oder ein Metall.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können die leitfähige Platte 250, das Isolationselement 240, der zweite Wannenbereich 222 und die vergrabene Schicht 212 eine Struktur mit reduziertem Oberflächenfeld (RESURF) bilden, die eine hohe Durchbruchspannung des Transistors aufrechterhalten kann. Die RESURF-Struktur kann dazu beitragen, die laterale Abmessung, d.h. die Breite, des zweite Wannenbereichs 222 zu minimieren, was dazu führt, dass der Einschaltwiderstand der Halbleitervorrichtung 200 so klein wie möglich ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann in dem Basis-Bereich 220 ein Anschlusskontakt fehlen, so dass der Basis-Bereich 220 schwebend ausgebildet ist. Mit anderen Worten ist in dem Basis-Bereich 220 kein Kontaktpad ausgebildet, das so ausgebildet sein kann, dass es eine Vorspannung von außen empfängt.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Leitfähigkeitsbereich 216 einen dritten Wannenbereich (nicht in 2 dargestellt) und einen Anschlussbereich (nicht in 2 dargestellt) umfassen, der zumindest teilweise innerhalb des dritten Wannenbereichs angeordnet ist. Der Anschlussbereich kann eine höhere Dotierstoffkonzentration als der dritte Wannenbereich aufweisen. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich eine Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 aufweisen. Der dritte Wannenbereich kann eine Dotierstoffkonzentration in einem Bereich von etwa 1E17 cm-3 bis etwa 1E19 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Leitfähigkeitsbereich 216 eine höhere Dotierstoffkonzentration aufweisen als der erste Wannenbereich 214. Der erste Wannenbereich 214 kann einen Driftbereich der Halbleitervorrichtung 200 bilden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Wannenbereich 214 eine Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 5E17 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der zweite Leitfähigkeitsbereich 224 eine höhere Dotierstoffkonzentration als der zweite Wannenbereich 222 aufweisen. Der zweite Wannenbereich 222 kann einen Driftbereich der Halbleitervorrichtung 200 bilden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der zweite Leitfähigkeitsbereich 224 eine Dotierstoffkonzentration in einem Bereich von etwa 1E17 cm-3 bis etwa 1E18 cm-3 aufweisen. Der zweite Wannenbereich 222 kann eine Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Wannenbereich 214 mit der vergrabenen Schicht 212 in Kontakt stehen. Mit anderen Worten kann der erste Wannenbereich 214 auf einer oberen Oberfläche der vergrabenen Schicht 212 angeordnet sein. Gemäß verschiedenen nicht beschränkenden Ausführungen kann der zweite Wannenbereich 222 vollständig auf der vergrabenen Schicht 212 angeordnet sein und mit der vergrabenen Schicht 212 in Kontakt stehen. Die vergrabene Schicht 212 kann sich horizontal unter den ersten Wannenbereich 214 und den zweiten Wannenbereich 222 erstrecken.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können die vergrabene Schicht 212 und der zweite Wannenbereich 222 vergleichbare Dotierstoffkonzentrationen aufweisen. Mit anderen Worten kann die Dotierstoffkonzentration der vergrabenen Schicht 212 ähnlich sein, z.B. in der gleichen Größenordnung wie die Dotierstoffkonzentration des zweiten Wannenbereichs 222. Gemäß verschiedenen nicht beschränkenden Ausführungsformen können die Dotierstoffkonzentrationen der vergrabenen Schicht 212 und des zweiten Wannenbereichs 222 gleich sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen weist die vergrabene Schicht 212 eine Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 auf und der zweite Wannenbereich 222 weist eine Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 auf.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der dritte Leitfähigkeitsbereich 230 eine Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen sind der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 zumindest teilweise um den zweiten Wannenbereich 222, den zweite Leitfähigkeitsbereich 224 und den dritte Leitfähigkeitsbereich 230 herum angeordnet, wie mit Bezug auf 3 - 6B unten ausführlicher beschrieben ist. In den in 2 gezeigten nicht beschränkenden Ausführungsformen sind der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 lateral seitlich an dem zweiten Wannenbereich 222, dem zweiten Leitfähigkeitsbereich 224 und dem dritten Leitfähigkeitsbereich 230 in einer Querschnittsansicht dargestellt. Dies kann die Ausführungsformen umfassen, in denen der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 neben dem zweiten Wannenbereich 222, dem zweiten Leitfähigkeitsbereich 224 und dem dritten Leitfähigkeitsbereich 230 angeordnet sind; oder es kann die Ausführungsformen umfassen, in denen der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 den zweiten Wannenbereich 222, den zweiten Leitfähigkeitsbereich 224 und den dritten Leitfähigkeitsbereich 230 zumindest teilweise umgeben.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 an einer ersten Seite des zweiten Wannenbereichs 222 angeordnet sein, wobei ein weiterer erster Wannenbereich (in 2 nicht dargestellt) und ein weiterer erster Leitfähigkeitsbereich (in 2 nicht dargestellt) an einer zweiten Seite des zweiten Wannenbereichs 222 angeordnet sein können, wie in Bezug auf 3 unten ausführlicher beschrieben wird. Die erste Seite kann sich gegenüber der zweiten Seite befinden. Die vergrabene Schicht 212 kann sich horizontal unter dem ersten Wannenbereich 214 und dem zweiten Wannenbereich 222 erstrecken, um den ersten Wannenbereich 214 mit dem weiteren ersten Wannenbereich zu verbinden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die Halbleitervorrichtung 200 ferner einen vierten Leitfähigkeitsbereich (in 2 nicht dargestellt) umfassen, der innerhalb des Substrats 202 angeordnet ist, wie in 5, 6A und 6B unten gezeigt ist. Der vierte Leitfähigkeitsbereich kann zumindest teilweise unter der vergrabenen Schicht 212 angeordnet sein und den ersten Wannenbereich 214 und den ersten Leitfähigkeitsbereich 216 zumindest teilweise umgeben, wobei der vierte Leitfähigkeitsbereich den zweiten Leitfähigkeitstyp aufweist. Die erste Wannenbereich 214, der erste Leitfähigkeitsbereich 216 und der vierte Leitfähigkeitsbereich können eine Diode bilden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der vierte Leitfähigkeitsbereich eine epitaktische Schicht und einen zumindest teilweise innerhalb der epitaktischen Schicht angeordneten Anschlussbereich umfassen. Der Anschlussbereich kann eine höhere Dotierstoffkonzentration als die epitaktische Schicht aufweisen. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich eine Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 aufweisen. Die epitaktische Schicht kann eine Dotierstoffkonzentration in einem Bereich von etwa 5E15 cm-3 bis etwa 5E16 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich des vierten Leitfähigkeitsbereichs mit dem dritten Leitfähigkeitsbereich 230 elektrisch verbunden sein, wobei der Anschlussbereich des vierten Leitfähigkeitsbereichs über ein weiteres Isolationselement (in 2 nicht dargestellt) von dem ersten Leitfähigkeitsbereich 216 beabstandet sein kann. Dementsprechend kann die Diode, die durch den vierten Leitfähigkeitsbereich, den ersten Wannenbereich 214 und den ersten Leitfähigkeitsbereich 216 gebildet wird, zu dem Transistor parallel geschaltet sein, der durch den Kollektor-Bereich 210, den Basis-Bereich 220 und den Emitter-Bereich gebildet wird, und kann einen Strompfad zwischen dem Kollektor 210 und dem Emitter 230 erzeugen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Leitfähigkeitsbereich 216 mit einer ersten Spannung und der dritte Leitfähigkeitsbereich 230 mit einer zweiten, von der ersten Spannung verschiedenen Spannung vorgespannt werden. In einer nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung 200 den PNP-Transistor aufweist, kann die zweite Spannung größer sein als die erste Spannung. In einer nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung 200 den NPN-Transistor umfassen kann, kann die zweite Spannung niedriger sein als die erste Spannung. Wenn eine Differenz zwischen der ersten Spannung und der zweiten Spannung eine vorbestimmte Schwelle überschreitet, z.B. eine Durchbruchspannung des Transistors, kann die Halbleitervorrichtung 200 so ausgebildet sein, dass ein erster Strom lateral zwischen dem dritten Leitfähigkeitsbereich 230 und dem ersten Leitfähigkeitsbereich 216 durch den zweiten Leitfähigkeitsbereich 224, den zweiten Wannenbereich 222 und den ersten Wannenbereich 214 fließt, und ein zweiter Strom vertikal zwischen dem dritten Leitfähigkeitsbereich 230 und dem ersten Leitfähigkeitsbereich 216 durch den zweiten Leitfähigkeitsbereich 224, den zweiten Wannenbereich 222, die vergrabene Schicht 212 und den ersten Wannenbereich 214 fließt. In der nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung 200 den PNP-Transistor aufweist, fließt der erste Strom lateral von dem dritten Leitfähigkeitsbereich 230 zum ersten Leitfähigkeitsbereich 216 durch den zweiten Leitfähigkeitsbereich 224, den zweiten Wannenbereich 222 und den ersten Wannenbereich 214 in dieser Reihenfolge; und der zweite Strom fließt vertikal von dem dritten Leitfähigkeitsbereich 230 zum ersten Leitfähigkeitsbereich 216 durch den zweiten Leitfähigkeitsbereich 224, den zweiten Wannenbereich 222, die vergrabene Schicht 212 und den ersten Wannenbereich 214 in dieser Reihenfolge. In einer nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung 200 den NPN-Transistor aufweist, kann der erste Strom lateral von dem ersten Leitfähigkeitsbereich 216 zum dritten Leitfähigkeitsbereich 230 durch den ersten Wannenbereich 214, den zweiten Wannenbereich 222 und den zweiten Leitfähigkeitsbereich 224 in dieser Reihenfolge fließen; und der zweite Strom kann vertikal von dem ersten Leitfähigkeitsbereich 216 zum dritten Leitfähigkeitsbereich 230 durch den ersten Wannenbereich 214, die vergrabene Schicht 212, den zweiten Wannenbereich 222 und den zweiten Leitfähigkeitsbereich 224 in dieser Reihenfolge fließen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die Halbleitervorrichtung 200 eine Schutzvorrichtung gegen elektrostatische Entladungen (ESD) sein.
  • 3 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 300 entlang der Linie A-A' von 4 gemäß verschiedenen nicht beschränkenden Ausführungsformen und 4 zeigt eine Aufsicht auf die Halbleitervorrichtung 300 gemäß verschiedenen nicht beschränkenden Ausführungsformen.
  • Die Halbleitervorrichtung 300 ähnelt der Halbleitervorrichtung 200 von 2 und daher sind die gemeinsamen Merkmale mit den gleichen Bezugszeichen bezeichnet. Verschiedene Ausführungsformen, die unter Bezugnahme auf 2 beschrieben sind, gelten analog für die Halbleitervorrichtung 300 aus 3 und 4 und umgekehrt.
  • Ähnlich wie bei der Halbleitervorrichtung 200 kann die Halbleitervorrichtung 300 das Substrat 202 und den innerhalb des Substrats 202 angeordneten Kollektor-Bereich 210 umfassen. Der Kollektor-Bereich 210 kann die vergrabene Schicht 212, die innerhalb des Substrats 202 angeordnet ist, den ersten Wannenbereich 214, der über dem ersten Abschnitt der vergrabenen Schicht 212 angeordnet ist, und den ersten Leitfähigkeitsbereich 216 aufweisen, der zumindest teilweise innerhalb des ersten Wannenbereichs 214 angeordnet ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen, die in 3 gezeigt sind, kann der erste Leitfähigkeitsbereich 216 einen dritten Wannenbereich 317 und einen Anschlussbereich 318 umfassen, der zumindest teilweise innerhalb des dritten Wannenbereichs 317 angeordnet ist. Der Anschlussbereich 318 kann eine höhere Dotierstoffkonzentration aufweisen, als der dritte Wannenbereich 317. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich 318 eine Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 aufweisen. Der dritte Wannenbereich 317 kann eine Dotierstoffkonzentration in einem Bereich von etwa 1E17 cm-3 bis etwa 1E19 cm-3 aufweisen.
  • Ähnlich wie die Halbleitervorrichtung 200 kann auch die Halbleitervorrichtung 300 den Basis-Bereich 220 aufweisen, der über dem zweiten Abschnitt der vergrabenen Schicht 212 angeordnet ist, wobei der Basis-Bereich 220 den zweiten Wannenbereich 222 aufweisen kann, der über dem zweiten Abschnitt der vergrabenen Schicht 212 angeordnet ist, und der zweite Leitfähigkeitsbereich 224 kann zumindest teilweise innerhalb des zweiten Wannenbereichs 222 angeordnet sein. Der erste Wannenbereich 214 kann seitlich an den zweiten Wannenbereich 222 angrenzen. Die Halbleitervorrichtung 300 kann ferner einen Emitter-Bereich mit dem dritten Leitfähigkeitsbereich 230 umfassen, der zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs 224 angeordnet ist. Das Isolationselement 240 kann zwischen dem ersten Leitfähigkeitsbereich 216 und dem dritten Leitfähigkeitsbereich 230 angeordnet sein. Die leitfähige Platte 250 kann auf dem Isolationselement 240 angeordnet sein, wobei die leitfähige Platte 250 mit dem ersten Leitfähigkeitsbereich 216 elektrisch verbunden sein kann. Die vergrabene Schicht 212, der erste Wannenbereich 214, der dritte Wannenbereich 317, der Anschlussbereich 318 und der dritte Leitfähigkeitsbereich 230 können den ersten Leitfähigkeitstyp aufweisen. Der zweite Wannenbereich 222 und der zweite Leitfähigkeitsbereich 224 können den zweiten Leitfähigkeitstyp aufweisen, der sich vom ersten Leitfähigkeitstyp unterscheidet.
  • Anders als die in 2 gezeigten Ausführungsformen weist die Halbleitervorrichtung 300 den ersten Wannenbereich 214 und den ersten Leitfähigkeitsbereich 216 auf, die an zwei Seiten (z.B. linke Seite und rechte Seite) des zweite Wannenbereichs 222, des zweiten Leitfähigkeitsbereichs 224 und des dritten Leitfähigkeitsbereichs 230 angeordnet sind.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 im Wesentlichen um den zweiten Wannenbereich 222, den zweiten Leitfähigkeitsbereich 224 und den dritten Leitfähigkeitsbereich 230 herum angeordnet sein (z.B. mindestens zur Hälfte). 4 zeigt die Aufsicht auf nicht beschränkende Ausführungsformen, in denen der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 den zweiten Wannenbereich 222, den zweiten Leitfähigkeitsbereich 224 und den dritten Leitfähigkeitsbereich 230 vollständig umgeben. Das Isolationselement 240 und die leitfähige Platte 250 können auch den dritten Leitfähigkeitsbereich 230 vollständig umgeben, wie in den nicht beschränkenden Ausführungsformen von 4 gezeigt ist.
  • 4 zeigt eine nicht beschränkende Ausführungsform, bei der die Halbleitervorrichtung 300 eine achteckige Form hat. Es wird davon ausgegangen, dass die Halbleitervorrichtung 300 in jeder anderen geeigneten Form oder Anordnung in verschiedenen nicht beschränkenden Ausführungsformen bereitgestellt werden kann, wie z.B. ohne Beschränkung eine rechteckige Form, eine runde Form oder eine abgerundete rechteckige Form (z.B. ähnlich der Form einer Rennstrecke).
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Wannenbereich 214 und der erste Leitfähigkeitsbereich 216 an einer ersten Seite (z.B. rechte Seite, wie in 3 gezeigt) des zweiten Wannenbereichs 222 angeordnet sein, wo ein weiterer erster Wannenbereich 214 und ein weiterer erster Leitfähigkeitsbereich 216 an einer zweiten Seite (z.B. linke Seite, wie in 3 gezeigt) des zweiten Wannenbereichs 222 angeordnet sein können. Die erste Seite kann sich gegenüber der zweiten Seite befinden. Dementsprechend können der erste Wannenbereich 214 an der ersten Seite und der weitere erste Wannenbereich 214 an der zweiten Seite zwei getrennte Bereiche sein und der erste Leitfähigkeitsbereich 216 an der ersten Seite und der weitere erste Leitfähigkeitsbereich 216 an der zweiten Seite können zwei getrennte Bereiche sein. Die vergrabene Schicht 212 kann sich horizontal unter dem ersten Wannenbereich 214 und dem zweiten Wannenbereich 222 erstrecken, so dass der erste Wannenbereich 214 an der ersten Seite mit dem weiteren ersten Wannenbereich 214 an der zweiten Seite verbunden ist. Ein weiteres Isolationselement 240 kann auch zwischen dem dritten Leitfähigkeitsbereich 230 und dem weiteren ersten Leitfähigkeitsbereich 216 an der zweiten Seite angeordnet sein und eine weitere leitfähige Platte 250 kann auf dem weiteren Isolationselement 240 angeordnet sein.
  • Im Vergleich zu der Halbleitervorrichtung 200 kann die Halbleitervorrichtung 300 aus 3 nicht beschränkende Ausführungsformen einer zweiseitigen Transistorstruktur darstellen, bei denen der Kollektor-Bereich 210 an zwei Seiten des Basis-Bereichs 220 und des Emitter-Bereichs oder so angeordnet sein kann, dass er die Peripherie des Basis-Bereichs 220 umgibt.
  • 5 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 500 gemäß verschiedenen nicht beschränkenden Ausführungsformen.
  • Die Halbleitervorrichtung 500 ähnelt der Halbleitervorrichtung 200 von 2 und der Halbleitervorrichtung 300 von 3 und daher sind die gemeinsamen Merkmale mit den gleichen Bezugszeichen bezeichnet. Verschiedene Ausführungsformen, die mit Bezug auf 2 und 3 beschrieben sind, gelten analog auch für die Halbleitervorrichtung 500 aus 5 und umgekehrt.
  • Gemäß der Darstellung in 5 kann die Halbleitervorrichtung 500 eine zweiseitige Struktur ähnlich den Ausführungsformen von 3 aufweisen, bei der der Kollektor-Bereich 210 an zwei Seiten des Basis-Bereichs 220 und des Emitter-Bereichs angeordnet sein kann oder so angeordnet sein kann, dass er den Umfang des Basis-Bereichs 220 umgibt.
  • Zur Veranschaulichung kann in der folgenden Beschreibung der erste Leitfähigkeitstyp vom P-Typ und der zweite Leitfähigkeitstyp vom N-Typ sein; in nicht beschränkenden Ausführungsformen kann die Halbleitervorrichtung 500 jedoch vom N-Typ für den ersten Leitfähigkeitstyp und vom P-Typ für den zweiten Leitfähigkeitstyp sein. Dementsprechend können der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich einen PNP-Transistor bilden. Die vergrabene Schicht 212 kann eine vergrabene Schicht vom P-Typ sein (im Folgenden als PBL bezeichnet) und der erste Wannenbereich 214 kann ein Bereich vom P-Typ sein, der einen Driftbereich vom P-Typ bilden kann (im Folgenden als P-Driftbereich bezeichnet). Der dritte Wannenbereich 317 kann ein Wannenbereich vom P-Typ sein (im Folgenden als P-Wannenbereich bezeichnet), und der Anschlussbereich 318 kann einen Anschlussbereich vom P-Typ sein (im Folgenden als P+-Anschlussbereich bezeichnet). In ähnlicher Weise kann der dritte Leitfähigkeitsbereich 230 ein Bereich vom P-Typ sein (im Folgenden als P+-Emitter-Bereich bezeichnet). Der zweite Wannenbereich 222 kann ein Bereich vom N-Typ sein, der einen Driftbereich vom N-Typ bilden kann (hierin als N-Driftbereich bezeichnet), und der zweite Leitfähigkeitsbereich 224 kann ein Bereich vom N-Typ sein (hierin als NWell1-Bereich bezeichnet). Der Basis-Bereich 210 mit dem N-Driftbereich 222 und dem NWell1-Bereich 224 kann ohne einen Anschlusskontakt vorgesehen sein, so dass der Basis-Bereich 210 potentialfrei ausgebildet sein kann.
  • Es wird davon ausgegangen, dass der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp in alternativen nicht beschränkenden Ausführungsformen vertauscht sein können, wobei der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich einen NPN-Transistor bilden können. Dementsprechend können der P-Typ und der N-Typ für verschiedene Bereiche/Elemente, wie oben beschrieben, vertauscht sein.
  • Im Vergleich zu den nicht beschränkenden Ausführungsformen von 2 und 3 kann die Halbleitervorrichtung 500 weiterhin einen vierten Leitfähigkeitsbereich 560 umfassen, der innerhalb des Substrats 202 angeordnet ist. Der vierte Leitfähigkeitsbereich 560 kann zumindest teilweise unter der vergrabenen Schicht 212 angeordnet sein und zumindest teilweise den ersten Wannenbereich 214 und den ersten Leitfähigkeitsbereich 216 (einschließlich des dritten Wannenbereichs 317 und des Anschlussbereichs 318) umgeben. Der vierte Leitfähigkeitsbereich 560 weist den zweiten Leitfähigkeitstyp, d.h. N-Typ, auf, wie in den folgenden nicht beschränkenden Ausführungsformen beschrieben ist. Der erste Wannenbereich 214, der dritte Wannenbereich 317 und der vierte Leitfähigkeitsbereich 560 können eine Diode bilden, wie in 5 dargestellt ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der vierte Leitfähigkeitsbereich 560 eine epitaktische Schicht 562 (z.B. epitaktische Schicht vom N-Typ, im Folgenden als N-Epi-Schicht bezeichnet) und einen Anschlussbereich 564 (z.B. N+-Region, im Folgenden als N+-Anschlussbereich bezeichnet) aufweisen, der zumindest teilweise innerhalb der epitaktischen Schicht 562 angeordnet ist. Der Anschlussbereich 564 kann eine höhere Dotierstoffkonzentration aufweisen als die epitaktische Schicht 562. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich 564 eine Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20cm-3 aufweisen. Die epitaktische Schicht 562 kann eine Dotierstoffkonzentration in einem Bereich von etwa 5E15 cm-3 bis etwa 5E16 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich 564 des vierten Leitfähigkeitsbereichs 560 mit dem dritten Leitfähigkeitsbereich 230 elektrisch verbunden sein, wobei der Anschlussbereich 564 des vierten Leitfähigkeitsbereichs 560 über ein weiteres Isolationselement 570 vom ersten Leitfähigkeitsbereich 216 beabstandet ist. Das weitere Isolationselement 570 kann eine Flachgrabenisolation (STI) aufweisen, wie in den nicht beschränkenden Ausführungsformen von 5 gezeigt ist, oder kann eine lokale Oxidation einer Silizium (LOCOS) -Isolation (in 5 nicht gezeigt) aufweisen oder kann eine Isolation mit abgeschiedenem Feldoxid (FOD) aufweisen (in 5 nicht gezeigt).
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der vierte Leitfähigkeitsbereich 560 optional einen vierten Wannenbereich 566 umfassen, der zumindest teilweise innerhalb der epitaktischen Schicht 562 angeordnet ist und der den Anschlussbereich 564 umgibt. Der vierte Wannenbereich 566 kann ein Bereich vom N-Typ (im Folgenden als N-Well2-Bereich bezeichnet) mit einer niedrigeren Dotierstoffkonzentration als der Anschlussbereich 564 sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der vierte Wannenbereich 566 eine Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 1E19 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der vierte Leitfähigkeitsbereich 560 optional eine weitere vergrabene Schicht 568 umfassen, die unter der epitaktischen Schicht 562 angeordnet ist. Die weitere vergrabene Schicht 568 kann eine vergrabene Schicht vom N-Typ sein (im Folgenden als NBL bezeichnet). Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die NBL 568 eine Dotierstoffkonzentration in einem Bereich von etwa 5E16 cm-3 bis etwa 5E19 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen ist die parasitäre Diode, die durch den vierten Leitfähigkeitsbereich 560, den ersten Wannenbereich 214 und den dritten Wannenbereich 317 gebildet wird, parallel zu dem Transistor geschaltet, der durch den Kollektor-Bereich 210, den Basis-Bereich 220 und den Emitter-Bereich gebildet wird, und kann einen Strompfad zwischen dem Kollektor 210 und dem Emitter 230 erzeugen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen von 2 und 3 ohne den vierten Leitfähigkeitsbereich 560 kann das Substrat 202 den zweiten Leitfähigkeitstyp aufweisen, d.h. das Substrat vom N-Typ (als N-Sub bezeichnet). In verschiedenen Ausführungsformen von 5 mit dem vierten Leitfähigkeitsbereich 560 kann das Substrat 202 den ersten Leitfähigkeitstyp aufweisen, d.h. das Substrat vom P-Typ (als P-Sub bezeichnet). Das Substrat 202 kann eine Dotierstoffkonzentration in einem Bereich von etwa 1E15 cm -3 bis etwa 1E16 cm-3 aufweisen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 zumindest teilweise über dem ersten Wannenbereich 214 und dem Basis-Bereich 220 angeordnet sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 mit einer oberen Fläche des ersten Wannenbereichs 214, einer oberen Fläche des zweiten Wannenbereichs 222 und/oder einer oberen Fläche des zweiten Leitfähigkeitsbereichs 224 in Kontakt sein.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 zumindest teilweise über dem p-n-Übergang angeordnet sein, der zwischen dem P-Driftbereich 214 und dem N-Driftbereich 222 gebildet wird.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement 240 eine LOCOS-Isolation aufweisen, wie in den nicht beschränkenden Ausführungsformen von 5 gezeigt ist.
  • 6A zeigt eine Querschnittsansicht einer Halbleitervorrichtung 600 gemäß verschiedenen nicht beschränkenden Ausführungsformen. Die Halbleitervorrichtung 600 ist dem Halbleitervorrichtung 500 von 5 ähnlich und daher sind gemeinsame Merkmale mit gleichen Bezugszeichen bezeichnet. Verschiedene Ausführungsformen, die mit Bezug auf 5 beschrieben sind, gelten analog auch für die Halbleitervorrichtung 600 von 6A und umgekehrt.
  • Gemäß der Darstellung in 6A ist die Halbleitervorrichtung 600 der Halbleitervorrichtung 500 ähnlich, mit der Ausnahme, dass das Isolationselement 640, das zwischen dem dritten Leitfähigkeitsbereich 230 und dem Anschlussbereich 318 des ersten Leitfähigkeitsbereichs angeordnet ist, eine Flachgrabenisolation (STI) aufweisen kann. In 6A ist eine vertikale Schnittlinie 810 dargestellt, die durch den P+-Emitter-Bereich 230, den NWell1-Bereich 224, den N-Driftbereich 222, die PBL 212 in Richtung der N-Epi-Schicht 562 verläuft. Weiterhin ist eine horizontale Schnittlinie 820 dargestellt, die durch den P-Wannenbereich 317, den P-Driftbereich 214, den N-Driftbereich 222 und den N-Well1-Bereich 224 verläuft. Es wird davon ausgegangen, dass die vertikale Schnittlinie 810 und die horizontale Schnittlinie 820 in ähnlicher Weise auf die Halbleitervorrichtungen 200, 300, 500 oben angewendet werden können. Beispielhafte Dotierstoffprofile entlang der vertikalen Schnittlinie 810 und der horizontalen Schnittlinie 820 sind mit Bezug auf 8A und 8B unten beschrieben.
  • 6B zeigt eine Querschnittsansicht einer Halbleitervorrichtung 650 gemäß verschiedenen nicht beschränkenden Ausführungsformen. Die Halbleitervorrichtung 650 ähnelt der Halbleitervorrichtung 500 von 5 und der Halbleitervorrichtung 600 von 6A und daher sind die gemeinsamen Merkmale mit den gleichen Bezugszeichen bezeichnet. Verschiedene Ausführungsformen, die unter Bezugnahme auf 5 und 6A beschrieben sind, gelten analog auch für die Halbleitervorrichtung 650 von 6B und umgekehrt.
  • Gemäß der Darstellung in 6B ist die Halbleitervorrichtung 650 der Halbleitervorrichtung 500, 600 ähnlich, außer dass das Isolationselement 645, das zwischen dem dritten Leitfähigkeitsbereich 230 und dem Anschlussbereich 318 des ersten Leitfähigkeitsbereichs angeordnet ist, eine Isolierung durch Abscheidung eines Feldoxids (FOD-Isolierung) aufweisen kann. Die FOD-Isolierung 645 kann auf der Oberseite des Substrats 202 angeordnet sein, z.B. auf der Oberseite von mindestens einem Abschnitt des Basis-Bereichs und des Kollektor-Bereichs einschließlich des zweiten Leitfähigkeitsbereichs 224, des zweiten Wannenbereichs 222, des ersten Wannenbereichs 214 und des dritten Wannenbereichs 317.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die auf dem Isolationselement 240, 640, 645 angeordnete leitfähige Platte 250 zumindest teilweise über dem zwischen dem P-Driftbereich 214 und dem N-Driftbereich 222 gebildeten p-n-Übergang angeordnet sein. Mit anderen Worten kann die leitfähige Platte 250 den zwischen dem P-Driftbereich 214 und dem N-Driftbereich 222 gebildeten p-n-Übergang zumindest teilweise überlappen oder überbrücken, wobei das Isolationselement 240, 640, 645 dazwischen angeordnet sein kann.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen, wie in 5, 6A und 6B gezeigt, können die leitfähige Platte 250, das Isolationselement 240, 640, 645, der N-Driftbereich 222 und die PBL 212 eine RESURF-Struktur bilden, die eine hohe Durchbruchspannung des PNP-Transistors aufrechterhalten kann. Die RESURF-Struktur kann auch die laterale Abmessung, d.h. die Breite, des N-Driftbereichs 222 minimieren, wodurch der Einschaltwiderstand der Halbleitervorrichtung 500, 600, 650 minimiert wird.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der Kollektor-Anschlussbereich 318 auf die erste Spannung und der Emitter-Anschlussbereich 230 auf die zweite Spannung, die höher ist als die erste Spannung, vorgespannt werden. Wenn die Differenz zwischen der ersten Spannung und der zweiten Spannung einen vorgegebenen Schwellenwert überschreitet, z.B. eine Durchbruchspannung des PNP-Transistors, wird der PNP-Transistor der Halbleitervorrichtung 500, 600, 650 eingeschaltet. Dementsprechend kann ein erster Strompfad 582 erzeugt werden, in dem ein erster Strom seitlich von dem P+-Emitter-Bereich 230 zum ersten Leitfähigkeitsbereich 216 des Kollektors (einschließlich des P-Wannenbereichs 317 und des P+-Anschlussbereichs 318) durch den NWell1-Bereich 224, den N-Driftbereich 222 und den P-Driftbereich 214 in dieser Reihenfolge fließen kann. Ein zweiter Strompfad 584 kann erzeugt werden, in dem ein zweiter Strom vertikal von dem P+-Emitter-Bereich 230 zum ersten Leitfähigkeitsbereich 216 des Kollektors durch den NWell1-Bereich 224, den N-Driftbereich 222, die PBL 212 und den P-Driftbereich 214 in dieser Reihenfolge fließen kann. Der erste Strompfad 582 kann ein lateraler Pfad sein und der zweite Strompfad 584 kann ein vertikaler Pfad sein, wie in 5 dargestellt ist. Wenn der Emitter-Anschluss 230 auf eine höhere Spannung als der Kollektor-Anschluss 318 vorgespannt wird, um den PNP-Transistor einzuschalten, fällt der größte Teil der Spannung im N-Driftbereich 222 ab, wie in 10 und 11 unten gezeigt wird.
  • Es wird davon ausgegangen, dass die in 5 gezeigten Strompfade 582, 584 den nicht beschränkenden Ausführungsformen der Halbleitervorrichtung 500, 600, 650 einschließlich des PNP-Transistors entsprechen. Gemäß verschiedenen nicht beschränkenden Ausführungsformen, wobei der NPN-Transistor in der Halbleitervorrichtung 500, 600, 650 bereitgestellt ist, können der P-Typ und der N-Typ der jeweiligen Bereiche des NPN-Transistors im Vergleich zu den Ausführungsformen des PNP-Transistors vertauscht sein. Darüber hinaus kann die Richtung der Strompfade 582, 584 umgekehrt sein und die an den Kollektor-Anschlussbereich 318 und den Emitter-Anschlussbereich 230 angelegte Vorspannung kann ebenfalls vertauscht werden. Zur Veranschaulichung kann der Kollektor-Anschlussbereich 318 mit der ersten Spannung vorgespannt sein und der Emitter-Anschlussbereich 230 kann mit der zweiten Spannung, die niedriger ist als die erste Spannung, vorgespannt werden. Wenn die Differenz zwischen der ersten Spannung und der zweiten Spannung den vorgegebenen Schwellenwert überschreitet, z.B. die Durchbruchspannung des NPN-Transistors, wird der NPN-Transistor der Halbleitervorrichtung 500, 600 eingeschaltet. Dementsprechend kann der erste Strom seitlich von dem ersten Leitfähigkeitsbereich 216 (einschließlich des N-Wannenbereichs 317 und des N+-Anschlussbereichs 318) durch den N-Driftbereich 214, den P-Driftbereich 222 und den PWell1-Bereich 224 in dieser Reihenfolge in Richtung des Emitter-N+-Anschlussbereichs 230 fließen. Der zweite Strom kann vertikal von dem ersten Leitfähigkeitsbereich 216 zum Emitter-N+-Anschlussbereich 230 durch den N-Driftbereich 214, die vergrabene Schicht 212 vom N-Typ, den P-Driftbereich 222 und den PWell1-Bereich 224 in dieser Reihenfolge fließen. Wenn der Emitter-Anschluss 230 auf eine niedrigere Spannung als der Kollektor-Anschluss 318 vorgespannt wird, um den NPN-Transistor einzuschalten, fällt der größte Teil der Spannung im P-Driftbereich 222 ab.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen, wie in 5, 6A und 6B gezeigt, kann der N+-Anschlussbereich 564 des vierten Leitfähigkeitsbereichs 560 mit dem Emitter-Anschlussbereich 230 elektrisch verbunden werden. Der N-Epi-Bereich 562 des vierten Leitfähigkeitsbereichs 560 bildet wahlweise zusammen mit dem NWell2-Bereich 566 die parasitäre Diode mit dem P-Driftbereich 214 und dem P-Wannenbereich 317 des Kollektors, um einen Strompfad vom Kollektor zum Emitter zu bilden, wie in 7 dargestellt.
  • 7 zeigt eine äquivalente Schaltung 700 der Halbleitervorrichtung 500, 600, 650 von 5, 6A und 6B gemäß verschiedenen nicht beschränkenden Ausführungsformen.
  • Gemäß der Darstellung in 7 bilden der Kollektor-Bereich 210, der Basis-Bereich 220 und der Emitter-Bereich 230 den PNP-Transistor 710. Der vierte Leitfähigkeitsbereich 560 und der Kollektor-Bereich 210 bilden die Diode 720, die parallel zum PNP-Transistor 710 geschaltet ist.
  • 8A zeigt ein beispielhaftes Dotierstoffprofil 800 entlang der vertikalen Schnittlinie 810 durch die Halbleitervorrichtung 500, 600, 650 aus 5, 6A und 6B gemäß verschiedenen Ausführungsformen.
  • Das Dotierstoffprofil 800 ist entlang der vertikalen Linie von dem P+-Emitter-Bereich 230 zur N-Epi-Schicht 562 durch den NWell1-Bereich 224, den N-Driftbereich 222 und die PBL 212 dargestellt. Gemäß der Darstellung in 8A kann der P+-Emitter-Bereich 230 stark dotiert sein mit einer Dotierstoffkonzentration, die wesentlich höher ist als der NWell1-Bereich 224. Der NWell1-Bereich 224 kann eine höhere Dotierstoffkonzentration aufweisen als der N-Driftbereich 222. Der N-Driftbereich 222 kann eine vergleichbare Dotierstoffkonzentration wie die PBL 212 aufweisen, was eine hohe Leistung des PNP-Transistors erreichen kann. Die Dotierstoffkonzentration der N-Epi-Schicht 562 kann etwas niedriger sein als die Dotierstoffkonzentration des PBL 212. Der beispielhafte Bereich der Dotierstoffkonzentration für den jeweiligen Bereich 230, 224, 222, 212, 562 ist oben in verschiedenen nicht beschränkenden Ausführungsformen beschrieben worden.
  • Obwohl das Dotierstoffprofil 800 mit Bezug auf die Halbleitervorrichtung 500, 600, 650 von 5, 6A und 6B oben beschrieben ist, wird davon ausgegangen, dass das Dotierstoffprofil für die Halbleitervorrichtung 200, 300 von 2 und 3 in verschiedenen nicht beschränkenden Ausführungsformen ähnlich dem Dotierstoffprofil 800 sein kann, außer dass die N-Epi-Schicht im Halbleitervorrichtung 200, 300 fehlen kann.
  • 8B zeigt ein beispielhaftes Dotierstoffprofil 850 entlang einer horizontalen Linie durch die Halbleitervorrichtung 200, 300, 500, 600, 650 gemäß verschiedenen Ausführungsformen.
  • Das Dotierstoffprofil 850 ist entlang der horizontalen Linie von dem P-Wannenbereich 317 in Richtung des NWell1-Bereichs 224 durch den P-Driftbereich 214 und den N-Driftbereich 222 dargestellt. Gemäß der Darstellung in 8B kann der P-Wannenbereich 317 eine höhere Dotierstoffkonzentration als der P-Driftbereich 214 aufweisen und der NWell1-Bereich 224 kann eine höhere Dotierstoffkonzentration als der N-Driftbereich 222 aufweisen. Der beispielhafte Bereich der Dotierstoffkonzentration für die jeweiligen Bereiche 317, 214, 222, 224 wurde oben in verschiedenen nicht beschränkenden Ausführungsformen beschrieben.
  • 9 zeigt einen Graphen 900, der einen Vergleich von 100ns Transmission Line Pulse (TLP) -Daten des herkömmlichen PNP-Gerätes 100 aus 1 und der Halbleitervorrichtung 500 aus 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen zeigt.
  • Gemäß der Darstellung in 9 stellt eine Kurve 910 eine Strom-Spannungs-Kurve (I-U) des herkömmlichen PNP-Bauteils 100 mit zunehmender Eingangsspannung dar und eine Kurve 920 stellt eine I-U-Kurve des Halbleiterbauteils 500 mit zunehmender Eingangsspannung dar. Die Eingangsspannung kann an das konventionelle PNP-Bauelement 100 und die Halbleitervorrichtung 500 in einem regelmäßigen Intervall von 100 ns angelegt werden.
  • Die Kurve 930 stellt den Leckstrom des herkömmlichen PNP-Bauelements 100 dar, der nach Anwendung jedes ESD-Spannungsniveaus gemessen wird, und die Kurve 940 stellt den Leckstrom der Halbleitervorrichtung 500 dar, der nach Anwendung jedes ESD-Spannungsniveaus gemessen wird. Wenn die Vorrichtung 100, 500 ausfällt, kann der Leckstrom schlagartig ansteigen.
  • Tabelle 1 zeigt ferner einen Datenvergleich des herkömmlichen PNP-Bauelements 100 von 1 und der Halbleitervorrichtung 500 von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen. Tabelle 1: Vergleich des herkömmlichen PNP-Bausteins 100 und der Halbleitervorrichtung 500
    normierter Fehlerstrom It2 (mA/µm) Einschaltwiderstand (kΩ·µm)
    Vorrichtung 500 2.03 6.9
    Vorrichtung 100 1.29 23
    Vergleich Verbesserung um 57% Verbesserung um 70%
  • Gemäß der Darstellung in Kurve 910, 920 und Tabelle 1 kann die Halbleitervorrichtung 500 von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen einen niedrigeren Einschaltwiderstand von etwa 6,9 kΩ×µm erreichen, verglichen mit dem Einschaltwiderstand von 23 kΩ×µm, den der herkömmliche PNP-Baustein 100 erreicht.
  • Gemäß der Darstellung in Kurve 910, 920 und Tabelle 1 kann die Halbleitervorrichtung 500 von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen einen im Vergleich zu dem Fehlerstrom von 1,29 mA/µm, der durch das konventionelle PNP-Bauelement 100 erreicht wird, höheren Fehlerstrom von etwa 2,03 mA/µm erreichen.
  • Im Vergleich zu der herkömmlichen PNP-Vorrichtung 100 kann die Halbleitervorrichtung 500 gemäß verschiedenen nicht beschränkenden Ausführungsformen eine 57%ige Verbesserung des Ausfallstroms und eine 70%ige Verringerung des Einschaltwiderstands erreichen.
  • Experimentelle Daten, wie sie für die Halbleitervorrichtung 500 gemessen wurden, zeigen, dass die Halbleitervorrichtung 500 gemäß verschiedenen nicht beschränkenden Ausführungsformen ein gutes Durchbruchverhalten aufweist, obwohl seine Basis schwebend ausgeführt ist. Die 3-Site-Daten zeigen auch eine sehr geringe Variation von Stelle zu Stelle und die Variation der Durchbruchspannung von -40°C bis 175°C liegt innerhalb von etwa 5V.
  • 10 zeigt ein Diagramm 1000, das das simulierte elektrische Potential um den Durchbruchspunkt für die Halbleitervorrichtung 500 von 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen zeigt. Das elektrische Potential kann für das PNP-Bauelement 500 gemessen werden, wie oben in verschiedenen Ausführungsformen beschrieben ist.
  • Gemäß der Darstellung in 10 fällt das simulierte elektrische Potential hauptsächlich an dem zweite Wannenbereich 222, d.h. dem N-Driftbereich 222, ab, um die hohe Durchbruchspannung aufrechtzuerhalten.
  • 11 zeigt ein Diagramm 1100, das die simulierte Stromdichte der Halbleitervorrichtung 500 aus 5 gemäß verschiedenen nicht beschränkenden Ausführungsformen zeigt. Die Stromdichte kann für den PNP-Baustein 500, wie oben in verschiedenen Ausführungsformen beschrieben, gemessen werden, nachdem der PNP-Baustein 500 eingeschaltet wurde.
  • Gemäß der Darstellung in 11 zeigt die simulierte Stromdichte, dass der Strom sowohl seitlich als auch vertikal zwischen dem Emitter-Bereich 230 und dem Kollektor-Anschlussbereich 318 fließt, nachdem der PNP-Baustein 500 eingeschaltet wurde.
  • Tabelle 2 zeigt die von TCAD (Technology Computer Aided Design) simulierte Durchbruchspannung für die Halbleitervorrichtung 500 aus 5 mit verschiedenen LOCOS-Längen, entsprechend verschiedenen nicht beschränkenden Ausführungsformen.
  • In den Simulationsergebnissen, wie in Tabelle 2 dargestellt, steigt die Durchbruchspannung der Halbleitervorrichtung 500 mit zunehmender Länge des LOCOS 240. Durch Vergrößerung der LOCOS-Länge (auch mit anderen verwandten Dotierungsbereichen) kann die Halbleitervorrichtung 500 gemäß verschiedenen Ausführungsformen so ausgebildet werden, dass für verschiedene Spannungswerte unterschiedliche Durchbruchspannungen anwendbar sind. Tabelle 2: TCAD-simulierte Durchbruchspannung für die Halbleitervorrichtung 500
    LOCOS Länge (µm) Durchbruchspannung (V)
    2.8 57.9
    3.4 75.5
    4 87.7
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen wird die Halbleitervorrichtung 200, 300, 500, 600, 650 gemäß der Beschreibung oben bereitgestellt, so dass ein geringerer Einschaltwiderstand, insbesondere eine gute Anschlussfähigkeit als ESD-Anschluss, und ein höherer Fehlerstrom erreicht werden. Die Halbleitervorrichtung 200, 300, 500, 600, 650 kann eine Hochspannungs-ESD-Schutzvorrichtung mit einem PNP-Transistor oder einem NPN-Transistor sein.
  • Im Folgenden wird ein Verfahren zur Bildung der Halbleitervorrichtung 200, 300, 500, 600, 650 gemäß verschiedenen nicht beschränkenden Ausführungsformen beschrieben.
  • 12 zeigt ein Flussdiagramm 1200, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß verschiedenen nicht beschränkenden Ausführungsformen veranschaulicht. Das Verfahren kann verwendet werden, um die Halbleitervorrichtung 200, 300, 500, 600, 650, die oben in verschiedenen nicht beschränkenden Ausführungsformen beschrieben ist, herzustellen. Verschiedene nicht beschränkenden Ausführungsformen, die im Zusammenhang mit der Halbleitervorrichtung 200, 300, 500, 600, 650 oben beschrieben sind, gelten analog auch für das jeweilige Verfahren und umgekehrt.
  • Bei 1202 kann ein Substrat bereitgestellt werden.
  • Bei 1204 kann eine vergrabene Schicht innerhalb des Substrats gebildet werden.
  • Bei 1206 kann über einem ersten Abschnitt der vergrabenen Schicht ein erster Wannenbereich gebildet werden.
  • Bei 1208 kann ein erster Leitfähigkeitsbereich zumindest teilweise innerhalb des ersten Wannenbereichs gebildet werden, wodurch ein Kollektor-Bereich gebildet wird, der die vergrabene Schicht, den ersten Wannenbereich und den ersten Leitfähigkeitsbereich umfasst.
  • Bei 1210 kann ein zweiter Wannenbereich über einem zweiten Abschnitt der vergrabenen Schicht gebildet werden, wobei der erste Wannenbereich seitlich an den zweiten Wannenbereich angrenzt;
  • Bei 1212 kann ein zweiter Leitfähigkeitsbereich zumindest teilweise innerhalb des zweite Wannenbereichs gebildet werden, wodurch ein Basis-Bereich gebildet wird, der den zweiten Wannenbereich und den zweiten Leitfähigkeitsbereich umfasst;
  • Bei 1214 kann ein dritter Leitfähigkeitsbereich zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs gebildet werden, wodurch eine Emitter-Bereich gebildet wird.
  • Bei 1216 kann ein Isolationselement zwischen dem ersten Leitfähigkeitsbereich und dem dritten Leitfähigkeitsbereich gebildet werden.
  • Bei 1218 kann eine leitfähige Platte auf dem Isolationselement gebildet werden und die leitfähige Platte kann elektrisch mit dem ersten Leitfähigkeitsbereich verbunden werden.
  • Die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich können einen ersten Leitfähigkeitstyp aufweisen. Der zweite Wannenbereich und der zweite Leitfähigkeitsbereich können einen zweiten Leitfähigkeitstyp aufweisen, der sich vom ersten Leitfähigkeitstyp unterscheidet.
  • Es wird davon ausgegangen, dass das Verfahren gemäß verschiedener Ausführungsformen nicht unbedingt in der Reihenfolge 1202 -1218 durchgeführt wird. Zum Beispiel kann das Bilden des zweiten Wannenbereichs bei 1210 vor dem Bilden des ersten Leitfähigkeitsbereichs bei 1208 gemäß einer nicht beschränkenden Ausführungsform durchgeführt werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement zumindest teilweise im Substrat gebildet sein, um den erste Leitfähigkeitsbereich von dem dritten Leitfähigkeitsbereich zu beabstanden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement zumindest teilweise über dem ersten Wannenbereich und dem Basis-Bereich gebildet werden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Isolationselement in Kontakt mit einer oberen Oberfläche des ersten Wannenbereichs und/oder einer oberen Oberfläche des zweiten Wannenbereichs und/oder einer oberen Oberfläche des zweiten Leitfähigkeitsbereichs gebildet werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Anordnen des Isolationselements zumindest teilweise über einem zwischen dem ersten und dem zweiten Wannenbereich gebildeten p-n-Übergang umfassen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ein Bilden von mindestens einer lokalen Siliziumoxidations- (LOCOS) Isolation, einer Flachgrabenisolation (STI) oder einer Isolation mit abgeschiedenem Feldoxid (FOD) als Isolationselement umfassen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Anordnen der leitfähigen Platte zumindest teilweise über einem p-n-Übergang umfassen, der zwischen dem ersten und dem zweiten Wannenbereich gebildet ist. Mit anderen Worten kann die leitfähige Platte den zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich gebildeten p-n-Übergang zumindest teilweise überlappen oder überbrücken, wobei das Isolationselement dazwischen angeordnet ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen ist im Bodenbereich nicht unbedingt ein Anschlusskontakt gebildet, so dass der Bodenbereich schwebend ausgebildet ist.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann ein Bilden des ersten Leitfähigkeitsbereichs ein Bilden eines dritten Wannenbereichs und ein Bilden eines Anschlussbereichs zumindest teilweise innerhalb des dritten Wannenbereichs umfassen. Der Anschlussbereich kann eine höhere Dotierstoffkonzentration aufweisen als der dritte Wannenbereich. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich mit einer Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 ausgebildet sein. Der dritte Wannenbereich kann mit einer Dotierstoffkonzentration in einem Bereich von etwa 1E17 cm-3 bis etwa 1E19 cm-3 ausgebildet sein.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Leitfähigkeitsbereich mit einer höheren Dotierstoffkonzentration als der erste Wannenbereich gebildet werden. Der erste Wannenbereich kann einen Driftbereich der Halbleitervorrichtung bilden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Wannenbereich mit einer Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 5E17 cm-3 ausgebildet sein.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der zweite Leitfähigkeitsbereich mit einer höheren Dotierstoffkonzentration als der zweite Wannenbereich ausgebildet sein. Der zweite Wannenbereich kann einen Driftbereich der Halbleitervorrichtung bilden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der zweite Leitfähigkeitsbereich mit einer Dotierstoffkonzentration in einem Bereich von etwa 1E17 cm-3 bis etwa 1E18 cm-3 gebildet werden. Der zweite Wannenbereich kann mit einer Dotierstoffkonzentration in einem Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 gebildet werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der erste Wannenbereich in Kontakt zu der vergrabenen Schicht gebildet werden. Mit anderen Worten kann der erste Wannenbereich auf einer oberen Oberfläche der vergrabenen Schicht gebildet werden. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der gesamte zweite Wannenbereich auf der vergrabenen Schicht gebildet werden und mit der vergrabenen Schicht in Kontakt stehen. Die vergrabene Schicht kann sich horizontal unter dem ersten Wannenbereich und dem zweiten Wannenbereich erstrecken.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können die vergrabene Schicht und der zweite Wannenbereich mit vergleichbaren Dotierstoffkonzentrationen gebildet werden. Mit anderen Worten, die Dotierstoffkonzentration der vergrabenen Schicht kann ähnlich sein, z.B. in der gleichen Größenordnung wie die Dotierstoffkonzentration des zweiten Wannenbereichs. Gemäß verschiedenen nicht beschränkenden Ausführungsformen können die Dotierstoffkonzentrationen der vergrabenen Schicht und des zweiten Wannenbereichs gleich sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann die vergrabene Schicht mit einer Dotierstoffkonzentration im Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 und der zweite Wannenbereich kann mit einer Dotierstoffkonzentration im Bereich von etwa 1E16 cm-3 bis etwa 1E17 cm-3 gebildet werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der dritte Leitfähigkeitsbereich mit einer Dotierstoffkonzentration in einem Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 gebildet werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Wannenbereich und der erste Leitfähigkeitsbereich zumindest teilweise um den zweiten Wannenbereich, den zweiten Leitfähigkeitsbereich und den dritten Leitfähigkeitsbereich herum gebildet werden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen können der erste Wannenbereich und der erste Leitfähigkeitsbereich an einer ersten Seite des zweiten Wannenbereichs gebildet werden, wobei ein weiterer erster Wannenbereich und ein weiterer erster Leitfähigkeitsbereich an einer zweiten Seite des zweiten Wannenbereichs gebildet werden können. Die erste Seite kann zu der zweiten Seite gegenüberliegend sein. Die vergrabene Schicht kann sich horizontal unter dem ersten Wannenbereich und dem zweiten Wannenbereich erstrecken, um so den ersten Wannenbereich mit dem weiteren ersten Wannenbereich zu verbinden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Bilden eines vierten Leitfähigkeitsbereichs innerhalb des Substrats umfassen. Der vierte Leitfähigkeitsbereich kann zumindest teilweise unter der vergrabenen Schicht gebildet sein und zumindest teilweise den ersten Wannenbereich und den ersten Leitfähigkeitsbereich umgeben, wobei der vierte Leitfähigkeitsbereich den zweiten Leitfähigkeitstyp aufweist. Der erste Wannenbereich, der erste Leitfähigkeitsbereich und der vierte Leitfähigkeitsbereich können eine Diode bilden.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Bilden des vierten Leitfähigkeitsbereichs ferner ein Bilden einer epitaktischen Schicht innerhalb des Substrats und ein Bilden eines zumindest teilweise innerhalb der epitaktischen Schicht angeordneten Anschlussbereichs umfassen. Der Anschlussbereich kann mit einer höheren Dotierstoffkonzentration als die epitaktische Schicht ausgebildet sein. Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann der Anschlussbereich mit einer Dotierstoffkonzentration im Bereich von etwa 5E19 cm-3 bis etwa 5E20 cm-3 ausgebildet sein. Die epitaktische Schicht kann mit einer Dotierstoffkonzentration in einem Bereich von etwa 5E15 cm-3 bis etwa 5E16 cm-3 ausgebildet sein.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein elektrisches Verbinden des Anschlussbereichs des vierten Leitfähigkeitsbereichs mit dem dritten Leitfähigkeitsbereich und ein Bilden eines weiteren Isolationselements umfassen, um den Anschlussbereich des vierten Leitfähigkeitsbereichs vom ersten Leitfähigkeitsbereich zu beabstanden. Dementsprechend ist die Diode, die durch den vierten Leitfähigkeitsbereich, den ersten Wannenbereich und den ersten Leitfähigkeitsbereich gebildet wird, parallel zu dem Transistor geschaltet, der durch den Kollektor-Bereich, den Basis-Bereich und den Emitter-Bereich gebildet wird, und kann einen Strompfad zwischen dem Kollektor und dem Emitter erzeugen.
  • Gemäß verschiedenen nicht beschränkenden Ausführungsformen kann das Verfahren ferner ein Vorspannen des ersten Leitfähigkeitsbereichs mit einer ersten Spannung und ein Vorspannen des dritten Leitfähigkeitsbereichs mit einer zweiten, von der ersten Spannung verschiedenen Spannung umfassen. In einer nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung mit dem PNP-Transistor gebildet wird, kann die zweite Spannung größer sein als die erste Spannung. In einer nicht beschränkenden Ausführungsform, in der die Halbleitervorrichtung mit dem NPN-Transistor gebildet wird, kann die zweite Spannung niedriger sein als die erste Spannung. Wenn eine Differenz zwischen der ersten Spannung und der zweiten Spannung eine vorbestimmte Schwelle überschreitet, z.B. eine Durchbruchspannung des Transistors, kann die Halbleitervorrichtung so ausgebildet sein, dass ein erster Strom lateral zwischen dem dritten Leitfähigkeitsbereich und dem ersten Leitfähigkeitsbereich durch den zweiten Leitfähigkeitsbereich, den zweiten Wannenbereich und den ersten Wannenbereich fließt und ein zweiter Strom vertikal zwischen dem dritten Leitfähigkeitsbereich und dem ersten Leitfähigkeitsbereich durch den zweiten Leitfähigkeitsbereich, den zweiten Wannenbereich, die vergrabene Schicht und den ersten Wannenbereich fließt.
  • Die Halbleitervorrichtung, die gemäß dem Verfahren der verschiedenen obigen nicht beschränkenden Ausführungsformen gebildet wird, kann eine ESD-Schutzeinrichtung sein.
  • Die Erfindung kann in anderen speziellen Formen ausgeführt sein, ohne vom Wesen oder den wesentlichen Merkmalen davon abzuweichen. Die vorstehenden Ausführungsformen sind daher in jeder Hinsicht als veranschaulichend und nicht als die hier beschriebene Erfindung beschränkend anzusehen. Das Wesen der Erfindung ist also durch die beigefügten Ansprüche und nicht durch die obige Beschreibung gegeben und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen als darin aufgenommen angesehen werden.

Claims (20)

  1. Halbleitervorrichtung, umfassend: ein Substrat; einen Kollektor-Bereich, der innerhalb des Substrats angeordnet ist, wobei der Kollektor-Bereich eine vergrabene Schicht, die innerhalb des Substrats angeordnet ist, einen ersten Wannenbereich, der über einem ersten Abschnitt der vergrabenen Schicht angeordnet ist, und einen ersten Leitfähigkeitsbereich, der zumindest teilweise innerhalb des ersten Wannenbereichs angeordnet ist, umfasst; einen Basis-Bereich, der über einem zweiten Abschnitt der vergrabenen Schicht angeordnet ist, wobei der Basis-Bereich einen zweiten Wannenbereich, der über dem zweiten Abschnitt der vergrabenen Schicht angeordnet ist, und einen zweiten Leitfähigkeitsbereich umfasst, der zumindest teilweise innerhalb des zweiten Wannenbereichs angeordnet ist, wobei der erste Wannenbereich seitlich an den zweiten Wannenbereich angrenzt; einen Emitter-Bereich mit einem dritten Leitfähigkeitsbereich, der zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereichs angeordnet ist; ein Isolationselement, das zwischen dem ersten Leitfähigkeitsbereich und dem dritten Leitfähigkeitsbereich angeordnet ist; und eine leitfähige Platte, die auf dem Isolationselement angeordnet ist, wobei die leitfähige Platte mit dem ersten Leitfähigkeitsbereich elektrisch verbunden ist; wobei die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich einen ersten Leitfähigkeitstyp aufweisen; und wobei der zweite Wannenbereich und der zweite Leitfähigkeitsbereich einen zweiten Leitfähigkeitstyp aufweisen, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Isolationselement zumindest teilweise über einem zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich gebildeten p-n-Übergang angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das Isolationselement eine lokale Oxidation der Siliziumisolation und/oder eine Flachgrabisolation und/oder eine Isolation durch ein abgeschiedenes Feldoxid umfasst.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Platte zumindest teilweise über einem p-n-Übergang angeordnet ist, der zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich ausgebildet ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Platte Polysilizium oder ein Metall umfasst.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Platte, das Isolationselement, der zweite Wannenbereich und die vergrabene Schicht eine Struktur mit reduziertem Oberflächenfeld (RESURF) bilden.
  7. Halbleitervorrichtung nach Anspruch 1, wobei im Basis-Bereich kein Anschlusskontakt vorhanden ist, so dass der Basis-Bereich schwebend ausgebildet ist.
  8. Halbleitervorrichtung nach Anspruch 1, wobei der erste Leitfähigkeitsbereich einen dritten Wannenbereich und einen Anschlussbereich umfasst, der zumindest teilweise innerhalb der dritten Wannenbereich angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 1, wobei das zweite Wannengebiet vollständig auf der vergrabenen Schicht angeordnet ist und mit der vergrabenen Schicht in Kontakt steht.
  10. Halbleitervorrichtung nach Anspruch 1, wobei der erste Wannenbereich mit der vergrabenen Schicht in Kontakt steht.
  11. Halbleitervorrichtung nach Anspruch 1, wobei der erste Wannenbereich und der erste Leitfähigkeitsbereich den zweiten Wannenbereich, den zweiten Leitfähigkeitsbereich und den dritten Leitfähigkeitsbereich zumindest teilweise umgebend angeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 1, wobei der erste Wannenbereich und der erste Leitfähigkeitsbereich an einer ersten Seite des zweiten Wannenbereichs angeordnet sind, wobei ein weiterer erster Wannenbereich und ein weiterer erster Leitfähigkeitsbereich an einer zweiten Seite des zweiten Wannenbereichs angeordnet sind, wobei sich die vergrabene Schicht horizontal unter dem ersten Wannenbereich und dem zweiten Wannenbereich erstreckt, um so den ersten Wannenbereich mit dem weiteren ersten Wannenbereich zu verbinden.
  13. Halbleitervorrichtung nach Anspruch 1, ferner umfassend einen vierten Leitfähigkeitsbereich, der innerhalb des Substrats angeordnet ist, wobei der vierte Leitfähigkeitsbereich zumindest teilweise unter der vergrabenen Schicht angeordnet ist und den ersten Wannenbereich und den ersten Leitfähigkeitsbereich zumindest teilweise umgibt, wobei der vierte Leitfähigkeitsbereich den zweiten Leitfähigkeitstyp aufweist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei der erste Wannenbereich, der erste Leitfähigkeitsbereich und der vierte Leitfähigkeitsbereich eine Diode bilden.
  15. Halbleitervorrichtung nach Anspruch 13, wobei der vierte Leitfähigkeitsbereich eine epitaktische Schicht und einen Anschlussbereich umfasst, der zumindest teilweise innerhalb der epitaktischen Schicht angeordnet ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei der Anschlussbereich des vierten Leitfähigkeitsbereichs mit dem dritten Leitfähigkeitsbereich elektrisch verbunden ist, wobei der Anschlussbereich des vierten Leitfähigkeitsbereichs über ein weiteres Isolationselement von dem ersten Leitfähigkeitsbereich beabstandet ist.
  17. Halbleitervorrichtung nach Anspruch 1, wobei der erste Leitfähigkeitsbereich auf eine erste Spannung vorgespannt ist und der dritte Leitfähigkeitsbereich auf eine zweite Spannung vorgespannt ist, die sich von der ersten Spannung unterscheidet, wobei die Halbleitervorrichtung so ausgebildet ist, dass, wenn eine Differenz zwischen der ersten Spannung und der zweiten Spannung einen vorbestimmten Schwellenwert überschreitet, ein erster Strom lateral zwischen dem dritten Leitfähigkeitsbereich und dem ersten Leitfähigkeitsbereich durch den zweiten Leitfähigkeitsbereich, den zweiten Wannenbereich und den ersten Wannenbereich fließt und ein zweiter Strom vertikal zwischen dem dritten Leitfähigkeitsbereich und dem ersten Leitfähigkeitsbereich durch den zweiten Leitfähigkeitsbereich, den zweiten Wannenbereich, die vergrabene Schicht und den ersten Wannenbereich fließt.
  18. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung eine Schutzvorrichtung gegen elektrostatische Entladungen ist.
  19. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: ein Bereitstellen eines Substrats; ein Bilden einer vergrabenen Schicht innerhalb des Substrats; ein Bilden eines ersten Wannenbereichs über einem ersten Abschnitt der vergrabenen Schicht; ein Bilden eines ersten Leitfähigkeitsbereichs zumindest teilweise innerhalb des ersten Wannenbereichs, wodurch ein Kollektor-Bereich gebildet wird, der die vergrabene Schicht, den ersten Wannenbereich und den ersten Leitfähigkeitsbereich umfasst; ein Bilden eines zweiten Wannenbereichs über einem zweiten Abschnitt der vergrabenen Schicht, wobei sich der erste Wannenbereich seitlich neben dem zweiten Wannenbereich befindet; ein Bilden eines zweiten Leitfähigkeitsbereichs zumindest teilweise innerhalb des zweite Wannenbereichs, wodurch eine Basis-Bereich gebildet wird, der den zweiten Wannenbereich und den zweiten Leitfähigkeitsbereich umfasst; ein Bilden eines dritten Leitfähigkeitsbereichs zumindest teilweise innerhalb des zweiten Leitfähigkeitsbereich, wodurch eine Emitter-Bereich gebildet wird; ein Bilden eines Isolationselements zwischen dem ersten Leitfähigkeitsbereich und dem dritten Leitfähigkeitsbereich; und ein Bilden einer leitfähigen Platte auf dem Isolationselement und ein elektrisches Verbinden der leitfähigen Platte mit dem ersten Leitfähigkeitsbereich; wobei die vergrabene Schicht, der erste Wannenbereich, der erste Leitfähigkeitsbereich und der dritte Leitfähigkeitsbereich einen ersten Leitfähigkeitstyp aufweisen, und wobei der zweite Wannenbereich und der zweite Leitfähigkeitsbereich einen zweiten Leitfähigkeitstyp aufweisen, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  20. Verfahren nach Anspruch 19, ferner umfassend: ein zumindest teilweises Anordnen des Isolationselements über einem p-n-Übergang, der zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich ausgebildet ist; und/oder ein Anordnen der leitenden Platte zumindest teilweise über dem p-n-Übergang, der zwischen dem ersten und dem zweiten Wannenbereich ausgebildet ist.
DE102020125553.5A 2019-10-30 2020-09-30 Halbleitervorrichtung und verfahren zur herstellung von selbiger Pending DE102020125553A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/668,060 2019-10-30
US16/668,060 US11302687B2 (en) 2019-10-30 2019-10-30 Semiconductor device and method of forming the same

Publications (1)

Publication Number Publication Date
DE102020125553A1 true DE102020125553A1 (de) 2021-05-06

Family

ID=75485734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020125553.5A Pending DE102020125553A1 (de) 2019-10-30 2020-09-30 Halbleitervorrichtung und verfahren zur herstellung von selbiger

Country Status (4)

Country Link
US (1) US11302687B2 (de)
CN (1) CN112750812A (de)
DE (1) DE102020125553A1 (de)
TW (1) TWI782335B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527528B2 (en) 2020-04-21 2022-12-13 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge protection devices and methods of forming electrostatic discharge protection devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011784A (en) 1988-01-21 1991-04-30 Exar Corporation Method of making a complementary BiCMOS process with isolated vertical PNP transistors
KR100209930B1 (ko) * 1996-10-29 1999-07-15 김영환 정전기 방지 장치
US6472286B1 (en) 2000-08-09 2002-10-29 Taiwan Semiconductor Manufacturing Company Bipolar ESD protection structure
US7180158B2 (en) * 2005-06-02 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
US7968936B2 (en) 2007-12-31 2011-06-28 Texas Instruments Incorporated Quasi-vertical gated NPN-PNP ESD protection device
US7723823B2 (en) * 2008-07-24 2010-05-25 Freescale Semiconductor, Inc. Buried asymmetric junction ESD protection device
JP5703790B2 (ja) * 2011-01-31 2015-04-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8519434B2 (en) * 2011-03-22 2013-08-27 Macronix International Co., Ltd. Self detection device for high voltage ESD protection
KR101848352B1 (ko) * 2012-02-28 2018-04-12 신니혼무센 가부시키가이샤 반도체 장치
JP6011136B2 (ja) * 2012-08-09 2016-10-19 富士電機株式会社 半導体装置
TWI562331B (en) * 2012-11-05 2016-12-11 Globalfoundries Sg Pte Ltd Esd protection circuit
TWI500156B (zh) 2012-12-03 2015-09-11 Macronix Int Co Ltd 用於高電壓靜電放電防護的雙向雙極型接面電晶體
JP2014138091A (ja) * 2013-01-17 2014-07-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
TWI563661B (en) 2013-01-18 2016-12-21 United Microelectronics Corp Transistor structure for electrostatic discharge protection
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
US9583603B2 (en) * 2013-02-11 2017-02-28 Nxp Usa, Inc. ESD protection with integrated LDMOS triggering junction
KR101847227B1 (ko) * 2013-05-31 2018-04-10 매그나칩 반도체 유한회사 Esd 트랜지스터
US9136373B2 (en) * 2013-08-16 2015-09-15 Macronix International Co., Ltd. Semiconductor device and manufacturing method for the same
US9177952B2 (en) * 2013-10-15 2015-11-03 Freescale Semiconductor, Inc. ESD protection with asymmetrical bipolar-based device
US10211058B2 (en) * 2015-04-07 2019-02-19 Nxp Usa, Inc. ESD protection device
US9831327B2 (en) * 2015-09-18 2017-11-28 Nxp Usa, Inc. Electrostatic discharge protection devices and methods of forming the same
US10211199B2 (en) * 2017-03-31 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. High surge transient voltage suppressor
CN107093597B (zh) * 2017-04-17 2019-10-11 上海华虹宏力半导体制造有限公司 具有esd保护功能的密封环
US10211198B2 (en) * 2017-05-05 2019-02-19 Macronix International Co., Ltd. High voltage electrostatic discharge (ESD) protection
KR102303403B1 (ko) * 2017-09-29 2021-09-16 주식회사 키 파운드리 쇼트키 배리어 다이오드
EP3467874B1 (de) * 2017-10-03 2020-09-23 NXP USA, Inc. Bipolarbasierte einzelstapel-esd-schutzvorrichtung
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices

Also Published As

Publication number Publication date
US11302687B2 (en) 2022-04-12
US20210134787A1 (en) 2021-05-06
CN112750812A (zh) 2021-05-04
TW202119545A (zh) 2021-05-16
TWI782335B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE19701189B4 (de) Halbleiterbauteil
DE102008058837B4 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102016106309A1 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE102010005715B4 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102018213635B4 (de) Halbleitervorrichtung
DE102018200898B4 (de) Hochspannung PNP mit Verwendung von Isolation für ESD und Verfahren zur Herstellung desselben
DE102004023309B4 (de) Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben
DE102020125553A1 (de) Halbleitervorrichtung und verfahren zur herstellung von selbiger
DE102022116880A1 (de) Bidirektionale Bipolarvorrichtung für ESD-Schutz
DE112012003772B4 (de) Eine integrierte Schaltungseinheit und ein Verfahren zu deren Herstellung
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102014009032B4 (de) Laterale ESD Schutzdioden und integrierte Schaltkreise mit diesen sowie laterale Bipolartransistoren und laterale PN-Diode
DE102021107350A1 (de) Elektrostatische entladungsschutzvorrichtungen und verfahren zum bilden von elektrostatischen entladungsschutzvorrichtungen
DE102007049961B4 (de) Schutzvorrichtung in einem halbleiter
WO2010031798A1 (de) Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed