CN107093597B - 具有esd保护功能的密封环 - Google Patents
具有esd保护功能的密封环 Download PDFInfo
- Publication number
- CN107093597B CN107093597B CN201710249102.0A CN201710249102A CN107093597B CN 107093597 B CN107093597 B CN 107093597B CN 201710249102 A CN201710249102 A CN 201710249102A CN 107093597 B CN107093597 B CN 107093597B
- Authority
- CN
- China
- Prior art keywords
- doped region
- sealing ring
- defencive function
- region
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- DRBJAKLMKNARRC-UHFFFAOYSA-N 5-(5-methylthiophen-3-yl)oxy-1h-pyrimidin-2-one Chemical compound S1C(C)=CC(OC2=CNC(=O)N=C2)=C1 DRBJAKLMKNARRC-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有ESD保护功能的密封环，包括：衬底部分结构和金属连接结构；衬底部分结构包括：第一导电类型阱区，形成于阱区表面的第一至三掺杂区，第一和二掺杂区都为第二导电类型重掺杂，第三掺杂区为第一导电类型重掺杂；第一掺杂区、第一导电类型阱区和第二掺杂区组成双极型晶体管；金属连接结构包括两个电极结构，第一电极结构和第一掺杂区电连接，第二电极结构同时和第二和三掺杂区电连接；第一和二电极结构所加电压使双极型晶体管的集电区和基区之间为反偏结构。本发明能在密封环中实现ESD保护功能，从而能有效利用密封环的面积实现ESD保护结构，能节约面积，提高集成度。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种具有ESD保护功能的密封环。
背景技术
一方面随着半导体器件特征尺寸的下降以及芯片集成度的大幅度提高，而且半导体产品需要适应的电磁环境越来越恶劣，所以静电释放(ESD)防护设计在提高产品的可靠性和良率方面就显得非常重要。通常情况下为了实现比较好的ESD能力，需要消耗的芯片面积非常可观。
另一方面，密封环(seal-ring)结构在半导体制造的后端制程当中是非常重要的部分。密封环是一个在集成电路(IC)外围的应力保护环。它能够防止芯片的内部电路受到来自于切割道区域的损伤威胁。
如图1所示，是现有密封环的示意图；包括了多层金属层，图1中显示了7层且分别用M1、M2、M3、M4、M5、M6和MTOP标出，金属层的层数根据所要保护的IC芯片所需的金属层数进行设置。在金属层结构的底部为位于半导体衬底中的结构，图1中半导体衬底为P型半导体衬底(P-sub)101，密封环区域为虚线120所框出的区域，可以看出在密封环区域的外周环绕有浅沟槽隔离氧化层(STI)103，在密封环的半导体衬底101的表面形成有P型阱区(PWell)102，在P型阱区102的表面形成有P+区104，在P型扩散区即P+区104表面形成有金属硅化物105。之后在半导体表面形成多层层间膜和金属层，图1中层间膜包括7层且分别用1061、1062、1063、1064、1065、1066和1067标出，层间膜1061位于第一层金属层M1和半导体衬底101的表面之间，其它各层层间膜位于金属层之间，第一层金属层M1和半导体衬底101的表面的P型扩散区104之间通过接触孔CT电连接，金属硅化物105用于增加的P型扩散区104和接触孔CT之间的欧姆接触，其它各层金属层之间通过通孔连接，图1中通孔分别用VIA1、VIA2、VIA3、VIA4、VIA5和VIATOP标示。从图1可以看出，所有的金属层都连接在一起，P型扩散区104通过欧姆接触跟金属连接在一起，所以这所有的层即P型阱区102至P型扩散区104以及各金属层都保持同一个电位。
因此图1所示的现有密封环只具备一个机械应力的保护功能，不具备ESD保护功能。相反，如果能在密封环中实现ESD保护功能，则能有效利用密封环的面积来实现ESD保护功能，从而能节约单独设置ESD保护结构所占用的面积。
发明内容
本发明所要解决的技术问题是提供一种具有ESD保护功能的密封环，能在密封环中实现ESD保护功能，从而能有效利用密封环的面积实现ESD保护结构，能节约面积，提高集成度。
为解决上述技术问题，本发明提供的具有ESD保护功能的密封环包括：形成于半导体衬底中的衬底部分结构和形成所述半导体衬底表面顶部的金属连接结构。
通过所述衬底部分结构和所述金属连接结构的叠加形成具有应力保护作用的密封环。
所述衬底部分结构包括：
形成于所述半导体衬底表面的第一导电类型阱区，形成于所述第一导电类型阱区表面的第一掺杂区、第二掺杂区和第三掺杂区，所述第一掺杂区和所述第二掺杂区都为第二导电类型重掺杂，所述第三掺杂区为第一导电类型重掺杂，所述第二掺杂区位于所述第一掺杂区和所述第三掺杂区的中间且所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间互相隔离。
所述第一掺杂区、所述第一导电类型阱区和所述第二掺杂区组成双极型晶体管，且所述第一掺杂区作为所述双极型晶体管的集电区、所述第二掺杂区作为所述双极型晶体管的发射区，所述第一导电类型阱区作为基区，所述第三掺杂区作为所述基区的引出区。
所述金属连接结构包括两个电极结构，第一电极结构通过一层以上的金属层和所述第一掺杂区电连接，所述第二电极结构通过一层以上的金属层同时和所述第二掺杂区和所述第三掺杂区电连接；所述第一电极结构和所述第二电极结构所加电压使所述双极型晶体管的集电区和基区之间为反偏结构。
进一步的改进是，所述半导体衬底为P型掺杂。
进一步的改进是，第一导电类型为P型，第二导电类型为N型，所述双极型晶体管为NPN管。
进一步的改进是，第一导电类型为N型，第二导电类型为P型，所述双极型晶体管为PNP管。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述金属连接结构各金属层之间通过层间膜隔离并通过穿过所述层间膜的通孔实现连接；所述第一电极结构的第一层金属层通过接触孔连接所述第一掺杂区，所述第二电极结构的第一层金属层通过接触孔连接所述第二掺杂区和所述第三掺杂区电连接，所述第一层金属层和所述半导体衬底之间通过层间膜隔离。
进一步的改进是，所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间通过浅沟槽隔离氧化层互相隔离。
进一步的改进是，在所述密封环的外周围绕有浅沟槽隔离氧化层。
进一步的改进是，所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间通过局部场氧化层互相隔离。
进一步的改进是，在所述密封环的外周围绕有局部场氧化层。
进一步的改进是，所述第一电极结构接电源电压，所述第二电极结构接地。
进一步的改进是，所述第一电极结构接地，所述第二电极结构接电源电压。
进一步的改进是，ESD事件发生时，ESD电压加在所述第一电极结构和所述第二电极结构之间并使所述双极型晶体管的集电区和基区的反偏结构产生雪崩击穿，形成衬底电流并进而使所述双极型晶体管导通，实现ESD电流泄放。
进一步的改进是，在所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的表面都形成有金属硅化物并通过所述金属硅化物和对应的所述接触孔相接触。
本发明对密封环的衬底部分结构和金属连接结构进行了特别设计，在衬底部分结构的第一导电类型阱区表面增加了设置了第一掺杂区、第二掺杂区和第三掺杂区，通过3个掺杂区和第一导电类型阱区一起形成双极型晶体管并将由第一掺杂区组成的集电区单独通过第一电极结构引出，而将由第二掺杂区组成的发射区以及由第一导电类型阱区和第三掺杂区组成的基区和基区引出区都通过第二电极结构引出，且将第一电极结构和第二电极结构的电压设置为所加电压使双极型晶体管的集电区和基区之间为反偏结构，这样当ESD事件发生时，ESD电压加在所述第一电极结构和所述第二电极结构之间并使所述双极型晶体管的集电区和基区的反偏结构产生雪崩击穿，形成衬底电流并进而使所述双极型晶体管导通，实现ESD电流泄放。所以本发明实现了在密封环中集成了ESD保护功能的结构，使密封环具有ESD保护功能，从而能有效利用密封环的面积实现ESD保护结构，能节约面积，提高集成度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有密封环的示意图；
图2A是本发明第一实施例具有ESD保护功能的密封环的示意图；
图2B是图2A所示的等效电路图；
图3A是本发明第二实施例具有ESD保护功能的密封环的示意图；
图3B是图3A所示的等效电路图；
图4是本发明第一实施例具有ESD保护功能的密封环ESD泄放曲线。
具体实施方式
本发明第一实施例：
如图2A所示，是本发明第一实施例具有ESD保护功能的密封环的示意图；图2B是图2A所示的等效电路图；本发明第一实施例具有ESD保护功能的密封环包括：形成于半导体衬底1中的衬底部分结构和形成所述半导体衬底1表面顶部的金属连接结构。图2A中半导体衬底1为P型半导体衬底即Psub。较佳为，所述半导体衬底1为硅衬底。
通过所述衬底部分结构和所述金属连接结构的叠加形成具有应力保护作用的密封环。图2A中密封环的区域为虚线框201所框的区域。
所述衬底部分结构包括：
形成于所述半导体衬底1表面的第一导电类型阱区2，形成于所述第一导电类型阱区2表面的第一掺杂区4、第二掺杂区5和第三掺杂区6，所述第一掺杂区4和所述第二掺杂区5都为第二导电类型重掺杂，所述第三掺杂区6为第一导电类型重掺杂，所述第二掺杂区5位于所述第一掺杂区4和所述第三掺杂区6的中间且所述第二掺杂区5和所述第一掺杂区4以及所述第三掺杂区6之间互相隔离。本发明第一实施例中，第一导电类型为P型，第二导电类型为N型，所以上述第一导电类型阱区2为P型阱区2，所述第一掺杂区4和所述第二掺杂区5都为N+掺杂，所述第三掺杂区6为P+掺杂。
所述第一掺杂区4、所述第一导电类型阱区2和所述第二掺杂区5组成双极型晶体管，所述双极型晶体管为NPN管。且所述第一掺杂区4作为所述双极型晶体管的集电区、所述第二掺杂区5作为所述双极型晶体管的发射区，所述第一导电类型阱区2作为基区，所述第三掺杂区6作为所述基区的引出区。
所述金属连接结构包括两个电极结构，第一电极结构通过一层以上的金属层和所述第一掺杂区4电连接，所述第二电极结构通过一层以上的金属层同时和所述第二掺杂区5和所述第三掺杂区6电连接；所述第一电极结构和所述第二电极结构所加电压使所述双极型晶体管的集电区和基区之间为反偏结构。图2A中，所述第一电极结构的区域为虚线框202所示区域，所述第二电极结构的区域为虚线框203所示区域。
所述金属连接结构各金属层之间通过层间膜隔离并通过穿过所述层间膜的通孔实现连接。所述第一电极结构的第一层金属层M1通过接触孔CT连接所述第一掺杂区4，所述第二电极结构的第一层金属层M1通过接触孔CT连接所述第二掺杂区5和所述第三掺杂区6电连接，所述第一层金属层M1和所述半导体衬底1之间通过层间膜隔离。图2A中显示了7层且分别用M1、M2、M3、M4、M5、M6和MTOP标出，图2A中通孔分别用VIA1、VIA2、VIA3、VIA4、VIA5和VIATOP标示，图2A中层间膜包括7层且分别用81、82、83、84、85、86和87标出。
本发明第一实施例中，所述第二掺杂区5和所述第一掺杂区4以及所述第三掺杂区6之间通过浅沟槽隔离氧化层3互相隔离。在所述密封环的外周围绕有浅沟槽隔离氧化层3。在其它实施例中也能为：所述第二掺杂区5和所述第一掺杂区4以及所述第三掺杂区6之间通过局部场氧化层互相隔离。在所述密封环的外周围绕有局部场氧化层。
较佳选择为，在所述第一掺杂区4、所述第二掺杂区5和所述第三掺杂区6的表面都形成有金属硅化物7并通过所述金属硅化物7和对应的所述接触孔CT相接触，通过增加所述金属硅化物7能够增加所述第一掺杂区4、所述第二掺杂区5和所述第三掺杂区6和对应的所述接触孔CT之间的欧姆接触。
所述第一电极结构接电源电压VDD，所述第二电极结构接地GND。本发明第一实施例中，所述第一电极结构通过最顶层金属层MTOP接电源电压VDD，所述第二电极结构通过最顶层金属层MTOP接地GND。
ESD事件发生时，ESD电压加在所述第一电极结构和所述第二电极结构之间并使所述双极型晶体管的集电区和基区的反偏结构产生雪崩击穿，形成衬底电流并进而使所述双极型晶体管导通，实现ESD电流泄放。
由上可知，本发明第一实施例利用密封环形成ESD器件，在具有有段应力切割保护的同时具有ESD保护功能，由图2B所示的等效电路可知，本发明第一实施例在密封环中集成了一个NPN三极管即上面所述的NPN管；如图4所示，是本发明第一实施例具有ESD保护功能的密封环ESD泄放曲线，在ESD事件情况下，NPN三极管的集电区和基区之间的PN结会发生反向雪崩击穿，形成衬底电流，使得NPN三极管的发射区和基区之间的PN结正偏，此时NPN三极管开启泄放ESD电流。
本发明第二实施例：
如图3A所示，是本发明第二实施例具有ESD保护功能的密封环的示意图；图3B是图3A所示的等效电路图；本发明第二实施例和本发明第一实施例的区别之处为，本发明第二实施例中：
第一导电类型为N型，第二导电类型为P型，所述双极型晶体管为PNP管。
图3A中，密封环的区域为虚线框201a所框的区域。
图3A中，所以上述第一导电类型阱区单独用标记2a标出，第一导电类型阱区2a为N型阱区(NWell)；所述第一掺杂区单独用4a标出，所述第二掺杂区单独用5a标出，所述第三掺杂区单独用6a标出，可知，所述第一掺杂区4a和所述第二掺杂区5a都为P+掺杂，所述第三掺杂区6a为N+掺杂。
图3A中，所述第一电极结构的区域为虚线框202a所示区域，所述第二电极结构的区域为虚线框203a所示区域。可以看出，所述第一电极结构接地GND，所述第二电极结构接电源电压VDD。本发明第二实施例中，所述第一电极结构通过最顶层金属层MTOP接地GND，所述第二电极结构通过最顶层金属层MTOP接电源电压VDD。
由图3B所示的等效电路可知，本发明第二实施例在密封环中集成了一个PNP三极管即上面所述的PNP管；如图4所示，是本发明第二实施例具有ESD保护功能的密封环ESD泄放曲线，在ESD事件情况下，PNP三极管的集电区和基区之间的PN结会发生反向雪崩击穿，形成衬底电流，使得PNP三极管的发射区和基区之间的PN结正偏，此时PNP三极管开启泄放ESD电流。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (13)
1.一种具有ESD保护功能的密封环，其特征在于，包括：形成于半导体衬底中的衬底部分结构和形成所述半导体衬底表面顶部的金属连接结构；
通过所述衬底部分结构和所述金属连接结构的叠加形成具有应力保护作用的密封环；
所述衬底部分结构包括：
形成于所述半导体衬底表面的第一导电类型阱区，形成于所述第一导电类型阱区表面的第一掺杂区、第二掺杂区和第三掺杂区，所述第一掺杂区和所述第二掺杂区都为第二导电类型重掺杂，所述第三掺杂区为第一导电类型重掺杂，所述第二掺杂区位于所述第一掺杂区和所述第三掺杂区的中间且所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间互相隔离；
所述第一掺杂区、所述第一导电类型阱区和所述第二掺杂区组成双极型晶体管，且所述第一掺杂区作为所述双极型晶体管的集电区、所述第二掺杂区作为所述双极型晶体管的发射区，所述第一导电类型阱区作为基区，所述第三掺杂区作为所述基区的引出区；
所述金属连接结构包括两个电极结构，第一电极结构通过一层以上的金属层和所述第一掺杂区电连接，第二电极结构通过一层以上的金属层同时和所述第二掺杂区和所述第三掺杂区电连接；所述第一电极结构和所述第二电极结构所加电压使所述双极型晶体管的集电区和基区之间为反偏结构。
2.如权利要求1所述的具有ESD保护功能的密封环，其特征在于：所述半导体衬底为P型掺杂。
3.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：第一导电类型为P型，第二导电类型为N型，所述双极型晶体管为NPN管。
4.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：第一导电类型为N型，第二导电类型为P型，所述双极型晶体管为PNP管。
5.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：所述半导体衬底为硅衬底。
6.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：所述金属连接结构各金属层之间通过层间膜隔离并通过穿过所述层间膜的通孔实现连接；所述第一电极结构的第一层金属层通过接触孔连接所述第一掺杂区，所述第二电极结构的第一层金属层通过接触孔连接所述第二掺杂区和所述第三掺杂区电连接，所述第一层金属层和所述半导体衬底之间通过层间膜隔离。
7.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间通过浅沟槽隔离氧化层互相隔离。
8.如权利要求7所述的具有ESD保护功能的密封环，其特征在于：在所述密封环的外周围绕有浅沟槽隔离氧化层。
9.如权利要求1或2所述的具有ESD保护功能的密封环，其特征在于：所述第二掺杂区和所述第一掺杂区以及所述第三掺杂区之间通过局部场氧化层互相隔离。
10.如权利要求9所述的具有ESD保护功能的密封环，其特征在于：在所述密封环的外周围绕有局部场氧化层。
11.如权利要求3所述的具有ESD保护功能的密封环，其特征在于：所述第一电极结构接电源电压，所述第二电极结构接地。
12.如权利要求4所述的具有ESD保护功能的密封环，其特征在于：所述第一电极结构接地，所述第二电极结构接电源电压。
13.如权利要求6所述的具有ESD保护功能的密封环，其特征在于：在所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的表面都形成有金属硅化物并通过所述金属硅化物和对应的所述接触孔相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710249102.0A CN107093597B (zh) | 2017-04-17 | 2017-04-17 | 具有esd保护功能的密封环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710249102.0A CN107093597B (zh) | 2017-04-17 | 2017-04-17 | 具有esd保护功能的密封环 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107093597A CN107093597A (zh) | 2017-08-25 |
| CN107093597B true CN107093597B (zh) | 2019-10-11 |
Family
ID=59637051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710249102.0A Active CN107093597B (zh) | 2017-04-17 | 2017-04-17 | 具有esd保护功能的密封环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107093597B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11302687B2 (en) * | 2019-10-30 | 2022-04-12 | Globalfoundries Singapore Pte. Ltd. | Semiconductor device and method of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764161A (zh) * | 2008-12-24 | 2010-06-30 | 东部高科股份有限公司 | 用于保护半导体器件免于静电放电的器件及其制造方法 |
| CN104733442A (zh) * | 2013-12-20 | 2015-06-24 | 台湾类比科技股份有限公司 | 用于静电防护的半导体结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7223673B2 (en) * | 2004-07-15 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor device with crack prevention ring |
| TW200742025A (en) * | 2006-04-17 | 2007-11-01 | Novatek Microelectronics Corp | Seal-ring structure for system-level ESD protection |
| KR101320516B1 (ko) * | 2007-07-20 | 2013-10-22 | 삼성전자주식회사 | 정전압 방전 보호 회로를 포함하는 반도체 소자 및 그 제조방법 |
| US8232625B2 (en) * | 2009-03-26 | 2012-07-31 | International Business Machines Corporation | ESD network circuit with a through wafer via structure and a method of manufacture |
-
2017
- 2017-04-17 CN CN201710249102.0A patent/CN107093597B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764161A (zh) * | 2008-12-24 | 2010-06-30 | 东部高科股份有限公司 | 用于保护半导体器件免于静电放电的器件及其制造方法 |
| CN104733442A (zh) * | 2013-12-20 | 2015-06-24 | 台湾类比科技股份有限公司 | 用于静电防护的半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107093597A (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008490B2 (en) | High speed interface protection apparatus | |
| CN104167414B (zh) | 双槽区结隔离型电压钳位器件及其形成方法 | |
| TWI337833B (en) | Method for manufacturing high-voltage esd protection device | |
| TWI287289B (en) | Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection | |
| CN101221952B (zh) | 用以保护一内部集成电路的半导体结构及其制造方法 | |
| CN102956632B (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| US9431389B2 (en) | ESD transistor for high voltage and ESD protection circuit thereof | |
| US7064358B2 (en) | Triggered back-to-back diodes for ESD protection in triple-well CMOS process | |
| CN109103178B (zh) | 静电放电装置 | |
| US9673189B2 (en) | ESD unit | |
| CN104934381B (zh) | 串联esd保护电路 | |
| US6670678B2 (en) | Semiconductor device having ESD protective transistor | |
| US8963202B2 (en) | Electrostatic discharge protection apparatus | |
| CN102157519A (zh) | 硅控整流器 | |
| TW200847393A (en) | Electrostatic discharge protected structure | |
| TWI704670B (zh) | 具有靜電放電防護功能的半導體元件 | |
| CN109712971A (zh) | 半导体静电放电保护元件 | |
| CN107093597B (zh) | 具有esd保护功能的密封环 | |
| TWI536562B (zh) | 高壓半導體元件及其製造方法 | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| US10147716B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
| TW563239B (en) | Input protection circuit | |
| US20150340358A1 (en) | Surrounded emitter bipolar device | |
| US8941959B2 (en) | ESD protection apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |