WO2010031798A1 - Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben - Google Patents

Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben Download PDF

Info

Publication number
WO2010031798A1
WO2010031798A1 PCT/EP2009/062029 EP2009062029W WO2010031798A1 WO 2010031798 A1 WO2010031798 A1 WO 2010031798A1 EP 2009062029 W EP2009062029 W EP 2009062029W WO 2010031798 A1 WO2010031798 A1 WO 2010031798A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor body
insulator
protective structure
electrode
Prior art date
Application number
PCT/EP2009/062029
Other languages
English (en)
French (fr)
Inventor
Hubert Enichlmair
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US13/119,759 priority Critical patent/US8592910B2/en
Publication of WO2010031798A1 publication Critical patent/WO2010031798A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor body having a protective structure and to a method for producing a protective structure in a semiconductor body.
  • Semiconductor bodies having an integrated circuit are subject to environmental influences. Flashes, static charges and electrosmog can lead to electrostatic discharges, ESD, on the semiconductor body, which can destroy an integrated circuit.
  • ESD electrostatic discharges
  • the structures to be protected are connected via a diode to a reference potential terminal, so that an undesirable and destructive charge can flow away.
  • Document US 6,118,154 relates to an input / output protection circuit.
  • the protection circuit comprises a p-channel and an n-channel metal oxide semiconductor transistor. The potentials of the gate electrodes of both transistors are floating.
  • the object of the invention is to provide a semiconductor body with a protective structure and a method for producing a protective structure in a semiconductor body, which enable an effective breakdown of a voltage above a threshold. This object is achieved with the subject with the features of claim 1 and with the method according to claim 13. Further developments and refinements are the subject matter of the dependent claims.
  • a semiconductor body comprises a protective structure.
  • the protection structure includes first and second regions having a first conductivity type.
  • the protective structure comprises a third region with a second conductivity type. The first and second regions are spaced apart in the third region. The second conductivity type is opposite to the first conductivity type.
  • the protective structure includes an insulator disposed on the semiconductor body and an electrode disposed on the insulator. The electrode is designed for operation with floating potential. A flow of current from the first area to the second area is possible. The current flow can limit a voltage difference between the first and the second region.
  • the protection structure can thus reduce voltage spikes that occur during an ESD event to a value that guarantees permanent functionality of a structure to be protected.
  • the electrode can be completely enclosed by insulating material.
  • the semiconductor body has a first surface on which the first, the second and the third region are arranged. Due to the arrangement of the three areas on the first surface, surface effects for controlling a current flow between the first and the second area can be used in one embodiment.
  • the third region is formed as a first well.
  • the third region may be implemented to have a floating potential.
  • the third area has no substrate connection. No substrate or well voltage is supplied to the third region.
  • a potential of the third range arises, in which the probability of a danger to the protective structure from overvoltage is reduced.
  • the semiconductor body may comprise a deep well in which the third region is arranged.
  • this increases the insulation from the third region to a substrate of the semiconductor body.
  • the protective structure may include a channel region disposed between the first and second regions.
  • the channel area is arranged in the third area.
  • a channel length of the channel region is thus the distance between the first and the second region.
  • the Ka- nalander may have a value less than 5 microns.
  • the channel length may preferably have a value of less than 1 ⁇ m.
  • the insulator may be disposed on the channel region.
  • the insulator may comprise a silicon oxide.
  • the silicon oxide may be realized as a gate insulator layer.
  • the electrode is completely electrically isolated.
  • the electrode can be completely enclosed by insulating material. By including the electrode with insulating material, charging or discharging of the electrode via leakage currents can be reduced.
  • the electrode is not electrically contacted to the outside.
  • the electrode may be formed as a gate electrode,
  • the electrode may form an equipotential surface over the channel region.
  • the equipotential surface can influence the electric field distribution in the channel region and consequently also a current flowing between the first and the second region.
  • the protection structure can be based on the field effect transistor principle.
  • the protective structure can be realized as a field effect transistor.
  • the electrode of the protective structure is formed with a floating potential. Since the conductivity type of the first and second regions differ from the conductivity type of the third region, the protection structure has a pnp structure or an npn structure. Therefore, the protective structure can exhibit a bipolar effect.
  • the protective structure may have a behavior of a bipolar transistor with a high amplification factor.
  • the semiconductor body also comprises the structure to be protected.
  • the structure to be protected can be realized as a bipolar transistor.
  • the structure to be protected can be implemented as a field-effect transistor.
  • the field effect transistor can be realized as a metal-oxide-semiconductor field-effect transistor, abbreviated MOSFET.
  • the protection structure may protect an electrode and an insulator of a MOSFET.
  • the electrode may be referred to as control gate, English gate.
  • the insulator can be called a gate insulator.
  • Protective structure can therefore also be referred to in English as a gate clamp.
  • the maximum permissible voltage at the control terminal of the structure to be protected may be, for example, 3.3 volts.
  • the structure to be protected may be arranged outside the third region in the semiconductor body comprising the protective structure.
  • the semiconductor body may have a fourth region in which the structure to be protected is arranged.
  • the fourth region may have the second conductivity type.
  • the fourth region can be realized as a second well.
  • the fourth region may include a well or substrate connection.
  • the semiconductor body has a first conductor track, which is connected to the first region of the protective structure, and a second conductor, which is connected to the second region of the protective structure.
  • the first track may connect the first area to a terminal of the structure to be protected.
  • the second printed conductor can connect the second region of the protective structure to a supply voltage connection.
  • a charge located on the terminal of the structure to be protected may det, are discharged via the protective structure to the supply voltage terminal.
  • a charge is delivered to the supply voltage terminal. This avoids that the charge is fed to the connection of the structure to be protected.
  • the supply voltage connection can be realized as a reference potential connection.
  • the supply voltage connection may alternatively be at a potential deviating from the reference potential. For example, a positive or a negative supply voltage can be supplied to the supply voltage connection.
  • the electrode is connected to the first or the second conductor track.
  • the electrode is not electrically isolated.
  • the potential of the electrode is defined by the potential of the first or second conductor track.
  • the second interconnect connects the second region to the substrate interconnect of the fourth region.
  • the protective structure may be connected via the two interconnects to the electrode of the structure to be protected and the substrate terminal of the structure to be protected.
  • the structure to be protected can have a first and a second region with the first conductivity type.
  • a process step for producing the doping of the first and the second region of the structure to be protected can likewise be used to produce the doping of the first and second regions of the protective structure.
  • the field effect transistor of the structure to be protected on an insulator can be simultaneous and performed with the same process steps as the production of the insulator of the protective structure.
  • the field effect transistor of the structure to be protected can have an electrode which is arranged on the insulator.
  • the electrode of the structure to be protected can be produced simultaneously and with the same process steps as the electrode of the protective structure.
  • the protective structure can be connected to the electrode of the structure to be protected via the first conductor track.
  • a method for producing a semiconductor body having a protective structure comprises producing a first and a second region in the semiconductor body.
  • the first and second regions have a first conductivity type.
  • the protective structure comprises the first and the second area.
  • the first and second regions are arranged in a third region having the second conductivity type.
  • the first and second regions are spaced apart on the semiconductor body so as to facilitate current flow from the first to the second regions for limiting a voltage difference between the two regions.
  • the method comprises producing an insulator of the protective structure on the semiconductor body and an electrode of the protective structure on the insulator in such a way that the electrode is designed with floating potential for operation.
  • a voltage between the first and the second region can be limited via the pn junction between the first region and the third region and via the pn junction between the second region and the third region.
  • the method includes forming a deep well.
  • the deep well has a depth ranging between 4 ⁇ m and 12 ⁇ m.
  • the depth may refer to a first surface of the semiconductor body.
  • the first surface may separate the insulator from a semiconductor material of the semiconductor body.
  • a pn junction separating the deep well from a substrate of the semiconductor body may thus be spaced from the first
  • the deep well may have a dopant concentration between 5 and 5 exhibit.
  • the method comprises producing the third region.
  • the third area may be located in the deep tub.
  • the third region may be formed as a first well.
  • the third region may have a floating potential.
  • the third region has a depth of between 0.5 ⁇ m and 2 ⁇ m.
  • a pn junction which separates the third region from the deep well can thus have a distance to the first surface with a value in the range between 0.5 ⁇ m and 2 ⁇ m.
  • the third region may have a dopant concentration between 5 exhibit.
  • the electrode can be completely enclosed by insulating material.
  • the method includes forming the deep well, then forming the third region and then fabricating the insulator, the electrode, and the first and second regions. Further manufacturing steps can be carried out between the listed steps.
  • the method also includes the production of a structure to be protected in the semiconductor body.
  • process steps for producing the structure to be protected are used as process steps for producing the protective structure.
  • the first and the second region of the protective structure are produced simultaneously with a first and a second region of the structure to be protected.
  • an insulator layer is produced on the semiconductor body during the production of the protective structure.
  • An electrode layer is deposited on the insulator layer.
  • the electrode layer and the insulator layer are patterned in such a way that the electrode and the insulator of the protective structure are produced.
  • dopants are introduced into the semiconductor body, wherein the electrode of the protective structure is used as a mask for the introduction of the dopants for producing the first and the second region of the protective structure.
  • the introduction of the dopants can preferably be carried out by means of ion implantation.
  • the method may comprise producing a first conductor track which connects the first area of the protective structure to a terminal of the structure to be protected.
  • forming the semiconductor body may include forming a second conductive line connecting the second region to a supply potential terminal.
  • the proposed principle has advantages: As process steps for the production of the protective structure, only process steps are used which are used in any case for producing a structure to be protected, which is located on the same semiconductor body as the protective structure. In order to produce the protective structure, steps can be used to produce a circuit with bipolar transistors. Alternatively, steps for producing a circuit with complementary metal-oxide-semiconductor transistors, abbreviated CMOS transistors, can be used to produce the protective structure.
  • CMOS transistors complementary metal-oxide-semiconductor transistors
  • the masks required anyway for producing the structure to be protected are used. No additional masks are required.
  • a low leakage current between the first and second regions is achieved at an operating voltage below a threshold.
  • the limit can be, for example, 4 volts. - Above the limit, a high value for a
  • the protective structure can be realized in a third area, which has a floating potential. This reduces the risk to the protective structure of an ESD event.
  • the protective structure can be used in an isolated logic circuit in which a deep well, in which the third region is arranged, can be operated at voltages of, for example, up to 50 volts.
  • FIG. 2 shows an exemplary dependency of a duration within which a shift of a threshold voltage of a transistor is effected by a voltage applied to the transistor, from a level of the applied voltage
  • FIG. 3 shows an exemplary dependency of a
  • FIG. 4 shows an exemplary dependence of a gain of a protective structure on a current passing through the protective structure flows according to the proposed principle
  • FIGS. 5A and 5B show an exemplary embodiment of a semiconductor body with a protective structure according to the proposed principle in cross-section and in plan view.
  • FIG. 1A shows a semiconductor body 9 which comprises an exemplary protective structure 10 according to the proposed principle.
  • the protective structure 10 has a first and a second region 11, 12.
  • the first and the second region 11, 12 are arranged at a distance from each other.
  • the semiconductor body 10 comprises a third region 13.
  • the third region 13 may be referred to as a shallow well.
  • the depth of the third region 13 has, for example, a value of 1 ⁇ m.
  • a channel region 22 is arranged between the first and the second region 11, 12.
  • the distance between the first and second regions 11, 12 has a value L.
  • the value L is thus the channel length of the channel region 22.
  • the value L is, for example, 0.35 ⁇ m.
  • the semiconductor body 9 comprises an insulator 14.
  • the insulator 14 is arranged on a first surface 15 of the semiconductor body 10.
  • the insulator 14 is disposed on a portion of the third region 13.
  • the insulator 14 covers the channel region 22.
  • an electrode 16 is arranged on the insulator 14.
  • the electrode 16 covers the insulator 14 between the first and second regions 11, 12.
  • the semiconductor body 9 comprises a first and a second conductor track 17, 18.
  • the first area 11 is connected to the first line terbahn 17 and the second region 12 connected to the second interconnect 18.
  • the electrode 16 is connected to no trace.
  • the electrode 16 is not otherwise contacted.
  • the electrode 16 is completely enveloped by the insulator 14 and other insulator layers not shown.
  • the electrode 16 is electrically isolated from all conductor tracks in the semiconductor body 9.
  • the electrode 16 thus has a floating potential.
  • the semiconductor body 10 comprises a deep well 19.
  • the deep well 19 in turn comprises the third region 13.
  • the semiconductor body 9 comprises a substrate 20.
  • the deep well 19 is arranged in the substrate 20.
  • the deep well 19 is more than 2 microns deep.
  • the deep well 19 is for example 6 microns deep.
  • the first and second regions 11, 12 have a first conductivity type.
  • the first and second regions 11, 12 are heavily doped.
  • the third region 13 has a second conductivity type.
  • the second conductivity type is opposite to the first conductivity type.
  • the deep well 19 has the first conductivity type.
  • the substrate 20 has the second conductivity type.
  • the first conductivity type is n-conducting, that is to say that electrons are the majority charge carriers in the respective region.
  • the second conductivity type p is conductive, that is to say that holes are the majority charge carriers in the respective region.
  • the first and second regions 11, 12 are n doped.
  • the third region 13 is doped p.
  • the third region 13 has a doping level of about 7 l / cm 3 .
  • the deep well 19 is doped n.
  • the deep well 19 has, for example, a doping level of about 1 10 16 / cm 3 .
  • the substrate 20 is doped p.
  • the protective structure 10 is formed as an n-channel transistor.
  • the insulator 14 is realized as a silicon dioxide layer. A thickness of the insulator 14 may be 7 nm, for example.
  • the insulator 14 is formed as a gate insulator.
  • the electrode 16 contains polysilicon.
  • the polysilicon of the electrode 16 is doped n.
  • the electrode 16 is realized as a control electrode, gate electrode English.
  • the third region 13 is formed with a floating potential. Thus, the third region 13 has no ohmic contact with a conductor track.
  • the third region 13 is connected exclusively via pn junctions to the first or second region 11, 12 and thus to a conductor track. Furthermore, the third region 13 is connected to the deep well 19 via a further pn junction.
  • the channel region 22 is completely enclosed by pn junctions or insulators such as the insulator 14.
  • the protection structure 10 is similar to a MOSFET.
  • the first and second regions 11, 12 correspond to a source and a drain region of a MOSFET.
  • the insulator 14 corresponds to a gate insulator of a MOSFET.
  • the electrode 16 differs from an electrode of a MOSFET in that it is formed with floating potential.
  • the third region 13 corresponds to a substrate or a well in which the source and drain regions of a MOSFET are arranged, with the difference that the third floating potential region 13 and the substrate or well of the MOSFET in FIG are formed generally with a defined potential.
  • the protective structure 10 has an npn structure formed by the first region 11, the channel region 22 and the second region 12.
  • the protective structure 10 is operated in this arrangement as a bipolar transistor.
  • the channel region 22 may be referred to as the base of the bipolar transistor.
  • the first region 11 may be referred to as an emitter and the second region 12 as a collector of the bipolar transistor.
  • the distance from emitter to collector is the channel length L.
  • the distance is of the order of typical collector-emitter distances.
  • the bipolar transistor has an open base terminal.
  • the third area 13 may be referred to as an open base terminal.
  • the use of a thermally generated silicon oxide for the insulator 14 and polysilicon for the electrode 16 results in a low density of traps, English traps, in the oxide of the insulator 14 as compared, for example, with silicon oxide layers used for field isolation.
  • a current flows through an inversely biased pn junction near the first surface 15. This current flows in the space charge region in the channel region 22 between the first and second regions 11, 12. The current leads to the formation of interface and oxide traps close to the first surface 15 of the semiconductor body 9.
  • the density of the traps depends on the properties of the insulator 14.
  • the insulator 14 is thermally produced. Increasing a leakage current and lowering the breakdown voltage through the formation of interface and oxide traps is reduced by the use of a thermally-oxidized insulator 14.
  • a breakdown voltage between the first conductive line 17 and the second conductive line 18 is determined by a breakdown voltage between collector and open-base emitter, abbreviated BVCEO.
  • the breakdown voltage BVCEO is a function of a breakdown voltage between the first region 11 and the third region 13 or between the two th area 12 and the third region 13 and a bipolar gain factor. The gain considerably reduces the BVCEO breakdown voltage.
  • the distance between the first and second regions 11, 12 is the channel length L, which is, for example, 0.35 ⁇ m.
  • a bipolar gain of about 100 is sufficient to reduce the breakdown voltage between the heavily doped region of the first region 11 and the third region 13 as well as the breakdown voltage between the heavily doped region of the second region 12 and the third region 13. Since the
  • the amplification factor is determined by the channel length L, a more precise adjustment of the channel length L results in a precise adjustment of the amplification factor and thus the breakdown voltage BVCEO between the first and second regions 11, 12.
  • the length deviations of the channel length L, L 'become The production is closely monitored, so that the deviations of the amplification factor are very low.
  • the first conductivity type p may be conductive and the second conductivity type n may be conductive.
  • FIG. 1B shows a further exemplary embodiment of a semiconductor body having a protective structure according to the proposed principle.
  • the embodiment is a further development of the semiconductor body according to FIG. 1A.
  • the semiconductor body 9 has the protective structure 10 according to FIG. 1A.
  • the semiconductor body 9 comprises a structure 24 to be protected.
  • the structure 24 to be protected comprises a transistor 25.
  • the transistor 25 is designed as a MOSFET.
  • the transistor 25 realized as an n-channel transistor.
  • the transistor 25 includes first and second regions 26, 27.
  • the first and second regions 26 of the transistor 25 are connected to a third and a fourth conductor 34, 35, respectively.
  • the transistor 25 comprises an insulator 28 and an electrode 29.
  • a channel region 32 is arranged between the first and the second region 26, 27 of the transistor 25.
  • the channel region 32 has a channel length L '.
  • the channel length L and the channel length L ' may have the same value.
  • the semiconductor body 9 has a substrate connection 30.
  • the semiconductor body 9 comprises a fourth region 31.
  • the deep well 19 comprises the fourth region 31.
  • the transistor 25 is realized.
  • the first and the second region 26, 27 are thus doped regions in the fourth region 31.
  • the substrate connection 30 is designed to make contact with the fourth region 31.
  • a supply voltage terminal 33 may be connected to the substrate terminal 30. Since the substrate terminal 30 is arranged in the fourth region 31, the substrate terminal 30 can also be referred to as a well terminal.
  • the first and second regions 26, 27 of the transistor 25 have the first conductivity type.
  • the fourth region 31 has the second conductivity type.
  • the substrate terminal 30 also has the second conductivity type.
  • the substrate connection 30 serves for a low-resistance connection of the supply voltage connection 33 to the fourth region 31.
  • the first conductor 17 of the protective structure 10 is connected to the electrode 29 of the transistor 25.
  • the second interconnect 18 is connected to the supply voltage connection 33 and thus to the substrate connection 30.
  • a supply voltage can be tapped.
  • the supply voltage can be the value of a Reference potential VSS have.
  • the reference potential VSS may have the lowest potential given in the semiconductor body.
  • the protection structure 10 and the transistor 25 are manufactured with the same process steps.
  • the thickness of the insulator 28 of the transistor 25 is equal to a thickness of the insulator 14 of the protective structure 10. If a charge on the electrode 29 of the transistor 25, the charge on the first conductor 17, the first region 11, the channel region 22, derived the second region 12 and the second conductor 18 to the supply voltage terminal 33.
  • the protective structure 10 and the structure 24 to be protected are arranged in two different troughs, namely in the third region 13 and in the fourth region 31.
  • the third and fourth areas 13, 31 do not touch.
  • the two areas 13, 31 are isolated from each other. Voltages above 5 volts can also be applied between terminals 17, 18 of the protective structure 10 and the substrate 20.
  • the thickness of the insulator 28 of the transistor 25 is approximately equal to the thickness of the insulator 14 of the protection structure 10.
  • the deviation may be up to 10%.
  • the thickness of the insulator 28 of the transistor 25 has a smaller value than the thickness of the insulator 14 of the protective structure 10.
  • the thickness of the insulator 28 of the transistor 25 may be 7 nm, for example, and the thickness of the insulator 14 of the protective structure 10 may be 15 nm, for example.
  • the deep well 19 comprises a plurality of regions which, like the fourth region 31, comprise are each provided and each having a transistor 25. If such a circuit has logic gates, it may be referred to as isolated logic.
  • An isolated logic circuit may comprise a plurality of transistors, each of which is arranged individually in the fourth region 31 or in other regions (not shown). The fourth region 31 and the other regions thus each have exactly one transistor 25.
  • the fourth region 31 and the further regions are arranged in the deep well 19.
  • the transistors 25 belonging to the circuit are located in the common deep well 19.
  • the deep well 19 is electrically insulated from the substrate 20 and can thus be operated at a high electrical potential with respect to the substrate 20.
  • FIG. 1C shows a further exemplary embodiment of a semiconductor body having a protective structure according to the proposed principle.
  • the embodiment is a further development of the semiconductor body according to FIGS. 1A and 1B.
  • Semiconductor body 9 has the protective structure 10 according to FIG IA or IB.
  • the semiconductor body 9 has a further transistor 40.
  • the further transistor 40 comprises a first and a second region 41, 42. Between the first and the second region 41, 42 a channel region 49 is arranged.
  • the further transistor 40 comprises an insulator 43 and an electrode 44.
  • the first and the second region 41, 42 of the further transistor 40 are connected to a fifth or to a sixth conductor track 45, 46.
  • the electrode 44 is connected to the first conductor 17.
  • the second conductor track 18 is connected to a further substrate connection 47.
  • the further substrate connection 47 is arranged in the deep well 19. net.
  • the second interconnect 18 and the further substrate interconnection 47 are connected to a further supply voltage connection 48.
  • the first and the second region 41, 42 of the further transistor 40 are of the second conductivity type.
  • the further substrate connection 47 has the first conductivity type.
  • the further transistor 40 is thus realized as a p-channel transistor.
  • the protected structure 24 comprises the further transistor 40.
  • a supply voltage can be tapped.
  • the supply voltage may have a value VDD which is positive with respect to the reference potential.
  • An undesired charge of the electrode 44 is supplied via the protective structure 10 to the further supply voltage terminal 48.
  • the protective structure 10 according to FIGS. IB and IC is realized as a lateral protective structure.
  • FIG. 1 d shows a further exemplary embodiment of a semiconductor body having a protective structure according to the proposed principle.
  • the embodiment is a further development of the semiconductor body according to FIGS. 1A to 1C.
  • the semiconductor body 9 has the protective structure 10 according to FIGS. 1A to 1D.
  • the first interconnect 17 is electrically conductive with the second interconnect
  • the protective structure 10 in FIG. 1D is realized as a vertical protective structure.
  • the deep well 19 comprises further complementary MOS transistors oxide semiconductor transistors, abbreviated to CMOS transistors.
  • the further transistors may be realized like the transistor 25 according to FIG. 1B, which is an n-channel transistor, or like the further transistor 40 according to FIG. 1C or ID, which is a p-channel transistor.
  • the protective structure 10 can be used to protect the structure 24 to be protected, even if the two structures 10, 24 are implemented differently. While both structures 10, 24 are implemented as n-channel transistors in FIG. 1B, in FIG. 1C and ID, the protective structure 10 is designed as an n-channel transistor and the structure 24 to be protected as a p-channel transistor.
  • the electrode 16 is connected to the first or the second conductor track 17, 18.
  • the electrode 16 is not electrically floating.
  • a voltage applied to the first or second conductor track 17, 18 defines the voltage applied to the electrode 16.
  • the deep well 19 is omitted.
  • the substrate 20 of the semiconductor body 9 in this case has the first conductivity type.
  • the substrate is thus doped n.
  • the first conductivity type p is conductive and the second conductivity type n is conductive.
  • all regions, regions and electrodes of the semiconductor body 9 are doped inversely to the information in FIGS. 1A to ID.
  • a doping with a donor replaced by a doping with an acceptor and vice versa.
  • FIG. 2 shows an exemplary dependency of a duration T, within which a shift of a threshold voltage of a transistor is caused by a voltage applied to the transistor, from a level of the applied voltage.
  • the duration T is the duration at which the applied voltage VG causes a relative shift of a threshold voltage of the transistor by 10%.
  • the voltage VG is applied to an electrode of a MOSFET and can thus be referred to as a control voltage.
  • the control voltage VG can be supplied to the electrode 29 of the transistor 25.
  • the measurements were carried out on n-channel MOSFETs.
  • the duration T increases with decreasing voltage VG.
  • a control voltage VG of 5 V can be applied for at least several 100 seconds before a ten percent shift in the threshold voltage, English threshold voltage, is achieved.
  • One cause of the threshold voltage shift may be Fowler-Nordheim tunneling.
  • Failure of a transistor can be effected by a dielectric breakdown.
  • the lifetime limited by the dielectric breakdown is much longer than the duration T at which the ten percent shift of the threshold voltage is effected.
  • FIG. 3 shows an exemplary dependency of a current ID, which is provided by a protective structure according to the proposed invention
  • the current ID through the protective structure 10 is very high at higher values of the drain-source voltage VDS.
  • Breakthrough voltage between collector and emitter with open base BVCEO is approximately 5 V.
  • the breakdown between the first region 11 and the third region 13 occurs at approximately 10 V. Due to the physical mechanisms involved, such as avalanche-enhanced breakthrough, and a positive feedback due to the amplification by the bipolar effect, a very steep increase of the current is achieved when the voltage between the first and the second conductor track 17, 18 rises above 5V.
  • the breakdown voltage of 5 V is sufficient to ensure a high quality of an insulator 28 of a structure 24 to be protected. If, in a semiconductor body, not shown, a breakdown between a p-region and an n-region already occurs at lower voltage values, such as 5 V or 3.3 V, this leads to undesired leakage currents.
  • the above-mentioned concept is suitable for a protection structure 10 for holding a control voltage not only to a value of 3.3 V, but can be set to various limit values.
  • a control voltage not only to a value of 3.3 V, but can be set to various limit values.
  • the voltage VG on a structure 24 to be protected drops due to the coupling of the structure 24 to be protected with the protective structure 10 as a drain-source voltage VDS on the protective structure 10. If the voltage VG at the structure 24 to be protected rises to a critical value, the voltage VG is quickly reduced due to the high current flow through the protective structure 10.
  • FIG. 4 shows an exemplary dependency of a gain factor BETA of a protective structure 10 on the current ID flowing through the protective structure 10 according to the proposed principle.
  • the first region 11 may be referred to as an emitter.
  • the second area 12 can be named as a collector.
  • the first and the second region 11, 12 are connected as an emitter and as a collector by means of the first and the second conductor track 17, 18.
  • the current ID flows through the second conductor 18.
  • the current ID thus corresponds to a collector current.
  • the third region 13 has been provided with a control connection.
  • the third area 13 can be used as a basis be drawn. By connecting the base flows a base current.
  • the amplification factor BETA of a protective structure 10 used as a bipolar transistor is defined as the ratio of the collector current ID to the base current.
  • the protective structure 10 has two terminals, namely the first and the second conductor track 17, 18, which are connected to the control terminal and the substrate terminal of the transistor 20, 40 to be protected.
  • Both the structure 24 to be protected and the protective structure 10 can be operated in an isolated logic, the common well for the protective structure 10 and the transistors 25, 40 being the deep well 19 in a p-substrate 20.
  • a voltage between the electrode 29 and the substrate terminal 30 of the transistor 25 to be protected may be above the value of 3.3V for an extended time after an ESD event. This is true even if the ESD event lasts only a few nanoseconds. Due to the long-lasting overvoltage on the electrode 29, which is the control terminal, the structure 24 to be protected is an effective protective structure, which has a
  • Control terminal of the structure to be protected 24 connects to a terminal for an electrical ground and having a low breakdown voltage required. This is given by the protective structure 10 according to the proposed principle.
  • FIGS. 5A and 5B show an exemplary embodiment of a semiconductor body having a protective structure according to FIG proposed principle in cross-section and in supervision.
  • FIGS. 5A and 5B show a development of the embodiments of a semiconductor body shown in FIGS. 1A to ID.
  • the protective structure 10 has the first and the second area 11, 12, which are arranged in the third area 13.
  • the third area 13 is free of troughs.
  • the third region 13 is free of an ohmic contact. It does not lead directly to the third region 13.
  • the first and the second region 11, 12 are contacted by means of the first and the second conductor track 17, 18.
  • the third region 13 is in turn arranged in the deep well 19.
  • the third region 13 comprises the channel region 22, above which the insulator 14 and the electrode 16 are arranged.
  • the electrode 16 is completely isolated. This is the
  • Electrode 16 completely enclosed by insulating material.
  • the electrode 16 is enclosed by the insulator 14, a first side insulator 21, a second side insulator 21 'and a cover insulator 23.
  • the first and second side insulators 21, 21 ' are disposed on both sides of the electrode 16.
  • the first side insulator 21 is on the left side and the second side insulator 21 'is disposed on the right side of the electrode 16.
  • the cover insulator 23 is located on the electrode 16. Between the electrode 16 and the channel region 22, the insulator 14 is arranged.
  • the cover insulator 23 ' also covers the first surface 15 in the region of the first and the second region 11, 12 as well as a surface of the third region 13, the deep well 19 and the substrate 20. In the region of the substrate 20 and the deep well 19, the cover insulator 23 'as insulator in a shallow trench, English shallow trench insulator realized.
  • the first and second conductive paths 18, 19 are each through a contact hole in the Deck insulator 23 'electrically conductively connected to the first and the second region 11, 12, respectively.
  • FIG. 5B shows the semiconductor body 9 shown in FIG. 5A in a plan view.
  • One surface of the electrode 16 corresponds approximately to an area of the channel region 22 in the plan view.
  • the electrode 16 is not contacted via a conductor track.
  • the channel region 22 has a width W and a length L.
  • the length L is a distance between the first and the second region 11, 12.
  • the first and the second interconnects 17, 18 connect the first and second regions 11, 12, respectively, to others structures not shown in FIG. 5B.
  • the first and the second conductor track 17, 18 are present up to the edge of the section of the semiconductor body 9 shown in FIG. 5B.
  • the third region 13 is rectangular in plan view and includes the first and second regions 11, 12.
  • the surface of the third region 13 is free of a conductor connection.
  • the deep well 19 is implemented rectangular in plan.
  • the deep tub 19 encloses the third area 13.
  • the deep well 19 is designed tub connection free. To the deep tub 19 leads no connection.
  • the cover insulator 23 ' is not realized as a shallow trench isolator, but by means of a local oxidation of silicon, English local oxidation of silicon, abbreviated LOCOS.
  • the deep well 19 is electrically conductively connected via the further substrate connection 47.
  • the deep well 19 encloses the structure 24 to be protected.
  • this is electrically floating due to the complete isolation of the electrode 16. Since the third region 13 does not have an ohmic connection, the third region 13 is also electrically floating.
  • sixth interconnect 47 further substrate connection

Abstract

Ein Halbleiterkörper umfasst eine Schutzstruktur. Die Schutzstruktur (10) umfasst einen ersten und einen zweiten Bereich (11, 12), die einen ersten Leitfähigkeitstyp aufweisen, und einen dritten Bereich (13), der einen zweiten Leitfähigkeitstyp aufweist. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Der erste und der zweite Bereich (11, 12) sind im dritten Bereich (13) beabstandet angeordnet, so dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist. Die Schutzstruktur umfasst einen Isolator (14), der auf dem Halbleiterkörper (9) angeordnet ist, und eine Elektrode (16), die mit schwebendem Potential ausgebildet ist und auf dem Isolator (14) angeordnet ist.

Description

Beschreibung
Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
Die vorliegende Erfindung betrifft einen Halbleiterkörper mit einer Schutzstruktur sowie ein Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper.
Halbleiterkörper, die eine integrierte Schaltung aufweisen, unterliegen Umwelteinflüssen. Blitze, statische Aufladungen und Elektrosmog können zu elektrostatischen Entladungen, englisch electrostatic discharge, abgekürzt ESD, auf dem Halbleiterkörper führen, durch die eine integrierte Schaltung zerstört werden kann. Üblicherweise werden die zu schützenden Strukturen über eine Diode mit einem Bezugspotentialanschluss verbunden, sodass eine unerwünschte und zerstörerisch wirkende Ladung abfließen kann.
Dokument US 6,118,154 betrifft eine Eingangs-/Ausgangsschutz- schaltung. Die Schutzschaltung umfasst einen p-Kanal und einen n-Kanal Metalloxidhalbleiter-Transistor. Die Potentiale der Gateelektroden beider Transistoren sind schwebend.
In den Dokumenten WO 2007/084688 Al und US 2005/0121725 Al sind weitere Schutzstrukturen beschrieben.
Die Aufgabe der Erfindung ist es, einen Halbleiterkörper mit einer Schutzstruktur und ein Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper bereitzustellen, die einen effektiven Abbau einer Spannung oberhalb einer Schwelle ermöglichen . Diese Aufgabe wird mit dem Gegenstand mit den Merkmalen des Anspruchs 1 sowie mit dem Verfahren gemäß Patentanspruch 13 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
In einer Ausführungsform umfasst ein Halbleiterkörper eine Schutzstruktur. Die Schutzstruktur umfasst einen ersten und einen zweiten Bereich, die einen ersten Leitfähigkeitstyp aufweisen. Weiter umfasst die Schutzstruktur einen dritten Bereich mit einem zweiten Leitfähigkeitstyp. Der erste und der zweite Bereich sind im dritten Bereich beabstandet angeordnet. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Darüber hinaus umfasst die Schutzstruktur einen Isolator, der auf dem Halbleiterkörper angeordnet ist, und eine Elektrode, die auf dem Isolator angeordnet ist. Die Elektrode ist zum Betrieb mit schwebendem Potential ausgebildet. Ein Stromfluss vom ersten Bereich zum zweiten Bereich ist ermöglicht. Der Stromfluss kann einen Spannungsunterschied zwischen dem ersten und dem zweiten Be- reich begrenzen.
Mit Vorteil lässt sich bei einer Struktur, die einen ersten pn-Übergang zwischen dem ersten und dem dritten Bereich sowie einen zweiten pn-Übergang zwischen dem zweiten und dem drit- ten Bereich aufweist, ein Schwellwert genau einstellen, oberhalb dessen eine Spannung zwischen dem ersten und dem zweiten Bereich abgebaut wird. Der Schwellwert kann durch einen Spannungswert bestimmt sein, oberhalb dessen ein Durchbruch zwischen dem ersten und dem zweiten Bereich auftritt. Die Schutzstruktur kann somit Spannungsspitzen, die bei einem ESD-Ereignis auftreten, auf einen Wert reduzieren, bei dem eine permanente Funktionalität einer zu schützenden Struktur gewährleistet ist. Anstelle dass die Elektrode zum Betrieb mit schwebendem Potential ausgebildet ist, kann die Elektrode vollständig von isolierendem Material eingeschlossen sein.
In einer Ausführungsform weist der Halbleiterkörper eine erste Oberfläche auf, an der der erste, der zweite und dritte Bereich angeordnet ist. Aufgrund der Anordnung der drei Bereiche an der ersten Oberfläche können in einer Ausführungsform Oberflächeneffekte zur Steuerung eines Stromflusses zwi- sehen dem ersten und dem zweiten Bereich verwendet werden.
In einer Ausführungsform ist der dritte Bereich als eine erste Wanne ausgebildet.
In einer Ausführungsform kann der dritte Bereich derart realisiert sein, dass er ein schwebendes Potential aufweist. Der dritte Bereich weist keinen Substratanschluss auf. Dem dritten Bereich wird keine Substrat- oder Wannenspannung zugeleitet. In einer Ausführungsform stellt sich im Betrieb ein Po- tential des dritten Bereichs ein, bei dem die Wahrscheinlichkeit einer Gefährdung der Schutzstruktur vor Überspannung reduziert ist.
Der Halbleiterkörper kann eine tiefe Wanne umfassen, in wel- eher der dritte Bereich angeordnet ist. Mit Vorteil ist dadurch die Isolation vom dritten Bereich zu einem Substrat des Halbleiterkörpers erhöht.
In einer Ausführungsform kann die Schutzstruktur einen Kanal- bereich umfassen, der zwischen dem ersten und dem zweiten Bereich angeordnet ist. Der Kanalbereich ist im dritten Bereich angeordnet. Eine Kanallänge des Kanalbereichs ist damit der Abstand zwischen dem ersten und dem zweiten Bereich. Die Ka- nallänge kann einen Wert kleiner 5 μm aufweisen. Bevorzugt kann die Kanallänge einen Wert kleiner 1 μm aufweisen.
Der Isolator kann auf dem Kanalbereich angeordnet sein. Be- vorzugt kann der Isolator ein Siliziumoxid aufweisen. Das Siliziumoxid kann als Gateisolatorschicht realisiert sein.
In einer Ausführungsform ist die Elektrode vollständig elektrisch isoliert. Die Elektrode kann dabei vollständig von iso- lierendem Material eingeschlossen sein. Durch den Einschluss der Elektrode mit isolierendem Material kann ein Aufladen oder ein Entladen der Elektrode über Kriechströme verringert werden. Die Elektrode ist nicht nach außen elektrisch kontaktiert. Die Elektrode kann als Gateelektrode ausgebildet sein,
Die Elektrode kann eine Äquipotentialfläche über dem Kanalbereich bilden. Die Äquipotentialfläche kann die elektrische Feldverteilung im Kanalbereich und folglich auch einen zwischen dem ersten und dem zweiten Bereich fließenden Strom be- einflussen.
Die Schutzstruktur kann auf dem Feldeffekttransistorprinzip beruhen. Die Schutzstruktur kann als Feldeffekttransistor realisiert sein. Im Unterschied zu einem üblichen Feldeffekt- transistor ist die Elektrode der Schutzstruktur mit einem schwebenden Potential ausgebildet. Da sich der Leitfähigkeitstyp des ersten und des zweiten Bereichs vom Leitfähigkeitstyp des dritten Bereichs unterschieden, weist die Schutzstruktur eine pnp Struktur oder eine npn Struktur auf. Daher kann die Schutzstruktur einen Bipolareffekt zeigen.
Aufgrund des geringen Abstands des ersten Bereichs zum zweiten Bereich kann die Schutzstruktur ein Verhalten eines Bipolartransistors mit einem hohen Verstärkungsfaktor aufweisen. In einer Ausführungsform umfasst der Halbleiterkörper ebenfalls die zu schützende Struktur. Die zu schützende Struktur kann als Bipolartransistor realisiert sein. Bevorzugt kann die zu schützende Struktur als Feldeffekttransistor reali- siert sein. Der Feldeffekttransistor kann als Metall-Oxid- Halbleiter Feldeffekttransistor, abgekürzt MOSFET, realisiert sein. In einer Ausführungsform kann die Schutzstruktur eine Elektrode und einen Isolator eines MOSFETs schützen. Die Elektrode kann als Steueranschluss, englisch gate, bezeichnet sein. Der Isolator kann Gateisolator genannt werden. Die
Schutzstruktur kann daher auf englisch auch als gate clamp bezeichnet werden. Dabei kann die maximale erlaubte Spannung am Steueranschluss der zu schützenden Struktur beispielsweise 3,3 Volt betragen.
Die zu schützende Struktur kann im die Schutzstruktur umfassenden Halbleiterkörper außerhalb des dritten Bereichs angeordnet sein. Der Halbleiterkörper kann einen vierten Bereich aufweisen, in dem die zu schützende Struktur angeordnet ist. Der vierte Bereich kann den zweiten Leitfähigkeitstyp aufweisen. Der vierte Bereich kann als zweite Wanne realisiert sein. Der vierte Bereich kann einen Wannen- oder Substratan- schluss aufweisen.
In einer Weiterbildung weist der Halbleiterkörper eine erste Leiterbahn auf, die am ersten Bereich der Schutzstruktur angeschlossen ist, und eine zweite Leiterbahn, die am zweiten Bereich der Schutzstruktur angeschlossen ist. Die erste Leiterbahn kann den ersten Bereich mit einem Anschluss der zu schützenden Struktur verbinden. Weiter kann die zweite Leiterbahn den zweiten Bereich der Schutzstruktur mit einem Ver- sorgungsspannungsanschluss verbinden. Somit kann eine Ladung, die sich auf dem Anschluss der zu schützendes Struktur befin- det, über die Schutzstruktur an den Versorgungsspannungsan- schluss abgegeben werden. Bevorzugt wird eine Ladung an den Versorgungsspannungsanschluss abgegeben. Somit wird vermieden, dass die Ladung dem Anschluss der zu schützenden Struk- tur zugeleitet wird. Der Versorgungsspannungsanschluss kann als Bezugspotentialanschluss realisiert sein. Der Versorgungsspannungsanschluss kann alternativ auf einem vom Bezugspotential abweichenden Potential liegen. Beispielsweise kann eine positive oder eine negative Versorgungsspannung dem Ver- sorgungsspannungsanschluss zugeleitet sein.
In einer Ausführungsform ist die Elektrode mit der ersten oder der zweiten Leiterbahn verbunden. Somit ist die Elektrode nicht elektrisch isoliert. Das Potential der Elektrode ist durch das Potential der ersten beziehungsweise zweiten Leiterbahn definiert.
In einer Ausführungsform verbindet die zweite Leiterbahn den zweiten Bereich mit dem Substratanschluss des vierten Be- reichs. Die Schutzstruktur kann über die zwei Leiterbahnen an die Elektrode der zu schützenden Struktur und den Substratanschluss der zu schützenden Struktur angeschlossen sein.
Die zu schützende Struktur kann einen ersten und einen zwei- ten Bereich aufweisen mit dem ersten Leitfähigkeitstyp. Ein Prozessschritt zur Herstellung der Dotierung des ersten und des zweiten Bereichs der zu schützenden Struktur kann ebenfalls zur Herstellung der Dotierung des ersten und zweiten Bereichs der Schutzstruktur eingesetzt werden.
In einer Ausführungsform weist der Feldeffekttransistor der zu schützenden Struktur einen Isolator auf. Die Herstellung des Isolators der zu schützenden Struktur kann gleichzeitig und mit denselben Prozessschritten wie die Herstellung des Isolators der Schutzstruktur durchgeführt werden.
Der Feldeffekttransistor der zu schützenden Struktur kann ei- ne Elektrode aufweisen, die auf dem Isolator angeordnet ist. Die Elektrode der zu schützenden Struktur kann gleichzeitig und mit denselben Prozessschritten wie die Elektrode der Schutzstruktur hergestellt werden. Die Schutzstruktur kann über die erste Leiterbahn mit der Elektrode der zu schützen- den Struktur verbunden sein.
In einer Ausführungsform umfasst ein Verfahren zum Herstellen eines Halbleiterkörpers mit einer Schutzstruktur das Herstellen eines ersten und eines zweiten Bereichs im Halbleiterkör- per. Der erste und zweite Bereich weisen einen ersten Leitfähigkeitstyp auf. Die Schutzstruktur umfasst den ersten und den zweiten Bereich. Der erste und der zweite Bereich sind in einem dritten Bereich angeordnet, welcher den zweiten Leitfähigkeitstyp aufweist. Der erste und der zweite Bereich sind auf dem Halbleiterkörper derart voneinander beabstandet angeordnet, dass ein Stromfluss vom ersten zum zweiten Bereich zum Begrenzen eines Spannungsunterschiedes zwischen den beiden Bereichen erleichtert ist. Weiter umfasst das Verfahren das Herstellen eines Isolators der Schutzstruktur auf dem Halbleiterkörper und einer Elektrode der Schutzstruktur auf dem Isolator derart, dass zum Betrieb die Elektrode mit schwebendem Potential ausgebildet ist.
Mit Vorteil kann über den pn-Übergang zwischen dem ersten Be- reich und dem dritten Bereich sowie über den pn-Übergang zwischen dem zweiten Bereich und dem dritten Bereich eine Spannung zwischen dem ersten und dem zweiten Bereich begrenzt werden . In einer Ausführungsform umfasst das Verfahren das Herstellen einer tiefen Wanne.
In einer Ausführungsform weist die tiefe Wanne eine Tiefe mit einem Wert aus einem Bereich zwischen 4 μm and 12 μm auf. Die Tiefe kann sich auf eine erste Oberfläche des Halbleiterkörpers beziehen. Die erste Oberfläche kann den Isolator von einem Halbleitermaterial des Halbleiterkörpers trennen. Ein pn-Übergang, der die tiefe Wanne von einem Substrat des HaIb- leiterkörpers trennt, kann somit einen Abstand zur ersten
Oberfläche mit einem Wert aus einem Bereich zwischen 4 μm und 12 μm aufweisen. Die tiefe Wanne kann eine Dotierstoffkon- zentration zwischen 5
Figure imgf000010_0001
und 5
Figure imgf000010_0002
aufweisen.
In einer Ausführungsform umfasst das Verfahren das Herstellen des dritten Bereiches. Der dritte Bereich kann in der tiefen Wanne angeordnet sein. Der dritte Bereich kann als eine erste Wanne ausgebildet sein. Der dritte Bereich kann ein schwebendes Potential aufweisen.
In einer Ausführungsform weist der dritte Bereich eine Tiefe aus einem Bereich zwischen 0,5 μm and 2 μm auf. Ein pn-Übergang, der den dritten Bereich von der tiefen Wanne trennt, kann somit einen Abstand zur ersten Oberfläche mit einem Wert aus einem Bereich zwischen 0,5 μm and 2 μm aufweisen. Der dritte Bereich kann eine Dotierstoffkonzentration zwischen 5
Figure imgf000010_0003
aufweisen.
Die Elektrode kann vollständig von isolierendem Material ein- geschlossen sein.
In einer Ausführungsform umfasst das Verfahren das Herstellen der tiefen Wanne, danach das Herstellen des dritten Bereiches und danach das Herstellen des Isolators, der Elektrode sowie des ersten und des zweiten Bereiches. Weitere Herstellungsschritte können zwischen den aufgeführten Schritten durchgeführt werden.
In einer Weiterbildung umfasst das Verfahren auch das Herstellen einer zu schützenden Struktur in dem Halbleiterkörper. Dabei werden Prozessschritte zum Herstellen der zu schützenden Struktur als Prozessschritte zum Herstellen der Schutzstruktur eingesetzt.
In einer Ausführungsform der Weiterbildung wird der erste und der zweite Bereich der Schutzstruktur gleichzeitig mit einem ersten und einem zweiten Bereich der zu schützenden Struktur hergestellt.
In einer Ausführungsform wird bei der Herstellung der Schutzstruktur eine Isolatorschicht auf dem Halbleiterkörper hergestellt. Eine Elektrodenschicht wird auf der Isolatorschicht abgeschieden. Mittels eines photolithografischen Prozesses und mindestens eines anschließenden Ätzprozesses wird die Elektrodenschicht und die Isolatorschicht derart strukturiert, dass die Elektrode und der Isolator der Schutzstruktur hergestellt werden. Ferner werden Dotierstoffe in den HaIb- leiterkörper eingebracht, wobei die Elektrode der Schutzstruktur als Maskierung für das Einbringen der Dotierstoffe zur Herstellung des ersten und des zweiten Bereichs der Schutzstruktur eingesetzt wird. Das Einbringen der Dotierstoffe kann bevorzugt mittels Ionenimplantation erfolgen.
Weiter kann das Verfahren ein Herstellen einer ersten Leiterbahn umfassen, die den ersten Bereich der Schutzstruktur mit einem Anschluss der zu schützenden Struktur verbindet. Weiter kann das Herstellen des Halbleiterkörpers das Herstellen einer zweiten Leiterbahn umfassen, die den zweiten Bereich mit einem Versorgungspotentialanschluss verbindet.
Zusammenfassend hat das vorgeschlagene Prinzip als Vorteile: Als Prozessschritte zur Herstellung der Schutzstruktur werden ausschließlich Prozessschritte verwendet, die ohnehin zur Herstellung einer zu schützenden Struktur, die sich auf demselben Halbleiterkörper wie die Schutzstruk- tur befindet, verwendet werden. Zur Herstellung der Schutzstruktur können Schritte zur Herstellung einer Schaltung mit Bipolartransistoren verwendet werden. Alternativ können zur Herstellung der Schutzstruktur Schritte zur Herstellung einer Schaltung mit komplementä- ren Metall-Oxid-Halbleiter Transistoren, abgekürzt CMOS Transistoren verwendet werden.
Zur Herstellung der Schutzstruktur werden die zur Herstellung der zu schützenden Struktur ohnehin benötigten Masken eingesetzt. Es sind keine weiteren Masken erfor- derlich.
Ein geringer Leckstrom zwischen dem ersten und dem zweiten Bereich wird bei einer Betriebsspannung unterhalb eines Grenzwerts erzielt. Der Grenzwert kann beispielsweise 4 Volt betragen. - Oberhalb des Grenzwertes wird ein hoher Wert für einen
Strom durch die Schutzstruktur erzielt, so dass durch die Schutzstruktur ein oberer Wert einer Spannung, die an der zu schützenden Struktur auftritt, bestimmt wird. Beispielsweise kann der obere Wert 5 Volt sein. - Die Schutzstruktur kann in einem dritten Bereich, der ein schwebendes Potential aufweist, realisiert werden. Dadurch wird eine Gefährdung der Schutzstruktur durch ein ESD-Ereignis verringert. Die Schutzstruktur kann in einer isolierten Logikschaltung eingesetzt werden, bei der eine tiefe Wanne, in welcher der dritte Bereich angeordnet ist, bei Spannungen beispielsweise bis zu 50 Volt betrieben werden kann.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Gebiete und Strukturen tragen gleiche Bezugszeichen. Insoweit sich Gebiete oder Strukturen in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt. Es zeigen:
Figuren IA bis ID beispielhafte Ausführungsformen eines
Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenem Prinzip im Querschnitt,
Figur 2 eine beispielhafte Abhängigkeit einer Dauer, innerhalb der eine Verschiebung einer Schwellenspannung eines Transistors durch eine an den Transistor angelegte Spannung bewirkt wird, von einer Höhe der angelegten Spannung,
Figur 3 eine beispielhafte Abhängigkeit eines
Stroms, der durch eine Schutzstruktur nach dem vorgeschlagenen Prinzip fließt, von einer angelegten Spannung,
Figur 4 eine beispielhafte Abhängigkeit eines Verstärkungsfaktors einer Schutzstruktur von einem Strom, der durch die Schutzstruktur nach dem vorgeschlagenen Prinzip fließt, und
Figuren 5A und 5B eine beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenen Prinzip im Querschnitt und in Aufsicht.
Figur IA zeigt einen Halbleiterkörper 9, der eine beispiel- hafte Schutzstruktur 10 nach dem vorgeschlagenen Prinzip um- fasst. Die Schutzstruktur 10 weist einen ersten und einen zweiten Bereich 11, 12 auf. Der erste und der zweite Bereich 11, 12 sind voneinander beabstandet angeordnet. Weiter um- fasst der Halbleiterkörper 10 einen dritten Bereich 13. Im dritten Bereich 13 sind der erste und der zweite Bereich 11, 12 angeordnet. Der dritte Bereich 13 kann als flache Wanne bezeichnet werden. Die Tiefe des dritten Bereichs 13 weist beispielsweise einen Wert von 1 μm auf. Zwischen dem ersten und dem zweiten Bereich 11, 12 ist ein Kanalbereich 22 ange- ordnet. Der Abstand zwischen dem ersten und dem zweiten Bereich 11, 12 hat einen Wert L. Der Wert L ist somit die Kanallänge des Kanalbereichs 22. Der Wert L beträgt beispielsweise 0,35 μm. Der Halbleiterkörper 9 umfasst einen Isolator 14. Der Isolator 14 ist auf einer ersten Oberfläche 15 des Halbleiterkörpers 10 angeordnet. Der Isolator 14 ist auf einem Teilbereich des dritten Bereichs 13 angeordnet. Der Isolator 14 bedeckt den Kanalbereich 22. Auf dem Isolator 14 ist eine Elektrode 16 angeordnet. Die Elektrode 16 bedeckt den Isolator 14 zwischen dem ersten und dem zweiten Bereich 11, 12.
Der Halbleiterkörper 9 umfasst eine erste und eine zweite Leiterbahn 17, 18. Der erste Bereich 11 ist an die erste Lei- terbahn 17 und der zweite Bereich 12 an die zweite Leiterbahn 18 angeschlossen. Die Elektrode 16 ist an keine Leiterbahn angeschlossen. Die Elektrode 16 ist auch nicht anderweitig kontaktiert. Die Elektrode 16 ist von dem Isolator 14 und weiteren nicht eingezeichneten Isolatorschichten vollständig umhüllt. Die Elektrode 16 ist elektrisch von allen Leiterbahnen im Halbleiterkörper 9 isoliert. Die Elektrode 16 weist somit ein schwebendes Potential auf. Darüber hinaus umfasst der Halbleiterkörper 10 eine tiefe Wanne 19. Die tiefe Wanne 19 umfasst wiederum den dritten Bereich 13. Der Halbleiterkörper 9 umfasst ein Substrat 20. Die tiefe Wanne 19 ist im Substrat 20 angeordnet. Die tiefe Wanne 19 ist mehr als 2 μm tief. Die tiefe Wanne 19 ist beispielsweise 6 μm tief.
Der erste und der zweite Bereich 11, 12 weisen einen ersten Leitfähigkeitstyp auf. Der erste und der zweite Bereich 11, 12 sind hochdotiert. Der dritte Bereich 13 weist einen zweiten Leitfähigkeitstyp auf. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Die tiefe Wanne 19 weist den ersten Leitfähigkeitstyp auf. Weiter weist das Substrat 20 den zweiten Leitfähigkeitstyp auf. Der erste Leitfähigkeitstyp ist n leitend, das heißt, dass Elektronen die Majoritätsladungsträger im jeweiligen Bereich sind. Entsprechend ist der zweite Leitfähigkeitstyp p leitend, das heißt, dass Löcher die Majoritätsladungsträger im jeweiligen Bereich sind. Der erste und der zweite Bereich 11, 12 sind n dotiert. Der dritte Bereich 13 ist p dotiert. Der dritte Bereich 13 weist ein Dotierungsniveau von ungefähr 7 lol^/cm3 auf. Die tiefe Wanne 19 ist n dotiert. Die tiefe Wanne 19 weist beispielsweise ein Dotierungsniveau von ungefähr 1 1016/cm3 auf. Das Substrat 20 ist p dotiert. Die Schutzstruktur 10 ist als n-Kanal Transistor ausgebildet. Der Isolator 14 ist als Siliziumdioxidschicht realisiert. Eine Dicke des Isolators 14 kann beispielsweise 7 nm betragen. Der Isolator 14 ist als Gateisolator ausgebildet. Die Elekt- rode 16 enthält Polysilizium. Das Polysilizium der Elektrode 16 ist n dotiert. Die Elektrode 16 ist als Steuerelektrode, englisch gate electrode, realisiert. Der dritte Bereich 13 ist mit einem schwebenden Potential ausgebildet. Somit weist der dritte Bereich 13 keinen ohmschen Kontakt zu einer Lei- terbahn auf. Der dritte Bereich 13 ist ausschließlich über pn-Übergänge zum ersten beziehungsweise zweiten Bereich 11, 12 und damit zu einer Leiterbahn verbunden. Weiter ist der dritte Bereich 13 über einen weiteren pn-Übergang mit der tiefen Wanne 19 verbunden. Der Kanalbereich 22 ist vollstän- dig von pn-Übergängen oder Isolatoren wie dem Isolator 14 eingeschlossen. Die Schutzstruktur 10 ist ähnlich zu einem MOSFET. Der erste und der zweite Bereich 11, 12 entsprechen einem Source- und einem Draingebiet eines MOSFETs. Der Isolator 14 entspricht einem Gateisolator eines MOSFETs. Die Elektrode 16 unterscheidet sich dadurch von einer Elektrode eines MOSFETs, dass sie mit schwebendem Potential ausgebildet ist. Der dritte Bereich 13 entspricht einem Substrat oder einer Wanne, in der das Source- und das Draingebiet eines MOS- FETs angeordnet sind, bis auf den Unterschied, dass der drit- te Bereich 13 mit schwebendem Potential und das Substrat oder die Wanne des MOSFETs im allgemeinen mit einem definierten Potential ausgebildet sind.
Die Schutzstruktur 10 weist eine npn Struktur auf, die vom ersten Bereich 11, dem Kanalbereich 22 und dem zweiten Bereich 12 gebildet wird. Die Schutzstruktur 10 wird in dieser Anordnung als Bipolartransistor betrieben. Der Kanalbereich 22 kann als Basis des Bipolartransistors bezeichnet werden. Der erste Bereich 11 kann als Emitter und der zweite Bereich 12 als Kollektor des Bipolartransistors bezeichnet werden. Der Abstand von Emitter zu Kollektor ist die Kanallänge L. Der Abstand ist in der Größenordnung typischer Kollektor- Emitter-Abstände . Der Bipolartransistor weist einen offenen Basisanschluss auf. Der dritte Bereich 13 kann als offener Basisanschluss bezeichnet werden.
Durch die Verwendung eines thermisch erzeugten Siliziumoxides für den Isolator 14 und von Polysilizium für die Elektrode 16 ergibt sich eine niedrige Dichte von Haftstellen, englisch traps, im Oxid des Isolators 14, verglichen beispielsweise mit Siliziumoxidschichten, die für eine Feldisolation eingesetzt werden. Während des Betriebs als Schutzstruktur 10 fließt ein Strom über einen umgekehrt vorgespannten pn Übergang nahe an der ersten Oberfläche 15. Dieser Strom fließt in der Raumladungszone im Kanalbereich 22 zwischen dem ersten und dem zweiten Bereich 11, 12. Der Strom führt zur Bildung von Grenzflächen- und Oxid-Haftstellen nahe an der ersten Oberfläche 15 des Halbleiterkörpers 9. Die Dichte der Haftstellen hängt von den Eigenschaften des Isolators 14 ab. Der Isolator 14 wird thermisch hergestellt. Die Vergrößerung eines Leckstroms und die Verringerung der Durchbruchspannung durch die Bildung von Grenzflächen- und Oxid-Haftstellen wer- den durch die Verwendung eines thermisch oxidierten Isolators 14 reduziert.
Eine Durchbruchspannung zwischen der ersten Leiterbahn 17 und der zweiten Leiterbahn 18 wird durch eine Durchbruchspannung zwischen Kollektor und Emitter bei offener Basis, abgekürzt BVCEO, bestimmt. Die Durchbruchspannung BVCEO ist eine Funktion einer Durchbruchspannung zwischen dem ersten Bereich 11 und dem dritten Bereich 13 beziehungsweise zwischen dem zwei- ten Bereich 12 und dem dritten Bereich 13 sowie eines bipolaren Verstärkungsfaktors. Der Verstärkungsfaktor reduziert die Durchbruchspannung BVCEO beträchtlich. Der Abstand zwischen dem ersten und dem zweiten Bereich 11, 12 ist die Kanallänge L, die beispielsweise 0,35 μm beträgt. Ein bipolarer Verstärkungsfaktor von ungefähr 100 ist ausreichend, um die Durchbruchspannung zwischen dem hochdotierten Gebiet des ersten Bereichs 11 und dem dritten Bereich 13 sowie die Durchbruchspannung zwischen dem hochdotierten Gebiet des zweiten Be- reichs 12 und dem dritten Bereich 13 zu verringern. Da der
Verstärkungsfaktor von der Kanallänge L bestimmt wird, ergibt sich aus einer genaueren Einhaltung der Kanallänge L eine genaue Einstellung des Verstärkungsfaktors und damit der Durchbruchspannung BVCEO zwischen dem ersten und dem zweiten Be- reich 11, 12. Die Längenabweichungen der Kanallänge L, L' werden bei der Herstellung genau überwacht, so dass die Abweichungen des Verstärkungsfaktors sehr gering sind.
In einer nicht gezeigten Ausführungsform kann der erste Leit- fähigkeitstyp p leitend und der zweite Leitfähigkeitstyp n leitend sein.
Figur IB zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vor- geschlagenen Prinzip. Die Ausführungsform ist eine Weiterentwicklung des Halbleiterkörpers gemäß Figur IA. Der Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß Figur IA auf. Darüber hinaus umfasst der Halbleiterkörper 9 eine zu schützende Struktur 24. Die zu schützende Struktur 24 umfasst ei- nen Transistor 25. Der Transistor 25 ist als MOSFET ausgebildet. Der Transistor 25 als n-Kanal Transistor realisiert. Der Transistor 25 umfasst einen ersten und einen zweiten Bereich 26, 27. Der erste und der zweite Bereich 26 des Transistors 25 sind mit einer dritten beziehungsweise einer vierten Leiterbahn 34, 35 verbunden. Weiter umfasst der Transistor 25 einen Isolator 28 und eine Elektrode 29. Zwischen dem ersten und dem zweiten Bereich 26, 27 des Transistors 25 ist ein Ka- nalbereich 32 angeordnet. Der Kanalbereich 32 weist eine Kanallänge L' auf. Die Kanallänge L sowie die Kanallänge L' können den gleichen Wert aufweisen. Weiter weist der Halbleiterkörper 9 einen Substratanschluss 30 auf.
Darüber hinaus umfasst der Halbleiterkörper 9 einen vierten Bereich 31. Die tiefe Wanne 19 umfasst den vierten Bereich 31. Im vierten Bereich 31 ist der Transistor 25 realisiert. Der erste und der zweite Bereich 26, 27 sind somit dotierte Bereiche im vierten Bereich 31. Der Substratanschluss 30 ist zur Kontaktierung des vierten Bereichs 31 ausgebildet. Ein Versorgungsspannungsanschluss 33 kann mit dem Substratanschluss 30 verbunden sein. Da der Substratanschluss 30 im vierten Bereich 31 angeordnet ist, kann der Substratanschluss 30 auch als Wannenanschluss bezeichnet werden. Der erste und der zweite Bereich 26, 27 des Transistors 25 weisen den ersten Leitfähigkeitstyp auf. Der vierte Bereich 31 weist den zweiten Leitfähigkeitstyp auf. Der Substratanschluss 30 weist ebenfalls den zweiten Leitfähigkeitstyp auf. Der Substratanschluss 30 dient zu einem niederohmigen Anschluss des Versor- gungsspannungsanschlusses 33 an den vierten Bereich 31.
Die erste Leiterbahn 17 der Schutzstruktur 10 ist mit der Elektrode 29 des Transistors 25 verbunden. Die zweite Leiterbahn 18 ist mit dem Versorgungsspannungsanschluss 33 und da- mit mit dem Substratanschluss 30 verbunden.
Am Versorgungsspannungsanschluss 33 ist eine Versorgungsspannung abgreifbar. Die Versorgungsspannung kann den Wert eines Bezugspotentials VSS aufweisen. Das Bezugspotential VSS kann das geringste Potential, das in dem Halbleiterkörper gegeben ist, aufweisen.
Die Schutzstruktur 10 und der Transistor 25 werden mit denselben Prozessschritten hergestellt. Somit ist die Dicke des Isolators 28 des Transistors 25 gleich einer Dicke des Isolators 14 der Schutzstruktur 10. Gelangt eine Aufladung auf die Elektrode 29 des Transistors 25, so wird die Aufladung über die erste Leiterbahn 17, den ersten Bereich 11, den Kanalbereich 22, den zweiten Bereich 12 und die zweite Leiterbahn 18 zum Versorgungsspannungsanschluss 33 abgeleitet.
Mit Vorteil sind die Schutzstruktur 10 und die zu schützende Struktur 24 in zwei verschiedenen Wannen, nämlich im dritten Bereich 13 und im vierten Bereich 31, angeordnet. Der dritte und der vierte Bereich 13, 31 berühren sich nicht. Die beiden Bereiche 13, 31 sind voneinander isoliert. Auch Spannungen über 5 Volt können zwischen Anschlüssen 17, 18 der Schutz- struktur 10 und dem Substrat 20 angelegt werden.
Alternativ ist die Dicke des Isolators 28 des Transistors 25 näherungsweise gleich der Dicke des Isolators 14 der Schutzstruktur 10. Die Abweichung kann bis zu 10 % betragen.
Alternativ weist die Dicke des Isolators 28 des Transistors 25 einen kleineren Wert als die Dicke des Isolators 14 der Schutzstruktur 10 auf. Die Dicke des Isolators 28 des Transistors 25 kann beispielsweise 7 nm und die Dicke des Isola- tors 14 der Schutzstruktur 10 kann beispielsweise 15 nm sein.
In einer nicht gezeigten Ausführungsform umfasst die tiefe Wanne 19 mehrere Bereiche, die wie der vierte Bereich 31 imp- lementiert sind und jeweils einen Transistor 25 aufweisen. Wenn eine derartige Schaltung Logikgatter aufweist, kann sie als isolierte Logikschaltung, englisch isolated logic, bezeichnet werden. Eine isolierte Logikschaltung kann mehrere Transistoren umfassen, die jeweils einzeln im vierten Bereich 31 beziehungsweise in nicht gezeigten, weiteren Bereichen angeordnet sind. Der vierte Bereich 31 und die weiteren Bereiche weisen somit jeweils genau einen Transistor 25 auf. Der vierte Bereich 31 und die weiteren Bereiche sind in der tie- fen Wanne 19 angeordnet. In einer isolierten Logikschaltung befinden sich die zur Schaltung gehörenden Transistoren 25 in der gemeinsamen tiefen Wanne 19. Die tiefe Wanne 19 ist vom Substrat 20 elektrisch isoliert und kann somit auf hohem elektrischen Potential gegenüber dem Substrat 20 betrieben werden.
Figur IC zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenen Prinzip. Die Ausführungsform ist eine Weiterent- wicklung des Halbleiterkörpers gemäß Figuren IA und IB. Der
Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß Figur IA oder IB auf. Darüber hinaus weist der Halbleiterkörper 9 einen weiteren Transistor 40 auf. Der weitere Transistor 40 um- fasst einen ersten und einen zweiten Bereich 41, 42. Zwischen dem ersten und dem zweiten Bereich 41, 42 ist ein Kanalbereich 49 angeordnet. Darüber hinaus umfasst der weitere Transistor 40 einen Isolator 43 und eine Elektrode 44. Der erste und der zweite Bereich 41, 42 des weiteren Transistors 40 sind an einer fünften beziehungsweise an einer sechsten Lei- terbahn 45, 46 angeschlossen. Die Elektrode 44 ist mit der ersten Leiterbahn 17 verbunden. Die zweite Leiterbahn 18 ist mit einem weiteren Substratanschluss 47 verbunden. Der weitere Substratanschluss 47 ist in der tiefen Wanne 19 angeord- net. Weiter sind die zweite Leiterbahn 18 und der weitere Substratschluss 47 mit einem weiteren Versorgungsspannungsan- schluss 48 verbunden. Der erste und der zweite Bereich 41, 42 des weiteren Transistors 40 sind vom zweiten Leitfähigkeits- typ. Der weitere Substratanschluss 47 weist den ersten Leitfähigkeitstyp auf. Der weitere Transistor 40 ist somit als p-Kanal Transistor realisiert. In Figur IC umfasst die geschützte Struktur 24 den weiteren Transistor 40.
Am weiteren Versorgungsspannungsanschluss 48 ist eine Versorgungsspannung abgreifbar. Die Versorgungsspannung kann einen Wert VDD aufweisen, der positiv gegenüber dem Bezugspotential ist. Eine unerwünschte Ladung der Elektrode 44 wird über die Schutzstruktur 10 dem weiteren Versorgungsspannungsanschluss 48 zugeleitet. Die Schutzstruktur 10 gemäß Figuren IB und IC ist als laterale Schutzstruktur realisiert.
Figur ID zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vor- geschlagenen Prinzip. Die Ausführungsform ist eine Weiterentwicklung des Halbleiterkörpers gemäß Figuren IA bis IC. Der Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß Figuren IA bis ID auf. Jedoch ist im Unterschied zu den Ausführungsformen, die in Figuren IA bis IC dargestellt sind, die erste Leiterbahn 17 elektrisch leitend mit der zweiten Leiterbahn
18 verbunden. Die zweite Leiterbahn 18 ist nicht mit dem weiteren Versorgungsanschluss 48 und somit auch nicht mit dem weiteren Substratanschluss 47 verbunden. Die Schutzstruktur 10 in Figur ID ist als vertikale Schutzstruktur realisiert.
In einer alternativen, in den Figuren IA bis ID nicht gezeigten Ausführungsform umfasst die tiefe Wanne 19 weitere komplementäre MOS Transistoren, englisch complementary metal oxide semiconductor transistors, abgekürzt CMOS Transistoren. Die weiteren Transistoren können wie der Transistor 25 gemäß Figur IB, der ein n-Kanal Transistor ist, oder wie der weitere Transistor 40 gemäß Figuren IC oder ID, der ein p-Kanal Transistor ist, realisiert sein.
Mit Vorteil kann die Schutzstruktur 10 zum Schutz der zu schützenden Struktur 24 eingesetzt werden, auch wenn die beiden Strukturen 10, 24 unterschiedlich realisiert sind. Wäh- rend in Figur IB beide Strukturen 10, 24 als n-Kanal Transistoren realisiert sind, sind in Figur IC und ID die Schutzstruktur 10 als n-Kanal Transistor und die zu schützende Struktur 24 als p-Kanal Transistor ausgebildet.
In einer alternativen, nicht gezeigten Ausführungsform ist die Elektrode 16 an die erste oder die zweite Leiterbahn 17, 18 angeschlossen. Somit ist die Elektrode 16 nicht elektrisch schwebend. Eine an der ersten beziehungsweise zweiten Leiterbahn 17, 18 anliegende Spannung definiert die an der Elektro- de 16 anliegende Spannung.
In einer alternativen, nicht gezeigten Ausführungsform des Halbleiterkörpers 9 gemäß Figuren IA bis ID entfällt die tiefe Wanne 19. Das Substrat 20 des Halbleiterkörpers 9 weist in diesem Fall den ersten Leitfähigkeitstyp auf. Das Substrat ist somit n dotiert.
In einer alternativen, nicht gezeigten Ausführungsform des Halbleiterkörpers 9 gemäß den Figuren IA bis ID ist der erste Leitfähigkeitstyp p leitend und der zweite Leitfähigkeitstyp n leitend. Somit sind alle Bereiche, Gebiete und Elektroden des Halbleiterkörpers 9 umgekehrt zu den Angaben in Figuren IA bis ID dotiert. Dabei wird eine Dotierung mit einem Dona- tor durch eine Dotierung mit einem Akzeptor ersetzt und umgekehrt.
Figur 2 zeigt eine beispielhafte Abhängigkeit einer Dauer T, innerhalb der eine Verschiebung einer Schwellenspannung eines Transistors durch eine an den Transistor angelegte Spannung bewirkt wird, von einer Höhe der angelegten Spannung. Die Dauer T ist diejenige Dauer, bei der die angelegte Spannung VG eine relative Verschiebung einer Schwellenspannung des Transistors um 10 % bewirkt. Die Spannung VG wird an eine Elektrode eines MOSFET angelegt und kann somit als Steuerspannung bezeichnet werden. Beispielsweise kann die Steuerspannung VG der Elektrode 29 des Transistors 25 zugeleitet werden. Die Messungen wurden an n-Kanal MOSFETs durchgeführt.
Die Dauer T nimmt mit sinkender Spannung VG zu. Eine Steuerspannung VG von 5 V kann mindestens mehrere 100 Sekunden angelegt werden kann, ehe eine zehnprozentige Verschiebung der Schwellenspannung, englisch threshold voltage, erreicht wird. Eine Ursache für die Verschiebung der Schwellenspannung kann das Fowler-Nordheim-Tunneln sein.
Ein Ausfall eines Transistors kann durch einen dielektrischen Durchbruch bewirkt werden. Bei einer Spannung von 5V ist die Lebenszeit, die durch den dielektrischen Durchbruch begrenzt wird, viel länger als die Dauer T, bei der die zehnprozentige Verschiebung der Schwellenspannung bewirkt wird.
Figur 3 zeigt eine beispielhafte Abhängigkeit eines Stroms ID, der durch eine Schutzstruktur nach dem vorgeschlagenen
Prinzip fließt, von einer angelegten Spannung VDS. Die Messkurve gemäß Figur 3 wurde bei Raumtemperatur ermittelt. In Figur 3 ist ein Drain-Strom ID, der durch die zweite Leiter- bahn 18 fließt, über einer Drain-Source-Spannung VDS aufgetragen, die zwischen der ersten und der zweiten Leiterbahn 17, 18 anliegt. In dieser Anordnung ist der dritte Bereich 13, also die flache p-Wanne, welche die Basis darstellt, nicht angeschlossen. Bis zu einem Wert von 5 V für die Drain- Source-Spannung VDS ist der Strom ID durch die Schutzstruktur 10 sehr gering. Unterhalb dieser Spannung fließen ausschließlich sehr kleine Ströme, welche niedriger als 1 μA sind. Somit ist die Schutzstruktur 10 hochohmig für Spannungsberei- che, in denen ein normaler Transistor eingesetzt werden kann. Der Bereich kann beispielsweise 0 V bis 3,3 V betragen. Somit fließt im Spannungsbereich des normalen Betriebs des Halbleiterkörpers 9 kein Strom durch die Schutzstruktur 10, dass die normale Funktion einer Schaltung, welche die zu schützende Struktur 24 umfasst, nicht verändert wird und ein zusätzlicher Energieverbrauch durch die Schutzschaltung 10 sehr klein ist .
Dagegen ist der Strom ID durch die Schutzstruktur 10 bei hö- heren Werten der Drain-Source-Spannung VDS sehr hoch. Die
Durchbruchspannung zwischen Kollektor und Emitter bei offener Basis BVCEO beträgt zirka 5 V. Hingegen geschieht der Durchbruch zwischen dem ersten Bereich 11 und dem dritten Bereich 13 bei ungefähr 10 V. Aufgrund den involvierten physikali- sehen Mechanismen, wie lawinenverstärktem Durchbruch, englisch avalanche break down, und einer positiven Rückkopplung aufgrund der Verstärkung durch den Bipolareffekt wird ein sehr steiler Anstieg des Stroms erzielt, wenn die Spannung zwischen der ersten und der zweiten Leiterbahn 17, 18 über 5 V ansteigt. Die Durchbruchspannung von 5 V ist ausreichend, um eine hohe Qualität eines Isolators 28 einer zu schützenden Struktur 24 zu gewährleisten. Sollte in einem nicht gezeigten Halbleiterkörper ein Durchbruch zwischen einem p- und einem n-Bereich bereits bei niedrigeren Spannungswerten, wie 5 V oder 3,3 V auftreten, so führt dies zu unerwünschten Leckströmen.
Das oben erläuterte Konzept ist auf eine Schutzstruktur 10 zum Festhalten einer Steuerspannung nicht nur auf einen Wert von 3,3 V geeignet, sondern kann auf verschiedene Grenzwerte eingestellt werden. Durch Änderungen des Abstands L und/oder der Dotierprofile des dritten Bereichs 13 und/oder die Dotierprofile des ersten und zweiten Bereichs 11, 12 werden höhere oder niedrigere Durchbruchspannungen erzielt.
Die Spannung VG an einer zu schützenden Struktur 24 fällt aufgrund der Kopplung der zu schützenden Struktur 24 mit der Schutzstruktur 10 als Drain-Source-Spannung VDS an der Schutzstruktur 10 ab. Steigt die Spannung VG an der zu schützenden Struktur 24 auf einen kritischen Wert, so wird die Spannung VG aufgrund des hohen Stromflusses durch die Schutz- struktur 10 schnell abgebaut.
Figur 4 zeigt eine beispielhafte Abhängigkeit eines Verstärkungsfaktors BETA einer Schutzstruktur 10 von dem Strom ID, der durch die Schutzstruktur 10 nach dem vorgeschlagenen Prinzip fließt. Der erste Bereich 11 kann als Emitter bezeichnet werden. Entsprechend kann der zweite Bereich 12 als Kollektor benannt werden. Der erste und der zweite Bereich 11, 12 sind als Emitter und als Kollektor mittels der ersten und der zweiten Leiterbahn 17, 18 angeschlossen. Der Strom ID fließt durch die zweite Leiterbahn 18. Der Strom ID entspricht somit einem Kollektorstrom. Für die in Figur 4 gezeigte Messung wurde der dritte Bereich 13 mit einem Steuer- anschluss versehen. Der dritte Bereich 13 kann als Basis be- zeichnet werden. Durch den Anschluss der Basis fließt ein Basisstrom. Der Verstärkungsfaktor BETA einer als Bipolartransistor eingesetzten Schutzstruktur 10 ist definiert als Verhältnis aus Kollektorstrom ID zum Basisstrom.
Mit Vorteil können Feldeffekttransistoren, welche eine maximale erlaubte Steuerspannung von 3,3 V aufweisen, mit der Schutzstruktur 10 geschützt werden. Die Schutzstruktur 10 weist zwei Anschlüsse auf, nämlich die erste und die zweite Leiterbahn 17, 18, die mit dem Steueranschluss und dem Sub- stratanschluss des zu schützenden Transistors 20, 40 verbunden sind.
Sowohl die zu schützende Struktur 24 wie auch die Schutz- struktur 10 können in einer isolierten Logik betrieben werden, wobei die gemeinsame Wanne für die Schutzstruktur 10 und die Transistoren 25, 40 die tiefe Wanne 19 in einem p-Sub- strat 20 ist. In der isolierten Logik kann eine Spannung zwischen der Elektrode 29 und dem Substratanschluss 30 des zu schützenden Transistors 25 nach einem ESD-Ereignis für eine längere Zeit über dem Wert von 3,3 V sein. Dies ist auch dann der Fall, wenn das ESD-Ereignis nur einige Nanosekunde andauert. Aufgrund der lang andauernden Überspannung an der Elektrode 29, welcher der Steueranschluss ist, der zu schützenden Struktur 24 ist eine effektive Schutzstruktur, die einen
Steueranschluss der zu schützenden Struktur 24 mit einem Anschluss für eine elektrische Masse verbindet und die eine niedrige Durchbruchspannung aufweist, erforderlich. Dies ist durch die Schutzstruktur 10 gemäß vorgeschlagenem Prinzip ge- geben.
Figuren 5A und 5B zeigen eine beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenen Prinzip im Querschnitt und in Aufsicht. Figuren 5A und 5B zeigen eine Weiterbildung der in den Figuren IA bis ID gezeigten Ausführungsformen eines Halbleiterkörpers. Die Schutzstruktur 10 weist den ersten und den zweiten Be- reich 11, 12 auf, die in dem dritten Bereich 13 angeordnet sind. Der dritte Bereich 13 ist wannenanschlussfrei . Der dritte Bereich 13 ist frei von einem ohmschen Kontakt. Es führt keine Leiterbahn direkt zu dem dritten Bereich 13. Der erste und der zweite Bereich 11, 12 sind mittels der ersten und der zweiten Leiterbahn 17, 18 kontaktiert. Der dritte Bereich 13 ist wiederum in der tiefen Wanne 19 angeordnet. Der dritte Bereich 13 umfasst den Kanalbereich 22, über dem der Isolator 14 und die Elektrode 16 angeordnet sind.
Die Elektrode 16 ist vollständig isoliert. Dazu ist die
Elektrode 16 vollständig von isolierendem Material eingeschlossen. Im Querschnitt gemäß Figur 5A ist die Elektrode 16 vom Isolator 14, einem ersten Seitenisolator 21, einem zweiten Seitenisolator 21' und einem Deckisolator 23 eingeschlos- sen. Der erste und der zweite Seitenisolator 21, 21' ist an den beiden Seiten der Elektrode 16 angeordnet. Der erste Seitenisolator 21 ist an der linken Seite und der zweite Seitenisolator 21' ist an den rechten Seiten der Elektrode 16 angeordnet. Der Deckisolator 23 befindet sich auf der Elektrode 16. Zwischen der Elektrode 16 und dem Kanalbereich 22 ist der Isolator 14 angeordnet. Der Deckisolator 23' bedeckt zusätzlich auch die erste Oberfläche 15 im Bereich des ersten und des zweiten Bereichs 11, 12 sowie eine Oberfläche des dritten Bereichs 13, der tiefen Wanne 19 und des Substrats 20. Im Be- reich des Substrats 20 und der tiefen Wanne 19 ist der Deckisolator 23' als Isolator in einem flachen Graben, englisch shallow trench isolator, realisiert. Die erste und die zweite Leitungsbahn 18, 19 sind jeweils durch ein Kontaktloch in dem Deckisolator 23' elektrisch leitend mit dem ersten beziehungsweise dem zweiten Bereich 11, 12 verbunden.
Figur 5B zeigt den in Figur 5A dargestellten Halbleiterkörper 9 in einer Aufsicht. Eine Fläche der Elektrode 16 entspricht ungefähr einer Fläche des Kanalbereichs 22 in der Aufsicht. Die Elektrode 16 ist nicht über eine Leiterbahn kontaktiert. Der Kanalbereich 22 hat eine Weite W und eine Länge L. Die Länge L ist ein Abstand zwischen dem ersten und dem zweiten Bereich 11, 12. Die erste und die zweite Leiterbahn 17, 18 verbinden den ersten beziehungsweise den zweiten Bereich 11, 12 mit weiteren in Figur 5B nicht gezeigten Strukturen. Dazu ist die erste und die zweite Leiterbahn 17, 18 bis zum Rand des in Figur 5B gezeigten Ausschnittes des Halbleiterkörpers 9 vorhanden. Der dritte Bereich 13 ist in der Aufsicht recht- eckförmig ausgebildet und schließt den ersten und den zweiten Bereich 11, 12 ein. Die Oberfläche des dritten Bereiches 13 ist frei von einem Leiterbahnanschluss . Ausschließlich der erste und der zweite Bereich 11, 12 innerhalb des dritten Be- reichs 13 sind mit Leiterbahnen 17, 18 kontaktiert. Die tiefe Wanne 19 ist in der Aufsicht rechteckförmig realisiert. Die tiefe Wanne 19 schließt den dritten Bereich 13 ein. Die tiefe Wanne 19 ist wannenanschlussfrei ausgebildet. Zu der tiefen Wanne 19 führt kein Anschluss.
In einer nicht gezeigten, alternativen Ausführungsform ist der Deckisolator 23' nicht als shallow trench isolator, sondern mittels einer lokalen Oxidation von Silizium, englisch local oxidation of Silicon, abgekürzt LOCOS, realisiert.
Alternativ ist die tiefe Wanne 19 über den weiteren Substrat- anschluss 47 elektrisch leitend kontaktiert. Alternativ um- fasst die tiefe Wanne 19 die zu schützende Struktur 24. Mit Vorteil ist durch die vollständige Isolation der Elektrode 16 diese elektrisch schwebend ausgebildet. Da der dritte Bereich 13 keinen ohmschen Anschluss aufweist, ist auch der dritte Bereich 13 elektrisch schwebend.
Bezugszeichenliste
9 Halbleiterkörper
10 Schutzstruktur
11 erster Bereich
12 zweiter Bereich
13 dritter Bereich
14 Isolator
15 erste Oberfläche
16 Elektrode
17 erste Leiterbahn
18 zweite Leiterbahn
19 tiefe Wanne
20 Substrat
21 erster Seitenisolator
21' zweiter Seitenisolator
22 Kanalbereich
23, 23' Deckisolator
24 zu schützende Struktur
25 Transistor
26 erster Bereich
27 zweiter Bereich
28 Isolator
29 Elektrode
30 SubstratanSchluss
31 vierter Bereich
32 Kanalbereich
33 Versorgungsspannungsanschluss
34 dritte Leiterbahn
35 vierte Leiterbahn
40 weiterer Transistor
41 erster Bereich
42 zweiter Bereich 43 Isolator
44 Elektrode
45 fünfte Leiterbahn
46 sechste Leiterbahn 47 weiterer Substratanschluss
48 weiterer Versorgungsspannungsanschluss
49 Kanalbereich ID Strom
L Länge VDD Versorgungsspannung
VDS Drain-Source-Spannung
VG Spannung
VSS Bezugsspannung
W Weite

Claims

Patentansprüche
1. Halbleiterkörper mit einer Schutzstruktur, bei der die Schutzstruktur (10) - einen ersten und einen zweiten Bereich (11, 12), die einen ersten Leitfähigkeitstyp aufweisen, einen dritten Bereich (13), der einen zweiten Leitfähigkeitstyp aufweist, welcher dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der dritte Bereich (13) als eine erste Wanne und mit schwebendem Potential ausgebildet ist, einen Isolator (14), der auf dem Halbleiterkörper (9) angeordnet ist, und eine Elektrode (16), die auf dem Isolator (14) an- geordnet ist und vollständig von isolierendem Material eingeschlossen ist, umfasst, wobei der erste und der zweite Bereich (11, 12) im dritten Bereich (13) beabstandet angeordnet sind, so dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist und der Halbleiterkörper (9) eine tiefe Wanne (19) umfasst, in welcher der dritte Bereich (13) angeordnet ist .
2. Halbleiterkörper nach Anspruch 1, bei dem die Elektrode (16) vom Isolator (14), einem ersten Seitenisolator (21), einem zweiten Seitenisolator (21') und einem Deckisolator (23) eingeschlossen ist.
3. Halbleiterkörper nach Anspruch 1 oder 2, bei dem die Schutzstruktur (10) einen Kanalbereich (22) umfasst, der im dritten Bereich (13) zwischen dem ersten und dem zweiten Bereich (11, 12) angeordnet ist und eine Kanallänge L aufweist, welche der Abstand zwischen dem ersten und dem zweiten Bereich (11, 12) ist.
4. Halbleiterkörper nach Anspruch 3, bei dem die Kanallänge L einen Wert kleiner 1 μm aufweist .
5. Halbleiterkörper nach Anspruch 3 oder 4, bei dem auf dem Kanalbereich (22) der Isolator (14) angeordnet ist.
6. Halbleiterkörper nach einem der Ansprüche 1 bis 5, bei dem die Schutzstruktur (10) auf dem Feldeffekttran- sistorprinzip basiert.
7. Halbleiterkörper nach einem der Ansprüche 1 bis 6, umfassend eine zu schützende Struktur (24), die mit der Schutzstruktur (10) zum Schutz der zu schützenden Struk- tur (24) gekoppelt ist.
8. Halbleiterkörper nach Anspruch 7, umfassend eine erste und eine zweite Leiterbahn (17, 18) derart, dass die erste Leiterbahn (17) den ersten Be- reich (11) der Schutzstruktur (10) mit einem Anschluss (29, 44) der zu schützenden Struktur (24) elektrisch leitend verbindet und die zweite Leiterbahn (18) den zweiten Bereich (12) der Schutzstruktur (10) mit einem Versorgungsspannungsanschluss (33, 48) elektrisch lei- tend verbindet.
9. Halbleiterkörper nach Anspruch 7, umfassend eine erste und eine zweite Leiterbahn (17, 18) derart, dass die erste Leiterbahn (17) den ersten Bereich (11) der Schutzstruktur (10) mit einem Anschluss (44) der zu schützenden Struktur (24) elektrisch leitend verbindet und die erste Leiterbahn (17) mit der zweiten Leiterbahn (18) elektrisch leitend verbunden ist.
10. Halbleiterkörper nach Anspruch 8 oder 9, bei dem die zu schützende Struktur (24) einen Transistor (25, 40) umfasst sowie die erste Leiterbahn (17) mit einer Elektrode (29, 44) des Transistors (25, 40) verbunden ist.
11. Halbleiterkörper nach einem der Ansprüche 7 bis 10, bei dem die tiefe Wanne (19) einen vierten Bereich (31) umfasst, in dem die zu schützende Struktur (24) angeordnet ist, der vierte Bereich (31) den zweiten Leitfähigkeitstyp aufweist und als zweite Wanne realisiert ist.
12. Halbleiterkörper nach einem der Ansprüche 7 bis 11, bei dem eine Dicke eines Isolators (14) der Schutzstruktur (10) näherungsweise gleich einer Dicke eines Isolators (28, 43) der zu schützenden Struktur (24) ist.
13. Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper, umfassend Herstellen eines ersten und eines zweiten Bereichs (11, 12) des Halbleiterkörpers (9), die von der Schutzstruktur (10) umfasst sind, die einen ersten Leit- fähigkeitstyp aufweisen und die in einem dritten, einen zweiten Leitfähigkeitstyp aufweisenden Bereich (13) des Halbleiterkörpers (9) derart voneinander beabstandet angeordnet sind, dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist, wobei der Halbleiterkörper (9) eine tiefe Wanne (19) umfasst, in welcher der dritte Bereich (13) angeordnet ist, der dritte Bereich
(13) als eine erste Wanne ausgebildet ist und ein schwebendes Potential aufweist, und Herstellen eines Isolators (14) auf dem Halbleiterkörper
(9) und einer Elektrode (16) auf dem Isolator (14) der- art, dass die Elektrode (16) vollständig von isolierendem Material eingeschlossen ist.
14. Verfahren nach Anspruch 13, bei dem das Herstellen des ersten und des zweiten Be- reichs (11, 12) der Schutzstruktur (10) gleichzeitig mit dem Herstellen eines ersten und eines zweiten Bereichs (26, 27, 41, 42) einer zu schützenden Struktur (24) auf dem Halbleiterkörper (9) erfolgt.
15. Verfahren nach Anspruch 13 oder 14, bei dem zur Herstellung der Schutzstruktur (10) eine Isolatorschicht auf dem Halbleiterkörper (9) hergestellt wird, eine Elektrodenschicht auf der Isolatorschicht ab- geschieden wird, mittels eines photolithografischen Prozesses und eines anschließenden Ätzprozesses die Elektrodenschicht und die Isolatorschicht derart strukturiert werden, dass eine Elektrode (16) und ein Isolator (14) der Schutzstruktur (10) hergestellt werden und
Dotierstoffe in den Halbleiterkörper (9) eingebracht werden, wobei die Elektrode (16) der Schutzstruktur (10) als Maskierung für das Einbringen der Dotierstoffe zur Herstellung des ersten und des zweiten Bereichs (11, 12) der Schutzstruktur (10) eingesetzt wird.
PCT/EP2009/062029 2008-09-18 2009-09-16 Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben WO2010031798A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/119,759 US8592910B2 (en) 2008-09-18 2009-09-16 Semiconductor body with a protective structure and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008047850.4A DE102008047850B4 (de) 2008-09-18 2008-09-18 Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
DE102008047850.4 2008-09-18

Publications (1)

Publication Number Publication Date
WO2010031798A1 true WO2010031798A1 (de) 2010-03-25

Family

ID=41319975

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/062029 WO2010031798A1 (de) 2008-09-18 2009-09-16 Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben

Country Status (3)

Country Link
US (1) US8592910B2 (de)
DE (1) DE102008047850B4 (de)
WO (1) WO2010031798A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089179A1 (fr) * 2010-01-22 2011-07-28 Stmicroelectronics Sa Dispositif electronique, en particulier de protection contre les décharges électrostatistiques, et procédé de protection d'un composant contre des décharges électrostatiques
FR2961056A1 (fr) * 2010-06-03 2011-12-09 St Microelectronics Sa Dispositif electronique, en particulier de protection contre les decharges electrostatiques, et procede de protection d'un composant contre des decharges electrostatiques
US9614367B2 (en) 2013-09-13 2017-04-04 Stmicroelectronics Sa Electronic device for ESD protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2339074A (en) * 1998-06-30 2000-01-12 Hyundai Electronics Ind Buffer device with electrostatic discharge protection circuit
US20040164354A1 (en) * 2001-06-14 2004-08-26 Sarnoff Corporation Minimum-dimension, fully- silicided MOS driver and ESD protection design for optimized inter-finger coupling
US20050121725A1 (en) * 2003-11-05 2005-06-09 Sanyo Electric Co., Ltd. Electrostatic damage protection device
US20060138544A1 (en) * 2004-12-29 2006-06-29 Actel Corporation, A California Corporation ESD protection structure for I/O pad subject to both positive and negative voltages

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633746B2 (ja) * 1991-05-27 1997-07-23 株式会社東芝 半導体装置
DE59108436D1 (de) * 1991-10-22 1997-02-06 Itt Ind Gmbh Deutsche Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
JP3251735B2 (ja) * 1992-09-25 2002-01-28 株式会社東芝 半導体集積回路装置
US6559469B1 (en) * 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
JP3717227B2 (ja) * 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
US5670814A (en) * 1996-06-03 1997-09-23 Winbond Electronics Corporation Electrostatic discharge protection circuit triggered by well-coupling
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6358781B1 (en) * 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
TW495951B (en) * 2001-05-29 2002-07-21 Taiwan Semiconductor Mfg Electro-static discharge protection design for charged-device mode using deep well structure
US6555877B2 (en) * 2001-08-27 2003-04-29 Semiconductor Components Industries Llc NMOSFET with negative voltage capability formed in P-type substrate and method of making the same
JP2003264244A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp 半導体装置およびその製造方法
US6582997B1 (en) * 2002-05-17 2003-06-24 Taiwan Semiconductor Manufacturing Company ESD protection scheme for outputs with resistor loading
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
TWI256724B (en) * 2003-08-06 2006-06-11 Sanyo Electric Co Semiconductor device
JP4318511B2 (ja) * 2003-08-26 2009-08-26 三洋電機株式会社 昇圧回路
TWI223432B (en) * 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
TWI231986B (en) * 2004-03-22 2005-05-01 Sunplus Technology Co Ltd ESD protection device for high voltage and negative voltage tolerance
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
KR20060116545A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 정전기 방전 보호 장치
WO2006131986A1 (ja) * 2005-06-10 2006-12-14 Fujitsu Limited 半導体装置、半導体システム、および半導体装置の製造方法
US7285827B1 (en) * 2005-08-02 2007-10-23 Spansion Llc Back-to-back NPN/PNP protection diodes
US20070120173A1 (en) * 2005-11-28 2007-05-31 Bohumil Lojek Non-volatile memory cell with high current output line
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
KR100660904B1 (ko) * 2005-12-24 2006-12-26 삼성전자주식회사 단일 게이트 구조를 갖는 ｅｅｐｒｏｍ의 프로그래밍 방법
JP2009524248A (ja) * 2006-01-18 2009-06-25 ビシェイ−シリコニクス 高い静電放電性能を有するフローティングゲート構造
US7639464B1 (en) * 2006-03-15 2009-12-29 National Semiconductor Corporation High holding voltage dual direction ESD clamp
JP2007251082A (ja) * 2006-03-20 2007-09-27 Ricoh Co Ltd Ｌｏｃｏｓオフセット構造のｍｏｓトランジスタを含む半導体装置およびその製造方法
US7397088B2 (en) 2006-03-27 2008-07-08 Tower Semiconductor Ltd. Electrostatic discharge protection device for radio frequency applications based on an isolated L-NPN device
US7709924B2 (en) * 2007-07-16 2010-05-04 International Business Machines Corporation Semiconductor diode structures
US8472251B2 (en) * 2008-02-11 2013-06-25 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device
US7796443B2 (en) * 2008-06-12 2010-09-14 Fs Semiconductor Corp., Ltd. Method of erasing a flash EEPROM memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2339074A (en) * 1998-06-30 2000-01-12 Hyundai Electronics Ind Buffer device with electrostatic discharge protection circuit
US20040164354A1 (en) * 2001-06-14 2004-08-26 Sarnoff Corporation Minimum-dimension, fully- silicided MOS driver and ESD protection design for optimized inter-finger coupling
US20050121725A1 (en) * 2003-11-05 2005-06-09 Sanyo Electric Co., Ltd. Electrostatic damage protection device
US20060138544A1 (en) * 2004-12-29 2006-06-29 Actel Corporation, A California Corporation ESD protection structure for I/O pad subject to both positive and negative voltages

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIKOLAIDIS T ET AL: "Transmission gate switch for ESD protection of RF pad", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 38, no. 7, 28 March 2002 (2002-03-28), pages 318 - 319, XP006017978, ISSN: 0013-5194 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011089179A1 (fr) * 2010-01-22 2011-07-28 Stmicroelectronics Sa Dispositif electronique, en particulier de protection contre les décharges électrostatistiques, et procédé de protection d'un composant contre des décharges électrostatiques
US9019666B2 (en) 2010-01-22 2015-04-28 Stmicroelectronics S.A. Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges
FR2961056A1 (fr) * 2010-06-03 2011-12-09 St Microelectronics Sa Dispositif electronique, en particulier de protection contre les decharges electrostatiques, et procede de protection d'un composant contre des decharges electrostatiques
US9614367B2 (en) 2013-09-13 2017-04-04 Stmicroelectronics Sa Electronic device for ESD protection

Also Published As

Publication number Publication date
US20110298104A1 (en) 2011-12-08
DE102008047850A1 (de) 2010-04-15
DE102008047850B4 (de) 2015-08-20
US8592910B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
DE102009030086B4 (de) Feldeffekteinrichtung, Verfahren zum Betreiben dieser Feldeffekteinrichtung und Verfahren zum Herstellen einer Feldeffekteinrichtung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012100767B4 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE60114270T2 (de) Transistor für elektrostatischen Entladungsschutz
DE102008047850B4 (de) Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
DE102004018153A1 (de) Hochvolt-Sperrschicht-Feldeffekttransistor
DE10249009A1 (de) Halbleitervorrichtung
DE112007002466T5 (de) Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE202015106544U1 (de) Nicht- flüchtige Speicherzelle
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
EP1723669A1 (de) Eeprom-speicherzelle für hohe temperaturen
DE102021117007A1 (de) Integrierte Schaltungsstruktur mit Lawinenübergang zu einem dotierten Halbleiter über einer Halbleiterwanne
WO2011058114A1 (de) Hochvolttransistor, esd-schutzschaltung und verwendung eines hochvolttransistors in einer esd-schutzschaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09783099

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13119759

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09783099

Country of ref document: EP

Kind code of ref document: A1