DE112007002466T5 - Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen - Google Patents

Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen Download PDF

Info

Publication number
DE112007002466T5
DE112007002466T5 DE112007002466T DE112007002466T DE112007002466T5 DE 112007002466 T5 DE112007002466 T5 DE 112007002466T5 DE 112007002466 T DE112007002466 T DE 112007002466T DE 112007002466 T DE112007002466 T DE 112007002466T DE 112007002466 T5 DE112007002466 T5 DE 112007002466T5
Authority
DE
Germany
Prior art keywords
diode
region
well
protection device
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112007002466T
Other languages
English (en)
Inventor
Akram Santa Clara Salman
Stephen Los Altos Beebe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112007002466T5 publication Critical patent/DE112007002466T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Schützen eines Eingangs einer Halbleiterstruktur bei einem elektrostatischen Entladungsereignis, wobei das Verfahren die Schritte umfasst:
Bereitstellen einer ersten Diode (130) und einer zweiten Diode (122), die mit einem Eingang in Reihe geschaltet sind;
Vorspannen der ersten Diode und der zweiten Diode in Flussrichtung; und
Kurzschließen der ersten oder der zweiten Diode bei Auftreten eines elektrostatischen Entladungsereignisses.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente und betrifft insbesondere elektrostatische Schutzeinrichtungen und Verfahren zum Schützen eines Eingangs einer Halbleiterstruktur in Bezug auf ein elektrostatisches Entladungsereignis.
  • Hintergrund der Erfindung
  • Mit dem Fortschreiten der Halbleitertechnologie von der 130 nm-Technologie und 90 nm Technologie in Richtung der 45 nm, 45 nm, 33 nm und darunter wird der elektrostatische Entladungsschutz (ESD) für Eingangs/Ausgangs-(I/O-)Anschlussflächen und Versorgungsleitungen zunehmend problematisch. Dies gilt insbesondere für die Silizium-auf-Isolator (SOI) Technologie, von der erwartet wird, dass sie für neue Prozesstechniken gegenüber der Vollsubstrattechnologie den Vorzug erhält. Ein ESD-Ereignis bezeichnet ein Phänomen der elektrischen Entladung mittels eines Stromes (positiv oder negativ) für eine kurze Zeitdauer, während welcher ein hoher Strom einer Halbleiterstruktur zugeführt wird.
  • Heutige ESD-Schutzschaltungen weisen eine Reihe von Nachteilen auf, insbesondere, wenn diese im Zusammenhang mit der SOI-Technologie verwendet werden. Gewisse ESD-Schaltungen weisen einen hohen Leckstrom auf und repräsentieren eine hohe kapazitive Last. Andere ESD-Schutzschaltungen, etwa jene auf SOI-Substraten, zeigen einen geringeren Leckstrom und eine geringere kapazitive Belastung, erfordern jedoch dünne SOI-Schichten, die die ESD-Fähigkeit auf Grund der Selbsterwärmung beschränken, was wiederum den Fehlerstrom unter ESD-Belastung verringert.
  • Daher ist es wünschenswert, eine ESD-Schutzeinrichtung bereitzustellen, die einen geringen Leckstrom besitzt und eine geringe kapazitive Last darstellt. Des weiteren ist es wünschenswert, eine ESD-Schutzeinrichtung bereitzustellen, die eine Verringerung der Größe des Bauelements ermöglicht. Des weiteren ist es wünschenswert, ein Verfahren zum Schützen einer Halbleiterstruktur bei einem ESD-Ereignis anzugeben, wobei eine verbesserte ESD-Schutzeinrichtung vorgesehen ist. Andere wünschenswerte Merkmale und Ei genschaften der vorliegenden Erfindung gehen aus der nachfolgenden detaillierten Beschreibung der Erfindung und den angefügten Patentansprüchen hervor, wenn diese mit den begleitenden Zeichnungen und dem Hintergrund der Erfindung studiert werden.
  • Kurzer Überblick über die Erfindung
  • Gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung wird eine elektrostatische Entladungsschutzeinrichtung bereitgestellt. Die elektrostatische Entladungsschutzeinrichtung umfasst ein Siliziumsubstrat, ein P+-Anodengebiet, das in dem Siliziumsubstrat angeordnet ist, und ein N-Wannenbauteilgebiet bzw. N-Potentialtopfbauteilgebiet, das in dem Siliziumsubstrat in Reihe zu dem P+-Anodengebiet angeordnet ist. Ein P-Wannenbauteilgebiet ist in dem Siliziumsubstrat in Reihe mit dem N-Wannenbauteilgebiet angeordnet und ein N+-Kathodengebiet ist in dem Siliziumsubstrat vorgesehen. Ferner ist eine Gateelektrode zumindest im Wesentlichen über dem N-Wannenbauteilgebiet und dem P-Wannenbauteilgebiet des Siliziumsubstrats angeordnet.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Schützen eines Eingangs einer Halbleiterstruktur bei einem elektrostatischen Entladungsereignis bereitgestellt. Das Verfahren umfasst die Schritte zum Bereitstellen einer ersten Diode und einer zweiten Diode, die in Reihe mit einem Eingang geschaltet sind, das in Flussrichtung Vorspannen der ersten Diode und der zweiten Diode und das Kurzschließen der ersten Diode oder der zweiten Diode beim Eintreten eines elektrostatischen Entladungsereignisses.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Schützen einer Halbleiterstruktur bei einem elektrostatischen Entladungsereignis bereitgestellt. Das Verfahren umfasst den Schritt des Bereitstellens einer ersten Diode und einer zweiten Diode, die in Reihe mit einem Eingang geschaltet sind. Die erste Diode und die zweite Diode sind elektrisch mit einem darüber liegenden Gate verbunden. Es wird ein elektrostatisches Entladungsereignis an dem Gate erfasst und ein Bauteilgebiet der ersten Diode oder der zweiten Diode wird invertiert.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird im Weiteren in Verbindung mit den Zeichnungen beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen und wobei:
  • 1 eine Querschnittsansicht einer ESD-Schutzeinrichtung gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung ist;
  • 2 ein schematisches Schaltbild der ESD-Schutzeinrichtung aus 1 ist, die mit einer RC-aktivierten Fühlerschaltung verwendet wird;
  • 3 ein schematisches Schaltbild der ESD-Schutzeinrichtung aus 1 ist, wobei ein Hochgeschwindigkeitseingangs-Anschluss verwendet wird;
  • 4 ein schematisches Schaltbild der ESD-Schutzeinrichtung aus 1 ist, wobei eine lokale Klemmschaltung angewendet wird;
  • 5 ein schematisches Schaltbild einer bekannten ESD-Schutzeinrichtung ist, die mit einer auf die Versorgungsleitung wirkende Klemmschaltung verwendet wird;
  • 6 eine Querschnittsansicht einer ESD-Schutzeinrichtung gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung ist; und
  • 7 eine Querschnittsansicht einer bekannten ESD-Schutzeinrichtung ist.
  • Detaillierte Beschreibung der Erfindung
  • Die folgende detaillierte Beschreibung der Erfindung ist lediglich anschaulicher Natur und soll die Erfindung oder die Anwendung oder Verwendungszwecke der Erfindung nicht beschränken. Des weiteren ist nicht beabsichtigt, dass eine Einschränkung auf eine Theorie stattfindet, die gegebenenfalls in dem vorhergehenden Hintergrund der Erfindung und in der folgenden detaillierten Beschreibung der Erfindung angegeben wird.
  • Gemäß 1 umfasst eine elektrostatische Entladung-(ESD)Schutzeinrichtung 100 gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung eine Feldeffektdiode mit einer doppelten Wanne bzw. einem doppelten Potentialtopf (DW-FED), die zum Schutz einer Kernhalbleiterschaltung (nicht gezeigt) bei einem ESD-Ereignis verwendet wird. Die ESD-Schutzeinrichtung 100 umfasst ein Siliziumsubstrat, das eine Siliziumvollscheibe (nicht gezeigt) sein kann, oder vorzugsweise eine dünne Schicht aus Silizium 104 auf einer isolierenden Schicht 106 (die überweise als Silizium-auf-Isolator oder 801 bekannt ist) ist, die wiederum von einer Trägerscheibe 108 aufgenommen wird. Die dünne Siliziumschicht 104 besitzt typischerweise eine Dicke von ungefähr 20 bis 100 Nanometer (nm) abhängig von der eingerichteten Schaltungsfunktion, und besitzt vorzugsweise eine Dicke von weniger als ungefähr 80 nm.
  • Die ESD-Schutzeinrichtung 100 umfasst ferner ein P+-Anodengebiet 116 und ein N+-Kathodengebiet 118, die beide in der Siliziumschicht angeordnet sind. Das P+-Anodengebiet 116 der Siliziumschicht 104 ist von dem N+-Kathodengebiet 118 durch ein N-Wannen-Bauteilgebiet bzw. N-Potentialtopfbauteilgebiet 120 und ein P-Wannenbauteilgebiet 122 getrennt. Das P+-Gebiet und das N+-Gebiet sind Gebiete mit einer Dotierstoffkonzentration, die größer ist als die Dotierstoffkonzentration des P-Wannengebiets und des N-Wannengebiets. In einer anschaulichen Ausführungsform der Erfindung sind das P-Wannengebiet und das N-Wannengebiet mit einem geeigneten Dotiermittel mit einer Konzentration von ungefähr 5 × 1017 bis ungefähr 5 × 518 cm–3 dotiert, während das P+-Anodengebiet und das N+-Kathodengebiet mit einem geeigneten Dotiermittel mit einer Konzentration von ungefähr 1021 bis ungefähr 1022 cm–3 dotiert sind. Das P+-Anodengebiet und das N+-Kathodengebiet und das P-Wannengebiet und das N-Wannengebiet können in standardmäßiger Weise hergestellt werden, beispielsweise durch Ionenimplantation von Arsen oder Phosphor für die N-Bereiche und von Bor für die P-Bereiche. Die Dotierungen der Wannen- bzw. Potentialtöpfe bestimmen die Einschaltspannung der ESD-Schutzeinrichtung 100.
  • Eine Gateisolatorschicht 110 ist auf einer Oberfläche 122 der Siliziumschicht 104 aufgebracht. Der Gateisolator kann thermisch gewachsenes Siliziumdioxid sein, das durch Erhitzen des Siliziumsubstrats in einer oxidierenden Umgebung hergestellt wird, oder es kann ein Isolator abgeschieden werden, etwa Siliziumoxid, Siliziumnitrid, ein Isolationsmaterial mit einer hohen dielektrischen Konstanten, etwa HfSiO, oder dergleichen. Abgeschiedene Isolationsmaterialien können beispielsweise durch bekannte Verfahren aufgebracht werden, etwa durch chemische Dampfabscheidung (CVD), chemische Dampfabscheidung bei geringem Druck (LPCVD), semiatmosphärische chemische Dampfabscheidung (SACVD) oder plasmaunterstützte Dampfabscheidung (PECVD). Das Gateisolatormaterial besitzt typischerweise eine Dicke von 1 bis 10 nm. Gemäß einer Ausführungsform der Erfindung wird eine Gateelektrode 114, die aus einem gateelektrodendenbildenen Material aufgebaut ist, d. h. vorzugsweise polykristallines Silizium, auf der Schicht aus Gateisolatormaterial abgeschieden. Es können auch andere elektrisch leitende gateelektrodenbildende Materialien, etwa Metalle und Metallsilizide, aufgebracht werden. Das gateelektrodenbildende Material wird im Folgenden als polykristallines Silizium bezeichnet, obwohl der Fachmann erkennt, dass andere Materialien ebenfalls verwendet werden können. Wenn das gateelektrodenbildende Material polykristallines Silizium ist, wird dieses Material typischerweise mit einer Dicke von ungefähr 50 bis 200 nm und vorzugsweise mit einer Dicke von ungefähr 100 nm durch LPCVD mittels Wasserstoffreduktion des Silans abgeschieden. Die Schicht aus polykristallinem Silizium wird vorzugsweise als undotiertes polykristallines Silizium aufgebracht und wird nachfolgend mittels Ionenimplantation dotiert. Die ESD-Schutzeinrichtung 100 umfasst ferner Seitenwandabstandshalter 124, die zum Festlegen der Gebiete 116 und 118 verwendet werden. Die Seitenwandabstandshalter 124 können aus einem beliebigen geeigneten dielektrischen Material hergestellt werden, das eine andere Ätzeigenschaft im Vergleich zu dem gateelektrodenbildenden Material der Gateelektrode 114 besitzt, wenn diese Materialien der gleichen Ätzchemie ausgesetzt werden. Beispielsweise können die Seitenwandabstandshalter 124 aus Siliziumnitrid, Siliziumoxid oder Siliziumoxinitrid hergestellt sein.
  • Wie aus 1 ersichtlich ist, besitzt die ESD-Schutzeinrichtung 100 zwei pn-Übergänge in der Siliziumschicht 104, die in Reihe geschaltet sind, wodurch zwei in Flussrichtung vorgespannte Dioden 130 und 132 in Reihe gebildet werden. Die Gateelektrode 114 kann mittels einer externen Schaltung vorgespannt werden, kann an eine externe Versorungsspannung VDD oder VSS angekoppelt werden, oder kann schwebend bzw. mit frei einstellbarem Potential sein. Wenn die Gateelektrode geerdet wird oder geringfügig negativ oder geringfügig positiv in Bezug auf Masse vorgespannt wird, tritt lediglich eine Verarmung eines Kanals 115 unter der Gateelektrode auf. Folglich besitzt ohne ESD-Betrieb das Bauelement 100 zwei Reihe geschaltete und in Flussrichtung vorgespannte Dioden mit einer Einschaltspannung von ungefähr 1,4 Volt (0,7 Volt für jede der Dioden). Die Einschaltspannung des Bauelements 100 ist somit höher als die erwartete normale Betriebsspannung der Kernschaltung, die zu schützen ist, so dass das Bauelement 100 effektiv als unterbrochene Schaltung erscheint, die für die zu schützende Kernschaltung nicht sichtbar ist. Da ferner zwei Dioden in Reihe verwendet werden, besitzt die Reihenschaltung eine geringere Kapazität als eine einzelne Schutzdiode. Wenn die Gateelektrode an eine hohe positive Spannung gekoppelt wird, wie sich dies aus einem positiven ESD-Ereignis ergibt (oder wenn diese während eines derartigen Ereignisses schwebend bleibt), verhält sich das Bauelement 100 als eine einzelne Diode, da die Spannung an dem Gate den Kanal in der P-Wanne unterhalb der Gateelektrode 114 invertiert. Wenn die Gateelektrode mit einer hohen negativen Spannung beaufschlagt wird, wie sie sich etwa aus einem negativen ESD-Ereignis ergibt, verhält sich das Bauelement 100 ebenfalls wie eine einzelne Diode, da die Spannung an dem Gate die Oberfläche der N-Wanne invertiert, woraus sich die Ausbildung eines P-Kanals ergibt. Während eines ESD-Ereignisses wird somit eine der Dioden des Bauelements 100 durch den sich aufbauenden Kanal kurzgeschlossen, die Einschaltspannung des Bauelements 100 verringert sich ungefähr um 0,7 Volt und das Bauelement 100 dient als ein Kurzschluss, wodurch das ESD-Ereignis auf Masse abgeleitet wird und die Kernschaltung geschützt wird.
  • Die ESD-Schutzeinrichtung 100 kann zusammen mit einer Fühlerschaltung verwendet werden, um die Spannung der Gateelektrode 114 zu steuern und damit die Gatevorspannung auf der Grundlage des Vorhandenseins oder des nicht Vorhandenseins des ESD-Ereignisses zu ändern. 2 zeigt eine RC-aktivierte bzw. getriggerte Fühlerschaltung 150, die elektrisch mit der Gateelektrode der ESD-Schutzeinrichtung 100 gekoppelt ist. Die Fühlerschaltung 100 arbeitet unter der Voraussetzung, dass ESD-Ereignisse eine kurze Anstiegszeit besitzen. Die Fühlerschaltung 150 ist mit einer externen Versorgungsspannung VDD 152 verbunden und umfasst eine RC-Triggereinrichtung bzw. Auslöseeinrichtung 158, die aus einem Widerstand 4 und einem Kondensator 156 gebildet ist. In einer anschaulichen Ausführungsform der Erfindung besitzt die RC-Triggereinrichtung 158 eine RC-Zeitkonstante von ungefähr 0,1 bis 0,2 Mikrosekunden, was lange ist im Vergleich zu der erwarteten Anstiegszeit eines ESD-Ereignisses. Beispielsweise besitzt gemäß einer anschaulichen Ausführungsform der Erfindung der Widerstand 154 einen Widerstandswert im Bereich von ungefähr 50 bis 100 kOhm und der Kondensator 156 besitzt eine Kapazität im Bereich von ungefähr 1 pF bis ungefähr 10 pF. Die Fühlerschaltung 150 umfasst ferner einen ersten Inverter 160, einen zweiten Inverter 162 und einen dritten Inverter 164, die mit der RC-Triggereinrichtung 158 in der gezeigten Weise verbunden sind. Jeder Inverter wird durch einen P-Kanaltransistor (PMOS) und einen N-Kanaltransistor (NMOS) gebildet.
  • Während des normalen Betriebs erscheint beim Fehlen eines ESD-Ereignisses ein Aktivierungssignal am Knoten 166 als eine logische 1 und die Inverter invertieren das Signal zu einer logischen 0, die dem Gate der ESD-Schutzeinrichtung 100 zugeführt wird. Die logische 0 führt zu keiner Invertierung der Oberfläche der N-Wanne oder der P-Wanne. Somit verhält sich die ESD-Schutzeinrichtung 100 wie zwei Dioden in Reihe geschaltet oder effektiv als unterbrochener Schaltkreis. Wenn im Gegensatz dazu ein ESD-Ereignis bei VDD 152 auftritt, besitzt das ESD-Ereignis eine sehr geringe Anstiegszeit und damit erscheint das Signal am Knoten 166 als eine logische 0 auf Grund der langen Antwortzeit der RC-Triggereinrichtung. Die Inverter invertieren das Signal zu einer logischen 1, die dem Gate der ESD-Einrichtung 100 zugeführt wird. Wie zuvor beschrieben ist, verhält sich, wenn die Spannung an der Elektrode 114 der ESD-Schutzeinrichtung 100 hoch ist, das Bauelement 100 als eine einzelne Diode, da das Gate die P-Wanne, die einen Kanal unter dem Gate bildet, invertiert. Folglich wird die Einschaltspannung des Bauelements 100 verringert und das Bauelement 100 erscheint effektiv als ein Kurzschluss, wodurch das ESD-Ereignis auf Masse abgeleitet wird und die Kernschaltung geschützt wird.
  • Auf Grund der inhärenten geringeren Kapazität der ESD-Schutzeinrichtung 100 (auf Grund des Vorhandenseins zweier pn-Übergänge in Reihe) kann die Doppelwannen-ESD-Schutzeinrichtung im Zusammenhang mit Hochgeschwindigkeits-I/O-Anschlussflächen verwendet werden. Gemäß 3 sind entsprechend einer anschaulichen Ausführungsform der vorliegenden Erfindung zwei ESD-Schutzeinrichtungen 212 und 214 mit einem Hochgeschwindigkeits-I/O-Anschluss 200 zusammen mit einer Vorspannschaltung 202 verbunden, die sicherstellt, dass die Gates der Einrichtungen 212 und 214 eine geringe Einschaltspannung bei einem ESD-Ereignis besitzen. Die Vorspannungsschaltung ist mit einer externen Versorgungsspannung VDD 204 verbunden und umfasst einen n-Kanaltransistor 206 und zwei p-Kanaltransistoren 208 und 210, wie dies gezeigt ist. Die beiden ESD-Schutzeinrichtungen 212 und 214 sind Doppelwannen-Feldeffektdioden, etwa wie die Doppelwannen-ESD-Schutzeinrichtung 100 aus 1. Die erste ESD-Schutzeinrichtung 212 ist mit VDD 204 und der I/O-Anschlussfläche 200 verbunden. Die zweite ESD-Schutzeinrichtung 214 ist mit der I/O-Anschlussfläche 200 und Masse oder VSS verbunden.
  • Während des normalen Betriebs ist bei Fehlen eines ESD-Ereignisses der NMOS 206 eingeschaltet, der die Gates des PMOS 208 und PMOS 210 auf eine geringe Spannung legt, wodurch beide PMOS-Transistoren eingeschaltet sind, so dass diese effektiv als kurzge schlossene Schaltungen wirken. Folglich sind die Gates 216 und 218 als ESD-Schutzeinrichtungen 212 und 214 mit ihren Kathoden 220 und 222 verbunden, so dass jede der Schutzeinrichtungen 212 und 214 eine hohe Schaltspannung besitzt. Da die Spannung in der I/O-Anschlussfläche 200 über VDD 204 ansteigt, ist das Bauelement 212 in Sperrrichtung vorgespannt oder mit 0 Volt vorgespannt und das Bauelement 214 ist in Sperrrichtung vorgespannt. Somit verhalten sich die ESD-Schutzeinrichtung 212 und 214 wie in Reihe geschaltete Dioden, d. h. sie zeigen einen geringen Leckstrom und die Schaltung erscheint als eine unterbrochene Schaltung, die für die Kernschaltung nicht sichtbar ist. Des weiteren besitzen die Einrichtungen, da die Bauelemente sich als zwei in Reihe geschaltete Dioden verhalten, gemeinsam eine geringe Kapazität.
  • Wenn im Gegensatz dazu ein positives ESD-Ereignis an der I/O-Anschlussfläche 200 auftritt, was typischerweise der Fall ist, wenn das Bauelement nicht betrieben wird und VDD 204 im Wesentlichen auf Masse liegt und ein frei einstellbares Potential besitzt, ist der NMOS 206 ausgeschaltet und das Gate des PMOS 208 und des PMOS 210 ist schwebend. Das Gate 216 der Einrichtung 212 ist schwebend bzw. besitzt ein frei einstellbares Potential, die Anode ist positiv und – wiederum verweisend auf 1 – die Diode 132 wird durch den Kanal kurzgeschlossen, der sich in dem P-Wannengebiet 122 bildet, wodurch bewirkt wird, dass sich das Bauelement 212 als eine einzelne Diode verhält und eine geringe Einschaltspannung besitzt.
  • Es sei wieder auf 3 verwiesen; wenn ein negatives ESD-Ereignis an der I/O-Anschlussfläche 200 auftritt, was wiederum typischerweise der Fall ist, wenn das Bauelement nicht betrieben wird und VDD 204 im Wesentlichen auf Masse liegt oder frei schwebend ist, ist der NMOS 206 ausgeschaltet und das Gate des PMOS 208 und des PMOS 210 ist schwebend. Das Gate 218 des Bauelements 214 ist kapazitiv mit seiner Anode 222 gekoppelt, die wiederum mit der Spannung der I/O-Anschlussfläche 200 verbunden ist, und eine Spannung an dem Gate 218 erscheint als geringe Spannung. Es sei kurz auf 1 verwiesen; eine geringe Spannung an der Gateelektrode 114 schließt die Diode 130 aus 1 kurz, indem der Kanal in dem N-Wannengebiet 120 invertiert wird. Folglich verhält sich die ESD-Schutzeinrichtung 214 als eine einzelne Diode, die eine geringe Einschaltspannung besitzt, und das negative ESD-Ereignis wird über Masse abgeleitet.
  • Auf Grund der höheren Einschaltspannung während des normalen Betriebs kann die ESD-Schutzeinrichtung 100 auch für eine lokale Klemmung bzw. Begrenzung dienen. 4 zeigt eine lokale Klemmschaltung bzw. Begrenzungsschaltung 250 gemäß einer anschaulichen Ausführungsform, in der sowohl die ESD-Schutzeinrichtung 100 als auch eine Diodeneinrichtung 268 verwendet sind, um in lokaler Weise die Anschlussfläche an Masse zu klemmen. Die Diodeneinrichtung 268 kann eine Doppel-Wannen-Feldeffektdiode sein, etwa wie die ESD-Schutzeinrichtung 100, oder diese kann eine konventionelle Diode sein. Die ESD-Schutzeinrichtung 100 und die Diodeneinrichtung 268 sind mit einer I/O-Anschlussfläche 252 zusammen mit einer Versorgungsspannungsklemme oder einem Entkopplungskondensator 254 verbunden. Die Schaltung 256 besitzt eine Kernschaltung, die beispielsweise zwei NMOS-Transistoren 258 und 260 eines Ausgangstreibers aufweist, der mit einer externen Versorgungsspannung VDD 262 und der I/O-Anschlussfläche 252 verbunden ist. Eine Eingangsempfangseinrichtung 270 repräsentiert eine Eingangschaltung, die mit der I/O-Anschlussfläche 252 verbunden ist.
  • Wenn ein positives ESD-Ereignis an der I/O-Anschlussfläche 252 auftritt, erscheint die in Sperrrichtung vorgespannte Diodeneinrichtung 268 als eine unterbrochene Schaltung. Es sei wieder auf 1 verwiesen; die hohe positive Spannung an der Gateelektrode 114 schließt die Diode 132 der Einrichtung 100 durch Invertieren des Kanals in der P-Wanne 122 kurz. Folglich verhält sich unter Bezug auf die 4 die ESD-Schutzeinrichtung 100 als eine einzelne in Flussrichtung vorgespannte Diode und das positive ESD-Ereignis wird auf Masse kurzgeschlossen, wie dies durch die Pfeile 264 gezeigt ist. Dies wiederum verringert die Spannung an der Anschlussfläche. Dieses Phänomen kann wie folgt dargestellt werden: VPAD = VESD100 + I RESD100,wobei I der Strom durch die ESD-Schutzeinrichtung 100, VPAD die Spannung an der Anschlussfläche, VESD100 die Einschaltspannung der ESD-Schutzeinrichtung 100 und RESD100 der Reihenwiderstand der ESD-Schutzeinrichtung ist. Wenn ein negatives ESD-Ereignis an der I/O-Anschlussfläche 252 auftritt, verhält sich die in Flussrichtung vorgespannte ESD-Schutzeinrichtung 100 wie eine unterbrochene Schaltung und die Diodeneinrichtung 268 verhält sich wie ein Kurzschluss, so dass der ESD-Impuls auf Masse abgeleitet wird.
  • Die Verwendung der ESD-Schutzeinrichtung 100 in einer lokalen Klemmschaltung bzw. Begrenzungsschaltung, etwa der Klemmschaltung 250, behebt einige der Probleme in Verbindung mit bekannten Schutzeinrichtungen. Gemäß 7 umfasst ein Beispiel einer bekannten ESD-Schutzeinrichtung, die in lokalen Klemmschaltungen für den ESD-Schutz verwendet ist, ein Bauelement mit einzelnem „N-Körper", oder einzelnem „P-Körper" 400. Das Einzelwannenbauelement 400 ist ähnlich zu der Doppelwannen-Feldeffektdiode 100, jedoch ist das P+-Anodengebiet 116 von dem N+-Kathodengebiet 118 nur durch eine einzelne Wanne bzw. einen einzelnen Potentialtopf 402 getrennt, der unter der Gateelektrode 114 angeordnet ist. Der N-Körper oder der P-Körper wird auf Grundlage der gleichen geringen Implantationsdosis hergestellt, wie sie für standardmäßige PMOS-Transistoren bzw. NMOS-Transistoren in dieser Technologie eingesetzt werden. 5 zeigt eine konventionelle ESD-Einrichtung, etwa das Einzelwannenbauelement 400, das in eine Klemmschaltung 300 bezüglich der Versorgungsleitungen verwendet wird. Die Versorgungsleitung bezogene Klemmschaltung 300 ist gleich zu der lokalen Klemmschaltung 250 mit der Ausnahme, dass anstelle der Verwendung einer Doppelwannen-ESD-Schutzeinrichtung 100, die zwischen der I/O-Anschlussfläche 252 und Masse angeschlossen ist, ein Einzelwannenbauelement 400 zwischen der I/O-Anschlussfläche 252 und der externen Versorgungsspannung VDD 262 angeschlossen ist. Wenn ein negatives ESD-Ereignis an der I/O-Anschlussfläche auftritt, wird der ESD-Impuls über die Diodeneinrichtung 268 auf Masse abgeleitet, wie dies zuvor beschrieben ist. Wenn jedoch ein positives ESD-Ereignis an der I/O-Anschlussfläche 252 auftritt, wandert das Signal von der Anschlussfläche durch die konventionelle ESD-Einrichtung 400 zu VDD 262, dann weiter durch die Versorgungsspannungsklemme oder den Entkopplungskondensator 254 auf Masse, wie dies durch die Pfeile 304 angezeigt wird. In dieser Hinsicht ist die Spannung an der Anschlussfläche VPAD deutlich höher als die VPAD , die in der Klemmschaltung 250 auftritt, wenn ein positives ESD-Ereignis an der Anschlussfläche auftritt. Diese Spannung kann wie folgt dargestellt werden: VPAD = VDiode + I RDiode + I RVDD + VCLAMP + I RCLAMP,wobei I der Strom durch die ESD-Einrichtung 400, VPAD die Spannung an der Anschlussfläche, VDiode die Einschaltspannung der ESD-Einrichtung 400, RDiode der Reihenwiderstand der ESD-Einrichtung 400, VCLAMP die Einschaltspannung der Versorgungsspannungsklemme und RCLAMP der Reihenwiderstand der Versorgungsspannungsklemmschaltung ist.
  • Wenn die Spannung VPAD höher ist als die Einschaltspannung des Transistors 260 der Treiberschaltung 256, kann dies zu einem Durchschlag im Transistor 260 führen.
  • 6 zeigt eine ESD-Schutzeinrichtung 350 gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung. Die ESD-Schutzschaltung 250 ist ähnlich zu der ESD-Schutzeinrichtung 100, da die ESD-Schutzrinrichtung 250 ein Siliziumsubstrat 102 aufweist, das ein Siliziumvollsubstrat sein kann, oder die Einrichtung kann aus einer dünnen Schicht aus Silizium 104 und einer isolierenden Schicht 106 (die möglicherweise als Silizium-auf-Isolator oder SOI bezeichnet wird) aufgebaut sein, die wiederum von einer Trägerscheibe 108 aufgenommen wird. Die ESD-Schutzeinrichtung 350 umfasst ferner ein P+-Anodengebiet 116 und ein N+-Kathodengebiet 118, die beide in der Siliziumschicht 104 angeordnet sind. Das P+-Anodengebiet 116 der Siliziumschicht 104 ist von dem N+-Kathodengebiet 118 durch ein erstes N-Wannenbauteilgebiet 352, ein erstes P-Wannenbauteilgebiet 354, ein zweites N-Wannenbauteilgebiet 356 und ein zweites P-Wannenbauteilgebiet 358 getrennt. Das P+-Gebiet und das N+-Gebiet sind Gebiete mit einer Dotierstoffkonzentration, die größer ist als die Dotierstoffkonzentration des P-Wannengebiets und des N-Wannengebiets. Beispielsweise sind in einer anschaulichen Ausführungsform der vorliegenden Erfindung das P-Wannengebiet und das N-Wannengebiet mit einem geeigneten Dotiermittel mit einer Konzentration von ungefähr 5 × 1017 bis ungefähr 5 × 1018 cm–3 dotiert, während das P+-Anodengebiet und das N+-Kathodengebiet mit einem geeigneten Dotiermittel mit einer Konzentration von ungefähr 1021 bis 1022 cm–3 dotiert sind. Die ESD-Schutzeinrichtung 350 umfasst ferner ein erstes Gate 360 über dem ersten N-Wannenbauteilgebiet 352 und über dem ersten P-Wannenbauteilgebiet 354 und umfasst ein zweites Gate 362 über dem zweiten N-Wannenbauteilgebiet 356 und über dem zweiten P-Wannenbauteilgebiet 358. Ein erster Gateisolator 364 und ein zweiter Gateisolator 366 trennen jeweils die Gates 360 und 362 von den jeweiligen Wannengebieten. Es sind erste Abstandshalter 380 an den Seitenwänden des ersten Gates 360 und zweite Abstandshalter 362 an den Seitenwänden des zweiten Gates 362 vorgesehen. Wie aus 6 ersichtlich ist, umfasst die ESD-Schutzeinrichtung 350 drei pn-Übergangsstrukturen oder drei in Flussrichtung vorgespannte Dioden 370, 372 und 374 mit zwei Gates. Die beiden Gates 360 und 362 können unabhängig vorgespannt werden. Eine hohe positive Spannung an einem der Gates invertiert das P-Wannenbauteilgebiet unter dem Gate, wodurch der Diodenübergang unter diesem Gate abgebaut wird. Wenn beide Gates positiv vorgespannt sind, gibt es lediglich einen einzelnen Übergang in dem Bauteil (die Diode 370), analog zu dem Zustand mit positiver Gatespannung aus 1. Folglich liefert die ESD-Schutzeinrichtung 350 eine noch höhere Einschaltspannung und einen noch geringeren Leckstrom, wenn sie für den I/O-ESD-Schutz oder für das Klemmen oder Koppeln an hohe Versorgungsspannungen verwendet wird. Während 6 eine ESD-Schutzeinrichtung mit vier Wannengebieten zeigt, die das P+-Anodengebiet und das N+-Kathodengebiet trennen, ist dennoch zu beachten, dass eine andere geeignete Anzahl an Wannengebieten oder eine andere geeignete Anzahl an darüber liegenden Gates angewendet werden kann, um noch höhere Einschaltspannungen zu erreichen.
  • Es werden somit elektrostatische Entladungsschutzeinrichtungen und Verfahren zum Schutz des Eingangs von Halbleiterschaltungen und zur Anwendung einer elektrostatischen Entladungsschutzeinrichtung bereitgestellt. Die ESD-Schutzeinrichtung umfasst mindestens zwei in Flussrichtung vorgespannte Dioden, die in Reihe geschaltet sind. Während eines ESD-Ereignisses wird eine der in Flussrichtung vorgespannten Dioden kurzgeschlossen, wodurch das ESD-Signal auf Masse abgeleitet wird. Obwohl mindestens eine anschauliche Ausführungsform in der vorhergehenden detaillierten Beschreibung angegeben ist, sollte beachtet werden, dass eine große Anzahl an Variationen möglich ist. Des weiteren ist zu beachten, dass die anschauliche Ausführungsform oder die anschaulichen Ausführungsformen lediglich Beispiele sind und nicht den Schutzbereich, die Anwendbarkeit oder den Aufbau der Erfindung in irgend einer Weise beschränken sollen. Vielmehr gibt die vorhergehende detaillierte Beschreibung dem Fachmann eine Anleitung zum Einrichten einer beispielhaften Ausführungsform der Erfindung, wobei zu beachten ist, dass diverse Änderungen im Hinblick auf die Funktion und die Anordnung von Elementen, wie sie in einer anschaulichen Ausführungsform beschrieben sind, vorgenommen werden können, ohne von dem Schutzbereich der Erfindung abzuweichen, wie sie in den angehängten Patentansprüchen und ihren Elementen definiert ist.
  • Zusammenfassung
  • Es werden Verfahren und Bauelemente bereitgestellt, um Halbleiterbauelemente bei elektrostatischen Ladungsereignissen zu schützen. Eine elektrostatische Entladungsschutzeinrichtung (100) umfasst ein Siliziumsubstrat (104), ein P+-Anodengebiet (116), das in dem Siliziumsubstrat angeordnet ist, und ein N-Wannenbauteilgebiet (120), das in dem Siliziumsubstrat in Reihe mit dem P+-Anodengebiet angeordnet ist. Ein erstes P-Wannenbauteilgebiet (122) ist in dem Siliziumsubstrat in Reihe mit dem ersten Wannen-Bauteilgebiet angeordnet, und ein N+-Kathodengebiet (118) ist in dem Siliziumsubstrat vorgesehen. Eine Gateelektrode (114) ist zumindest im Wesentlichen über dem ersten N-Wannenbauteilgebiet und dem P-Wannenbauteilgebeit des Siliziumsubstrats angeordnet.

Claims (10)

  1. Verfahren zum Schützen eines Eingangs einer Halbleiterstruktur bei einem elektrostatischen Entladungsereignis, wobei das Verfahren die Schritte umfasst: Bereitstellen einer ersten Diode (130) und einer zweiten Diode (122), die mit einem Eingang in Reihe geschaltet sind; Vorspannen der ersten Diode und der zweiten Diode in Flussrichtung; und Kurzschließen der ersten oder der zweiten Diode bei Auftreten eines elektrostatischen Entladungsereignisses.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Kurzschließens der ersten Diode (130) oder der zweiten Diode (122) den Schritt umfasst: Bewirken, dass ein Bauteilgebiet (120, 122) der einen Diode invertiert wird.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Bereitstellens einer ersten Diode (120) und einer zweiten Diode (132), die mit einem Eingang in Reihe geschaltet sind, die Schritte umfasst: Bereitstellen eines P+-Anodengebiets (116), das in einer Siliziumschicht (104) angeordnet ist; Anordnen eines ersten N-Wannenbauteilgebiets (120) in der Siliziumschicht in Reihe mit dem P+-Anodengebiet; Anordnen eines ersten P-Wannenbauteilgebiets (122) in der Siliziumschicht in Reihe mit dem ersten N-Wannenbauteilgebiet; und Anordnen eines N+-Kathodengebiets (118) in der Siliziumschicht.
  4. Verfahren nach Anspruch 3, wobei der Schritt des Kurzschließens der ersten Diode (130) oder der zweiten Diode (132) den Schritt umfasst: Bewirken, dass das erste N-Wannenbauteilgebiet (120) oder das erste P-Wannenbauteilgebiet (122) invertiert wird.
  5. Verfahren nach Anspruch 3, das ferner den Schritt umfasst: Bereitstellen einer Gateelektrode 114, die zumindest im Wesentlichen über dem ersten N-Wannenbauteilgebiet und dem P-Wannenbauteilgebiet (120, 122) der Siliziumschicht (104) liegt.
  6. Verfahren nach Anspruch 5, das ferner den Schritt umfasst: elektrisches Verbinden einer RC-aktivierten Fühlerschaltung (150) mit der Gateelektrode (114).
  7. Verfahren nach Anspruch 6, wobei der Schritt des elektrischen Verbindens einer RC-aktivierten Fühlerschaltung (150) mit der Gateelektrode (114) den Schritt umfasst: elektrisches Verbinden einer RC-aktivierten Fühlerschaltung mit der Gateelektrode, wobei die Fühlerschaltung eine RC-Zeitkonstante besitzt, die größer ist als eine erwartete Anstiegszeit eines ESD-Ereignisses.
  8. Verfahren nach Anspruch 5, das ferner den Schritt umfasst: elektrisches Verbinden des Eingangs mit einer Eingangs/Ausgangs-Anschlussfläche (200).
  9. Verfahren nach Anspruch 8, das ferner den Schritt umfasst: Verbinden der Gateelektrode (114) mit einer Vorspannschaltung (202).
  10. Verfahren nach Anspruch 1, das ferner den Schritt umfasst: Bereitstellen einer dritten Diode (374), die mit der ersten (370) Diode und der zweiten Diode (372) und dem Eingang in Reihe geschaltet ist.
DE112007002466T 2006-10-16 2007-09-24 Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen Ceased DE112007002466T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/549,923 2006-10-16
US11/549,923 US7791102B2 (en) 2006-10-16 2006-10-16 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events
PCT/US2007/020594 WO2008048412A1 (en) 2006-10-16 2007-09-24 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events

Publications (1)

Publication Number Publication Date
DE112007002466T5 true DE112007002466T5 (de) 2009-08-20

Family

ID=38925503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007002466T Ceased DE112007002466T5 (de) 2006-10-16 2007-09-24 Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen

Country Status (8)

Country Link
US (1) US7791102B2 (de)
JP (1) JP5020330B2 (de)
KR (1) KR101414777B1 (de)
CN (1) CN101584045B (de)
DE (1) DE112007002466T5 (de)
GB (1) GB2455682B (de)
TW (1) TWI453886B (de)
WO (1) WO2008048412A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618608B2 (en) * 2008-12-31 2013-12-31 United Microelectronics Corp. Lateral silicon controlled rectifier structure
US8018002B2 (en) 2009-06-24 2011-09-13 Globalfoundries Inc. Field effect resistor for ESD protection
FR3009432B1 (fr) 2013-08-05 2016-12-23 Commissariat Energie Atomique Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
US10740527B2 (en) * 2017-09-06 2020-08-11 Apple Inc. Semiconductor layout in FinFET technologies
KR20210044356A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637900A (en) * 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US6015992A (en) 1997-01-03 2000-01-18 Texas Instruments Incorporated Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
JP3415401B2 (ja) * 1997-08-28 2003-06-09 株式会社東芝 半導体集積回路装置及びその製造方法
TW423156B (en) * 1999-09-06 2001-02-21 Winbond Electronics Corp Electrostatic discharge protection circuit for SOI technique
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
TW511269B (en) * 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US6737682B1 (en) * 2002-07-30 2004-05-18 Taiwan Semiconductor Manufacturing Company High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output
US6737582B2 (en) * 2002-08-02 2004-05-18 Seiko Epson Corporation Power connector
JP4696964B2 (ja) * 2005-07-15 2011-06-08 ソニー株式会社 メモリ用の半導体装置
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US7560777B1 (en) * 2005-11-08 2009-07-14 Advanced Micro Devices, Inc. Protection element and method of manufacture
US7298008B2 (en) * 2006-01-20 2007-11-20 International Business Machines Corporation Electrostatic discharge protection device and method of fabricating same
DE102006022105B4 (de) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102006023429B4 (de) * 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis

Also Published As

Publication number Publication date
US7791102B2 (en) 2010-09-07
GB0906803D0 (en) 2009-06-03
CN101584045B (zh) 2011-07-06
JP2010507248A (ja) 2010-03-04
JP5020330B2 (ja) 2012-09-05
KR20090091711A (ko) 2009-08-28
WO2008048412A1 (en) 2008-04-24
TW200826275A (en) 2008-06-16
GB2455682B (en) 2012-08-22
GB2455682A (en) 2009-06-24
US20080087962A1 (en) 2008-04-17
TWI453886B (zh) 2014-09-21
KR101414777B1 (ko) 2014-07-03
GB2455682A8 (en) 2012-08-01
CN101584045A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
DE102017107906B4 (de) Schutzvorrichtungen für Kommunikationssystem-Sendeempfängerschnittstellen zum Bereitstellen von Schutz vor transienten elektrischen Ereignissen
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102015119837B4 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE10343681B4 (de) Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
DE102005022763B4 (de) Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102007038322B4 (de) MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102013112283A1 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102016103865A1 (de) Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation
DE102009035953A1 (de) Einrichtung zum schutz vor elektrostatischen Entladungen
DE9209990U1 (de) Integrierte Schaltung mit MOS-Kondensator für verbesserten elektrostatischen Entladungsschutz
EP0905782B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19518549A1 (de) Chipinterne CMOS-ESE-Schutzschaltung mit vier Thyristoren mit Niederspannungstriggerung
DE102011000328A1 (de) Bauelemente für elektrostatische Entladung
DE102009030086A1 (de) Feldeffekteinrichtung und Verfahren zum Herstellen derselben
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
EP2040298B1 (de) Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE112007002466T5 (de) Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/60 AFI20070924BHDE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20141125