DE102017111285B4 - Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor - Google Patents

Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor Download PDF

Info

Publication number
DE102017111285B4
DE102017111285B4 DE102017111285.5A DE102017111285A DE102017111285B4 DE 102017111285 B4 DE102017111285 B4 DE 102017111285B4 DE 102017111285 A DE102017111285 A DE 102017111285A DE 102017111285 B4 DE102017111285 B4 DE 102017111285B4
Authority
DE
Germany
Prior art keywords
scr
node
voltage
bipolar transistor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017111285.5A
Other languages
English (en)
Other versions
DE102017111285A1 (de
Inventor
James Zhao
Javier Alejandro Salcedo
Srivatsan Parthasarathy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102017111285A1 publication Critical patent/DE102017111285A1/de
Application granted granted Critical
Publication of DE102017111285B4 publication Critical patent/DE102017111285B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Integrierte Schaltung, welche Folgendes aufweist:einen siliciumgesteuerten Gleichrichter, im Folgenden SCR (201), der elektrisch zwischen einen Signalknoten (I/O) und einen Entladungsknoten geschaltet ist, wobei der SCR dafür ausgebildet ist, ein oder mehrere Auslösesignale zu empfangen, welche geeignet sind, um eine Aktivierungsspannung des SCRs (201)zu steuern, der SCR (201) einen ersten NPN-Bipolartransistor (212) und einen ersten PNP-Bipolartransistor (211) aufweist, und der erste NPN-Bipolartransistor (212) und der erste PNP-Bipolartransistor (211) über Kreuz geschaltet sind,eine Überspannungserfassungsschaltung, die dafür ausgebildet ist, eine Spannung eines Blindversorgungsknotens (VDDX) auf der Grundlage einer Spannung des Signalknotens (I/O) zu steuern,eine aktive Auslöse- und Latch-Löseschaltung (510), die dafür ausgebildet ist, das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten (I/O) auf der Grundlage der Spannung des Blindversorgungsknotens (VDDX) zu erkennen und die Aktivierung und das Latch-Lösen des SCRs (201) zu steuern, wobei die aktive Auslöse- und Latch-Löseschaltung (510) ferner dafür ausgebildet ist, das eine oder die mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu aktivieren, wobei das eine oder die mehreren Auslösesignale eine einer Basis des ersten NPN-Bipolartransistors (212) bereitgestellte Auslösespannung (V) aufweisen, undeinen Pull-up-Transistor (504), der elektrisch zwischen den Signalknoten (I/O) und die Basis des ersten PNP-Bipolartransistors (211) geschaltet ist, wobei das Durchschalten des Pull-up-Transistors (504) durch die Auslösespannung (V) gesteuert wird.

Description

  • HINTERGRUND
  • Gebiet
  • Ausführungsformen der Erfindung betreffen elektronische Systeme und insbesondere aktiv gesteuerte Thyristor-Schutzvorrichtungen.
  • Beschreibung der verwandten Technologie
  • Bestimmte elektronische Systeme können transienten Überlastungsereignissen (transient overstress events) oder elektrischen Signalen mit einer kurzen Dauer, welche eine schnell veränderliche Spannung und eine hohe Leistung aufweisen, ausgesetzt sein. Transiente Überlastungsereignisse können beispielsweise elektrische Überlastungs(EOS)-Ereignisse und/oder elektrostatische Entladungs(ESD)-Ereignisse einschließen, die sich aus dem abrupten Abgeben der Ladung von einem Objekt oder einer Person an ein elektronisches System ergeben.
  • Transiente Überlastungsereignisse können integrierte Schaltungen (IC) durch Erzeugen von Überspannungsbedingungen und hohen Leistungsabgabepegeln in verhältnismäßig kleinen Bereichen der IC beschädigen oder zerstören. Eine hohe Leistungsabgabe kann die IC-Temperatur erhöhen und zu zahlreichen Problemen in der Art eines Gate-Oxid-Durchschlags, einer Sperrschichtbeschädigung, einer Metallbeschädigung und einer Oberflächenladungsakkumulation führen.
  • US 2012/0257317 A1 offenbart RC-Triggerschaltungen für einen halbleiterkontrollierten Gleichrichter (SCR), Verfahren zum Bereitstellen von Schutz vor elektrostatischer Entladung (ESD) und Designstrukturen für eine RC-Triggerschaltung. Die RC-Triggerschaltung ist über eine Trenndiode mit einem Ein-/Ausgangssignalpad gekoppelt und über eine Versorgungsdiode mit einer Versorgungsspannung. Unter normalen Betriebsbedingungen ist die Trenndiode rückwärts vorgespannt, wodurch die RC-Triggerschaltung vom Ein-/Ausgangspad isoliert wird, und die Stromversorgungsdiode ist vorwärts vorgespannt, so dass die RC-Triggerschaltung mit Strom versorgt wird. Die Trenndiode kann bei ESD-Ereignissen im spannungslosen Zustand des Chips nach vorne vorgespannt werden, so dass die RC-Triggerschaltung ein SCR auslöst, das konfiguriert ist, um das Signalpad vor ESD in einen leitenden Zustand zu schützen. Die Stromversorgungsdiode kann während des ESD-Ereignisses rückwärts vorgespannt werden, wodurch die Stromversorgungsschiene vom ESD-Spannungsimpuls getrennt wird.
  • US 2012/0320483 A1 offenbart Vorrichtungen und Verfahren zum Schutz elektronischer Schaltungen. In einer Ausführungsform beinhaltet eine aktiv gesteuerte Schutzschaltung einen Detektor, einen Timer, eine Stromquelle und eine Verriegelung. Der Detektor ist konfiguriert, um ein Detektionssignal zu erzeugen, wenn der Detektor bestimmt, dass ein transientes Signal eine erste Signalisierungsbedingung erfüllt. Der Timer ist konfiguriert, um das Erkennungssignal zu empfangen und ein aktuelles Steuersignal zu erzeugen. Das Stromsteuersignal wird einer Stromquelle zugeführt, die als Reaktion auf das Steuersignal zumindest teilweise einen Auslösestrom erzeugt. Der Auslösestrom wird einem Knoten des Schlosses zugeführt, wodurch die Leitfähigkeitsmodulation des Schlosses verbessert und die Aktivierungsspannung des Schlosses selektiv gesteuert wird.
  • US 2004/0164356 A1 offenbart eine Schutzvorrichtung gegen elektrostatische Entladung mit hohem Haltestrom zur Verriegelungsfestigkeit. Die ESD-Schutzschaltung ist in einer integrierten Halbleiterschaltung mit geschützter Schaltung ausgebildet. Die ESD-Schutzvorrichtung beinhaltet einen halbleiterkontrollierten Gleichrichter (SCR), der zwischen einer geschützten Versorgungsleitung der integrierten Halbleiterschaltung und Masse geschaltet ist. Eine Auslösevorrichtung ist von der Versorgungsleitung zu einem ersten Gate des SCR gekoppelt, und ein erster Substratwiderstand ist zwischen dem ersten Gate und Masse gekoppelt. Ein erster Nebenschlusswiderstand ist zwischen dem ersten Gate und der Masse gekoppelt, wobei der Nebenschlusswiderstand einen Widerstandswert aufweist, der niedriger ist als der Substratwiderstand.
  • US 2008/0285199 A1 offenbart eine Schaltungsanordnung und ein Verfahren zum Schutz einer integrierten Halbleiterschaltung, die eine Schutzschaltung mit einer Thyristorstruktur und auch einer Steuerschaltung (TC; C 1, R 1, I 1 bis I 3) zum Ansteuern der Schutzschaltung enthält, die beide zwischen einem zu schützenden Element und einem Referenzpotential geschaltet sind, wobei die Steuerschaltung mehrere Steuersignale erzeugt die jeweils ein aktives Element der Thyristorstruktur antreiben. Dadurch wird eine gezielte Auslösung der Schutzschaltung in Verbindung mit definierten Schaltschwellen und kurzen Einschaltzeiten erreicht. Weiterhin wird eine Möglichkeit zur Bestimmung der Dauer der Aktivierung der Steuerschaltung vorgeschlagen
  • KURZFASSUNG
  • Gemäß einem ersten Aspekt ist eine integrierte Schaltung vorgesehen. Die integrierte Schaltung weist einen siliciumgesteuerten Gleichrichter im Folgenden SCR auf, der elektrisch zwischen einen Signalknoten und einen Entladungsknoten geschaltet ist, und der SCR ist dafür ausgebildet, ein oder mehrere Auslösesignale zu empfangen, welche eine Aktivierungsspannung des SCRs steuern können. Der SCR weist einen ersten NPN-Bipolartransistor und einen ersten PNP-Bipolartransistor aufweist, und der erste NPN-Bipolartransistor und der erste PNP-Bipolartransistor sind über Kreuz geschaltet sind. Die integrierte Schaltung weist ferner eine Überspannungserfassungsschaltung auf, die dafür ausgebildet ist, eine Spannung eines Blindversorgungsknotens (dummy supply node) auf der Grundlage einer Spannung des Signalknotens zu steuern. Die integrierte Schaltung weist ferner eine aktive Auslöse- und Latch-Löseschaltung auf, die dafür ausgebildet ist, das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten auf der Grundlage der Spannung des Blindversorgungsknotens zu erkennen und die Aktivierung und das Latch-Lösen des SCRs zu steuern. Die aktive Auslöse- und Latch-Löseschaltung ist ferner dafür ausgebildet, das eine oder die mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu aktivieren, wobei das eine oder die mehreren Auslösesignale eine einer Basis des ersten NPN-Bipolartransistors bereitgestellte Auslösespannung aufweisen. Die integrierte Schaltung weist ferner einen Pull-up-Transistor auf, der elektrisch zwischen den Signalknoten und die Basis des ersten PNP-Bipolartransistors geschaltet ist, wobei das Durchschalten des Pull-up-Transistors durch die Auslösespannung gesteuert wird.
  • Gemäß einem zweiten Aspekt ist eine weitere integrierte Schaltung vorgesehen. Die integrierte Schaltung weist einen siliciumgesteuerten Gleichrichter, im Folgenden SCR, auf, der elektrisch zwischen einen Signalknoten und einen Entladungsknoten geschaltet ist, wobei der SCR dafür ausgebildet ist, ein oder mehrere Auslösesignale zu empfangen, welche geeignet sind, um eine Aktivierungsspannung des SCRs zu steuern. Der SCR weist einen ersten NPN-Bipolartransistor und einen ersten PNP-Bipolartransistor auf, und der erste NPN-Bipolartransistor und der erste PNP-Bipolartransistor sind über Kreuz geschaltet. Die integrierte Schaltung weist ferner eine Überspannungserfassungsschaltung, die dafür ausgebildet ist, eine Spannung eines Blindversorgungsknotens auf der Grundlage einer Spannung des Signalknotens zu steuern, und eine aktive Auslöse- und Latch-Löseschaltung auf, die dafür ausgebildet ist, das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten auf der Grundlage der Spannung des Blindversorgungsknotens zu erkennen und die Aktivierung und das Latch-Lösen des SCRs zu steuern. Die aktive Auslöse- und Latch-Löseschaltung ist ferner dafür ausgebildet ist, das eine oder die mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu aktivieren, wobei das eine oder die mehreren Auslösesignale einen einer Basis des ersten PNP-Bipolartransistors bereitgestellten Auslösestrom umfassen. Die integrierte Schaltung weist ferner einen Stromquellen-Transistor mit einem Anschluss auf, der direkt mit der Basis des ersten PNP-Bipolartransistors verbunden und dazu eingerichtet ist, den Auslösestrom an der Basis des ersten PNP-Bipolartransistors bereitzustellen, wobei der Stromquellen-Transistor unter Verwendung einer Auslösespannung der aktiven Auslöse- und Latch-Löseschaltung gesteuert wird.
  • Bei einem dritten Aspekt ist ein Verfahren zum Schützen einer ersten integrierten Schaltung vor einer elektrischen Überlastung durch eine zweite integrierte Schaltung gemäß dem ersten oder zweiten Aspekt vorgesehen.
  • Bei einem vierten Aspekt weist ein in eine Baugruppe aufgenommenes System eine Zuleitung und ein erstes System-auf-einem-Chip (SOC), das elektrisch mit der Zuleitung verbunden ist, auf. Das erste SOC weist eine integrierte Schaltung gemäß dem ersten oder zweiten Aspekt auf.
  • Figurenliste
  • Es zeigen:
    • 1A ein schematisches Diagramm eines Querschnitts eines Systems-auf-einer-Baugruppe (SOPs) gemäß einer Ausführungsform.
    • 1B ein schematisches Diagramm einer Draufsicht des SOPs aus 1A,
    • 2 ein schematisches Diagramm einer Sendeempfänger-Schnittstelle gemäß einer Au sführungsform,
    • 3A ein schematisches Diagramm eines aktiv gesteuerten Thyristors oder siliciumgesteuerten Gleichrichters (SCRs) gemäß einer Ausführungsform,
    • 3B ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anderen Ausführungsform,
    • 3C ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anderen Ausführungsform,
    • 4 eine Graphik des Stroms und der Spannung gegen die Zeit für einen aktiv gesteuerten SCR gemäß einer Ausführungsform,
    • 5A einen annotierten schematischen Querschnitt eines aktiv gesteuerten SCRs gemäß einer Ausführungsform,
    • 5B einen annotierten schematischen Querschnitt eines aktiv gesteuerten SCRs gemäß einer anderen Ausführungsform,
    • 6A ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6B ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6C ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6D ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6E ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6F ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6G ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 6H ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 61 ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 7A ein schematisches Diagramm einer Sendeempfänger-Schnittstelle gemäß einer anderen Ausführungsform,
    • 7B ein schematisches Diagramm einer Sendeempfänger-Schnittstelle gemäß anspruchsgemäßen einer Ausführungsform,
    • 8 ein schematisches Diagramm eines aktiv gesteuerten SCRs gemäß einer anspruchsgemäßen Ausführungsform,
    • 9 ein schematisches Diagramm einer aktiven Auslöse- und Latch-Löseschaltung gemäß einer Ausführungsform,
    • 10A eine Graphik eines Gleichstroms gegen eine Gleichspannung für einen aktiv gesteuerten SCR gemäß einer Ausführungsform,
    • 10B eine Graphik des Übertragungsleitungspuls(TLP)-Stroms gegen die TLP-Spannung für einen aktiv gesteuerten SCR gemäß einer Ausführungsform,
    • 11A eine Graphik eines Beispiels der Spannung und des Stroms gegen die Zeit für einen aktiv gesteuerten SCR gemäß einer Ausführungsform und
    • 11B eine Graphik eines Beispiels der Spannung und des Stroms gegen die Zeit für einen SCR ohne aktive Steuerung.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die folgende detaillierte Beschreibung bestimmter Ausführungsformen stellt verschiedene Beschreibungen von spezifischen Ausführungsformen der Erfindung vor. Die Erfindung kann jedoch auch auf eine Vielzahl anderer Weisen verwirklicht werden, wie durch die Ansprüche definiert und abgedeckt ist. In dieser Beschreibung wird auf die Zeichnung Bezug genommen, wobei gleiche Bezugszahlen identische oder funktionell ähnliche Elemente angeben können. Es sei bemerkt, dass in den Figuren dargestellte Elemente nicht notwendigerweise maßstabsgerecht sind. Überdies ist zu verstehen, dass bestimmte Ausführungsformen mehr Elemente aufweisen können als in einer Zeichnung dargestellt ist und/oder eine Teilmenge der in der Zeichnung dargestellten Elemente aufweisen können. Ferner können einige Ausführungsformen eine geeignete Kombination von Merkmalen von zwei oder mehr Zeichnungen aufweisen.
  • Bestimmte elektronische Systeme weisen Überlastungsschutzschaltungen zum Schützen von Schaltungen oder Komponenten vor transienten Überlastungsereignissen auf. Um dabei zu helfen, dass garantiert wird, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter definierten Belastungsbedingungen testen, die durch Normen beschrieben werden können, die von verschiedenen Organisationen festgelegt wurden, wie Joint Electronic Device Engineering Council (JEDEC), International Electrotechnical Commission (IEC) und Automotive Engineering Council (AEC). Die Normen können eine große Vielzahl transienter Überlastungsereignisse, einschließlich elektrischer Überlastungsereignisse (EOS-Ereignisse) und/oder elektrostatischer Entladungsereignisse (ESD-Ereignisse), abdecken.
  • Eine aktiv gesteuerte Schutzschaltung ist ein Typ einer Überlastungsschutzschaltung, welche das Vorhandensein eines transienten Überlastungsereignisses durch Überwachen auf elektrische Bedingungen in Zusammenhang mit der Überlastung detektiert. Durch Implementieren einer Schutzschaltung als aktiv gesteuert können verglichen mit einer Implementation, die auf einem nativen Sperrschichtdurchbruch beruht, um ein Klemmen bereitzustellen, verhältnismäßig kurze Aktivierungszeiten, eine verhältnismäßig niedrige statische Leistungsabgabe und/oder eine verhältnismäßig kompakte Fläche erreicht werden.
  • Bei bestimmten hier vorgestellten Konfigurationen weist eine aktiv gesteuerte Schutzschaltung eine Überspannungserfassungsschaltung, einen siliciumgesteuerten Gleichrichter (SCR), der elektrisch zwischen einen Signalknoten und einen Entladungsknoten geschaltet ist, und eine aktive Auslöse- und Latch-Löseschaltung auf. Die Überspannungserfassungsschaltung steuert eine Spannung eines Blindversorgungsknotens auf der Grundlage einer Spannung des Signalknotens, und die aktive Auslöse- und Latch-Löseschaltung detektiert das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten auf der Grundlage der Spannung des Blindversorgungsknotens. Die aktive Auslöse- und Latch-Löseschaltung stellt dem SCR ein oder mehrere Auslösesignale bereit, um die Aktivierungsspannung des SCRs zu steuern, und die aktive Auslöse- und Latch-Löseschaltung aktiviert oder deaktiviert das eine oder die mehreren Auslösesignale auf der Grundlage davon, ob das transiente Überlastungsereignis detektiert wird. Beispielsweise kann die aktive Auslöse- und Latch-Löseschaltung das eine oder die mehreren Auslösesignale als Reaktion auf die Detektion des transienten Überlastungsereignisses aktivieren, um die Aktivierungsspannung des SCRs zu verringern, und anschließend das eine oder die mehreren Auslösesignale nach dem Verstreichen des transienten Überlastungsereignisses deaktivieren, um die Latch-Lösung des SCRs zu steuern.
  • Der SCR, der hier auch als Thyristor bezeichnet wird, kann durch ein skalierbares Layout implementiert werden, um dabei zu helfen, ein Ausmaß eines Überlastungsschutzes bereitzustellen, das für eine bestimmte Anwendung und/oder Implementation erwünscht ist. Beispielsweise kann der SCR ein mit einer Einheitsfläche, die skaliert werden kann, um einen eigens ausgebildeten Schutz und/oder eine Ladesteuerung bereitzustellen, implementiertes Layout aufweisen.
  • Der SCR weist einen NPN-Bipolartransistor und einen PNP-Bipolartransistor, die über Kreuz miteinander geschaltet sind, auf. Bei bestimmten Implementationen weisen das eine oder die mehreren Auslösesignale wenigstens eines von einem einer Basis des NPN-Bipolartransistors bereitgestellten Spannungssignal oder einem einer Basis des PNP-Bipolartransistors bereitgestellten Strom auf. Demgemäß kann die Steuerung des Latchens/Auslösens des SCRs und des Latch-Lösens durch Auslösesignale verwirklicht werden, die eine lokale Steuerung an der Basis oder den Basen der eingebetteten Bipolartransistoren des SCRs bereitstellen. Durch Implementieren eines aktiv gesteuerten SCRs auf diese Weise können sowohl eine kurze Aktivierungszeit als auch eine hohe Strombehandlungsfähigkeit pro Flächeneinheit erreicht werden. Bei bestimmten Implementationen kann ein aktiv gesteuerter SCR während Überlastungsbedingungen einschalten, um einen transienten Überlastungsschutz bei einer Spannung unterhalb normaler Schaltungsbetriebsspannungspegel bereitzustellen.
  • Dagegen kann ein SCR, der auf einem nativen Sperrschichtdurchbruch beruht, keine ausreichend kurze Aktivierungszeit aufweisen, so dass die durch einen solchen SCR geschützte Schaltungsanordnung einer Überspannung ausgesetzt werden kann, die zu einer Beschädigung führen kann. Überdies kann ein SCR, der durch direkten Sperrschichtdurchbruch auslöst, mit einer Aktivierungsspannung implementiert werden, die einen ausreichend hohen Spannungsspielraum aufweist, um die Wahrscheinlichkeit zu verringern, dass der SCR bei Vorhandensein normaler Schaltungsbetriebsspannungspegel unbeabsichtigt auslöst. Wenngleich die Implementation des SCRs mit einem Aktivierungsspannungsspielraum ein falsches Auslösen verringern oder beseitigen kann, kann der Aktivierungsspannungsspielraum die Einschaltgeschwindigkeit des SCRs weiter verschlechtern.
  • Dementsprechend bleibt die Aktivierungszeit SCR-basierter Schutzschaltungen eine Herausforderung, um einen geeigneten Schutz für Anwendungen bereitzustellen, die Vorrichtungen mit einer verhältnismäßig geringen Durchbruchspannung schützen, einschließlich beispielsweise Vorrichtungen, die unter Verwendung hochentwickelter komplementärer Metalloxidhalbleiter(CMOS)-Technologien, komplementärer Bipolar-Metalloxidhalbleiter(BiCMOS)-Technologien und/oder Verbindungshalbleitertechnologien hergestellt werden.
  • 1A ist ein schematisches Diagramm eines Querschnitts eines Systems-auf-einer-Baugruppe (SOPs) 10 gemäß einer Ausführungsform. 1B ist ein schematisches Diagramm einer Draufsicht des SOPs 10 aus 1A. Das SOP 10 weist ein erstes System-auf-einem-Chip (SOC) 1, ein zweites SOC 2, ein Paddel 3, einen Zuleitungsfinger 4, ein erstes Drahtbond 6 und ein zweites Drahtbond 8 auf. Das erste SOC 1 weist einen oder mehrere aktiv gesteuerte SCR 5 und eine passive On-Chip-Schaltung 7, die gemäß dieser Ausführungsform unter Verwendung eines Widerstands implementiert ist, auf.
  • Wenngleich 1A eine spezifische Ausführungsform eines SOPs zeigt, sind die hier gegebenen Lehren auch auf SOP anwendbar, die unter Verwendung einer großen Vielzahl von Konfigurationen implementiert werden. Beispielsweise kann ein SOP mehr oder weniger SOC, Zuleitungen, Drahtbonds und/oder andere Strukturen aufweisen. Gemäß einer anderen Ausführungsform sind Drahtbonds zugunsten einer Verbindung von SOC unter Verwendung einer Flip-Chip-Konfiguration fortgelassen. Überdies können die hier vorgestellten Lehren verwendet werden, um eine aktiv gesteuerte Schutzschaltung bereitzustellen, die für die Bereitstellung eines Überlastungsschutzes in der Art eines ESD-Schutzes in einer Vielzahl von Systemen geeignet ist, einschließlich Systemen-auf-einem-Chip (SOC), Systemen-in-einer-Baugruppe (SIP), Systemen-auf-einer-Baugruppe (SOP) und/oder Systemen-auf-einer-Platine (SOB), jedoch ohne Einschränkung darauf.
  • Gemäß der erläuterten Ausführungsform befindet sich das erste SOC 1 über dem Paddel 3 und befindet sich das zweite SOC 2 über dem ersten SOC 1. Demgemäß sind das erste und das zweite SOC 1, 2 gemäß dieser Ausführungsform in einer gestapelten Konfiguration angeordnet. Das erste und das zweite SOC 1, 2 können auf eine Vielzahl von Arten physikalisch und/oder elektrisch miteinander verbunden werden, beispielsweise durch Klebstoffe, Dielektrika, Leiter und/oder Einkapselung.
  • Elektrische Verbindungen werden zwischen dem ersten und dem zweiten SOC 1, 2 und/oder zwischen den SOC und der einen oder den mehreren SIP-Zuleitungen oder dem einen oder den mehreren SIP-Stiften bereitgestellt, um eine gewünschte elektrische Verbindbarkeit bereitzustellen. Beispielsweise stellt gemäß der erläuterten Ausführungsform das erste Drahtbond 1 eine elektrische Verbindung zwischen einer ersten Kontaktstelle des ersten SOCs 1 und einer Kontaktstelle des zweiten SOCs 2 bereit und stellt das zweite Drahtbond 8 eine elektrische Verbindung zwischen einer zweiten Kontaktstelle des ersten SOCs 1 und dem Zuleitungsfinger 4 bereit. Bei bestimmten Implementationen sind einer oder mehrere der aktiv gesteuerten SCR 5 elektrisch zwischen die erste Kontaktstelle des ersten SOCs 1 und einen Entladungsknoten in der Art der Masse und/oder zwischen die zweite Kontaktstelle des ersten SOCs 1 und den Entladungsknoten geschaltet.
  • Gemäß der erläuterten Ausführungsform sind die erste und die zweite Kontaktstelle des ersten SOCs 1 über die passive On-Chip-Schaltung 7 elektrisch miteinander verbunden. Bei bestimmten Konfigurationen dient der Zuleitungsfinger 4 als Signalisierungsknoten in der Art eines Eingangs- und/oder Ausgangsknotens (I/O-Knotens) und stellt die passive On-Chip-Schaltung 7 eine Impedanz bereit, die dabei hilft, das zweite SOC 2 vor einer Beschädigung durch Überlastungen zu schützen, indem der Ladungsfluss unterbunden wird.
  • Der eine oder die mehreren aktiv gesteuerten SCR 5 können verwendet werden, um das erste SOC 1 und/oder das zweite SOC 2 vor einer Beschädigung durch transiente Überlastungsereignisse zu schützen. Der eine oder die mehreren aktiv gesteuerten SCR 5 können gemäß beliebigen der hier beschriebenen aktiv gesteuerten SCR implementiert werden. Wenngleich die 1A - 1B ein Beispiel eines elektronischen Systems zeigen, das einen oder mehrere aktiv gesteuerte SCR aufweisen kann, können ein oder mehrere aktiv gesteuerte SCR auch in eine breite Vielzahl elektronischer Systeme aufgenommen werden.
  • Bei bestimmten Konfigurationen weist das erste SOC 1 ein analoges Frontend (AFE) auf und weist das zweite SOC 2 einen Sendeempfänger in der Art eines fortschrittlichen universellen asynchronen CMOS-Empfängers/Senders (UART) auf. Gemäß einer Ausführungsform weist das zweite SOC 2 auf Kompatibilität mit einem IEC64000-4-2-ESD-Ereignis getestete Empfangs- und/oder Sendekontaktstellen auf.
  • Das SIP 10 kann in einer breiten Vielzahl von Anwendungen eingesetzt werden, einschließlich Sensorsysteme (beispielsweise eines Gasdetektionsinstruments), medizinischer Systeme, industrieller Steuersysteme, Schnittstellensysteme, Leistungssteuersysteme, mikroelektromechanischer Systeme (MEMS), Kraftfahrzeugsysteme und/oder Drahtlosinfrastruktursysteme, jedoch ohne Einschränkung darauf.
  • Bei bestimmten Implementationen werden der erste und der zweite SOC 1, 2 unter Verwendung unterschiedlicher Herstellungstechnologien hergestellt. Bei einem Beispiel wird das erste SOC 1 unter Verwendung eines kostengünstigen komplementären Metalloxidhalbleiter(CMOS)-Prozesses in der Art eines 0,18-µm-CMOS-Prozesses implementiert und wird das zweite SOC 2 unter Verwendung eines fortschrittlichen CMOS-Prozesses in der Art eines CMOS-Prozesses mit Abmessungen von 90 nm oder weniger implementiert. Bei einem anderen Beispiel wird das erste SOC 1 unter Verwendung eines CMOS-Prozesses implementiert und wird das zweite SOC 2 unter Verwendung eines Verbindungshalbleiterprozesses, beispielsweise einer III-V-Halbleitertechnologie, implementiert.
  • Dementsprechend schützen bei bestimmten Implementationen der oder die aktiv gesteuerten SCR 5 des ersten SOCs 1 eine Schaltungsanordnung auf dem zweiten SOC 2, das eine geringere Toleranz für Überspannungsbedingungen und/oder eine höhere Empfindlichkeit für Überlastungen als das erste SOC 1 hat. Durch Implementieren des ersten SOCs 1 mit aktiv gesteuerten SCR an Stelle von SCR, die ein Klemmen auf der Grundlage eines nativen Sperrschichtdurchbruchs bereitstellen, wird ein robusterer Überlastungsschutz bereitgestellt. Insbesondere können der eine oder die mehreren aktiv gesteuerten SCR 5 eine verhältnismäßig hohe Einschaltgeschwindigkeit aufweisen, was dabei hilft, Überspannungen als Reaktion auf ein transientes Überlastungsereignis zu verringern. Die hohe Einschaltgeschwindigkeit kann durch die Verwendung eines oder mehrerer Auslösesignale bereitgestellt werden, um eine aktive Steuerung für wenigstens eine Basis eines eingebetteten Bipolartransistors des SCRs bereitzustellen, wodurch die Aktivierungsspannung des SCRs dynamisch verringert wird.
  • 2 ist ein schematisches Diagramm einer Sendeempfänger-Schnittstelle 20 gemäß einer Ausführungsform. Die Sendeempfänger-Schnittstelle 20 weist einen Signalknoten EIN, einen Entladungsknoten V1 und einen Versorgungsknoten V2, einen aktiv gesteuerten Thyristor oder SCR 25, einen Eingangsempfänger 28 und einen Eingangswiderstand 29 auf.
  • Im Interesse der Klarheit der Figuren sind in 2 nur bestimmte Strukturen der Sendeempfänger-Schnittstelle 20 dargestellt. Dementsprechend kann die Sendeempfänger-Schnittstelle 20 zusätzliche Schaltungen, Vorrichtungen und/oder andere Strukturen aufweisen.
  • Gemäß der erläuterten Ausführungsform ist der Eingangswiderstand 29 elektrisch zwischen den Signalknoten EIN und einen Eingang für den Eingangsempfänger 28 geschaltet. Zusätzlich ist der Eingangsempfänger 28 elektrisch mit dem Entladungsknoten V1 und dem Versorgungsknoten V2 verbunden, wodurch der Eingangsempfänger 28 mit Strom versorgt wird. Bei bestimmten Konfigurationen ist der Entladungsknoten V1 elektrisch mit einer niedrigen Versorgungsspannung oder Massespannung verbunden und ist der Versorgungsknoten V2 elektrisch mit einer hohen Versorgungsspannung verbunden.
  • Der aktiv gesteuerte SCR 25 weist einen ersten Anschluss, der elektrisch mit dem Signalknoten EIN verbunden ist, einen zweiten Anschluss, der elektrisch mit dem Entladungsknoten V1 verbunden ist, und einen dritten Anschluss, der elektrisch mit dem Versorgungsknoten V2 verbunden ist, auf. Wie in 2 dargestellt ist, weist der aktiv gesteuerte SCR 25 eine aktive Auslöse- und Latch-Löseschaltung 26 und einen SCR 27 auf.
  • Wenn die Sendeempfänger-Schnittstelle 20 mit normalen Signalisierungsspannungspegeln oder Bedingungen arbeitet, arbeitet der aktiv gesteuerte SCR 25 in einem Ausschaltzustand, worin der aktiv gesteuerte SCR 25 den Betrieb des Eingangsempfängers 28 nicht stören sollte. Als Reaktion auf die Feststellung des Vorhandenseins eines transienten Überlastungsereignisses stellt die aktive Auslöse- und Latch-Löseschaltung 26 jedoch dem SCR 27 ein oder mehrere Auslösesignale bereit, um die Aktivierungsspannung des SCRs selektiv zu verringern.
  • Demgemäß kann der SCR 27 in einem Ausschaltzustand mit einem geringen Leck/einer hohen Impedanz beginnen. Nach der Erkennung eines transienten Überlastungsereignisses, das eine oder mehrere Signalisierungsbedingungen erfüllt, aktiviert die aktive Auslöse- und Latch-Löseschaltung 26 ein oder mehrere dem SCR 27 bereitgestellte Auslösesignale, wodurch die Leitfähigkeit des SCRs 27 erhöht wird und die Aktivierungsspannung, bei der der SCR 27 vom Zustand hoher Impedanz zu einem Einschaltzustand eines hohen Stroms/einer geringen Impedanz übergeht, selektiv verringert wird. Demgemäß arbeitet der SCR 27 als Latch-Stufe. Gemäß einer Ausführungsform kann die Ausschaltzustandsimpedanz beispielsweise im Bereich von etwa 10 bis 1000 GΩ liegen und kann die Einschaltzustandsimpedanz beispielsweise im Bereich von etwa 0,1 bis 5 Ω liegen.
  • Während das eine oder die mehreren Auslösesignale aktiviert sind, hat der SCR 27 eine erhöhte Leitfähigkeit und eine selektiv verringerte Aktivierungsspannung. Nachdem das transiente Überlastungsereignis verstrichen ist, deaktiviert die aktive Auslöse- und Latch-Löseschaltung 26 das eine oder die mehreren Auslösesignale zum Freigeben des SCRs 27, so dass der SCR 27 nach dem Verstreichen des transienten Überlastungsereignisses in einen Ausschaltzustand mit einem geringen Leck/einer hohen Impedanz zurückkehrt.
  • Wenngleich der aktiv gesteuerte SCR 25 in Zusammenhang mit dem Schutz eines Eingangsempfängers einer Sendeempfänger-Schnittstelle dargestellt ist, sind die hier vorgestellten Lehren auch auf eine breite Vielzahl von Anwendungen anwendbar. Gemäß einer anderen Ausführungsform schützt der aktiv gesteuerte SCR 25 einen Signalknoten, der einem Ausgangssender einer Sendeempfänger-Schnittstelle zugeordnet ist. Wenngleich die Sendeempfänger-Schnittstelle 20 aus 2 ein Beispiel einer IC-Schnittstelle zeigt, die einen oder mehrere SCR aufweisen kann, die mit einer aktiven Steuerung eines Auslöser- und Latch-Lösens implementiert sind, sind die hier vorgestellten Lehren demgemäß auch auf andere Konfigurationen von IC und/oder auf andere Systeme anwendbar.
  • 3A ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 30 gemäß einer Ausführungsform. Der aktiv gesteuerte SCR 30 weist einen SCR oder Thyristor 31, eine aktive Auslöse- und Latch-Löseschaltung 32, eine Überspannungserfassungsschaltung 33 und eine Isolationsschaltung 34 auf.
  • Der aktiv gesteuerte SCR 30 stellt einen Schutz einer Schaltungsanordnung bereit, die elektrisch mit einem Signalknoten I/O verbunden ist. Wie in 3A dargestellt ist, ist der SCR 31 elektrisch zwischen den Signalknoten I/O und einen Entladungsknoten V1 geschaltet und empfängt der SCR 31 eine Auslösespannung VTX von der aktiven Auslöse- und Latch-Löseschaltung 32. Im aktivierten Zustand verringert die Auslösespannung VTX die Aktivierungsspannung des SCRs, wodurch die Einschaltzeit des aktiv gesteuerten SCRs 30 verkürzt wird, wodurch wiederum eine Überspannung am Signalknoten I/O verringert werden kann. Wie in 3 A dargestellt ist, kann die Auslösespannung VTX einer Basis eines eingebetteten NPN-Bipolartransistors des SCRs 31 bereitgestellt werden.
  • Die dargestellte Überspannungserfassungsschaltung 33 ist elektrisch zwischen den Signalknoten I/O und einen Blindversorgungsknoten VDDX geschaltet. Die Überspannungserfassungsschaltung 33 steuert eine Spannung des Blindversorgungsknotens VDDX auf der Grundlage einer Spannung des Signalknotens I/O. Demgemäß wird die Überspannungserfassungsschaltung 33 verwendet, um das Vorhandensein einer Überlastungsbedingung am Signalknoten I/O zu erkennen.
  • Durch die Aufnahme der Überspannungserfassungsschaltung 33 wird ein weiter Bereich von Vorteilen gegenüber einer Konfiguration bereitgestellt, bei der die aktive Auslöse- und Latch-Löseschaltung 32 direkt mit dem Signalknoten I/O verbunden ist. Beispielsweise hilft die Überspannungserfassungsschaltung 33 dabei, ein fehlerhaftes Auslösen der aktiven Auslöse- und Latch-Löseschaltung 32 durch Bereitstellen einer Tiefpassfilterung der Spannung des Signalknotens I/O zu verhindern. Demgemäß kann die Überspannungserfassungsschaltung 33 die Spannung des Blindversorgungsknotens VDDX auf der Grundlage der Spannung des Signalknotens I/O steuern, während eine Filterung bereitgestellt wird, um zu verhindern, dass hochfrequente Signale am Signalknoten I/O unbeabsichtigt die aktive Auslöse- und Latch-Löseschaltung 32 auslösen.
  • Die Überspannungserfassungsschaltung 33 dient auch dazu, den Einfluss eines kapazitiven Ladens der aktiven Auslöse- und Latch-Löseschaltung 32 am Signalknoten I/O zu verringern. Beispielsweise kann die aktive Auslöse- und Latch-Löseschaltung 32 einen oder mehrere Kondensatoren in der Art von Kondensatoren von RC-Netzen aufweisen, die zur Erkennung transienter Überlastungsereignisse verwendet werden, und kann die Überspannungserfassungsschaltung 33 das kapazitive Laden am Signalknoten I/O infolge der Kondensatoren verringern oder beseitigen. Demgemäß kann der Signalknoten I/O mit einer höheren Frequenz, einer verbesserten Leistungsfähigkeit und/oder einer größeren Bandbreite arbeiten als eine Konfiguration, bei der die aktive Auslöse- und Latch-Löseschaltung 32 direkt mit dem Signalknoten I/O verbunden ist.
  • Wie in 3A dargestellt ist, ist die Isolationsschaltung 34 elektrisch zwischen einen Versorgungsknoten V2 und den Blindversorgungsknoten VDDX geschaltet. Die Isolationsschaltung 34 hilft dabei, den Blindversorgungsknoten VDDX auf der Grundlage einer hohen Versorgungsspannung, die elektrisch mit dem Versorgungsknoten V2 verbunden ist, vorzuspannen. Bei bestimmten Implementationen ist der Versorgungsknoten V2 mit einer hohen Versorgungsspannung vorgespannt, deren Spannungspegel größer ist als ein nomineller Betriebsspannungsbereich des Signalknotens I/O.
  • Die aktive Auslöse- und Latch-Löseschaltung 32 ist elektrisch zwischen den Blindversorgungsknoten VDDX und den Entladungsknoten V1 geschaltet und erzeugt gemäß dieser Ausführungsform die Auslösespannung VTX. Die aktive Auslöse- und Latch-Löseschaltung 32 erkennt das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten I/O auf der Grundlage der Spannung des Blindversorgungsknotens VDDX und aktiviert selektiv die Auslösespannung VTX als Reaktion auf die Erkennung des Vorhandenseins des transienten Überlastungsereignisses.
  • Bei bestimmten Konfigurationen beobachtet die aktive Auslöse- und Latch-Löseschaltung 32 die Rate der Spannungsänderung zwischen dem Blindversorgungsknoten VDDX und dem Entladungsknoten V1 und aktiviert selektiv die Auslösespannung VTX, wenn ein qualifizierendes transientes Überlastungsereignis erkannt wird. Die aktive Auslöse- und Latch-Löseschaltung 32 kann jedoch das Vorhandensein eines transienten Überlastungsereignisses auf der Grundlage einer Vielzahl von Erkennungsbedingungen erkennen, welche das Potential eines transienten Überlastungsereignisses angeben, empfindliche Elektroniken zu beschädigen, einschließlich Beobachtungen der Leistung, der Spannung, des Stroms und/oder der Ladung, jedoch ohne Einschränkung darauf.
  • Bei bestimmten Implementationen bestimmt die aktive Auslöse- und Latch-Löseschaltung 32, dass ein transientes Überlastungsereignis vorhanden ist, als Reaktion auf die Detektion einer sich schnell ändernden Spannung während eines ausreichenden Zeitraums in der Art einer ansteigenden Flanke mit einer Spannungsänderungsrate im Bereich von etwa 0,1 V/ns bis etwa 100 V/ns während einer Zeitdauer im Bereich von etwa 1 ns bis etwa 1000 ns. Bei bestimmten Implementationen deaktiviert oder löst die aktive Auslöse- und Latch-Löseschaltung 32 ein oder mehrere Auslösesignale als Reaktion auf normale Systembetriebsbedingungen mit Leistungsversorgung.
  • 3B ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 40 gemäß einer anderen Ausführungsform. Der aktiv gesteuerte SCR 40 weist einen SCR 31, eine aktive Auslöse- und Latch-Löseschaltung 32, eine Überspannungserfassungsschaltung 33, eine Isolationsschaltung 34 und eine spannungsgesteuerte Stromquelle 35 auf.
  • Der aktiv gesteuerte SCR 40 aus 3B ähnelt dem aktiv gesteuerten SCR 30 aus 3A abgesehen davon, dass der aktiv gesteuerte SCR 40 aus 3B ferner die spannungsgesteuerte Stromquelle 35 aufweist, die einen Auslösestrom ITX für den SCR 31 erzeugt. Wie in 3A dargestellt ist, kann der Auslösestrom ITX einer Basis eines eingebetteten PNP-Bipolartransistors des SCRs 31 bereitgestellt werden. Durch Steuern der Aktivierungsspannung eines SCRs unter Verwendung mehrerer Auslösesignale in der Art einer Kombination einer Auslösespannung und eines Auslösestroms kann eine größere Steuerung der Aktivierungsspannung bereitgestellt werden und/oder kann dabei geholfen werden, verglichen mit einer Konfiguration, bei der ein einziges Auslösesignal verwendet wird, eine größere Verringerung der Aktivierungsspannung bereitzustellen.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 40 können so sein wie zuvor beschrieben wurde.
  • 3C ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 50 gemäß einer anderen Ausführungsform. Der aktiv gesteuerte SCR 50 weist einen SCR 31, eine aktive Auslöse- und Latch-Löseschaltung 32, eine Überspannungserfassungsschaltung 33, eine Isolationsschaltung 34 und eine Sperrrichtungs-Schutzdiode 36 auf.
  • Der aktiv gesteuerte SCR 50 aus 3C ähnelt dem aktiv gesteuerten SCR 30 aus 3A abgesehen davon, dass der aktiv gesteuerte SCR 50 aus 3C ferner die Sperrrichtungs-Schutzdiode 36 aufweist. Zusätzlich zeigt die Ausführungsform aus 3C eine Implementation, bei der die Überspannungserfassungsschaltung 33 elektrisch zwischen einen inneren Knoten des SCRs 31 (beispielsweise die Basis des eingebetteten PNP-Bipolartransistors) und den Blindversorgungsknoten VDDX geschaltet ist. Durch derartiges Implementieren eines aktiv gesteuerten SCRs wird die Robustheit gegen ein falsches Auslösen erhöht, es kann dadurch jedoch auch die Einschaltgeschwindigkeit verringert werden.
  • Wie in 3C dargestellt ist, weist die Sperrrichtungs-Schutzdiode 36 eine Anode, die elektrisch mit dem Entladungsknoten V1 verbunden ist, und eine Kathode, die elektrisch mit dem Signalknoten I/O verbunden ist, auf. Die Aufnahme der Sperrrichtungs-Schutzdiode 36 kann dabei helfen, den Signalknoten I/O vor transienten Überlastungsereignissen negativer Polarität zu schützen, welche die Spannung des Signalknotens I/O gegenüber jener des Entladungsknotens V1 verringern. Beispielsweise kann die Sperrrichtungs-Schutzdiode 36 aktivieren, um einen Schutz als Reaktion auf ein transientes Überlastungsereignis negativer Polarität bereitzustellen, das bewirkt, dass eine Spannungsdifferenz zwischen dem Entladungsknoten V1 und dem Signalknoten I/O größer oder etwa gleich der Durchlassspannung der Sperrrichtungs-Schutzdiode ist.
  • Wenngleich die Sperrrichtungs-Schutzdiode 36 als eine vom SCR 31 getrennte Komponente dargestellt ist, ist die Sperrrichtungs-Schutzdiode 36 bei bestimmten Implementationen in ein Layout des SCRs 31 integriert. Beispielsweise wird nachstehend mit Bezug auf die Ausführungsformen aus den 5A und 5B erörtert, dass eine Sperrrichtungs-Schutzdiode in ein SCR-Layout eingebaut oder integriert werden kann. Es sind jedoch auch andere Konfigurationen möglich, wie Implementationen, bei denen die Sperrrichtungs-Schutzdiode ein getrenntes Layout aufweist, wodurch eine unabhängige Optimierung für eine Sperrrichtungsbedingung erleichtert wird.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 50 können so sein wie zuvor beschrieben wurde.
  • 4 ist eine Graphik 60 des Stroms und der Spannung gegen die Zeit für einen aktiv gesteuerten SCR gemäß einer Ausführungsform. Die Graphik 60 kann ein Beispiel von Strom- und Spannungskennlinien für eine Implementation des aktiv gesteuerten SCRs 40 aus 3B repräsentieren, wobei der Entladungsknoten V1 elektrisch mit einer niedrigen Versorgungsspannung VSS verbunden ist und wobei der Versorgungsknoten V2 elektrisch mit einer hohen Versorgungsspannung VDD verbunden ist. Wenngleich 4 ein Beispiel von Strom-Spannungs-Kennlinien für den aktiv gesteuerten SCR 40 aus 3B zeigt, sind auch andere Strom-Spannungs-Kennlinien möglich.
  • Die Graphik 60 weist eine erste Auftragung 61 des Versorgungsknotens V2 auf, welche zeigt, dass die integrierte Schaltung in diesem Beispiel mit Leistung versorgt ist. Die hier beschriebenen aktiv gesteuerten SCR können verwendet werden, um einen Überlastungsschutz sowohl während mit Leistung versehener als auch nicht mit Leistung versehener Bedingungen bereitzustellen, wodurch ein robuster Schutz sowohl während des aktiven Benutzerbetriebs als auch während der Handhabung und/oder des Testens bereitgestellt wird.
  • Die Graphik 60 weist ferner eine zweite Auftragung 62 des Stroms des ESD-Ereignisses, der einem Signalknoten bereitgestellt wird, auf (beispielsweise I/O aus 3B). Die Graphik 60 weist ferner eine dritte Auftragung 63 einer Auslösespannung (beispielsweise VTX aus 3B) auf, die der Basis des NPN-Bipolartransistors des SCRs bereitgestellt wird. Wie in 4 dargestellt ist, wird die Auslösespannung als Reaktion darauf aktiviert, dass eine aktive Auslöse- und Latch-Löseschaltung das Vorhandensein eines transienten Überlastungsereignisses in Zusammenhang mit dem ESD-Strom der zweiten Auftragung 62 feststellt. Zusätzlich wird die Auslösespannung als Reaktion darauf deaktiviert, dass die aktive Auslöse- und Latch-Löseschaltung nicht mehr das Vorhandensein des transienten Überlastungsereignisses feststellt.
  • Die Graphik 60 weist ferner eine vierte Auftragung 64 der Spannung der Basis des PNP-Bipolartransistors des SCRs auf. Wie in 4 dargestellt ist, kann die Basisspannung des PNP-Bipolartransistors durch Aktivieren eines Auslösestroms (beispielsweise ITX aus 3B) heruntergezogen werden. Wenn der Auslösestrom durch die aktive Auslöse- und Latch-Löseschaltung deaktiviert wird, kann die Basisspannung des PNPs zu normalen Betriebsspannungspegeln zurückkehren und kann der SCR danach lösen. Gemäß dieser Ausführungsform ist die Basisspannung des PNP-Bipolartransistors elektrisch schwebend, oder er arbeitet im Wesentlichen ohne eine direkte Vorspannung oder einen direkten Vorstrom, wenn der Auslösestrom deaktiviert ist.
  • 5A ist ein annotierter schematischer Querschnitt eines aktiv gesteuerten SCRs 100 gemäß einer Ausführungsform. Wenngleich 5A ein Beispiel einer geeigneten Layout-Implementation für einen aktiv gesteuerten SCR zeigt, können aktiv gesteuerte SCR auf eine breite Vielzahl von Arten implementiert werden. Beispielsweise kann gemäß den hier angegebenen Lehren eine breite Vielzahl von Vorrichtungsquerschnitten und Vorrichtungs-Layouts verwendet werden.
  • Der aktiv gesteuerte SCR 100 wird in einem p-leitenden Substrat (PSUB) 101 hergestellt und weist eine erste p-Wanne (PWL) 102a, eine zweite PWL 102b, eine dritte PWL 102c, eine erste n-Wanne (NWL) 103a, eine zweite NWL 103b, ein erstes aktives p(P+)-Gebiet 104a, ein zweites P+-Gebiet 104b, ein drittes P+-Gebiet 104c, ein viertes P+-Gebiet 104d, ein erstes aktives n(N+)-Gebiet 105a, ein zweites N+-Gebiet 105b, ein drittes N+-Gebiet 105c, ein viertes N+-Gebiet 105d, ein erstes flaches Grabenisolations(STI)-Gebiet 106a, ein zweites STI-Gebiet 106b, ein drittes STI-Gebiet 106c, ein viertes STI-Gebiet 106d, ein fünftes STI-Gebiet 106e, ein sechstes STI-Gebiet 106f, ein siebtes STI-Gebiet 106g, ein dielektrisches Gebiet 107, ein n-dotiertes leitendes Gebiet 108 und ein p-dotiertes leitendes Gebiet 109 auf.
  • Der aktiv gesteuerte SCR 100 wurde schematisch annotiert, um bestimmte elektrische Verbindungen, Vorrichtungen und Schaltungen zu zeigen. Beispielsweise wurden, wie in 5A dargestellt ist, ein Signalknoten I/O, ein Entladungsknoten V1, ein Versorgungsknoten V2, ein Blindversorgungsknoten VDDX, eine aktive Auslöse- und Latch-Löseschaltung 32, eine Überspannungserfassungsschaltung 33, eine Isolationsschaltung 34, ein PNP-Bipolartransistor 111, ein NPN-Bipolartransistor 112, eine erste Sperrrichtungs-Schutzdiode 113a, eine zweite Sperrrichtungs-Schutzdiode 113b und eine elektrische Verbindung dazwischen in Bezug auf den dargestellten Vorrichtungsquerschnitt annotiert.
  • Wenngleich vorstehend der Vorrichtungsquerschnitt unter Verwendung von Kästen schematisch dargestellt wurde, können die aktive Auslöse- und Latch-Löseschaltung 32, die Überspannungserfassungsschaltung 33 und die Isolationsschaltung 34 im PSUB 101 hergestellt werden, beispielsweise in einem Abschnitt des PSUB 101, der im dargestellten Querschnitt nicht sichtbar ist. Beispielsweise können die aktive Auslöse- und Latch-Löseschaltung 32, die Überspannungserfassungsschaltung 33 und die Isolationsschaltung 34 passive Komponenten in der Art von Widerständen, Kondensatoren und/oder Induktoren und aktive Komponenten in der Art von Transistoren und/oder Dioden aufweisen, die im PSUB 101 hergestellt sind. Wenngleich elektrische Verbindungen unter Verwendung von Linien schematisch dargestellt sind, werden Durchschnittsfachleute verstehen, dass die annotierten elektrischen Verbindungen teilweise unter Verwendung einer Metallisierung durch Backend-Verarbeitung hergestellt werden können. Überdies können bei bestimmten Implementationen Bondkontaktstellen oder andere Strukturen aufgenommen werden und bestimmten Knoten entsprechen, einschließlich des Signalknotens I/O, des Entladungsknotens V1 und/oder des Versorgungsknotens V2, jedoch ohne Einschränkung darauf. Diese Einzelheiten sind im Interesse der Klarheit der Figuren fortgelassen.
  • Wie in 5A dargestellt ist, befindet sich die erste NWL 103a zwischen der ersten und der zweiten PWL 102a, 102b, befindet sich die zweite PWL 102b zwischen der ersten und der zweiten NWL 103a, 103b und befindet sich die zweite NWL 103b zwischen der zweiten und der dritten PWL 102b, 102c. Zusätzlich sind das erste P+-Gebiet 104a und das erste N+-Gebiet 105a in der ersten PWL 102a ausgebildet. Ferner ist das zweite N+-Gebiet 105b entlang einer Grenze zwischen der ersten PWL 102a und der ersten NWL 103a ausgebildet. Zusätzlich sind das zweite P+-Gebiet 104b und das dritte N+-Gebiet 105c in der ersten NWL 103a ausgebildet. Ferner ist das dritte P+-Gebiet 104c in der zweiten PWL 102b ausgebildet, ist das vierte N+-Gebiet 105d in der zweiten NWL 103b ausgebildet und ist das vierte P+-Gebiet 104d in der dritten PWL 102c ausgebildet. Wie in 5A dargestellt ist, sind STI-Gebiete 106a - 106g zwischen aktiven Gebieten ausgebildet, wie dargestellt ist.
  • Bei bestimmten Implementationen ist der aktiv gesteuerte SCR 100 in einer ringförmigen Konfiguration implementiert. Bei einem Beispiel kann der aktiv gesteuerte SCR 100 symmetrisch mit Bezug auf die Linie 119 implementiert werden. Wenngleich der aktiv gesteuerte SCR 100 in einer ringförmigen Layout-Anordnung implementiert werden kann, brauchen Layout-Konfigurationen für die aktiv gesteuerten SCR nicht ringförmig zu sein. Beispielsweise kann ein aktiv gesteuerter SCR bei einem anderen Beispiel in einer planaren Layout-Anordnung implementiert werden.
  • Bei der erläuterten Konfiguration ist der aktiv gesteuerte SCR 100 direkt im PSUB 101 gebildet. Die hier vorgestellten Lehren sind jedoch auch auf andere Konfigurationen anwendbar, wie Implementationen, bei denen ein Substrat eine p-Epitaxieschicht über einem dotierten oder undotierten Trägersubstrat aufweist und der aktiv gesteuerte SCR 100 in der p-Epitaxieschicht hergestellt wird. Wenngleich dies in 5A nicht dargestellt ist, weist das PSUB 101 typischerweise auch andere darin ausgebildete Vorrichtungen oder Strukturen auf.
  • Die dargestellten STI-Gebiete 106a - 106g können auf eine Vielzahl von Arten gebildet werden. Bei einem Beispiel weist die Bildung der STI-Gebiete 106a - 106g das Ätzen von Gräben im PSUB 101, das Füllen der Gräben mit einem Dielektrikum in der Art von Siliciumdioxid (SiO2) und das Entfernen des überschüssigen Dielektrikums unter Verwendung eines geeigneten Verfahrens in der Art einer chemisch-mechanischen Planarisierung auf. Wenngleich sie als STI-Gebiete dargestellt sind, sind andere Implementationen einer Isolation zwischen aktiven Gebieten möglich.
  • Wie in 5A dargestellt ist, ist der Entladungsknoten V1 elektrisch mit dem ersten N+-Gebiet 105a, dem dritten P+-Gebiet 104c und dem vierten P+-Gebiet 104d verbunden. Zusätzlich ist der Signalknoten I/O elektrisch mit dem zweiten P+-Gebiet 104b und dem vierten N+-Gebiet 105d verbunden. Das elektrische Verbinden des Entladungsknotens V1 und des Signalknotens I/O in dieser Weise dient dazu, die Strukturen des SCRs und der Sperrrichtungs-Schutzdiode in ähnlicher Weise wie in 3C dargestellt elektrisch zu verbinden.
  • Beispielsweise wurde der dargestellte Querschnitt annotiert, um den PNP-Bipolartransistor 111, den NPN-Bipolartransistor 112, die erste Sperrrichtungs-Schutzdiode 113a und die zweite Sperrrichtungs-Schutzdiode 113b zu zeigen, die durch die n- und p-dotierten Gebiete des Querschnitts gebildet sind. Wie in 5A dargestellt ist, sind der PNP-Bipolartransistor 111 und der NPN-Bipolartransistor 112 über Kreuz miteinander gekoppelt und sind der Emitter des PNP-Bipolartransistors 111 und der Emitter des NPN-Bipolartransistors 112 elektrisch mit dem Signalknoten I/O bzw. dem Entladungsknoten V1 verbunden. Zusätzlich arbeiten die Sperrrichtungs-Schutzdioden 113a, 113b parallel, wobei die Anoden der Sperrrichtungs-Schutzdioden 113a, 113b elektrisch mit dem Entladungsknoten V1 verbunden sind und die Kathoden der Sperrrichtungs-Schutzdioden 113a, 113b elektrisch mit dem Signalknoten I/O verbunden sind.
  • Gemäß der erläuterten Ausführungsform ist das zweite N+-Gebiet 105b entlang einer Grenze zwischen der ersten PWL 102a und der ersten NWL 103a ausgebildet. Durch Implementieren des zweiten N+-Gebiets 105b in dieser Weise wird die Anzahl der Elektronen in der Nähe der Grenze der Wannen erhöht, was dabei hilft, eine gewünschte SCR-Aktivierungsspannung zu erreichen. Es sind jedoch auch andere Implementationen möglich. Zusätzlich weist die erläuterte Ausführungsform das p-dotierte leitende Gebiet 108 und das p-dotierte leitende Gebiet 109 auf, die über der ersten NWL 103a ausgebildet sind, wobei das dielektrische Gebiet 107 zwischen den leitenden Gebieten und einer Fläche der ersten NWL 103a gebildet ist. Die leitenden Gebiete 108, 109 dienen als Blind-tiefes-Oxid-Bildungs-Blockier-Feldplatten, welche eine Beschleunigung des Vorrichtungseinschaltansprechens durch Beschleunigen der Leitung in der Nähe der Halbleiteroberfläche bewirken. Es sind jedoch auch andere Implementationen möglich.
  • Die dargestellte Isolationsschaltung 34 ist elektrisch zwischen den Versorgungsknoten V2 und den Blindversorgungsknoten VDDX geschaltet. Zusätzlich ist die Überspannungserfassungsschaltung 33 elektrisch zwischen den Signalknoten I/O und den Blindversorgungsknoten VDDX geschaltet. Ferner ist die aktive Auslöse- und Latch-Löseschaltung 32 elektrisch zwischen den Blindversorgungsknoten VDDX und den Entladungsknoten V1 geschaltet.
  • Die aktive Auslöse- und Latch-Löseschaltung 32 erzeugt gemäß dieser Ausführungsform ein Auslösesignal 118. Das Auslösesignal 118 wird gemäß dieser Ausführungsform dem dritten N+-Gebiet 105c und damit der Basis des PNP-Bipolartransistors 111 bereitgestellt. Bei gewissen Implementationen erzeugt eine aktive Auslöse- und Latch-Löseschaltung ein Auslösesignal für die Basis des PNP-Bipolartransistors 111 und/oder für die Basis des NPN-Bipolartransistors 112. Beispielsweise kann der Basis des NPN-Bipolartransistors 112 über das erste P+-Gebiet 104a ein Auslösesignal bereitgestellt werden.
  • 5B ist eine annotierte schematische Schnittansicht eines aktiv gesteuerten SCRs 120 gemäß einer anderen Ausführungsform.
  • Der aktiv gesteuerte SCR 120 aus 5B ähnelt dem aktiv gesteuerten SCR aus 5A abgesehen davon, dass der aktiv gesteuerte SCR 120 aus 5B ferner eine dritte NWL 103c, ein fünftes N+-Gebiet 105e, ein achtes STI-Gebiet 106h und eine vergrabene n-Schicht (NBL) 125 aufweist. Wie in 5B dargestellt ist, erstreckt sich die NBL 125 unterhalb der PWL 102a - 102c, unterhalb der NWL 103a - 103b und unterhalb eines Abschnitts der NWL 103c. Das N+-Gebiet 105e ist in der dritten NWL 103c ausgebildet. Wie in 5B dargestellt ist, wird das Auslösesignal 118 dem N+-Gebiet 105e bereitgestellt.
  • Gemäß der erläuterten Ausführungsform arbeiten die NBL 125 und die dritte NWL 103c als eine n-Isolationsstruktur, welche die PWL 102a - 102c elektrisch vom PSUB 51 isoliert. Wenngleich der aktiv gesteuerte SCR 120 ein Beispiel einer n-Isolationsstruktur aufweist, die zum Isolieren von p-Wannengebieten verwendet werden kann, sind die hier vorgestellten Lehren auch auf andere Konfigurationen von n-Isolationsstrukturen anwendbar. Beispielsweise kann bei einem anderen Beispiel eine n-Isolationsstruktur unter Verwendung tiefer n-Wannentechnologien implementiert werden.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 120 können den vorstehend beschriebenen ähneln.
  • Mit Bezug auf die 5A und 5B beziehen sich Begriffe wie oberhalb, unterhalb, über usw. auf eine Vorrichtung, die wie in den Figuren dargestellt orientiert ist, und sollten dementsprechend ausgebildet werden. Es ist auch zu verstehen, dass, weil Gebiete innerhalb einer Halbleitervorrichtung durch Dotieren verschiedener Teile eines Halbleitermaterials mit unterschiedlichen Störstellen oder unterschiedlichen Konzentrationen von Störstellen definiert werden, diskrete physikalische Grenzen zwischen verschiedenen Gebieten in der fertigen Vorrichtung nicht wirklich existieren können, sondern dass Gebiete vielmehr von einem in ein anderes übergehen können. Einige Grenzen, wie sie in den 5A und 5B dargestellt sind, sind von diesem Typ und sind lediglich zur Unterstützung des Lesers als abrupte Strukturen dargestellt. Wie Durchschnittsfachleute verstehen werden, können p-Gebiete ein p-Halbleitermaterial in der Art von Bor als Dotierungsstoff aufweisen. Ferner können n-Gebiete ein n-Halbleitermaterial wie Phosphor als Dotierungsstoff aufweisen. Durchschnittsfachleuten werden verschiedene Konzentrationen von Dotierungsstoffen in vorstehend beschriebenen Gebieten einfallen.
  • 6A ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 200 gemäß einer anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 200 weist einen SCR oder Thyristor 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Überspannungserfassungsdiode 203, eine Isolationsschaltung 204, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-n-Metall-Oxid-Halbleiter(NMOS)-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Signalkontaktstelle I/O, eine Masse- oder Leistungniedrig-Kontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der SCR 201 weist einen PNP-Bipolartransistor 211 und einen NPN-Bipolartransistor 212 auf, die über Kreuz miteinander verbunden sind. Beispielsweise ist die Basis des PNP-Bipolartransistors 211 elektrisch mit dem Kollektor des NPN-Bipolartransistors 212 verbunden und ist die Basis des NPN-Bipolartransistors 212 elektrisch mit dem Kollektor des PNP-Bipolartransistors 212 verbunden. Wie in 6A dargestellt ist, ist der Emitter des PNP-Bipolartransistors 211 elektrisch mit der Signalkontaktstelle I/O verbunden und ist der Emitter des NPN-Bipolartransistors 212 elektrisch mit der Massekontaktstelle VSS verbunden.
  • Der aktiv gesteuerte SCR 200 stellt einer Schaltungsanordnung, die elektrisch mit einer Signalkontaktstelle I/O verbunden ist, Schutz bereit. Wie in 6A dargestellt ist, ist der SCR 201 elektrisch zwischen die Signalkontaktstelle I/O und eine Massekontaktstelle VSS geschaltet und empfängt der SCR 201 gemäß dieser Ausführungsform eine Auslösespannung VTX von der aktiven Auslöse- und Latch-Löseschaltung 202. Wenn aktiviert, verringert die Auslösespannung VTX die Aktivierungsspannung des SCRs, was dabei hilft, das Einschalten des aktiv gesteuerten SCRs 200 zu beschleunigen, wodurch wiederum eine Überspannung an der Signalkontaktstelle I/O verringert werden kann. Wie in 6A dargestellt ist, wird die Auslösespannung VTX der Basis am NPN-Bipolartransistor 212 bereitgestellt.
  • Der SCR 201 empfängt gemäß dieser Ausführungsform auch den Auslösestrom ITX vom Stromquellen-NMOS-Transistor 221. Die Gate-Elektrode des Stromquellen-NMOS-Transistors 221 wird unter Verwendung der Auslösespannung VTX gesteuert, so dass die aktive Auslöse- und Latch-Löseschaltung 202 das Aktivieren und Deaktivieren des Auslösestroms ITX steuert. Wenngleich er als von der aktiven Auslöse- und Latch-Löseschaltung 202 getrennt dargestellt ist, ist bei bestimmten Implementationen der Stromquellen-NMOS-Transistor 221 oder eine andere Stromquelle mit der aktiven Auslöse- und Latch-Löseschaltung 202 integriert.
  • Die erläuterte Ausführungsform weist ferner den Klemm-NMOS-Transistor 222 auf, der elektrisch zwischen den Blindversorgungsknoten VDDX und die Massekontaktstelle VSS geschaltet ist. Wie in 6A dargestellt ist, wird die Gate-Elektrode des Klemm-NMOS-Transistors 222 durch die Auslösespannung VTX gesteuert, so dass die aktive Auslöse- und Latch-Löseschaltung 202 das Aktivieren und Deaktivieren des Klemm-NMOS-Transistors 222 steuert. Durch die Aufnahme des Klemm-NMOS-Transistors 222 kann der Überspannungsschutz weiter verbessert werden.
  • Wie in 6A dargestellt ist, ist der erste Widerstand 207 zwischen der Basis und dem Emitter des NPN-Bipolartransistors 212 aufgenommen und ist der zweite Widerstand 208 zwischen der Basis und dem Emitter des PNP-Bipolartransistors 211 aufgenommen. Der erste und der zweite Widerstand 207, 208 helfen beim Steuern der Aktivierungsspannung und/oder Haltespannung des SCRs. Gemäß einer Ausführungsform hat der erste Widerstand 207 einen Widerstandswert im Bereich von 5 Ω bis 5 kΩ und hat der zweite Widerstand 208 einen Widerstandswert im Bereich von 5 Ω bis 1 kΩ.
  • Die erläuterte Ausführungsform weist auch die Sperrrichtungs-Schutzdiode 206 auf, die eine elektrisch mit der Massekontaktstelle VSS verbundene Anode und eine elektrisch mit der Signalkontaktstelle I/O verbundene Kathode aufweist. Die Sperrrichtungs-Schutzdiode 206 hilft dabei, Schutz vor transienten Überlastungsereignissen bereitzustellen, welche eine Spannung der Signalkontaktstelle I/O gegenüber der Massekontaktstelle VSS verringern.
  • Wie in 6A dargestellt ist, weist die Überspannungserfassungsdiode 203 eine Anode, die elektrisch mit der Signalkontaktstelle I/O verbunden ist, und eine Kathode, die elektrisch mit dem Blindversorgungsknoten VDDX verbunden ist, auf. Die Überspannungserfassungsdiode 203 steuert eine Spannung des Blindversorgungsknotens VDDX auf der Grundlage einer Spannung der Signalkontaktstelle I/O. Insbesondere steuert die Überspannungserfassungsdiode 203 den Blindversorgungsknoten VDDX, so dass er bei etwa der Spannung der Signalkontaktstelle I/O minus der Durchlassspannung der Diode liegt, wenn die Spannung der Signalkontaktstelle I/O bis über jene der Versorgungskontaktstelle VDD ansteigt. Demgemäß erhöht die Überspannungserfassungsdiode 203 die Spannung des Blindversorgungsknotens VDDX als Reaktion auf ein transientes Überlastungsereignis positiver Polarität an der Signalkontaktstelle I/O.
  • Durch die Aufnahme der Überspannungserfassungsdiode 203 wird ein weiter Bereich von Vorteilen gegenüber einer Konfiguration bereitgestellt, bei der die aktive Auslöse- und Latch-Löseschaltung 202 direkt mit der Signalkontaktstelle I/O verbunden ist. Beispielsweise hilft die Überspannungserfassungsdiode 203 dabei, ein fehlerhaftes Auslösen der aktiven Auslöse- und Latch-Löseschaltung 202 zu verhindern, während eine Filterung bereitgestellt wird, die verhindert, dass hochfrequente Signale an der Signalkontaktstelle I/O versehentlich die aktive Auslöse- und Latch-Löseschaltung 202 auslösen. Zusätzlich dient die Überspannungserfassungsdiode 203 auch dazu, den Einfluss eines kapazitiven Ladens der aktiven Auslöse- und Latch-Löseschaltung 202 an der Signalkontaktstelle I/O zu verringern. Beispielsweise kann die aktive Auslöse- und Latch-Löseschaltung 202 einen oder mehrere verhältnismäßig große Kondensatoren aufweisen und kann die Überspannungserfassungsdiode 203 die Signalkontaktstelle I/O zumindest teilweise vor einem kapazitiven Laden in Zusammenhang mit den Kondensatoren abschirmen.
  • Wenngleich die erläuterte Ausführungsform eine unter Verwendung einer Diode implementierte Überspannungserfassungsschaltung aufweist, können auch andere Implementationen von Überspannungserfassungsschaltungen verwendet werden.
  • Wie in 6A dargestellt ist, ist die Isolationsschaltung 204 elektrisch zwischen die Versorgungskontaktstelle VDD und den Blindversorgungsknoten VDDX geschaltet. Gemäß der erläuterten Ausführungsform weist die Isolationsschaltung 204 einen Isolationswiderstand 228 und eine Isolationsdiode 227, die elektrisch parallel zueinander geschaltet sind, auf, wobei die Anode der Isolationsdiode 227 elektrisch mit der Versorgungskontaktstelle VDD verbunden ist und die Kathode der Isolationsdiode 227 elektrisch mit dem Blindversorgungsknoten VDDX verbunden ist. Es können jedoch auch andere Implementationen von Isolationsschaltungen verwendet werden.
  • Die Isolationsschaltung 204 hilft dabei, den Blindversorgungsknoten VDDX auf der Grundlage einer elektrisch mit der Versorgungskontaktstelle VDD verbundenen hohen Versorgungsspannung vorzuspannen. Bei bestimmten Implementationen wird die Versorgungskontaktstelle VDD mit einer hohen Versorgungsspannung vorgespannt, deren Spannungspegel höher als ein nomineller Betriebsspannungsbereich der Signalkontaktstelle I/O ist.
  • Die aktive Auslöse- und Latch-Löseschaltung 202 ist elektrisch zwischen den Blindversorgungsknoten VDDX und die Massekontaktstelle VSS geschaltet und erzeugt gemäß dieser Ausführungsform die Auslösespannung VTX. Die aktive Auslöse- und Latch-Löseschaltung 202 erkennt das Vorhandensein eines transienten Überlastungsereignisses an der Signalkontaktstelle I/O auf der Grundlage der Spannung des Blindversorgungsknotens VDDX und aktiviert selektiv die Auslösespannung VTX als Reaktion auf die Erkennung des Vorhandenseins des transienten Überlastungsereignisses.
  • Die erläuterte Ausführungsform weist den Bondkontaktstellenkondensator 209 auf, der dabei hilft, die Auslösespannung VTX als Reaktion auf Spannungsänderungen in Zusammenhang mit einem transienten Überlastungsereignis zu koppeln, wodurch die Einschaltzeit verbessert wird. Demgemäß kann eine Kapazität einer Bondkontaktstelle eine aktive Schaltungsimplementation durch Bereitstellen einer kapazitiven Kopplung erleichtern, was dabei hilft, ein transientes Überlastungsereignis zu erkennen. Wenngleich durch die Aufnahme des Bondkontaktstellenkondensators 209 die Einschaltgeschwindigkeit verbessert wird, kann der Bondkontaktstellenkondensator 209 auch die kapazitive Ladung der Signalkontaktstelle I/O erhöhen.
  • Der Bondkontaktstellenkondensator 209 ist teilweise unter Verwendung einer Kapazität der Signalkontaktstelle I/O implementiert. Beispielsweise kann der Bondkontaktstellenkondensator 209 eine erste Platte, die unter Verwendung einer Metallisierung der Bondkontaktstellenstruktur der Signalkontaktstelle I/O implementiert ist, und eine zweite Platte, die unter Verwendung einer unterhalb der Bondkontaktstellenstruktur angeordneten Metallisierungsschicht implementiert ist, aufweisen. Gemäß einer Ausführungsform hat der Bondkontaktstellenkondensator 209 eine Kapazität von wenigstens 100 fF.
  • 6B ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 230 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 230 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Überspannungserfassungsdiode 203, eine Isolationsschaltung 204, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 230 aus 6B ähnelt dem aktiv gesteuerten SCR 200 aus 6A abgesehen davon, dass der aktiv gesteuerte SCR 230 aus 6B eine Konfiguration zeigt, bei der die Anode und die Kathode der Überspannungserfassungsdiode 203 elektrisch mit der Basis des PNP-Bipolartransistors 211 bzw. dem Blindversorgungsknoten VDDX verbunden sind. Durch Implementieren des aktiv gesteuerten SCRs 230 in dieser Weise wird die Anfälligkeit für eine falsche oder unbeabsichtigte Aktivierung verringert, kann jedoch auch die Einschaltgeschwindigkeit verringert werden. In der erläuterten Ausführungsform ist auch der in 6B dargestellte Klemm-NMOS-Transistor 222 fortgelassen. Gemäß einer anderen Ausführungsform ist der NMOS-Transistor 222 jedoch aufgenommen.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 230 können den vorstehend beschriebenen ähneln.
  • 6C ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 240 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 240 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Überspannungserfassungsdiode 203, einen Isolationswiderstand 228, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 240 aus 6C ähnelt dem aktiv gesteuerten SCR 200 aus 6A abgesehen davon, dass der aktiv gesteuerte SCR 240 aus 6C eine Konfiguration zeigt, in der die Isolationsdiode 227 aus 6A fortgelassen ist.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 240 können den vorstehend beschriebenen ähneln.
  • 6D ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 250 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 250 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Überspannungserfassungsdiode 203, eine Isolationsschaltung 204, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NPN-Bipolartransistor 251, einen Klemm-NPN-Bipolartransistor 252, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 250 aus 6D ähnelt dem aktiv gesteuerten SCR 200 aus 6A abgesehen davon, dass der aktiv gesteuerte SCR 250 aus 6D eine Konfiguration zeigt, bei der der Stromquellen-NMOS-Transistor 221 durch den Stromquellen-NPN-Bipolartransistor 251 ersetzt ist und der Klemm-NMOS-Transistor 222 durch den Klemm-NPN-Bipolartransistor 252 ersetzt ist.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 250 können den vorstehend beschriebenen ähneln.
  • 6E ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 260 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 260 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 262, eine Überspannungserfassungsdiode 203, einen Isolationswiderstand 228, einen Widerstand 207, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 260 aus 6E ähnelt dem aktiv gesteuerten SCR 200 aus 6A abgesehen davon, dass der aktiv gesteuerte SCR 260 aus 6E die Sperrrichtungs-Schutzdiode 206, den zweiten Widerstand 208 und die Isolationsdiode 227, die in 6A dargestellt sind, nicht aufweist. Es sind jedoch auch andere Implementationen möglich, einschließlich beispielsweise Implementationen, die eine oder mehrere dieser Komponenten aufweisen. Zusätzlich zeigt der aktiv gesteuerte SCR 260 aus 6E eine Konfiguration, bei der die aktive Auslöse- und Latch-Löseschaltung 262 einen Kondensator 263 aufweist, der elektrisch zwischen den Blindversorgungsknoten VDDX und die Basis des NPN-Bipolartransistors 212 geschaltet ist.
  • Wenngleich in 6E eine Ausführungsform einer aktiven Auslöse- und Latch-Löseschaltung dargestellt ist, kann eine aktive Auslöse- und Latch-Löseschaltung auf eine Vielzahl von Arten implementiert werden.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 260 können den vorstehend beschriebenen ähneln.
  • 6F ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 270 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 270 weist eine Überspannungserfassungsschaltung 33, eine Isolationsschaltung 34, einen SCR 201, einen Widerstand 208, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD, die so sein können wie zuvor beschrieben wurde, auf.
  • Der aktiv gesteuerte SCR 270 weist ferner eine aktive Auslöse- und Latch-Löseschaltung 272 auf, welche eine Ausführungsform einer aktiven Auslöse- und Latch-Löseschaltung zeigt, die verwendet werden kann, um die aktive Steuerung des Latchens und Latch-Lösens eines SCRs bereitzustellen. Eine aktive Auslöse- und Latch-Löseschaltung kann jedoch auch auf andere Arten implementiert werden.
  • Die erläuterte aktive Auslöse- und Latch-Löseschaltung 272 weist einen Detektionskondensator 281, einen Detektionswiderstand 282, einen NPN-Bipolartransistor 283, einen PNP-Bipolartransistor 284 und einen Vorspannungswiderstand 285 auf. Der Detektionskondensator 281 und der Detektionswiderstand 282 wirken als Tiefpassfilter zum Erkennen eines transienten Überlastungsereignisses auf der Grundlage der Spannungsänderungsrate zwischen dem Blindversorgungsknoten VDDX und der Massekontaktstelle VSS. Wenn ein transientes Überlastungsereignis erkannt wird, schaltet der NPN-Bipolartransistor 283 durch und steuert wiederum den PNP-Bipolartransistor 284, um den Detektionsstrom ITX zu aktivieren. Der Vorspannungswiderstand 285 hilft dabei, den Kollektor des NPN-Bipolartransistors 283 und die Basis des PNP-Bipolartransistors 284 vorzuspannen. Gemäß der erläuterten Ausführungsform wird der Detektionsstrom ITX der Basis des PNP-Bipolartransistors 211 bereitgestellt, um die Aktivierungsspannung des SCRs 201 selektiv zu verringern.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 270 können den vorstehend beschriebenen ähneln.
  • 6G ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 290 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 290 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Isolationsschaltung 34, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf, die so sein können wie zuvor beschrieben wurde.
  • Der aktiv gesteuerte SCR 290 weist ferner eine Sperrrichtungs-Schutzdiodenstruktur 296 geringer Kapazität auf, welche dazu dient, einen Schutz vor transienten Überlastungsereignissen negativer Polarität bereitzustellen, welche eine Spannung der Signalkontaktstelle I/O gegenüber jener der Massekontaktstelle VSS verringern. Der aktiv gesteuerte SCR 290 weist ferner eine Überspannungserfassungsdiodenstruktur 294 geringer Kapazität auf, die dazu dient, eine Spannung des Blindversorgungsknotens VDDX auf der Grundlage einer Spannung der Signalkontaktstelle I/O zu steuern.
  • Die Sperrrichtungs-Schutzdiodenstruktur 296 geringer Kapazität und die Überspannungserfassungsdiodenstruktur 294 geringer Kapazität zeigen Ausführungsformen einer Sperrrichtungs-Schutzschaltung bzw. einer Überspannungserfassungsschaltung, die für Anwendungen geeignet sind, bei denen ein verhältnismäßig geringer Betrag eines kapazitiven Ladens für die Signalkontaktstelle I/O erwünscht ist. Eine Sperrrichtungs-Schutzschaltung und/oder eine Überspannungserfassungsschaltung können jedoch auch auf andere Arten implementiert werden.
  • Gemäß einer Ausführungsform ist die Sperrrichtungs-Schutzdiodenstruktur 296 geringer Kapazität unter Verwendung von zwei oder mehr in Reihe geschalteten Sperrschichtdioden mit einer Feldplatte, die zum Beschleunigen der Diodenaktivierung über den Sperrschichtdioden angeordnet ist, implementiert. Die Sperrschichtdioden können monolithisch integriert sein, um die Fläche zu verringern und die Robustheit der Vorrichtung zu verbessern, oder unabhängig verbunden sein. Die Überspannungserfassungsdiodenstruktur 294 geringer Kapazität kann ähnlich implementiert werden.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 290 können den vorstehend beschriebenen ähneln.
  • 6H ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 300 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 300 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Überspannungserfassungsdiode 203, eine Isolationsschaltung 204, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 300 aus 6H ähnelt dem aktiv gesteuerten SCR 230 aus 6B abgesehen davon, dass der aktiv gesteuerte SCR 300 aus 6H eine Konfiguration zeigt, bei der die Auslösespannung VTX nicht an der Basis des NPN-Bipolartransistors 212 bereitgestellt ist.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 300 können den vorstehend beschriebenen ähneln.
  • 61 ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 310 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 310 weist einen SCR 201, eine aktive Auslöse- und Latch-Löseschaltung 202, eine Isolationsschaltung 34, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Überspannungserfassungsdiodenstruktur 294 geringer Kapazität, eine Sperrrichtungs-Schutzdiodenstruktur 296 geringer Kapazität, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf.
  • Der aktiv gesteuerte SCR 310 aus 61 ähnelt dem aktiv gesteuerten SCR 290 aus 6G abgesehen davon, dass der aktiv gesteuerte SCR 310 aus 61 eine Konfiguration zeigt, bei der die Auslösespannung VTX nicht an der Basis des NPN-Bipolartransistors 212 bereitgestellt ist.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 310 können den vorstehend beschriebenen ähneln.
  • 7A ist ein schematisches Diagramm einer Sendeempfänger-Schnittstelle 400 gemäß einer anderen Ausführungsform. Die Sendeempfänger-Schnittstelle 400 weist eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS, eine Versorgungskontaktstelle VDD, einen Eingangsempfänger 28, einen Eingangswiderstand 29, eine Überspannungserfassungsschaltung 33, eine Isolationsschaltung 34, einen ersten SCR 401, einen zweiten SCR 402 und eine geteilte aktive Auslöse- und Latch-Löseschaltung 403 auf.
  • Im Interesse der Klarheit der Figuren sind in 7A nur bestimmte Strukturen der Sendeempfänger-Schnittstelle 400 dargestellt. Dementsprechend kann die Sendeempfänger-Schnittstelle 400 zusätzliche Schaltungen, Vorrichtungen und/oder andere Strukturen aufweisen.
  • Gemäß der erläuterten Ausführungsform ist der Eingangswiderstand 29 elektrisch zwischen die Signalkontaktstelle I/O und einen Eingang des Eingangsempfängers 28 geschaltet. Zusätzlich ist der Eingangsempfänger 28 elektrisch mit der Massekontaktstelle VSS und der Versorgungskontaktstelle VDD verbunden. Die Überspannungserfassungsschaltung 33 ist elektrisch zwischen die Signalkontaktstelle I/O und einen Blindversorgungsknoten VDDX geschaltet, und die Isolationsschaltung 34 ist elektrisch zwischen die Versorgungskontaktstelle VDD und den Blindversorgungsknoten VDDX geschaltet. Wie in 7A dargestellt ist, ist die Überspannungserfassungsschaltung 33 elektrisch in einem Nebenschluss in Bezug auf die Signalkontaktstelle I/O geschaltet. Die geteilte aktive Auslöse- und Latch-Löseschaltung 403 ist elektrisch zwischen den Blindversorgungsknoten VDDX und die Massekontaktstelle VSS geschaltet und erzeugt ein Auslösesignal 404 für den ersten SCR 401 und den zweiten SCR 402. Wie in 7A dargestellt ist, ist der erste SCR 401 elektrisch zwischen die Signalkontaktstelle I/O und die Massekontaktstelle VSS geschaltet und ist der zweite SCR 402 elektrisch zwischen den Eingang des Eingangsempfängers 28 und die Massekontaktstelle VSS geschaltet.
  • Die erläuterte Ausführungsform verwendet die geteilte aktive Auslöse- und Latch-Löseschaltung 403 zum aktiven Steuern mehrerer SCR. Durch die Implementation eines Schutzschemas auf diese Weise kann die Layout-Fläche verringert werden und/oder kann die aktive Steuerung zentralisiert werden.
  • Wie in 7A dargestellt ist, ist der Eingangswiderstand 29 elektrisch zwischen den ersten und den zweiten SCR 401, 402 geschaltet. Bei bestimmten Implementationen hat der erste SCR 401 eine größere Überspannungsbehandlungsfähigkeit als der zweite SCR 402. Bei diesen Konfigurationen kann der erste SCR 401 als eine primäre Überlastungsschutzvorrichtung dienen und kann der zweite SCR 402 als eine sekundäre Überlastungsschutzvorrichtung dienen. Beispielsweise kann, wenngleich der Eingangswiderstand 29 die Ladungsmenge verringern kann, welche den Eingangsempfänger 28 erreicht, ein Teil der Ladung von einem Überlastungsereignis dennoch den Eingang des Eingangsempfängers 28 über den Eingangswiderstand 29 erreichen. Demgemäß verbessert der zweite SCR 402 weiter den Gesamtüberlastungsschutz durch Ableiten von Ladung, welche den Eingangsempfänger 28 erreicht, zur Massekontaktstelle VSS.
  • Wenngleich 7A ein Schutzschema mit mehreren SCR und eine geteilte aktive Auslöse- und Latch-Löseschaltung in Zusammenhang mit dem Schutz eines Eingangsempfängers einer Sendeempfänger-Schnittstelle zeigt, ist ein solches Schutzschema auf eine breite Vielzahl von Anwendungen anwendbar. Gemäß einer anderen Ausführungsform schützen der erste und der zweite SCR 401, 402 und die geteilte aktive Auslöse- und Latch-Löseschaltung 403 einen Signalknoten in Zusammenhang mit einem Ausgangssender einer Sendeempfänger-Schnittstelle.
  • Zusätzliche Einzelheiten der Sendeempfänger-Schnittstelle 400 können so sein wie zuvor beschrieben wurde.
  • 7B ist ein schematisches Diagramm einer Sendeempfänger-Schnittstelle 410 gemäß einer anderen anspruchsgemäßen Ausführungsform. Die Sendeempfänger-Schnittstelle 410 weist eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS, eine Versorgungskontaktstelle VDD, einen Eingangsempfänger 28, einen Eingangswiderstand 29, eine Überspannungserfassungsdiode 203 und einen Isolationswiderstand 228 auf, die so sein können wie zuvor beschrieben wurde. Die Sendeempfänger-Schnittstelle 410 weist ferner einen ersten SCR 405, einen zweiten SCR 406, eine geteilte aktive Auslöse- und Latch-Löseschaltung 407, eine erste Sperrrichtungs-Schutzdiode 413a und eine zweite Sperrrichtungs-Schutzdiode 413b auf. Der erste SCR 405 weist einen ersten PNP-Bipolartransistor 411a und einen ersten NPN-Bipolartransistor 412a auf, die über Kreuz miteinander gekoppelt sind. Zusätzlich weist der zweite SCR 406 einen zweiten PNP-Bipolartransistor 411b und einen zweiten NPN-Bipolartransistor 412b auf, die über Kreuz miteinander gekoppelt sind.
  • Die Sendeempfänger-Schnittstelle 410 aus 7B zeigt eine Ausführungsform der Sendeempfänger-Schnittstelle 400 aus 7A. Die Sendeempfänger-Schnittstelle 400 aus 7A kann jedoch auch auf andere Arten implementiert werden, einschließlich Konfigurationen mit einer anderen Implementation einer Sperrrichtungs-Schutzschaltung, einer Isolationsschaltung, einer Überspannungserfassungsschaltung und/oder einer geteilten aktiven Auslöse- und Latch-Löseschaltung, jedoch ohne Einschränkung darauf.
  • Gemäß der erläuterten Ausführungsform weist die geteilte aktive Auslöse- und Latch-Löseschaltung 407 einen Detektionskondensator 421, einen Detektionswiderstand 422 und einen NMOS-Transistor 423 auf. Der Detektionskondensator 421 und der Detektionswiderstand 422 filtern niedrige Signalfrequenzen, um ein transientes Überlastungsereignis auf der Grundlage der Spannungsänderungsrate zwischen dem Blindversorgungsknoten VDDX und der Massekontaktstelle VSS zu erkennen. Wenn ein transientes Überlastungsereignis mit einer ausreichend hohen Spannungsänderungsrate erkannt wird, schaltet der NMOS-Transistor 423 durch und aktiviert den Detektionsstrom ITX. Gemäß der erläuterten Ausführungsform wird ein erster Teil des Detektionsstroms ITX der Basis des ersten PNP-Bipolartransistors 411a bereitgestellt und wird ein zweiter Teil des Detektionsstroms ITX der Basis des zweiten PNP-Bipolartransistors 411b bereitgestellt. Es sind jedoch auch andere Implementationen möglich.
  • Zusätzliche Einzelheiten der Sendeempfänger-Schnittstelle 410 können so sein wie zuvor beschrieben wurde.
  • 8 ist ein schematisches Diagramm eines aktiv gesteuerten SCRs 500 gemäß einer anderen anspruchsgemäßen Ausführungsform. Der aktiv gesteuerte SCR 500 weist einen SCR 201, eine Überspannungserfassungsdiode 203, einen Isolationswiderstand 228, eine Sperrrichtungs-Schutzdiode 206, einen ersten Widerstand 207, einen zweiten Widerstand 208, einen Bondkontaktstellenkondensator 209, einen Stromquellen-NMOS-Transistor 221, einen Klemm-NMOS-Transistor 222, eine Signalkontaktstelle I/O, eine Massekontaktstelle VSS und eine Leistung-hoch-Kontaktstelle VDD auf, die so sein können wie zuvor beschrieben wurde.
  • Der aktiv gesteuerte SCR 500 weist ferner eine aktive Auslöse- und Latch-Löseschaltung 510 auf, die eine aktive Auslösesteuerschaltung 501 und eine Latch-Löseschaltung 502 aufweist. Die aktive Auslöse- und Latch-Löseschaltung 510 aus 8 zeigt eine Ausführungsform einer aktiven Auslöse- und Latch-Löseschaltung, welche getrennte Unterschaltungen zum Steuern des Latchens oder Auslösens eines SCRs und Steuern des Latch-Lösens des SCRs aufweist. Durch Implementieren einer aktiven Auslöse- und Latch-Löseschaltung in dieser Weise kann eine verbesserte Steuerung (einschließlich beispielsweise einer getrennt optimierten Steuerung) des Auslösens und Latch-Lösens bereitgestellt werden.
  • Wie in 8 dargestellt ist, weist der aktiv gesteuerte SCR 500 ferner einen Pull-up-p-Metall-Oxid-Halbleiter(PMOS)-Transistor 504 auf, der eine durch die Auslösespannung VTX gesteuerte Gate-Elektrode, eine mit der Signalkontaktstelle I/O elektrisch verbundene Source-Elektrode und eine mit der Basis des PNP-Bipolartransistors 211 elektrisch verbundene Drain-Elektrode aufweist. Die Aufnahme des Pull-up-PMOS-Transistors 504 hilft dabei, die Basisspannung des PNP-Bipolartransistors 211 während eines transienten Überlastungsereignisses zu erhöhen oder hochzuziehen, wodurch die Einschaltgeschwindigkeit des SCRs 201 erhöht wird und eine Überspannung an der Signalkontaktstelle I/O verringert wird. Wenngleich der erläuterte Pull-up-Transistor unter Verwendung eines PMOS-Transistors implementiert ist, kann ein Pull-up-Transistor auch auf andere Arten implementiert werden, einschließlich beispielsweise unter Verwendung anderer Transistortypen.
  • Zusätzliche Einzelheiten des aktiv gesteuerten SCRs 500 können so sein wie zuvor beschrieben wurde.
  • 9 ist ein schematisches Diagramm einer aktiven Auslöse- und Latch-Löseschaltung 550 gemäß einer Ausführungsform. Die aktive Auslöse- und Latch-Löseschaltung 550 weist eine aktive Auslösesteuerschaltung 531 und eine Latch-Löse-Steuerschaltung 532 auf. Wenngleich die aktive Auslöse- und Latch-Löseschaltung 550 eine Ausführungsform einer aktiven Auslöse- und Latch-Löseschaltung zeigt, die getrennte Unterschaltungen zum Steuern des Auslösens eines SCRs und zum Steuern des Latch-Lösens des SCRs aufweist, sind auch andere Implementationen möglich.
  • Die erläuterte aktive Auslösesteuerschaltung 531 weist einen Auslösedetektionswiderstand 561, einen Auslösedetektionskondensator 562, einen Auslöse-NMOS-Transistor 563, einen Auslöse-PMOS-Transistor 564, einen ersten Vorspannungswiderstand 581, einen zweiten Vorspannungswiderstand 582, eine erste Gate-Schutz-Zener-Diode 571 und eine zweite Gate-Schutz-Zener-Diode 572 auf. Der Auslösedetektionskondensator 562 und der Auslösedetektionswiderstand 561 sind elektrisch in Reihe zwischen den Blindversorgungsknoten VDDX und den Masseknoten VSS geschaltet und wirken als Hochpassfilter, um ein transientes Überlastungsereignis zu erkennen. Wenn ein transientes Überlastungsereignis erkannt wird, schaltet der Auslöse-NMOS-Transistor 563 durch, wodurch wiederum der Auslöse-PMOS-Transistor 564 durchschaltet, um die Auslösespannung VTX zu aktivieren.
  • Wie in 9 dargestellt ist, weist die erläuterte Latch-Löse-Steuerschaltung 532 einen Lösedetektionswiderstand 593, einen Lösedetektionskondensator 594, einen Löse-NMOS-Transistor 591 und eine dritte Gate-Schutz-Zener-Diode 573 auf. Der Lösedetektionswiderstand 593 und der Lösedetektionskondensator 594 sind elektrisch in Reihe zwischen den Blindversorgungsknoten VDDX und den Masseknoten VSS geschaltet und wirken als Tiefpassfilter, um zu erkennen, wenn ein transientes Überlastungsereignis verstrichen ist. Wenn das Verstreichen des transienten Überlastungsereignisses erkannt wird, schaltet der Löse-NMOS-Transistor 591 durch und deaktiviert die Auslösespannung VTX.
  • Die Zener-Dioden 571 - 573 dienen dazu, Überspannungsbedingungen zu begrenzen, wodurch eine empfindliche Schaltungsanordnung des aktiv gesteuerten SCRs in der Art von MOS-Transistor-Gates geschützt wird.
  • Zusätzliche Einzelheiten der aktiven Auslöse- und Latch-Löseschaltung 550 können so sein wie zuvor beschrieben wurde.
  • 10A ist eine Graphik 700 eines Gleichstroms gegen eine Gleichspannung für einen aktiv gesteuerten SCR gemäß einer Ausführungsform. Die Graphik 700 weist eine erste simulierte Auftragung 701 eines Gleichstroms gegen eine Gleichspannung bei 125 °C für einen aktiv gesteuerten SCR auf, bei dem ein Auslösesignal aktiviert wird. Die Graphik 700 weist ferner eine zweite simulierte Auftragung 702 eines Gleichstroms gegen eine Gleichspannung bei 125 °C für den aktiv gesteuerten SCR auf, wobei das Auslösesignal deaktiviert oder gelöst wird. Wie ein Vergleich zwischen der ersten simulierten Auftragung 701 und der zweiten simulierten Auftragung 702 zeigt, stellt die Aktivierung des Auslösesignals eine frühere Aktivierung des SCRs bereit. Die Graphik 700 weist eine dritte simulierte Auftragung 703 eines Gleichstroms gegen eine Gleichspannung bei 25 °C für einen aktiv gesteuerten SCR auf, wobei ein Auslösesignal aktiviert wird. Die Graphik 700 weist eine vierte simulierte Auftragung 704 eines Gleichstroms gegen eine Gleichspannung bei 25 °C für einen aktiv gesteuerten SCR auf, wobei ein Auslösesignal deaktiviert oder gelöst wird. Wie ein Vergleich zwischen der dritten simulierten Auftragung 703 und der vierten simulierten Auftragung 704 zeigt, stellt die Aktivierung des Auslösesignals eine frühere Aktivierung des SCRs bereit.
  • Die Graphik 700 aus 10A zeigt Simulationsergebnisse für eine Implementation eines unter Verwendung der in 6B dargestellten Ausführungsform implementierten aktiv gesteuerten SCRs. Wenngleich die Graphik 700 ein Beispiel von Simulationsergebnissen zeigt, sind auch andere Simulationsergebnisse möglich, unter Einschluss von Ergebnissen, die von der Implementation, der Anwendung und/oder der Verarbeitungstechnologie abhängen.
  • 10B ist eine Graphik 710 eines Übertragungsleitungspuls(TLP)-Stroms gegen die TLP-Spannung für einen aktiv gesteuerten SCR gemäß einer Ausführungsform. Die Graphik 710 weist eine erste TLP-Auftragung 711 für einen aktiv gesteuerten SCR, wobei ein Auslösesignal aktiviert wird, und eine zweite TLP-Auftragung 712 für den aktiv gesteuerten SCR, wobei das Auslösesignal gelöst wird, auf. Wie ein Vergleich zwischen der ersten TLP-Auftragung 701 und der zweiten TLP-Auftragung 702 zeigt, beträgt die Aktivierungsspannung des SCRs mit dem aktivierten Auslösesignal etwa 2 V, während die Aktivierungsspannung des SCRs mit dem gelösten Auslösesignal etwa 7 V beträgt. Demgemäß verringert die Aktivierung des Auslösesignals selektiv die Aktivierungsspannung des SCRs.
  • 11A ist eine Graphik 720 eines Beispiels der Spannung und des Stroms gegen die Zeit für einen aktiv gesteuerten SCR gemäß einer Ausführungsform. Die Graphik 720 weist eine erste Auftragung 721 des Stroms gegen die Zeit und eine zweite Auftragung 722 der Spannung gegen die Zeit für eine Simulation, bei der ein ESD-Ereignis bei etwa 2 ns auftritt, auf. Wie in 11A dargestellt ist, beträgt die Überspannung etwa 11,5 V.
  • 11B ist eine Graphik 720 eines Beispiels der Spannung und des Stroms gegen die Zeit für einen aktiv gesteuerten SCR gemäß einer Ausführungsform. Die Graphik 720 weist eine erste Auftragung 721 des Stroms gegen die Zeit und eine zweite Auftragung 722 der Spannung gegen die Zeit für eine Simulation, bei der ein ESD-Ereignis bei etwa 2 ns auftritt, auf. Wie in 11A dargestellt ist, beträgt die Überspannung etwa 11,5 V.
  • 11B ist eine Graphik eines Beispiels der Spannung und des Stroms gegen die Zeit für einen SCR ohne aktive Steuerung. Die Graphik 720 weist eine erste Auftragung 731 des Stroms gegen die Zeit und eine zweite Auftragung 732 der Spannung gegen die Zeit für eine Simulation, bei der ein ESD-Ereignis bei etwa 2 ns auftritt, auf. Wie in 11B dargestellt ist, beträgt die Überspannung etwa 16 V.
  • Wie ein Vergleich zwischen der Graphik 720 aus 11A und der Graphik 730 aus 11B zeigt, wird die Überspannung durch aktives Steuern des SCRs verringert. Beispielsweise ähnelt die Auftragung 721 des Stroms gegen die Zeit aus 11A der Auftragung 731 des Stroms gegen die Zeit aus 11B, die Auftragung 722 der Spannung gegen die Zeit aus 11A zeigt jedoch eine geringere Überspannung als die Auftragung 732 der Spannung gegen die Zeit aus 11B.
  • Anwendungen
  • Vorrichtungen, welche die vorstehend beschriebenen Schemata verwenden, können in verschiedene elektronische Vorrichtungen implementiert werden. Beispiele der elektronischen Vorrichtungen können Endverbraucherelektronikprodukte, Teile der Endverbraucherelektronikprodukte, elektronische Testgeräte, Kommunikationsinfrastrukturanwendungen usw. aufweisen, sind jedoch nicht darauf beschränkt. Ferner kann die elektronische Vorrichtung unfertige Produkte einschließlich jener für die Kommunikation, industrielle, medizinische und Automobilanwendungen, aufweisen.
  • Die vorstehende Beschreibung und die Ansprüche können sich auf Elemente oder Merkmale beziehen, die miteinander „verbunden“ oder „gekoppelt“ sind. Hier bedeutet „verbunden“, sofern nichts anderes ausdrücklich ausgesagt wird, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal verbunden ist, und zwar nicht notwendigerweise mechanisch. Ebenso bedeutet „gekoppelt“, sofern nichts anderes ausdrücklich ausgesagt wird, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal gekoppelt ist, und zwar nicht notwendigerweise mechanisch. Wenngleich die verschiedenen in den Figuren dargestellten Schemata demgemäß als Beispiel dienende Anordnungen von Elementen und Komponenten zeigen, können zusätzliche zwischenstehende Elemente, Vorrichtungen, Merkmale und Komponenten in einer tatsächlichen Ausführungsform vorhanden sein (unter der Annahme, dass die Funktionalität der dargestellten Schaltungen nicht beeinträchtigt wird).
  • Überdies können die verschiedenen vorstehend beschriebenen Ausführungsformen kombiniert werden, um weitere Ausführungsformen bereitzustellen. Zusätzlich können bestimmte Merkmale, die in Zusammenhang mit einer Ausführungsform gezeigt sind, auch in andere Ausführungsformen aufgenommen werden.

Claims (20)

  1. Integrierte Schaltung, welche Folgendes aufweist: einen siliciumgesteuerten Gleichrichter, im Folgenden SCR (201), der elektrisch zwischen einen Signalknoten (I/O) und einen Entladungsknoten geschaltet ist, wobei der SCR dafür ausgebildet ist, ein oder mehrere Auslösesignale zu empfangen, welche geeignet sind, um eine Aktivierungsspannung des SCRs (201)zu steuern, der SCR (201) einen ersten NPN-Bipolartransistor (212) und einen ersten PNP-Bipolartransistor (211) aufweist, und der erste NPN-Bipolartransistor (212) und der erste PNP-Bipolartransistor (211) über Kreuz geschaltet sind, eine Überspannungserfassungsschaltung, die dafür ausgebildet ist, eine Spannung eines Blindversorgungsknotens (VDDX) auf der Grundlage einer Spannung des Signalknotens (I/O) zu steuern, eine aktive Auslöse- und Latch-Löseschaltung (510), die dafür ausgebildet ist, das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten (I/O) auf der Grundlage der Spannung des Blindversorgungsknotens (VDDX) zu erkennen und die Aktivierung und das Latch-Lösen des SCRs (201) zu steuern, wobei die aktive Auslöse- und Latch-Löseschaltung (510) ferner dafür ausgebildet ist, das eine oder die mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu aktivieren, wobei das eine oder die mehreren Auslösesignale eine einer Basis des ersten NPN-Bipolartransistors (212) bereitgestellte Auslösespannung (VTX) aufweisen, und einen Pull-up-Transistor (504), der elektrisch zwischen den Signalknoten (I/O) und die Basis des ersten PNP-Bipolartransistors (211) geschaltet ist, wobei das Durchschalten des Pull-up-Transistors (504) durch die Auslösespannung (VTX) gesteuert wird.
  2. Integrierte Schaltung, welche Folgendes aufweist: einen siliciumgesteuerten Gleichrichter, im Folgenden SCR (201), der elektrisch zwischen einen Signalknoten (I/O) und einen Entladungsknoten geschaltet ist, wobei der SCR (201) dafür ausgebildet ist, ein oder mehrere Auslösesignale zu empfangen, welche geeignet sind, um eine Aktivierungsspannung des SCRs (201) zu steuern, der SCR (201) einen ersten NPN-Bipolartransistor (212) und einen ersten PNP-Bipolartransistor (211) aufweist, und der erste NPN-Bipolartransistor (212) und der erste PNP-Bipolartransistor (211) über Kreuz geschaltet sind, eine Überspannungserfassungsschaltung, die dafür ausgebildet ist, eine Spannung eines Blindversorgungsknotens (VDDX) auf der Grundlage einer Spannung des Signalknotens (I/O) zu steuern, eine aktive Auslöse- und Latch-Löseschaltung (202), die dafür ausgebildet ist, das Vorhandensein eines transienten Überlastungsereignisses am Signalknoten (I/O) auf der Grundlage der Spannung des Blindversorgungsknotens (VDDX) zu erkennen und die Aktivierung und das Latch-Lösen des SCRs (201) zu steuern, wobei die aktive Auslöse- und Latch-Löseschaltung (202) ferner dafür ausgebildet ist, das eine oder die mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu aktivieren, wobei das eine oder die mehreren Auslösesignale einen einer Basis des ersten PNP-Bipolartransistors (211) bereitgestellten Auslösestrom (ITX) umfassen, und einen Stromquellen-Transistor mit einem Anschluss, der direkt mit der Basis des ersten PNP-Bipolartransistors (211) verbunden und dazu eingerichtet ist, den Auslösestrom (ITX) an der Basis des ersten PNP-Bipolartransistors (211) bereitzustellen, wobei der Stromquellen-Transistor unter Verwendung einer Auslösespannung (VTX) der aktiven Auslöse- und Latch-Löseschaltung (202) gesteuert wird.
  3. Integrierte Schaltung nach Anspruch 2, wobei der Stromquellen-Transistor als NMOS-Transistor (221) mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode ausgestaltet ist, wobei die Source-Elektrode des Stromquellen-NMOS-Transistors (221) mit dem Entladungsknoten verbunden ist, die Drain-Elektrode des Stromquellen-NMOS-Transistors (221) mit der Basis des ersten PNP-Bipolartransistors (211) verbunden ist, und die Gate-Elektrode des Stromquellen-NMOS-Transistors (221) mit der aktiven Auslöse- und Latch-Löseschaltung (202) verbunden ist, um die Aktivierung und Deaktivierung des Auslösestroms (ITX) unter Verwendung der Auslösespannung (VTX) zu steuern.
  4. Integrierte Schaltung nach Anspruch 2, wobei der Stromquellen-Transistor als zweiter NPN-Bipolartransistor (251) mit eine Emitter, einem Kollektor und einer Basis ausgestaltet ist, wobei der Emitter des zweiter NPN-Bipolartransistors (251) mit dem Entladungsknoten verbunden ist, der Kollektor des zweiter NPN-Bipolartransistors (251) mit der Basis des ersten PNP-Bipolartransistors (211) verbunden ist, und die Basis des zweiter NPN-Bipolartransistors (251) mit der aktiven Auslöse- und Latch-Löseschaltung (202) verbunden ist, um die Aktivierung und Deaktivierung des Auslösestroms (ITX) unter Verwendung der Auslösespannung (VTX) zu steuern.
  5. Integrierte Schaltung nach Anspruch 2, wobei die aktive Auslöse- und Latch-Löseschaltung (272) einen Detektionskondensator (281), einen Detektionswiderstand (282), einen zweiten NPN-Bipolartransistor (283), einen als Stromquellen-Transistor dienenden, zweiten PNP-Bipolartransistor (284) und einen Vorspannungswiderstand (285) aufweist, wobei der Detektionskondensator (281) und der Detektionswiderstand (282) in Reihe zwischen den Blindversorgungsknoten (VDDX) und den Entladungsknoten geschaltet sind und als Tiefpassfilter zum Erkennen eines transienten Überlastungsereignisses auf der Grundlage der Spannungsänderungsrate zwischen dem Blindversorgungsknoten (VDDX) und dem Entladungsknoten wirken, der Vorspannungswiderstand (285) dazu eingerichtet ist, den Kollektor des zweiten NPN-Bipolartransistors (283) und die Basis des zweiten PNP-Bipolartransistors (284) vorzuspannen, und eine Basis des zweiter NPN-Bipolartransistors (283) mit einem Knoten zwischen dem Detektionskondensator (281) und dem Detektionswiderstand (282) verbunden ist, so dass der zweite NPN-Bipolartransistor (283) durchschaltet, wenn ein transientes Überlastungsereignis erkannt wird, und den zweiten PNP-Bipolartransistor (284) ansteuert, um den Detektionsstrom (ITX) zu aktivieren.
  6. Integrierte Schaltung nach Anspruch 2, wobei die aktive Auslöse- und Latch-Löseschaltung (407) einen Detektionskondensator (421), einen Detektionswiderstand (422) und einen als Stromquellen-Transistor dienenden NMOS-Transistor (423) aufweist, wobei der Detektionskondensator (421) und der Detektionswiderstand (422) in Reihe zwischen den Blindversorgungsknoten (VDDX) und den Entladungsknoten geschaltet sind und als Tiefpassfilter zum Erkennen eines transienten Überlastungsereignisses auf der Grundlage der Spannungsänderungsrate zwischen dem Blindversorgungsknoten (VDDX) und dem Entladungsknoten wirken, und eine Gate-Elektrode des NMOS-Transistor (423) mit einem Knoten zwischen dem Detektionskondensator (421) und dem Detektionswiderstand (422) verbunden ist, so dass der NMOS-Transistor (423) durchschaltet und den Detektionsstrom (ITX) aktiviert, wenn ein transientes Überlastungsereignis erkannt wird.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, welche ferner einen Versorgungsknoten und eine Isolationsschaltung (34), die elektrisch zwischen den Versorgungsknoten und den Blindversorgungsknoten (VDDX) geschaltet ist, aufweist.
  8. Integrierte Schaltung nach Anspruch 7, wobei der Versorgungsknoten elektrisch mit einer Leistung-hoch-Kontaktstelle (VDD) verbunden ist, der Entladungsknoten elektrisch mit einer Massekontaktstelle (VSS) verbunden ist und der Signalknoten (I/O) elektrisch mit einer Signalkontaktstelle verbunden ist.
  9. Integrierte Schaltung nach Anspruch 7 oder 8, wobei die Isolationsschaltung (34) einen Widerstand (228) aufweist, der elektrisch zwischen den Versorgungsknoten und den Blindversorgungsknoten (VDDX) geschaltet ist.
  10. Integrierte Schaltung nach Anspruch 7 oder 8, wobei die Isolationsschaltung (34) eine Diode (227) aufweist, die eine Anode, die elektrisch mit dem Versorgungsknoten verbunden ist, und eine Kathode, die elektrisch mit dem Blindversorgungsknoten (VDDX) verbunden ist, aufweist.
  11. Integrierte Schaltung nach einem der Ansprüche 7 bis 10, wobei eine Spannung des Versorgungsknotens durch eine hohe Versorgungsspannung gesteuert wird und eine Spannung des Entladungsknotens durch eine Massespannung gesteuert wird.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, welche ferner einen Klemmtransistor (222) aufweist, der elektrisch zwischen den Blindversorgungsknoten (VDDX) und den Entladungsknoten geschaltet ist, wobei das Durchschalten des Klemmtransistors (222) durch die Auslösespannung (VTX) gesteuert wird.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, welche ferner einen Bondkontaktstellenkondensator (209), der elektrisch zwischen den Signalknoten (I/O) und die Basis des ersten NPN-Bipolartransistors (212) geschaltet ist, aufweist.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die Überspannungserfassungsschaltung eine Diode (203) aufweist, die eine Anode, die elektrisch mit einer Basis des ersten PNP-Bipolartransistors (211) verbunden ist, und eine Kathode, die elektrisch mit dem Blindversorgungsknoten (VDDX) verbunden ist, aufweist.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die Überspannungserfassungsschaltung eine Diode (203) aufweist, die eine Anode, die elektrisch mit dem Signalknoten (I/O) verbunden ist, und eine Kathode, die elektrisch mit dem Blindversorgungsknoten (VDDX) verbunden ist, aufweist.
  16. Integrierte Schaltung nach Anspruch 1, wobei die aktive Auslöse- und Latch-Löseschaltung (510) eine aktive Auslösesteuerschaltung (501, 531), die dafür ausgebildet ist, die Aktivierung des einen oder der mehreren Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses zu steuern, und eine Latch-Löse-Steuerschaltung (502, 532), die dafür ausgebildet ist, die Deaktivierung des einen oder der mehreren Auslösesignale als Reaktion auf das Erkennen des Verstreichens des transienten Überlastungsereignisses zu steuern, aufweist.
  17. Integrierte Schaltung nach Anspruch 16, wobei die aktive Auslösesteuerschaltung (531) ein Hochpassfilter aufweist, das einen ersten Kondensator (562) und einen ersten Widerstand (561), die elektrisch in Reihe zwischen den Blindversorgungsknoten (VDDX) und den Entladungsknoten geschaltet sind, aufweist, wobei die Latch-Löse-Steuerschaltung (532) ein Tiefpassfilter aufweist, das einen zweiten Widerstand (593) und einen zweiten Kondensator (594), die elektrisch in Reihe zwischen den Blindversorgungsknoten (VDDX) und den Entladungsknoten geschaltet sind, aufweist.
  18. Verfahren zum Schützen einer ersten integrierten Schaltung vor einer elektrischen Überlastung durch eine zweite integrierte Schaltung nach einem der Ansprüche 1 bis 17, wobei das Verfahren Folgendes aufweist: Steuern einer Spannung des Blindversorgungsknotens (VDDX) auf der Grundlage der Spannung des Signalknotens (I/O) unter Verwendung der Überspannungserfassungsschaltung der zweiten integrierten Schaltung, Erkennen eines Vorhandenseins eines transienten Überlastungsereignisses am Signalknoten (I/O) auf der Grundlage der Spannung des Blindversorgungsknotens (VDDX) unter Verwendung der aktiven Auslöse- und Latch-Löseschaltung (202, 510) der zweiten integrierten Schaltung, Aktivieren eines oder mehrerer Auslösesignale als Reaktion auf das Erkennen des Vorhandenseins des transienten Überlastungsereignisses unter Verwendung der aktiven Auslöse- und Latch-Löseschaltung (202, 510) der zweiten integrierten Schaltung; und Steuern einer Aktivierungsspannung des SCR (201) der zweiten integrierten Schaltung.
  19. In eine Baugruppe aufgenommenes System (10), welches Folgendes aufweist: eine Zuleitung, ein erstes System-auf-einem-Chip, im Folgenden SOC (1), das elektrisch mit der Zuleitung verbunden ist, wobei das erste SOC (1) eine integrierte Schaltung nach einem der Ansprüche 1 bis 17 aufweist.
  20. In eine Baugruppe aufgenommenes System (10) nach Anspruch 19, welches ferner ein zweites SOC (2), das elektrisch mit dem ersten SOC (1) verbunden ist, aufweist, wobei der SCR (5) wenigstens einer Kontaktstelle des zweiten SOCs (2) einen Überlastungsschutz bereitstellt.
DE102017111285.5A 2016-06-21 2017-05-23 Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor Active DE102017111285B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,626 2016-06-21
US15/188,626 US10177566B2 (en) 2016-06-21 2016-06-21 Apparatus and methods for actively-controlled trigger and latch release thyristor

Publications (2)

Publication Number Publication Date
DE102017111285A1 DE102017111285A1 (de) 2017-12-21
DE102017111285B4 true DE102017111285B4 (de) 2020-09-24

Family

ID=60481152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017111285.5A Active DE102017111285B4 (de) 2016-06-21 2017-05-23 Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor

Country Status (3)

Country Link
US (1) US10177566B2 (de)
CN (1) CN107527879B (de)
DE (1) DE102017111285B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10734806B2 (en) * 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10163888B2 (en) * 2016-11-23 2018-12-25 Texas Instruments Incorporated Self-biased bidirectional ESD protection circuit
US10749336B2 (en) * 2016-11-28 2020-08-18 Texas Instruments Incorporated ESD protection circuit with passive trigger voltage controlled shut-off
US10861845B2 (en) * 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11289903B2 (en) * 2018-10-04 2022-03-29 Texas Instruments Incorporated Suppressing overvoltage transients in a serial interface
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
US20210408784A1 (en) * 2020-06-26 2021-12-30 Intel Corp Integrated circuit device including electrostatic discharge protection and current limiting circuitry
CN115050734A (zh) 2021-03-09 2022-09-13 力晶积成电子制造股份有限公司 可控硅整流器
US11848322B2 (en) * 2021-07-12 2023-12-19 Changxin Memory Technologies, Inc. Electro-static discharge protection circuit and semiconductor device
US11646576B2 (en) 2021-09-08 2023-05-09 Analog Devices International Unlimited Company Electrical overstress protection of microelectromechanical systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164356A1 (en) * 2001-03-16 2004-08-26 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US20080285199A1 (en) * 2004-02-13 2008-11-20 Bernd Deutschmann Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit
US20120257317A1 (en) * 2011-04-05 2012-10-11 International Business Machines Corporation RC-triggered Semiconductor Controlled Rectifier for ESD Protection of Signal Pads
US20120320483A1 (en) * 2010-03-25 2012-12-20 Analog Devices, Inc. Apparatus and method for electronic circuit protection

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
US5719733A (en) 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US5835328A (en) 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US5973341A (en) 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6442008B1 (en) 1999-11-29 2002-08-27 Compaq Information Technologies Group, L.P. Low leakage clamp for E.S.D. protection
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
US6429489B1 (en) 2001-05-18 2002-08-06 International Business Machines Corporation Electrostatic discharge power clamp circuit
TW575989B (en) 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
TW577166B (en) 2003-03-14 2004-02-21 United Microelectronics Corp BiCMOS electrostatic discharge power clamp
JP4691624B2 (ja) 2003-03-31 2011-06-01 学校法人近畿大学 ラティラルバイポーラｃｍｏｓ集積回路
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US7196890B2 (en) 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US8064175B2 (en) 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
US7545614B2 (en) 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
KR100814437B1 (ko) 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로
US7706113B1 (en) 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US8064176B2 (en) 2007-04-06 2011-11-22 Intersil Americas Inc. EOS robust bipolar transient clamp
US7760476B2 (en) 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US20080316659A1 (en) 2007-06-19 2008-12-25 Ismail Hakki Oguzman High voltage esd protection featuring pnp bipolar junction transistor
WO2009050641A2 (en) 2007-10-17 2009-04-23 Nxp B.V. Voltage surge protection circuit
US8238067B2 (en) 2008-12-11 2012-08-07 Ati Technologies Ulc Electrostatic discharge circuit and method
US7884617B2 (en) 2008-12-14 2011-02-08 Faraday Technology Corp. ESD detection circuit and related method thereof
CN201536104U (zh) 2009-01-16 2010-07-28 比亚迪股份有限公司 一种静电保护电路
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8400742B2 (en) 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
US8248741B2 (en) * 2009-09-16 2012-08-21 Integrated Device Technology, Inc. Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
US8345394B2 (en) 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter
CN102118024B (zh) 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8462477B2 (en) 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US8390360B2 (en) 2011-01-12 2013-03-05 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
FR2984604B1 (fr) 2011-12-16 2014-01-17 St Microelectronics Sa Dispositif electronique compact de protection contre les decharges electrostatiques.
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US8773826B2 (en) 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
JP5752659B2 (ja) 2012-09-20 2015-07-22 株式会社東芝 半導体回路
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US8796729B2 (en) * 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9172243B2 (en) 2012-12-28 2015-10-27 Texas Instruments Corporated Shut-off circuits for latched active ESD FET
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
CN103217720A (zh) 2013-03-28 2013-07-24 常州星宇车灯股份有限公司 零部件漏装检测机构
CN103248033B (zh) 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
TWI573248B (zh) 2013-05-28 2017-03-01 普誠科技股份有限公司 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
CN103915828A (zh) 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
CN104753055B (zh) * 2015-04-17 2018-01-26 上海华虹宏力半导体制造有限公司 静电释放保护电路
US9831666B2 (en) 2015-05-15 2017-11-28 Analog Devices, Inc. Apparatus and methods for electrostatic discharge protection of radio frequency interfaces
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164356A1 (en) * 2001-03-16 2004-08-26 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US20080285199A1 (en) * 2004-02-13 2008-11-20 Bernd Deutschmann Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit
US20120320483A1 (en) * 2010-03-25 2012-12-20 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US20120257317A1 (en) * 2011-04-05 2012-10-11 International Business Machines Corporation RC-triggered Semiconductor Controlled Rectifier for ESD Protection of Signal Pads

Also Published As

Publication number Publication date
CN107527879A (zh) 2017-12-29
US20170366002A1 (en) 2017-12-21
CN107527879B (zh) 2020-09-22
US10177566B2 (en) 2019-01-08
DE102017111285A1 (de) 2017-12-21

Similar Documents

Publication Publication Date Title
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102015119837B4 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
TWI661655B (zh) 用於通訊系統收發器介面之裝置
DE102013112283B4 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE102016015952B3 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE112012000746B4 (de) Gerät und Verfahren zum Schutz von unter hohen Belastungsbedingungen funktionierenden elektronischen Schaltungen
DE112013001543B4 (de) Vorrichtung und Verfahren zum Schutz von elektronischen Präzisions-Mischsignalschaltungen
JP7462653B2 (ja) 高電圧許容型高速インターフェースのための低漏れ電流による電気的過負荷保護
US7285828B2 (en) Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102018103011A1 (de) Verteilte schalter zum unterdrücken von durch transiente-elektrische-überlast induziertes blockieren
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
US8809961B2 (en) Electrostatic discharge (ESD) guard ring protective structure
DE102018118033A1 (de) Einrichtungen für Sendeempfängerschnittstellen eines Kommunikationssystems
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
US20090309128A1 (en) Low Leakage Protection Device
DE102019123521A1 (de) Vorrichtung für sender-empfänger-schnittstellen von automobil- und kommunikationssystemen
EP3107122B1 (de) Schutzvorrichtung für elektrostatische entladung
DE102019102695B4 (de) Unterdrückung von parasitären Entladungspfaden in einer elektrischen Schaltung
US10665584B1 (en) Low capacitance and high-holding-voltage transient-voltage-suppressor (TVS) device for electro-static-discharge (ESD) protection
DE102021117007A1 (de) Integrierte Schaltungsstruktur mit Lawinenübergang zu einem dotierten Halbleiter über einer Halbleiterwanne
US8941959B2 (en) ESD protection apparatus
CN110062960B (zh) 用于静电放电(esd)保护的低电容和高保持电压瞬态电压抑制器(tvs)器件
DE102013113423B4 (de) Schnittstellenschutzvorrichtung mit integrierter Versorgungsklemme und Verfahren zu deren Bildung
DE102013113777B4 (de) Auf eine einzige energieversorgung bezogene signal-e/a-schutzvorrichtungen und verfahren zu deren ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES, INC., NORWOOD, MA, US