DE102013112283A1 - Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung - Google Patents

Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung Download PDF

Info

Publication number
DE102013112283A1
DE102013112283A1 DE102013112283.3A DE102013112283A DE102013112283A1 DE 102013112283 A1 DE102013112283 A1 DE 102013112283A1 DE 102013112283 A DE102013112283 A DE 102013112283A DE 102013112283 A1 DE102013112283 A1 DE 102013112283A1
Authority
DE
Germany
Prior art keywords
well
type
active
region
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013112283.3A
Other languages
English (en)
Other versions
DE102013112283B4 (de
DE102013112283B8 (de
Inventor
David J. Clarke
Gavin P. Cosgrave
Javier Alejandro Salcedo
Juan Luo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102013112283A1 publication Critical patent/DE102013112283A1/de
Publication of DE102013112283B4 publication Critical patent/DE102013112283B4/de
Application granted granted Critical
Publication of DE102013112283B8 publication Critical patent/DE102013112283B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es werden sperrschichtisolierte Sperrspannungsvorrichtungen und Verfahren zu deren Bildung bereitgestellt. In bestimmten Ausführungen enthält eine Sperrspannungsvorrichtung einen elektrisch mit einer ersten p-Wanne verbundenen Anodenanschluss, einen elektrisch mit einer ersten n-Wanne verbundenen Kathodenanschluss, einen elektrisch mit einer zweiten p-Wanne verbundenen Masseanschluss, und eine n-Typ-Isolierschicht zum Isolieren der ersten p-Wanne von einem p-Typ-Substrat. Die erste p-Wanne und die erste n-Wanne arbeiten als eine Sperrdiode. Die Sperrspannungsvorrichtung enthält ferner einen PNPN-Thyristor (Silicon Controlled Rectifier, SCR), der einem in der ersten n-Wanne gebildeten P+-Bereich, der ersten n-Wanne, der ersten p-Wanne und einem in der ersten p-Wanne gebildeten N+-Bereich zugeordnet ist. Außerdem enthält die Sperrspannungsvorrichtung ferner einen bidirektionalen NPNPN-Thyristor, der einem in der ersten p-Wanne gebildeten N+-Bereich, der ersten p-Wanne, der n-Typ-Isolierschicht, der zweiten p-Wanne und einem in der zweiten p-Wanne gebildeten N+-Bereich zugeordnet ist.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Ausführungsformen der Erfindung betreffen elektronische Systeme und insbesondere Schutzsysteme für integrierte Schaltungen (ICs).
  • Beschreibung des Standes der Technik
  • Bestimmte elektronische Systeme können einem transienten elektrischen Ereignis oder einem elektrischen Signal von relativ kurzer Dauer mit schneller Spannungsänderung und hoher Energie ausgesetzt sein. Bei transienten elektrischen Ereignissen kann es sich zum Beispiel um Ereignisse elektrostatischer Entladung (Electrostatic Discharge, ESD) und/oder elektromagnetischer Interferenz (Electromagnetic Interference, EMI) handeln.
  • Transiente elektrische Ereignisse können integrierte Schaltungen (ICs) im Innern eines elektronischen Systems auf Grund von Überspannungszuständen und/oder hohen Verlustleistungspegeln über relativ kleine Flächen der integrierten Schaltungen beschädigen. Hohe Verlustleistungen können zu einer Erhöhung der IC-Temperatur und zu zahlreichen Problemen, wie Gateoxiddurchgriff, Übergangsbeschädigung, Metallschaden und/oder Oberflächenladungsansammlung führen. Außerdem können transiente elektrische Ereignisse ein Latch-up (in anderen Worten, die ungewollte Bildung eines niederohmigen Pfades) hervorrufen und dadurch die Funktion der integrierten Schaltung unterbrechen und möglicherweise dauerhafte Schäden an der integrierten Schaltung verursachen. Demnach ist Bedarf danach vorhanden, eine integrierte Schaltung mit einem Schutz vor solchen transienten elektrischen Ereignissen, z. B. während der Einschalt- und Ausschaltvorgänge der integrierten Schaltung zu versehen.
  • DARSTELLUNG
  • In einer Ausführungsform umfasst eine Vorrichtung ein p-Typ-Substrat, eine in dem p-Typ-Substrat angeordnete erste p-Wanne, eine in dem der ersten p-Wanne benachbarten p-Typ-Substrat angeordnete erste n-Wanne, eine in dem p-Typ-Substrat angeordnete zweite p-Wanne, und eine n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne und zumindest einem Teil der zweiten p-Wanne. Die erste p-Wanne umfasst mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem ersten Anschluss. Zusätzlich enthält die erste n-Wanne mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem zweiten Anschluss. Außerdem enthält die zweite p-Wanne mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem dritten Anschluss. Die erste p-Wanne und die erste n-Wanne sind so ausgestaltet, dass sie als eine Sperrdiode arbeiten. Außerdem sind der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne, die erste n-Wanne, die erste p-Wanne und der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne so ausgestaltet, dass sie als ein PNPN-Thyristor (Silicon Controlled Rectifier, SCR) arbeiten. Des Weiteren sind der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne, die erste p-Wanne, die n-Typ-Isolierschicht, die zweite p-Wanne und der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne so ausgestaltet, dass sie als ein bidirektionaler NPNPN-Thyristor arbeiten.
  • In einer anderen Ausführungsform umfasst eine Vorrichtung eine Sperrdiode, einen ersten PNP-Bipolartransistor, einen ersten NPN-Bipolartransistor, einen zweiten NPN-Bipolartransistor und einen bidirektionalen PNP-Bipolartransistor. Die Sperrdiode umfasst eine elektrisch mit einem ersten Anschluss verbundene Anode und eine elektrisch mit einem zweiten Anschluss verbundene Kathode. Außerdem umfasst der erste PNP-Bipolartransistor einen elektrisch mit dem zweiten Anschluss verbundenen Emitter, eine Basis und einen Kollektor. Des Weiteren umfasst der erste NPN-Bipolartransistor einen elektrisch mit dem ersten Anschluss verbundenen Emitter, eine elektrisch mit dem Kollektor des ersten PNP-Bipolartransistors verbundene Basis und einen elektrisch mit der Basis des ersten PNP-Bipolartransistors verbundenen Kollektor. Außerdem umfasst der zweite NPN-Bipolartransistor einen elektrisch mit einem dritten Anschluss verbundenen Emitter, eine Basis und einen Kollektor. Des Weiteren umfasst der bidirektionale PNP-Bipolartransistor einen elektrisch mit der Basis des zweiten NPN-Bipolartransistors verbundenen Emitter/Kollektor, einen elektrisch mit der Basis des ersten NPN-Bipolartransistors verbundenen Kollektor/Emitter, und eine elektrisch mit dem Kollektor des ersten und dem Kollektor des zweiten NPN-Bipolartransistors verbundene Basis. Der erste PNP-Bipolartransistor und der erste NPN-Bipolartransistor sind so ausgestaltet, dass sie als ein PNPN-Thyristor arbeiten. Außerdem sind der erste NPN-Bipolartransistor, der bidirektionale PNP-Bipolartransistor und der zweite NPN-Bipolartransistor so ausgestaltet, dass sie als ein bidirektionaler NPNPN-Thyristor arbeiten.
  • In einer anderen Ausführungsform wird ein Verfahren zur Herstellung einer Sperrvorrichtung bereitgestellt. Das Verfahren umfasst: Bilden einer ersten p-Wanne in einem p-Typ-Substrat, Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der ersten p-Wanne, Bilden einer ersten n-Wanne in dem der ersten p-Wanne benachbarten p-Typ-Substrat, Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der ersten n-Wanne, Bilden einer zweiten p-Wanne in dem p-Typ-Substrat, Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der zweiten p-Wanne, und Bilden einer n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne und zumindest einem Teil der zweiten p-Wanne. Die erste p-Wanne und die erste n-Wanne sind so ausgestaltet, dass sie als Sperrdiode arbeiten. Außerdem sind der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne, die erste n-Wanne, die erste p-Wanne und der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne so ausgestaltet, dass sie als ein PNPN-Thyristor arbeiten. Des Weiteren sind der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne, die erste p-Wanne, die n-Typ-Isolierschicht, die zweite p-Wanne und der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne so ausgestaltet, dass sie als ein bidirektionaler NPNPN-Thyristor arbeiten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein schematisches Blockdiagramm eines Beispiels eines elektronischen Systems.
  • 2 ist ein Schaltplan einer Sperrspannungsschaltung gemäß einer Ausführungsform.
  • 3A ist eine Draufsicht auf eine sperrschichtisolierte Sperrspannungsvorrichtung mit einer integrierten Schutzstruktur gemäß einer Ausführungsform.
  • 3B ist ein Querschnitt durch die sperrschichtisolierte Sperrspannungsvorrichtung von 3A entlang der Linien 3B-3B in 3A.
  • 3C ist ein beschrifteter Querschnitt durch die sperrschichtisolierte Sperrspannungsvorrichtung von 3B entlang der Linien 3C-3C in 3A.
  • 4A–4H sind Querschnitte durch verschiedene Ausführungsformen der sperrschichtisolierten Sperrspannungsvorrichtungen.
  • 5A ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung mit einer integrierten Schutzstruktur gemäß einer weiteren Ausführungsform.
  • 5B ist ein beschrifteter Querschnitt durch einen Teil der sperrschichtisolierten Sperrspannungsvorrichtung von 5A.
  • 6A–6C sind Schaltbilder verschiedener Ausführungsformen von Schnittstellenschaltungen für eine integrierte Schaltung.
  • 7A–7D sind graphische Darstellungen von Messdaten aus Labormessungen mit einem Übertragungsleitungs-Pulsgenerator (Transmission Line Pulsing, TLP) für ein Beispiel einer sperrschichtisolierten Sperrspannungsvorrichtung.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • In der nachfolgenden ausführlichen Beschreibung von Ausführungsformen werden verschiedene spezifische Ausführungsformen der Erfindung beschrieben. Die Erfindung kann jedoch über vielfältige Ausführungswege verwirklicht werden, wie es in den Ansprüchen festgehalten und durch diese abgedeckt ist. In der nachfolgenden Beschreibung wird auf die Zeichnungen Bezug genommen, in denen sich gleiche Bezugszeichen auf gleiche oder gleichwirkende Elemente beziehen.
  • Begriffe wie „über”, „unter”, usw., beziehen sich im hier verwendeten Sinn auf eine räumliche Ausrichtung einer Vorrichtung wie sie in den Figuren dargestellt ist, und sind dementsprechend auszulegen. Es versteht sich ebenfalls, dass, weil Bereiche innerhalb einer Halbleitervorrichtung (wie z. B. einem Transistor) durch Dotieren von verschiedenen Abschnitten des Halbleitermaterials mit unterschiedlichen Verunreinigungen oder unterschiedlichen Konzentrationen von Verunreinigungen gebildet sind, in der fertigen Vorrichtung diskrete physische Grenzen zwischen verschiedenen Bereichen nicht unbedingt existieren, und Bereiche stattdessen von einem in den anderen übergehen können. Einige der in den beigefügten Figuren dargestellten Grenzen gehören zu dieser Art und sind lediglich zur Erleichterung für den Leser als abrupte Strukturen dargestellt. In den nachfolgend beschriebenen Ausführungsformen können p-Typ-Bereiche ein Halbleitermaterial vom p-Typ, wie z. B. Bor, als Dotierstoff enthalten. Ferner können n-Typ-Bereiche ein Halbleitermaterial vom n-Typ, wie zum Beispiel Phosphor, als Dotierstoff enthalten. Der Fachmann wird erkennen, dass in den nachfolgend beschriebenen Bereichen verschiedene Konzentrationen von Dotierungen möglich sind.
  • Übersicht über sperrschichtisolierte Sperrspannungsvorrichtungen
  • Um sicherzustellen, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter festgelegten Belastungsbedingungen testen, wie sie in den Normen verschiedener Organisationen beschrieben sein können, z. B. in den Normen des Joint Electronic Device Engineering Council (JEDEC), der Internationalen Elektrotechnischen Kommission (IEC), dem Automotive Engineering Council (AEC) und der International Organization for Standardization (ISO). Die Normen können eine breite Vielzahl von transienten elektrischen Ereignissen der oben genannten Art, einschließlich elektrostatische Entladungs-(ESD-)Ereignisse und/oder elektromagnetische Störungs-(EMI-)Ereignisse abdecken.
  • Die Zuverlässigkeit elektronischer Schaltungen wird durch die Bereitstellung von Schutzvorrichtungen für die Anschlusspads einer integrierten Schaltung erhöht. Die Schutzvorrichtungen können die Spannungspegel an den Anschlusspads innerhalb eines vorgegebenen sicheren Bereichs halten, indem sie von einem hochohmigen Zustand in einen niederohmigen Zustand übergehen, wenn die Spannung des transienten Signals eine Triggerspannung erreicht. Anschließend kann die Schutzvorrichtung zumindest einen Teil des mit dem transienten Signal einhergehenden Stroms nebenschließen, bevor die Spannung des transienten Signals eine positive oder negative Versagensspannung erreicht, die zu einer der häufigsten Ursachen von Schäden in integrierten Schaltungen führen kann.
  • Es ist Bedarf danach vorhanden, einen Schutz für Schaltungsanordnungen innerhalb einer integrierten Schaltung zur Verfügung zu stellen, bevor eine Schutzvorrichtung auslöst. Die Schutzvorrichtung kann zum Beispiel dazu optimiert sein, ESD- und/oder EMI-Belastungsbedingungen auszuhalten, die zwischen Anschlusspads einer High-Voltage-Interface-Schnittstelle auftreten können, kann aber eine endliche Einschaltzeit aufweisen. Ohne zusätzlichen Schutz können bestimmte Schnittstellen-Schaltungsanordnungen, wie z. B. Sperrdioden, durch transiente Belastungsbedingungen, die auftreten bevor die Schutzeinrichtung anspricht, beschädigt werden. Demnach ist Bedarf an Sperrspannungsvorrichtungen vorhanden, die kleiner und schneller sein sollen als die Schutzeinrichtung, und die integrierte Schutzstrukturen enthalten, mit denen zusätzliche Entladepfade bereitgestellt werden, um bereits Schutz vor Belastungsbedingungen zu bieten bevor die Schutzvorrichtung anspricht, und um somit die Sperrspannungsvorrichtung und/oder die Schnittstellen-Schaltungsanordnung welche die Sperrspannungsvorrichtung enthält, vor Überlastungen zu schützen, die sichere Betriebsbedingungen überschreiten.
  • In bestimmten Ausführungen ist eine sperrschichtisolierte Sperrspannungsvorrichtung mit einer integrierten Schutzstruktur vorgesehen. Die Sperrspannungsvorrichtung ist in einem p-Typ-Substrat angeordnet und umfasst einen Anodenanschluss, der elektrisch mit einer ersten p-Wanne verbunden ist, einen Kathodenanschluss, der elektrisch mit einer ersten n-Wanne verbunden ist, einen Masseanschluss, der elektrisch mit einer zweiten p-Wanne verbunden ist, und eine unter der ersten p-Wanne, der ersten n-Wanne und zumindest einem Teil der zweiten p-Wanne angeordnete n-Typ-Isolierschicht. Die erste p-Wanne und die erste n-Wanne arbeiten als Sperrdiode, die in Vorwärtsrichtung vorgespannt werden kann, wenn eine Spannung des Anodenanschlusses größer ist als eine Spannung des Kathodenanschlusses. Außerdem kann, wenn die Spannung des Kathodenanschlusses geringer ist als die Spannung des Anodenanschlusses, die Sperrdiode in Rückwärtsrichtung vorgespannt werden und eine relativ hohe Sperrspannung von etwa 70 V oder mehr bereitstellen. Bei mit ESD- und/oder EMI-Ereignissen einhergehenden sehr großen Sperrspannungen kann die integrierte Schutzstruktur ansprechen, um die Sperrdiode vor Beschädigung durch Durchschlag in Rückwärtsrichtung zu schützen. Bei bestimmten Ausführungen enthält die integrierte Schutzstruktur einen PNPN-Thyristor (Silicon Controlled Rectifier, SCR), der zumindest einem in der ersten n-Wanne angeordneten P+-Bereich, der ersten n-Wanne, der ersten p-Wanne und mindestens einem in der ersten p-Wanne angeordneten P+-Bereich zugeordnet ist.
  • Der Masseanschluss der Sperrspannung kann verwendet werden, um eine verbesserte Isolierung zwischen der Sperrdiode und dem p-Typ-Substrat bereitzustellen, wodurch die Robustheit gegen Latch-up erhöht wird. Der Masseanschluss kann z. B. dazu verwendet werden, Träger zu sammeln, die während eines zwischen dem Anodenanschluss und dem Kathodenanschluss empfangenen ESD- und/oder EMI-Ereignisses in das p-Typ-Substrat injiziert werden. In bestimmten Ausführungen enthält die integrierte Schutzstruktur ferner einen bidirektionalen NPNPN-Thyristor zwischen dem Masseanschluss und dem Anodenanschluss, der dazu verwendet werden kann, die Sperrschaltungsvorrichtung vor einem zwischen dem Anodenanschluss und dem Masseanschluss empfangenen transienten elektrischen Ereignis zu schützen. Zum Beispiel ist in bestimmten Ausführungen der bidirektionale NPNPN-Thyristor mindestens einem in der ersten p-Wanne angeordneten N+-Bereich, der ersten p-Wanne, der n-Typ-Isolierschicht, der zweiten p-Wanne, und mindestens einem in der zweiten p-Wanne angeordneten N+-Bereich zugeordnet. Der bidirektionale NPNPN-Thyristor kann gefährdete Übergänge und Vorrichtungen davor schützen, während ESD- und/oder EMI-Ereignissen aktiviert zu werden. Zum Beispiel kann der bidirektionale NPNPN-Thyristor dazu verwendet werden, eine der N-Typ-Isolierschicht und dem p-Typ-Substrat zugeordnete parasitäre Diode und/oder einen der ersten p-Wanne, der N-Typ-Isolierschicht und dem p-Typ-Substrat zugeordneten parasitären PNP-Bipolartransistor zu schützen.
  • Die sperrschichtisolierte Sperrspannungsvorrichtung kann dazu verwendet werden, die Robustheit der integrierten Schaltung, einschließlich der Sperrspannungsvorrichtung, gegen Latch-ups zu erhöhen. Die Sperrspannungsvorrichtung kann auch mit dazu dienen, parasitäre Substratvorrichtungen vor Schäden unter ESD- und/oder EMI-Bedingungen zu schützen, was eine branchenweite Herausforderung bei der Umsetzung von Schnittstellenschaltungen in sperrschichtisolierten Prozessen, wie z. B. sperrschichtisolierten CMOS-DMOS-(BCD-)Prozessen dargestellt hat. Die Sperrspannungsvorrichtungen können in einer Vielzahl von Anwendungen, einschließlich Local-Interconnect-Network-(LIN-)Schnittstellen, Controller-Area-Network-(CAN-)Schnittstellen, FlexRay-Schnittstellen, RS-232-Schnittstellen, RS-485-Schnittstellen und/oder A2B-Schnittstellen verwendet werden.
  • 1 ist ein schematisches Blockdiagramm eines Beispiels eines elektronischen Systems 20. Das elektronische System 20 enthält eine Leiterplatte oder Steckkarte 11 und eine Motorsteuerung (Engine Control Unit, ECU). Die Leiterplatte 11 enthält eine integrierte Schaltung (IC) 1, einen ersten Anschlusspin 16, einen zweiten Anschlusspin 16 und einen dritten Anschlusspin 17. Die integrierte Schaltung 1 enthält erste bis dritte Anschlusspads 5–7 und ein Schutzsystem 8.
  • Die integrierte Schaltung 1 und die ECU 12 können elektrisch miteinander verbunden sein, so dass Signale zwischen der integrierten Schaltung 1 und der ECU 12 kommuniziert und/oder die integrierte Schaltung 1 mit Strom versorgt werden kann. Zum Beispiel können das erste bis dritte Anschlusspad 5–7 der integrierten Schaltung 1 jeweils elektrisch mit dem ersten bis dritten Anschlusspin 15–17 der Leiterplatte 11 verbunden sein, welche elektrisch, z. B. verdrahtet oder verkabelt, mit der ECU 12 verbunden sein kann. In bestimmten Ausführungen ist der erste Anschlusspin 15 der Leiterplatte 11 ein Niedrigpegel-Anschlusspin, der zweite Anschlusspin 16 der Leiterplatte 11 ist ein Signal-Anschlusspin und der dritte Anschlusspin 17 der Leiterplatte 11 ist ein Hochpegel-Anschlusspin. Jedoch sind auch andere Anordnungen möglich, wie z. B. Anordnungen mit mehr oder weniger Anschlusspins.
  • In dem elektronischen System 20 können transiente elektrische Ereignisse auftreten, die die integrierte Schaltung 1 erreichen können. Zum Beispiel können ESD- und/oder EMI-Ereignisse, die mit einer induktiven Kopplung eines Kabelbaums, der zur elektrischen Verbindung der Leiterplatte 11 mit der ECU 12 verwendet wird, einhergehen, ein transientes elektrisches Ereignis 14 auslösen. Das transiente elektrische Ereignis 14 kann auch mit der Handhabung der integrierten Schaltung 1 durch einen Benutzer oder eine Maschine verursacht werden, z. B. ein ESD-Ereignis entsprechend der Vorgaben in AEC-Q100. Das transiente elektrische Ereignis 14 kann Überspannungs- oder Unterspannungszustände erzeugen und zu hohen Verlustleistungen führen, die die Funktion der integrierten Schaltung 1 unterbrechen und möglicherweise zu dauerhaften Schäden führen können. Im hier verwendeten Sinn ist ein „Unterspannungszustand” ein Überspannungszustand von negativer Größenordnung.
  • Das Schutzsystem 8 ist so ausgestaltet, dass es der integrierten Schaltung 1 Schutz vor transienten elektrischen Ereignissen bietet und dadurch die Bandbreite der Anwendungen bzw. rauen elektrischen Umgebungen erhöht, in denen die integrierte Schaltung eingesetzt werden kann. Das Schutzsystem 8 kann eingesetzt werden, um die Zuverlässigkeit der integrierten Schaltung 1 zu gewährleisten, indem es den Spannungspegel an den Anschlusspads 5–7 der integrierten Schaltung 1 innerhalb eines bestimmten Spannungsbereichs hält, der von Anschlusspad zu Anschlusspad unterschiedlich sein kann. Das Schutzsystem 8 kann so ausgestaltet sein, dass es einen an einem Anschlusspad der integrierten Schaltung empfangenen, mit einem transienten elektrischen Ereignis einhergehenden Strom an andere Knoten oder Anschlusspads der integrierten Schaltung umleitet, wodurch ein Schutz vor transienten elektrischen Ereignissen geboten wird.
  • Das elektronische System 20 kann zum Beispiel ein Local-Interconnect-Network-(LIN-)Protokollsystem, ein Controller-Area-Network-(CAN-)Protokollsystem, ein Übertragungsleitungssystem, ein industrielles Steuersystem, eine Energiespareinrichtung, ein mikroelektromechanisches (MEMS-)Sensorsystem, ein Wandlersystem, oder eine Vielzahl von anderen Systemen sein. In einer Ausführungsform ist das elektronische System 20 ein Automobil-Infotainmentschnittstellensystem und die integrierte Schaltung 1 ist eine integrierte Sensor-Signal-Schaltung für ein Automobil.
  • 2 ist ein Schaltplan einer Sperrspannungsschaltung 30 gemäß einer Ausführungsform. Die Sperrspannungsschaltung 30 enthält einen ersten bzw. Anodenanschluss A, einen zweiten bzw. Kathodenanschluss C, und einen dritten bzw., Masseanschluss G. Die Sperrspannungsschaltung 30 enthält ferner eine Sperrdiode 31, einen ersten PNP-Bipolartransistor 32, einen zweiten oder bidirektionalen PNP-Bipolartransistor 33, einen ersten NPN-Bipolartransistor 34, einen zweiten NPN-Bipolartransistor 35 und erste bis dritte Widerstände 41–43.
  • Der erste NPN-Bipolartransistor 34 enthält einen Emitter, der elektrisch mit dem Anodenanschluss A, mit einem ersten Ende des ersten Widerstandes 41 und mit einer Anode der Sperrdiode 31 verbunden ist. Der erste NPN-Bipolartransistor 34 enthält ferner eine Basis, die elektrisch mit einem Kollektor/Emitter C/E des bidirektionalen PNP-Bipolartransistors 33, einem zweiten Ende des ersten Widerstandes 41 und einem Kollektor des ersten PNP-Bipolartransistors 32 verbunden ist. Der erste NPN-Bipolartransistor 34 umfasst ferner einen Kollektor, der elektrisch mit einer Basis des ersten PNP-Bipolartransistors 32, mit einer Basis des bidirektionalen PNP-Bipolartransistors 33, mit einem Kollektor des zweiten NPN-Bipolartransistors 35 und mit einem ersten Ende des zweiten Widerstandes 42 verbunden ist. Der erste PNP-Bipolartransistor 32 umfasst ferner einen Kollektor, der elektrisch mit dem Kathodenanschluss C, mit einer Kathode der Sperrdiode 31 und mit einem zweiten Ende des zweiten Widerstandes 42 verbunden ist. Der zweite NPN-Bipolartransistor 35 umfasst ferner einen Emitter, der elektrisch mit dem Masseanschluss G und mit einem ersten Ende des dritten Widerstandes 43 verbunden ist. Der zweite NPN-Bipolartransistor 35 umfasst ferner eine Basis, die elektrisch mit einem Emitter/Kollektor E/C des bidirektionalen PNP-Bipolartransistors 33 und mit einem zweiten Ende des dritten Widerstands 43 verbunden ist.
  • Der bidirektionale PNP-Bipolartransistor 33 arbeitet bidirektional, und der Betrieb des Emitters/Kollektors E/C und des Kollektors/Emitters C/E als Emitter und Kollektor kann von den Spannungszuständen des Anodenanschlusses A und des Masseanschlusses G abhängig sein. Zum Beispiel dient, wenn eine Spannung des Anodenanschlusses größer ist als eine Spannung des Masseanschlusses G, der Kollektor/Emitter C/E des PNP-Bipolartransistors 33 als ein Emitter und der Emitter/Kollektor E/C des bidirektionalen PNP-Bipolartransistors 33 dient als ein Kollektor. Wenn dagegen die Spannung des Anodenanschlusses A geringer ist als die Spannung des Masseanschlusses G, dient der Kollektor/Emitter C/E des bidirektionalen PNP-Bipolartransistors 33 als ein Kollektor und der Emitter/Kollektor E/C des bidirektionalen PNP-Bipolartransistors 33 dient als ein Emitter.
  • Bei normalen Betriebsbedingungen zwischen dem Anodenanschluss A und dem Kathodenanschluss C kann die Sperrspannungsschaltung 30 ähnlich einer hochsperrenden Spannungsdiode arbeiten. Wenn zum Beispiel eine Spannung des Anodenanschlusses A größer ist als eine Spannung des Kathodenanschlusses C, dann kann die Sperrdiode vorwärts gespannt werden, um der Sperrspannungsschaltung 30 eine hohe Stromtragfähigkeit in Durchlassrichtung bereitzustellen. Außerdem kann, wenn die Spannung des Anodenanschlusses A kleiner ist als der Kathodenanschluss C, die Sperrdiode 31 in Rückwärtsrichtung vorgespannt werden, um der Sperrspannungsschaltung 30 eine relativ hohe Sperrspannung bereitzustellen.
  • Im Gegensatz zu einer herkömmlichen Sperrdiode enthält die dargestellte Sperrspannungsschaltung 30 eine eingebaute oder integrierte Schutzstruktur, die dazu dienen kann, die Schaltung unter Belastungsbedingungen vor Schäden zu schützen.
  • Um die Sperrdiode 31 zum Beispiel vor Schäden durch Durchschlag in Rückwärtsrichtung im Verlauf von ESD- und/oder EMI-Ereignissen zu schützen, die zwischen dem Anodenanschluss A und dem Kathodenanschluss C empfangen werden, ist die Sperrschaltung 30 so ausgestaltet, dass sie einen PNPN-Thyristor 46 mit dem ersten PNP-Bipolartransistor 32 und dem ersten NPN-Bipolartransistor 34 enthält. Insbesondere sind der erste PNP-Bipolartransistor 32 und der erste NPN-Bipolartransistor 34 als kreuzgekoppelte Bipolartransistoren in Feedbackverbindung angeordnet, so dass eine Erhöhung des Kollektorstroms des ersten PNP-Bipolartransistors 32 den Basis-Strom des ersten NPN-Bipolartransistors 34 erhöht, und eine Erhöhung des Kollektor-Stroms des ersten NPN-Bipolartransistors 34 den Basis-Strom des ersten PNP-Bipolartransistors 32 erhöht. Wenn die Spannungsdifferenz zwischen dem Kathodenanschluss C und dem Anodenanschluss A im Verlauf eines transienten elektrischen Ereignisses ansteigt, kann das Feedback zwischen dem ersten PNP-Bipolartransistor 32 und dem ersten NPN-Bipolartransistor 34 regenerativ sein, und dazu führen, dass der PNPN-Thyristor 46 in einen niederohmigen Zustand eintritt bzw. übergeht. Anschließend kann durch das Feedback zwischen den Transistoren, der PNPN-Thyristor 46 so lange in einem niederohmigen Zustand gehalten werden, wie die Spannungsdifferenz zwischen dem Kathodenanschluss C und dem Anodenanschluss A eine Vorwärts-Haltespannung des PNPN-Thyristors 46 übersteigt.
  • Die gezeigte Sperrspannungsschaltung 30 umfasst ferner einen bidirektionalen NPNPN-Thyristor 47 mit dem bidirektionalen PNP-Bipolartransistor 33 und dem ersten und zweiten NPN-Bipolartransistor 34, 35. Der bidirektionale NPNPN-Thyristor 47 kann dazu beitragen, die Sperrspannungsschaltung 30 vor Schäden zu schützen wenn der Anodenanschluss A der Sperrspannungsschaltung im Verhältnis zum Masseanschluss G belastet ist. Zum Beispiel sind der erste NPN-Bipolartransistor 34 und der bidirektionale PNP-Bipolartransistor 33 kreuzgekoppelt und können dazu verwendet werden, die Sperrspannungsschaltung 30 vor einem transienten elektrischen Ereignis zu schützen, das dazu führt, dass die Spannung des Masseanschlusses G im Verhältnis zu der Spannung des Anodenanschlusses A ansteigt. Außerdem sind der zweite NPN-Bipolartransistor 35 und der bidirektionale PNP-Bipolartransistor 33 kreuzgekoppelt und können dazu verwendet werden, die Sperrspannungsschaltung 30 vor einem transienten elektrischen Ereignis zu schützen, das dazu führt, dass die Spannung des Anodenanschlusses A im Verhältnis zu der Spannung des Masseanschlusses ansteigt.
  • Der PNPN-Thyristor 46 und der bidirektionale NPNPN-Thyristor 47 können so ausgestaltet sein, dass sie im Verhältnis zu bestimmten anderen Schutzschaltungen eine relativ hohe Haltespannung aufweisen. Die Sperrdiode 31 mittels einer Schutzstruktur mit einer relativ hohen Haltespannung zu schützen, kann die Gefahr verringern, dass es bei Belastungstests zu einem Latch-up kommt, wenn die integrierte Schaltung an die Stromquelle angeschlossen wird.
  • Die Vorwärtsleitkennlinie der Sperrspannungsschaltung zwischen dem Anodenanschluss A und dem Kathodenanschluss C kann mittels der Sperrdiode 31 gesteuert werden, zum Beispiel durch die Wahl der Größe, Geometrie und/oder des Dotierungsprofils der Diode. Außerdem kann die Rückwärtssperrkennlinie zwischen dem Anodenanschluss A und dem Kathodenanschluss C mittels der Verstärkungs- und Leitungsstärke des ersten NPN-Bipolartransistors 34 und des ersten PNP-Bipolartransistors 32 gesteuert werden, sowie durch die Wahl der Widerstandswerte des ersten und zweiten Widerstandes 41, 42, die jeweils über den Basis-Emitter-Übergang des ersten NPN-Bipolartransistors 34 und des ersten PNP-Bipolartransistors 32 gelegt sind, und das Einschalten während eines transienten elektrischen Ereignisses beschleunigen können. Des Weiteren können die Vorwärtsleit- und Rückwärtssperrkennlinie zwischen dem Anodenanschluss A und dem Masseanschluss G durch die Verstärkungs- und Leitungsstärke des ersten und zweiten NPN-Bipolartransistors 34, 35 und des bidirektionalen PNP-Bipolartransistors 33, sowie durch die Widerstandswerte des ersten und zweiten Widerstandes 41, 43 gesteuert werden. In bestimmten Ausführungsformen werden die Betriebskennlinien des Bipolartransistors durch die Wahl der Größe, Beabstandung und Dotierungskonzentrationen der den Transistoren zugeordneten aktiven Bereiche und Wannen gesteuert. Dementsprechend kann eine Feinsteuerung der Vorwärtsleit- und Rückwärtssperrkennlinie der Sperrspannungsschaltung 30 erzielt werden, so dass die Sperrspannungsschaltung 30 in Präzisions-Interface-Signalisierungsanwendungen umgesetzt werden kann.
  • 3A ist eine Draufsicht auf eine sperrschichtisolierte Sperrspannungsvorrichtung 100 mit einer integrierten Schutzstruktur gemäß einer Ausführungsform. 3B ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 100 der 3A, entlang der Linien 3B-3B der 3A. 3C ist ein beschrifteter Querschnitt durch die sperrschichtisolierte Sperrspannungsvorrichtung 100 der 3B entlang der Linien 3C-3C der 3A.
  • Die Sperrspannungsvorrichtung 100 ist in einem p-Typ-Substrat 51 ausgebildet und enthält eine erste bis dritte p-Wanne 52a–52c, einen ersten bis fünften aktiven p-Typ-Bereich, bzw. P+-Bereich 53a–53e, eine erste und zweite n-Wanne 54a, 54b, einen ersten bis achten aktiven n-Typ-Bereich, bzw. N+-Bereich 55a–55h, einen ersten bis sechsten flachen p-Typ-Bereich 56a–56f, einen ersten bis dritten flachen n-Typ-Bereich 57a–57c, Oxid-Bereiche 58 und eine n-Typ-Isolierschicht 59. Der Übersichtlichkeit halber sind in der Draufsicht der 3A nur die erste und zweite n-Wanne 54a, 54b, die erste bis dritte p-Wanne 52a–52c, der erste bis fünfte P+-Bereich 53a–53e und der erste bis achte N+-Bereich 55a–55h gezeigt.
  • Gemäß 3A ist die erste n-Wanne 54a als ein erster Ring ausgebildet, der die erste p-Wanne 52a umgibt und an diese angrenzt, so dass die erste p-Wanne 52a eine Insel in der ersten n-Wanne 54a ist. Außerdem ist die zweite p-Wanne 52b als ein zweiter Ring ausgeführt, der die erste n-Wanne 54a umgibt und an diese angrenzt. Außerdem ist die zweite n-Wanne 54b als ein dritter Ring ausgeführt, der die zweite p-Wanne 52b umgibt und an diese angrenzt. Außerdem ist die dritte p-Wanne 52c als ein vierter Ring ausgeführt, der die zweite n-Wanne 54b umgibt, aber nicht an diese angrenzt. Der erste P+-Bereich 53a und der erste und sechste N+-Bereich 55a, 55f sind in der ersten p-Wanne 52a ausgebildet, wobei der erste P+-Bereich 53a zwischen dem ersten und sechsten N+-Bereich 55a, 55f liegt. Der zweite P+-Bereich 53b und der zweite und dritte N+-Bereich 55b, 55c sind in der ersten n-Wanne 54a benachbart zu einer ersten Seite der ersten p-Wanne 52a ausgebildet, und der fünfte P+-Bereich 53e und der siebte und achte N+-Bereich 55g, 55h sind in der ersten n-Wanne 54a benachbart zu einer zweiten Seite der ersten p-Wanne 52a ausgebildet, die der ersten Seite gegenüber liegt. Gemäß 3A ist der zweite P+-Bereich 53b zwischen dem zweiten und dritten N+-Bereich 55b, 55c ausgebildet, und der fünfte P+-Bereich 53e ist zwischen dem siebten und achten N+-Bereich 55g, 55h angeordnet. Außerdem sind der erste, zweite und fünfte P+-Bereich 53a, 53b, 53e und der erste bis dritte und sechste bis achte N+-Bereich 55a–55c, 55f–55h so ausgestaltet, dass sie sich entlang einer ersten, bzw. vertikalen Richtung der Sperrspannungsvorrichtung 100 erstrecken, was dazu beitragen kann, den Stromfluss, bzw. die Stromleitung in eine zweite, bzw. horizontale Richtung der Sperrspannungsvorrichtung 100 zu führen. Der dritte P+-Bereich 53c und der vierte und fünfte N+-Bereich 55d, 55e sind als ein Ring in der zweiten p-Wanne 52b ausgebildet, wobei der dritte P+-Bereich 53c zwischen dem vierten und fünften N+-Bereich 55d, 55e angeordnet ist. Der vierte P+-Bereich 53d ist als ein Ring in der dritten p-Wanne 52c ausgebildet.
  • Der erste bis dritte flache p-Typ-Bereich 56a–56c sind jeweils unter dem sechsten N+-Bereich 55f, dem ersten P+-Bereich 53a, und dem ersten N+-Bereich 55a angeordnet. Außerdem ist der vierte bis sechste flache p-Typ-Bereich 56d–56f jeweils unter dem vierten N+-Bereich 55d, dem dritten P+-Bereich 53c und dem fünften N+-Bereich 55e angeordnet. Außerdem ist der erste flache n-Typ-Bereich 57a in der ersten n-Wanne 54a, zwischen dem zweiten N+-Bereich 55b und der ersten p-Wanne 52a angeordnet. Außerdem ist der zweite flache n-Typ-Bereich 57b in der ersten n-Wanne 54a, zwischen dem dritten N+-Bereich 55c und der zweiten p-Wanne 52b angeordnet. Außerdem ist der dritte flache n-Bereich 57c in der zweiten n-Wanne 54b angeordnet. Außerdem ist die n-Typ-Isolierschicht 59 unter der ersten p-Wanne 52a, der ersten n-Wanne 54a, der zweiten p-Wanne 52b und unter einem Teil der zweiten n-Wanne 54b angeordnet.
  • In der gezeigten Anordnung ist die Sperrspannungsvorrichtung 100 direkt in dem p-Typ-Substrat 51 ausgebildet. Die hier offenbarte Lehre ist jedoch auch auf andere Anordnungen anwendbar, zum Beispiel auf Ausführungen, in denen das p-Typ-Substrat eine p-Epitaxialschicht über einem dotierten oder nicht-dotierten Substratbereich umfasst, und die Sperrspannungsvorrichtung 100 in der p-Epitaxialschicht ausgebildet ist. Das p-Typ-Substrat 51 kann auch, obwohl dies in 3A–3C nicht gezeigt ist, andere darin ausgebildete Vorrichtungen oder Strukturen enthalten.
  • Die zweite n-Wanne 54b und die n-Typ-Isolierschicht 59 können dabei helfen, die erste und zweite p-Wanne 52a, 52b elektrisch von dem p-Typ-Substrat 51 zu isolieren und es dem p-Typ-Substrat 51 und der ersten und zweiten p-Wanne 52a, 52b damit ermöglichen, auf verschiedenen elektrischen Potentialen zu arbeiten. Der Begriff ”n-Typ-Isolierschicht” bezieht sich im hier verwendeten und dem Fachmann bekannten Sinn auf jede geeignete n-Typ-Isolierschicht oder -struktur, einschließlich, zum Beispiel, auf solche in Techniken mit vergrabener n-Schicht oder tiefer n-Wanne. In der dargestellten Anordnung ist die zweite n-Wanne 54b elektrisch schwebend ausgebildet, was der Erweiterung der Spannungsbandbreiten förderlich sein kann, über welche die Ausgänge der Sperrspannungsvorrichtung arbeiten können.
  • Die dritte p-Wanne 52c und der vierte P+-Bereich 53d können einen Schutzring oder eine Schutzstruktur der Sperrspannungsvorrichtung 100 bilden. Der Schutzring kann dazu eingesetzt werden, bei einer On-Chip-Integration die Bildung unerwünschter parasitärer Pfade zwischen der Sperrspannungsvorrichtung 100 und umliegenden Halbleiterkomponenten zu unterbinden. In der gezeigten Anordnung ist die dritte p-Wanne 52c von der zweiten n-Wanne 54b beabstandet, um durch Reduzierung der Injektion von Trägern in das p-Typ-Substrat 51 die Unanfälligkeit gegen Latch-ups zu erhöhen. Der Schutzring kann elektrisch mit einer Substratspannung VSUB verbunden sein, bei welcher es sich z. B. um eine Niedrigpotential- oder Masseversorgung handeln kann.
  • Die dargestellte Sperrspannungsvorrichtung 100 umfasst die Oxid-Bereiche 58. Die Bildung der Oxid-Bereiche 58 kann das Einätzen von Gräben in das p-Typ-Substrat 51, Auffüllen der Gräben mit einem Dielektrikum, wie z. B. Siliziumdioxid (SiO2), und Entfernen des überschüssigen Dielektrikums mit einer beliebigen geeigneten Methode, z. B. chemisch-mechanischer Planarisierung umfassen. In bestimmten Ausführungen können die Oxid-Bereiche 58 Grabenisolations-Bereiche (Shallow-Trench Isolation, STI) oder Bereiche mit lokaler Oxidation von Silizium (Local Oxidation of Silicon, LOCOS) sein, die zwischen aktiven Bereichen angeordnet sind.
  • In einer Ausführungsform können die erste bis dritte p-Wanne 52a–52c und die erste und zweite n-Wanne 54a, 54b einander ähnliche Tiefen aufweisen, zum Beispiel eine Tiefe zwischen etwa 3 μm und etwa 5,5 μm gegenüber einer Oberfläche des p-Typ-Substrats 51. In einigen Ausführungen weisen der erste bis fünfte P+-Bereich 53a–53e und der erste bis achte N+-Bereich 55a–55h eine Tiefe auf, die etwa 10- bis 25-mal geringer ist als eine Tiefe der Wanne innerhalb derer der aktive Bereich ausgebildet ist. In bestimmten Ausführungen weisen der erste bis sechste flache p-Typ-Bereich 56a–56f eine Tiefe auf, die etwa 3,5- bis etwa 5-mal geringer ist als eine Tiefe der ersten bis dritten p-Wanne 52a–52c, und der erste bis dritte flache n-Typ-Bereich 57a–57c weisen eine Tiefe auf, die etwa 2,8- bis etwa 4,0-mal geringer ist als eine Tiefe der ersten und zweiten n-Wanne 54a, 54b. Die Oxid-Bereiche 58 können jede geeignete Tiefe aufweisen, zum Beispiel eine Tiefe, die etwa 6- bis etwa 12-mal geringer ist, als die Tiefe der ersten bis dritten p-Wanne 52a–52c und der ersten und zweiten n-Wanne 54a, 54b. In bestimmten Ausführungen können die Oxid-Bereiche 58 verhältnismäßig tiefer sein als der erste bis fünfte P+-Bereich 53a–53e und der erste bis achte N+-Bereich 55a–55h.
  • Die zur Bildung der Sperrspannungsvorrichtung 100 verwendete erste bis dritte p-Wanne 52a–52c und erste und zweite n-Wanne 54a, 54b können leicht dotiert sein und als Sperrübergänge wirken und/oder Wirkwiderstände bereitstellen, die zur Erreichung einer innewohnenden Ziel-Schutzkennlinie beitragen. In bestimmten Ausführungen können die n-Wannen Spitzen-Dotierungskonzentrationen in einem Bereich von etwa 1016 Donatoren/cm3 bis etwa 1018 Donatoren/cm3 aufweisen, zum Beispiel etwa 7 × 1017 Donatoren/cm3. Außerdem können in bestimmten Ausführungen die p-Wannen eine Spitzen-Dotierungskonzentration in einem Bereich von etwa 1016 Donatoren/cm3 bis etwa 1018 Donatoren/cm3, zum Beispiel etwa 9 × 1017 Donatoren/cm3 aufweisen. Andere Dotierungskonzentrationen werden sich dem Durchschnittsfachmann jedoch ohne Weiteres erschließen.
  • Die Sperrspannungsvorrichtung 100 kann zur Ausbildung von Kontakten und zur Metallisierung rückwärtig bearbeitet werden. Diese Details wurden der Übersichtlichkeit halber zugunsten von beschrifteten elektrischen Verbindungen weggelassen.
  • Gemäß der Darstellung in 3B und 3C, umfasst die Sperrspannungsvorrichtung 100 einen Masseanschluss G, einen Kathodenanschluss C und einen Anodenanschluss A. Der Masseanschluss G ist elektrisch mit dem dritten P+-Bereich 53c und dem vierten und fünften N+-Bereich 55d, 55e verbunden. Außerdem ist der Kathodenanschluss C elektrisch mit dem zweiten und fünften P+-Bereich 53b, 53e, dem zweiten und dritten N+-Bereich 55b, 55c und dem siebten und achten N+-Bereich 55g, 55h verbunden. Des Weiteren ist der Anodenanschluss A elektrisch mit dem ersten P+-Bereich 53a und dem ersten und sechsten N+-Bereich 55a, 55f verbunden.
  • In bestimmten Ausführungen ist der Masseanschluss G mittels einer Niedrigpegel-Entkopplungsschaltung mit einer oder mehreren Klemmstrukturen, wie z. B. Antiparalleldioden, elektrisch mit der Substratspannung VSUB verbunden. Die Integrierung einer Niedrigpegel-Entkopplungsschaltung zwischen dem Masseanschluss G und der zur Vorspannung des Substrats eingesetzten Substratspannung VSUB kann durch Reduzierung der Trägerinjektion in das Substrat während eines Überspannungszustands zur Vermeidung von Latch-ups beitragen. Es sind jedoch auch andere Anordnungen möglich, einschließlich Ausführungen, in denen der Masseanschluss G direkt mit der Substratspannung VSUB verbunden ist, Ausführungen in denen der Masseanschluss mit einer Kelvin-Verbindung mit der Substratspannung VSUB verbunden ist, oder Ausführungen in denen der Masseanschluss G mit einem direkten Masse- oder Niedrigpegel-Anschlusspad verbunden ist, das außerhalb der integrierten Schaltung mit der Substratspannung VSUB verbunden ist.
  • Der Durchschnittsfachmann wird erkennen, dass die Sperrspannungsvorrichtung 100 der 3A–3C einer Ausführung der in 2 gezeigten Sperrspannungsschaltung 30 entsprechen kann. Die Sperrspannungsvorrichtung 100 von 3C wurde zum Beispiel dahingehend beschriftet, dass sie die in 2 gezeigten Schaltungsvorrichtungen enthält, wie z. B. die Sperrdiode 31, den ersten PNP-Bipolartransistor 32, den zweiten oder bidirektionalen PNP-Bipolartransistor 33, den ersten NPN-Bipolartransistor 34, den zweiten NPN-Bipolartransistor 35 und den ersten bis dritten Widerstand 41–43. Die Sperrspannungsvorrichtung 100 von 3C ist auch dahingehend beschriftet, dass sie Schaltungsvorrichtungen enthält, die in 2 nicht gezeigt sind, zum Beispiel einen vierten Widerstand 81, einen dritten PNP-Bipolartransistor 82 und einen bipolaren Substrat-PNP-Transistor 83.
  • Die Sperrdiode 31 kann eine aus der ersten p-Wanne 52a gebildete Anode und eine aus der ersten n-Wanne 54a gebildete Kathode aufweisen. Außerdem kann der erste PNP-Bipolartransistor 32 eine laterale parasitäre bipolare Vorrichtung mit einem aus dem zweiten P+-Bereich 53b gebildeten Emitter, einer aus der ersten n-Wanne 54a gebildeten Basis und einem aus der ersten p-Wanne 52a gebildeten Kollektor sein. Des Weiteren kann der bidirektionale PNP-Bipolartransistor 33 eine laterale parasitäre bipolare Vorrichtung mit einem aus der zweiten p-Wanne 52b gebildeten Emitter/Kollektor E/C, mit einer aus der ersten n-Typ-Isolierschicht 59 gebildeten Basis und einem aus der ersten p-Wanne 52a gebildeten Kollektor/Emitter C/E sein. Außerdem kann der dritte PNP-Bipolartransistor 82 eine laterale parasitäre bipolare Vorrichtung mit einem aus dem zweiten P+-Bereich 53b gebildeten Emitter, einer aus der ersten n-Wanne 54a gebildeten Basis und einem aus der zweiten p-Wanne 52b gebildeten Kollektor sein. Des Weiteren kann der erste NPN-Bipolartransistor 34 eine vertikale parasitäre Bipolarvorrichtung mit einem aus dem ersten und sechsten N+-Bereich 55a, 55f gebildeten Emitter, einer aus der ersten p-Wanne 52a gebildeten Basis und einem aus der n-Typ-Isolierschicht 59 gebildeten Kollektor sein. Außerdem kann der zweite NPN-Bipolartransistor 35 eine vertikale parasitäre Bipolarvorrichtung mit einem aus dem vierten und fünften N+-Bereich 55d, 55e gebildeten Emitter, einer aus der zweiten p-Wanne 52b gebildeten Basis und einem aus der n-Typ-Isolierschicht 59 gebildeten Kollektor sein.
  • Der erste Widerstand 41 kann aus einem Widerstand der ersten p-Wanne 52a zwischen dem ersten P+-Bereich 53a und der Basis des ersten NPN-Bipolartransistors 34 gebildet sein. Außerdem kann der zweite Widerstand 42 aus einem Wirkwiderstand der ersten n-Wanne 54a zwischen dem zweiten N+-Bereich 55b und der Basis des ersten PNP-Bipolartransistors 32 gebildet sein. Des Weiteren kann der dritte Widerstand 43 aus einem Wirkwiderstand der zweiten p-Wanne 52b zwischen dem dritten P+-Bereich 53c und der Basis des zweiten NPN-Bipolartransistors 35 gebildet sein. Außerdem kann der vierte Widerstand 81 aus einem Wirkwiderstand der ersten n-Wanne 54a zwischen dem dritten N+-Bereich 55c und der Basis des dritten PNP-Bipolartransistors 82 gebildet sein.
  • Unter normalen Betriebsbedingungen zwischen dem Anodenanschluss A und dem Kathodenanschluss C kann die Sperrspannungsvorrichtung 100 ähnlich einer hochsperrenden Spannungsdiode arbeiten. Zum Beispiel kann die der ersten p-Wanne 52a und der ersten n-Wanne 54a zugeordnete Sperrdiode 31 in Vorwärtsrichtung vorgespannt werden wenn eine Spannung des Anodenanschlusses A größer ist, als eine Spannung des Kathodenanschlusses C und kann in Rückwärtsrichtung vorgespannt werden, wenn die Spannung des Anodenanschlusses A geringer ist, als die Spannung des Kathodenanschlusses C. Die dargestellte Sperrspannungsvorrichtung 100 umfasst jedoch auch eine integrierte Schutzstruktur, die dazu verwendet werden kann, die Schaltung während Überlastungszuständen vor Schäden zu schützen.
  • Zum Beispiel enthält die Sperrspannungsvorrichtung 100 einen PNPN-Thyristor (Silicon Controlled Rectifier, SCR) mit dem ersten PNP-Bipolartransistor 32 und dem ersten NPN-Bipolartransistor 34. Der erste PNP-Bipolartransistor 32 und der erste NPN-Bipolartransistor 34 arbeiten als kreuzgekoppeltes bipolares Transistorpaar, das die Sperrdiode 31 während zwischen dem Anodenanschluss A und dem Kathodenanschluss C empfangener ESD- und/oder EMI-Ereignisse vor Schäden aus Durchschlag in Rückwärtsrichtung schützen kann. In der gezeigten Anordnung ist der PNPN-Thyristor dem zweiten P+-Bereich 53b, der ersten n-Wanne 54a, der ersten p-Wanne 52a und dem ersten und sechsten N+-Bereich 55a, 55f zugeordnet.
  • Außerdem umfasst die Sperrspannungsvorrichtung 100 einen bidirektionalen NPNPN-Thyristor mit dem bidirektionalen PNP-Bipolartransistor 33 und dem ersten und zweiten NPN-Bipolartransistor 34, 35. In der dargestellten Anordnung ist der bidirektionale NPNPN-Thyristor dem ersten und sechsten N+-Bereich 55a, 55f, der ersten p-Wanne 52a, der n-Typ-Isolierschicht 59, der zweiten p-Wanne 52b, und dem vierten und fünften N+-Bereich 55d, 55e zugeordnet.
  • Der bidirektionale NPNPN-Thyristor kann dabei helfen, zu verhindern, dass Vorrichtungen, die mit dem p-Typ-Substrat 51 parasitär sind, aktiviert und beschädigt werden, wenn der Anodenanschluss A der Sperrvorrichtung gegenüber dem Masseanschluss belastet wird. Zum Beispiel kann der PNP-Typ-Substratbipolartransistor 83 einen aus der ersten p-Wanne 52a, gebildeten Emitter, eine aus der n-Typ-Isolierschicht 59 gebildete Basis und einen aus dem p-Typ-Substrat 51 gebildeten Kollektor umfassen. Der bidirektionale NPNPN-Thyristor kann so ausgestaltet sein, dass er während eines transienten elektrischen Ereignisses vor dem PNP-Typ-Substratbipolartransistor 83 aktiviert wird, und damit den PNP-Typ-Substratbipolartransistor 83 vor einer Beschädigung schützt. Zum Beispiel kann der erste NPN-Bipolartransistor 34 und der bidirektionale PNP-Bipolartransistor 33 als ein erstes kreuzgekoppeltes bipolares Transistorpaar arbeiten, das die Sperrspannungsvorrichtung 100 vor einem ESD- und/oder EMI-Ereignis schützen kann, das dazu führt, dass sich die Spannung des Masseanschlusses G gegenüber der Spannung des Anodenanschlusses A erhöht. Außerdem arbeiten der zweite NPN-Bipolartransistor 35 und der bidirektionale PNP-Bipolartransistor 33 als ein zweites kreuzgekoppeltes bipolares Transistorpaar, das die Sperrspannungsvorrichtung 100 vor einem ESD- und/oder EMI-Ereignis schützt, das dazu führt, dass die Spannung des Anodenanschlusses A gegenüber der Spannung des Masseanschlusses G ansteigt.
  • Die dargestellte Sperrspannungsvorrichtung 100 enthält ferner einen PNPN-Thyristor mit dem dritten PNP-Bipolartransistor 82 und dem zweiten NPN-Bipolartransistor 35. Der dritte PNP-Bipolartransistor 82 und der zweite NPN-Bipolartransistor 35 arbeiten als kreuzgekoppeltes bipolares Transistorpaar, das die Sperrspannungsvorrichtung 100 während ESD- und/oder EMI-Ereignissen, die zwischen dem Kathodenanschluss C und dem Masseanschluss G empfangen werden, vor Schäden schützen kann, z. B. Schäden betreffend einen Übergang zwischen der n-Typ-Isolierschicht 59 und dem p-Typ-Substrat 51. Solch ein Übergang kann zwar weniger schadensanfällig sein wenn die Sperrspannungsvorrichtung 100 eine Sperrdiodenkomponente verwendet, der dritte PNP-Bipolartransistor 82 und der zweite NPN-Bipolartransistor 35 können aber dennoch zum Schutz dieses Übergangs beitragen.
  • Der erste bis sechste flache p-Typ-Bereich 56a–56f kann vorgesehen sein, um die Schutzkennlinien der Sperrspannungsvorrichtung 100 zu verbessern. Zum Beispiel kann der erste bis sechste flache p-Typ-Bereich 56a–56f eine höhere Dotierungskonzentration aufweisen als die erste und zweite p-Wanne 52a, 52b, und kann somit verwendet werden, eine Konzentration an Löchern nahe der in diesen gebildeten N+- und P+-Bereiche zu erhöhen. Eine Erhöhung der Konzentration der Löcher in diesen Bereichen kann die Gesamt-Strombelastbarkeit der Sperrspannungsvorrichtung 100 erhöhen, die bipolare Stromverstärkung des ersten und zweiten NPN-Bipolartransistors 34, 35 reduzieren, und die Haltespannung der Sperrspannungsvorrichtung erhöhen, um Latch-up unter ESD und/oder EMI-Bedingungen zu vermeiden. In bestimmten Ausführungen wird der erste, dritte, vierte und sechste flache p-Typ-Bereich 56a, 56c, 56d, 56f dazu genutzt, die Verstärkung des ersten und zweiten NPN-Bipolartransistors 34, 35 zu steuern, und der zweite und fünfte flache p-Typ-Bereich 56b, 56e werden dazu genutzt, den Wirkwiderstand der zweiten, bzw. ersten p-Wanne 52b, 52a zu reduzieren. In der Darstellung enthält die Sperrspannungsvorrichtung 100 zwar einen flachen p-Typ-Bereich, in bestimmten Ausführungen kann der flache p-Typ-Bereich jedoch entfallen oder anders angeordnet sein. Zum Beispiel kann in einer Ausführungsform der zweite und fünfte flache p-Typ-Bereich 56b, 56e entfallen. In einer anderen Ausführungsform sind der erste bis dritte flache p-Typ-Bereich 56a–56c zusammengeführt, um als eine erste flache p-Typ-Struktur zu arbeiten, und der vierte bis sechste flache p-Typ-Bereich 56d–56f sind zusammengeführt, um als eine zweite flache p-Typ-Struktur zu arbeiten.
  • Der erste bis dritte flache n-Typ-Bereich 57a–57c können eine höhere Dotierungskonzentration gegenüber den n-Wannen, in denen sie gebildet sind, aufweisen und können somit verwendet werden, den Wirkwiderstand der n-Wannen zu reduzieren, in denen sie gebildet sind. Zum Beispiel kann der dritte flache n-Typ Bereich 57c den Seitenwand-n-Wannenwiderstand reduzieren. Der erste und zweite flache n-Typ-Bereich 57a, 57b kann dazu eingesetzt werden, den Wirkwiderstand des Transistors und der Diodenstrukturen die den n-Wannen zugeordnet sind, zu reduzieren, indem durch Erhöhung der Trägerkonzentration und der nahe der Oberfläche der Vorrichtung fließenden Strommenge, die Leitfähigkeit verbessert wird. Zum Beispiel können der erste und zweite flache n-Typ-Bereich 57a, 57b dazu verwendet werden, einen Durchlasszustands-Wirkwiderstand zwischen der den ersten PNPN-Bipolartransistor 32 umfassenden PNPN-Thyristorstruktur und dem ersten NPN-Bipolartransistor 34 zu verringern, sowie die Sperrspannung zwischen der ersten n-Wanne 54a und der ersten und zweiten p-Wanne 52a, 52b fein einzustellen. Eine Positionierung des flachen n-Typ-Bereichs näher an einem Sperrübergang kann zum Beispiel in einer niedrigeren Sperrspannung resultieren. In der Darstellung umfasst die Sperrspannungsvorrichtung 100 zwar flache n-Typ-Bereiche, die flachen n-Typ-Bereiche können aber bei bestimmten Ausführungen entfallen oder anders angeordnet sein.
  • In einer Ausführungsform sind der erste bis sechste flache p-Typ-Bereich 56a–56f dem ersten bis dritten flachen n-Typ-Bereich 57a–57c gegenüber flacher und schmaler, und weisen eine höhere Dotierungskonzentration auf. Es sind jedoch auch andere Anordnungen möglich, zum Beispiel Anordnungen, die mit einem bestimmten Vorgang zur Herstellung der Sperrspannungsvorrichtung 100 einhergehen. Zum Beispiel können in anderen Ausführungen der erste bis sechste flache p-Typ-Bereich 56a–56f eine Tiefe aufweisen, die etwa gleich einer Tiefe des ersten bis dritten flachen n-Typ-Bereichs 57a–57b ist. Dementsprechend ist es in einigen Ausführungen nicht notwendig, dass die flachen p-Typ-Bereiche 56a–56f flacher und schmaler sind, und/oder eine höhere Dotierungskonzentration aufweisen, als der flache n-Typ-Bereich 57a–57b.
  • Die Sperrspannungsvorrichtung 100 ist beschriftet, um verschiedene Dimensionen der oben beschriebenen Wannen, Bereiche und Schichten zu zeigen. In 3A–3C, ist die Sperrspannungsvorrichtung 100 symmetrisch. Entsprechend kann, obwohl die Dimensionen im Folgenden in Bezug auf die linke Hälfte der Vorrichtung beschrieben sind, die rechte Hälfte der Vorrichtung so ausgestaltet sein, dass sie ähnliche Dimensionen aufweist. Der Durchschnittsfachmann wird erkennen, dass die hier offenbarte Lehre auch auf unsymmetrische Vorrichtungen anwendbar ist. Unsymmetrische Strukturen können zum Beispiel durch Anordnung der Wannen, aktiven Bereiche und/oder anderen Strukturen der Vorrichtung in asymmetrischer Anordnung bereit gestellt werden.
  • Ein in 3A dargestellter erster Abstand D1 dient dazu, eine Breite der ersten p-Wanne 52a zu bezeichnen und kann dazu verwendet werden, eine Breite des Anodenbereichs der Vorrichtung einzustellen. Bei bestimmten Ausführungen kann der erste Abstand D1 in einem Bereich von etwa 25 μm bis etwa 35 μm, zum Beispiel bei etwa 28 μm, gewählt werden. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • Ein in 3A dargestellter zweiter Abstand D2 dient dazu, einen Abstand zwischen einem Rand des ersten N+-Bereichs 55a und einem Rand des zweiten N+-Bereichs 55b zu bezeichnen und kann dazu verwendet werden, eine Leitungsstärke des ersten PNP-Bipolartransistor 32 zu steuern, sowie die Leitungskennlinien der Sperrdiode 31 zu steuern. In bestimmten Ausführungen kann der zweite Abstand D2 in einem Bereich von etwa 15 μm bis 25 μm, zum Beispiel bei etwa 20 μm, gewählt sein. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • Ein in 3A dargestellter dritter Abstand dient dazu, einen Abstand zwischen der ersten p-Wanne 52a und der zweiten p-Wanne 52b zu bezeichnen und kann entsprechend gewählt werden, um eine Breite des Kathodenbereichs der Vorrichtung einzustellen. In bestimmten Ausführungen kann der dritte Abstand D3 in einem Bereich von etwa 30 μm bis etwa 60 μm, zum Beispiel bei etwa 45 μm gewählt werden. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • Ein in 3A gezeigter vierter Abstand D4 dient dazu, eine Höhe der in der ersten p-Wanne 52a und in der ersten n-Wanne 54a gebildeten N+- und P+-Bereiche zu bezeichnen. Außerdem dient ein in 3A dargestellter fünfter Abstand D5 dazu, eine Breite der in der ersten p-Wanne 52a und in der ersten n-Wanne 54a gebildeten N+-Bereiche anzugeben, und ein in 3A dargestellter sechster Abstand D6 dient dazu, eine Breite der in der ersten p-Wanne 52a und in der ersten n-Wanne 54a ausgebildeten P+-Bereiche anzugeben. Der vierte bis sechste Abstand D4–D6 kann dahingehend gewählt sein, zum Beispiel die Strombelastbarkeit der der Vorrichtung zugeordneten Sperrdiode zu steuern und die Zünd- und Haltespannung des PNPN-Thyristors zwischen dem Anoden- und dem Kathodenanschluss zu optimieren. In bestimmten Ausführungsformen kann der vierte Abstand D4 in einem Bereich von etwa 120 μm bis etwa 180 μm, zum Beispiel bei etwa 150 μm gewählt sein, der fünfte Abstand D5 kann in einem Bereich von etwa 4,0 μm bis etwa 7,0 μm, zum Beispiel bei etwa 4.8 μm gewählt sein, und der sechste Abstand D6 kann in einem Bereich von etwa 4,0 μm bis etwa 7,0 μm, zum Beispiel bei etwa 4,8 μm gewählt sein. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen. Außerdem können in bestimmten Ausführungen die Höhen und Breiten des N+- und P+-Bereichs der ersten p-Wanne 52a und der ersten n-Wanne 54a jeweils mit unterschiedlichen Werten für jede der N+- und P+-Bereiche gewählt werden.
  • Ein in 3A gezeigter siebter Abstand D7 dient dazu, eine Höhe der ersten n-Wanne 54a anzugeben. In der dargestellten Anordnung ist die Stromleitung zwischen dem Anodenanschluss A und dem Kathodenanschluss C lateral ausgestaltet. Der siebte Abstand D7 kann ausreichend groß gewählt werden, um Randeffekte, die mit einem vertikalen Stromfluss einhergehen, zu verhindern. In bestimmten Ausführungen kann der siebte Abstand D7 in einem Bereich von etwa 260 μm bis etwa 300 μm, z. B. bei etwa 280 μm gewählt werden. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • Ein in 3B gezeigter achter Abstand D8 dient dazu, einen Abstand zwischen einem Rand des zweiten flachen n-Typ-Bereichs 57b und einem Rand der zweiten p-Wanne 52b anzugeben und kann dazu beitragen, die Betriebskennlinien zwischen dem Kathodenanschluss C und dem Masseanschluss G zu steuern. In bestimmten Ausführungen kann der achte Abstand D8 in einem Bereich von etwa 0,3 μm bis etwa 1,5 μm, zum Beispiel bei etwa 1 μm gewählt werden. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • Ein in 3B gezeigter neunter Abstand D9 dient dazu, einen Abstand zwischen einem Rand des ersten flachen n-Typ-Bereichs 57a und einem Rand der ersten p-Wanne 52a anzugeben, und kann dazu beitragen, die Betriebskennlinien der Sperrdiode 31, wie z. B. die Sperrspannung der Diode zu steuern. In bestimmten Ausführungen kann der neunte Abstand D9 in einem Bereich von etwa 0,3 μm bis etwa 1,5 μm, zum Beispiel bei etwa 1 μm gewählt werden. Andere Abmessungen werden sich dem Fachmann jedoch ohne Weiteres erschließen.
  • In 3A–3C ist zwar eine spezifische Anordnung einer Sperrspannungsvorrichtung gezeigt, es sind aber auch andere Ausführungen möglich, wie z. B. Ausführungen mit mehreren Anoden-/Kathodenfingern, Ausführungen mit ring- und kreisförmigen Gruppierungen, oder andere Ausführungen, die an Beschränkungen durch Chiplayout, Bonding und Einkapselung angepasst sind. Zum Beispiel können in bestimmten Ausführungen mehrere Anodenbereiche als Inseln in dem der ersten n-Wanne 54a zugehörigen Kathodenbereich ausgebildet sein. Des Weiteren können Sperrspannungsvorrichtungen in vielzähligen Weisen ausgeführt sein, z. B. wie unter Bezugnahme auf 4A–5B beschrieben und erörtert.
  • 4A–4H sind Querschnitte durch verschiedene Ausführungsformen von sperrschichtisolierten Sperrspannungsvorrichtungen. Die Sperrspannungsvorrichtungen können für eine Feinsteuerung der Vorwärts- und Rückwärts-Schutzkennlinien zwischen dem Anodenanschluss A und dem Kathodenanschluss C und zwischen dem Kathodenanschluss C und dem Masseanschluss G eingesetzt werden.
  • 4A ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 110 gemäß einer Ausführungsform. Die Sperrspannungsvorrichtung 110 von 4A ist der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass in der Sperrspannungsvorrichtung 110 von 4A der erste bis sechste flache p-Typ-Bereich 56a–56f nicht enthalten sind. In bestimmten Ausführungen kann der erste bis sechste flache p-Typ-Bereich 56a–56f entfallen, z. B. in Anordnungen wie sie mit einer ausreichend hohen oberflächennahen p-Wannen-Dotierung einhergehen, Anordnungen mit einer separaten tiefen p-Wanne, oder Anordnungen in welchen die flachen p-Typ-Regionen mit bestimmten Herstellungsverfahren nicht erhältlich sind.
  • 4B ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 120 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 120 von 4B ist der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die Sperrspannungsvorrichtung 120 von 4B eine Anordnung darstellt, in welcher die Polarität der in der ersten n-Wanne 54a und in der ersten und zweiten p-Wanne 52a, 52b ausgebildeten P+- und N+-Bereiche umgekehrt wurde. Die Sperrspannungsvorrichtung 120 von 4B ist insbesondere der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die P+-Bereiche 53a–53c, 53e durch N+-Bereiche 125a–125c, 125e ersetzt wurden, und die N+-Bereiche 55a–55h durch P+-Bereiche 123a–123h ersetzt wurden. Mit Bezug auf 2 und 4B ist dabei erkennbar, dass durch eine solche Anordnung der Sperrspannungsvorrichtung 120 die Injektion von Löchern und die Rekombination von Elektronen in der Vorrichtung erhöht werden kann, und damit der Betrieb des ersten PNP-Bipolartransistors 32 und des bidirektionalen PNP-Bipolartransistors 33 im Verhältnis zu dem ersten und zweiten NPN-Bipolartransistors 34, 35 verbessert werden kann. Außerdem kann die Sperrspannungsvorrichtung 120 von 4B auch einen im Verhältnis zu der Sperrspannungsvorrichtung 100 von 3B vergrößerten PNP-Emitterbereich aufweisen, wodurch der Emitterwiderstand des ersten PNP-Bipolartransistors 32 und des bidirektionalen PNP-Bipolartransistors 33 verringert werden kann. Die Stärke des PNP-Bipolartransistors der Vorrichtung gegenüber der Stärke des NPN-Bipolartransistors der Vorrichtung zu erhöhen, kann dazu beitragen, die Haltespannung des PNPN-Thyristors 46 und die Vorwärts- und Rückwärts-Haltespannungen des bidirektionalen NPNPN-Thyristors 47 auf Niveaus zu erhöhen, die für den Einsatz in einer bestimmten Anwendung geeignet sind.
  • 4C ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 130 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 130 von 4C ist der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die Sperrspannungsvorrichtung 130 von 4C eine Anordnung darstellt, in der die Polarität der in der ersten n-Wanne 54a ausgebildeten P+- und N+-Bereiche umgekehrt wurde. Die Sperrspannungsvorrichtung 130 von 4C ist insbesondere der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die P+-Bereiche 53b, 53e durch N+-Bereiche 135b, 135e ersetzt wurden und die N+-Bereiche 55b–55c, 55g, 55h durch P+-Bereiche 133b–133c, 133g, 133h ersetzt wurden. In Bezug auf 2 und 4C zeigt sich, dass durch eine solche Anordnung der Sperrspannungsvorrichtung 130 die Stärke des ersten PNP-Bipolartransistors 32 und die Stärke des ersten NPN-Bipolartransistors 34 erhöht werden können, wodurch die Haltespannung des PNPN-Thyristors 46 gesenkt wird.
  • 4D ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 140 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 140 von 4D ist der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die Sperrspannungsvorrichtung 140 von 4D eine Anordnung darstellt, in welcher die Polarität der in der ersten und zweiten p-Wanne 52a, 52b ausgebildeten P+- und N+-Bereiche umgekehrt wurde. Die Sperrspannungsvorrichtung 140 von 4D ist insbesondere der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die P+-Bereiche 53a, 53c durch N+-Bereiche 145a, 145c ersetzt wurden und die N+-Bereiche 55a, 55d–55f durch P+-Bereiche 143a, 143d–143f ersetzt wurden. Mit Bezug auf 2 und 4A–4D ergibt sich, dass eine solche Anordnung der Sperrspannungsvorrichtung 140 die Stärke des bidirektionalen PNP-Bipolartransistors 33 und die Stärke des ersten und zweiten NPN-Bipolartransistors 34, 35 gegenüber der in 4A–4D gezeigten Anordnungen reduzieren kann und dadurch die Halte- und Zündspannungen des bidirektionalen NPNPN-Thyristors 47 in Vorwärts- und Rückwärtsrichtung erhöht werden können.
  • 4E ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 150 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 150 von 4E ist der Sperrspannungsvorrichtung 100 von 3B ähnlich, außer dass die Sperrspannungsvorrichtung 150 von 4E eine Anordnung darstellt, in der die Polarität der in der ersten n-Wanne 54a und in der zweiten p-Wanne 52b ausgebildeten P+- und N+-Bereiche umgekehrt wurde. Die Sperrspannungsvorrichtung 150 von 4E gleicht insbesondere der Sperrspannungsvorrichtung 100 von 3B, außer dass die P+-Bereiche 53b–53c, 53e durch N+-Bereiche 155b–155c, 155e ersetzt wurden und die N+-Bereiche 55b–55e, 55g–55h durch P+-Bereiche 153b–153e, 153g–153h ersetzt wurden. Mit Bezug auf 2 und 4E ergibt sich, dass durch eine solche Anordnung der Sperrspannungsvorrichtung 150 die Stärke des ersten PNP-Bipolartransistors 32 gegenüber der Stärke des ersten NPN-Bipolartransistors 34 und die Stärke des bidirektionalen PNP-Bipolartransistors 33 gegenüber der Stärke des zweiten NPN-Bipolartransistors 35 erhöht werden kann, und dadurch die Haltespannung des PNPN-Thyristors 46 und die Vorwärtshaltespannung des bidirektionalen NPNPN-Thyristors 47 erhöht werden kann.
  • 4F ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 160 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 160 von 4F gleicht der Sperrspannungsvorrichtung 100 von 3B, außer dass in der Sperrspannungsvorrichtung 160 von 4F die zweite n-Wanne 54b, der dritte flache n-Typ Bereich 57c und die dritte p-Wanne 52c entfallen. Außerdem wurde die zweite p-Wanne 52b so vergrößert, dass der dritte und vierte P+-Bereich 53c, 53d und der vierte und fünfte N+-Bereich 55d, 55e in der zweiten p-Wanne 52b ausgebildet sind. Durch eine solche Anordnung der Sperrspannungsvorrichtung 160 kann bei etwa gleichbleibenden Schutzkennlinien die Fläche der Sperrspannungsvorrichtung 160 von 4F gegenüber der in 3A–3C gezeigten Anordnungen verkleinert werden. Durch das Weglassen der zweiten n-Wanne 54b kann sich jedoch die Wahrscheinlichkeit eines Latch-up auf andere, unzugehörige, auf andere elektrische Potentiale vorgespannte n-Wannen erhöhen. Wenn die Sperrspannungsvorrichtung 160 On-Chip-integriert ist und mit anderen Schaltungsanordnungen dasselbe Halbleitersubstrat teilt.
  • 4G zeigt einen Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 170 gemäß einer anderen Ausführungsform. Die Sperrspannungsvorrichtung 170 von 4G zeigt ein Beispiel einer asymmetrischen Anordnung einer Sperrspannungsvorrichtung. Die Sperrspannungsvorrichtung 170 der 4G gleicht zum Beispiel der Sperrspannungsvorrichtung 100 von 3B, außer dass in der Sperrspannungsvorrichtung 170 von 4G der fünfte P+-Bereich 53e, der fünfte bis achte N+-Bereich 55e–55h und der erste und sechste flache p-Typ-Bereich 56a, 56f entfallen. Außerdem wurde nicht die erste n-Wanne 54a als ein erster, die erste p-Wanne 52a umgebender Ring und die zweite p-Wanne 52b als ein zweiter, die erste n-Wanne 54a umgebender Ring ausgebildet, sondern die Sperrspannungsvorrichtung 170 ist in einer anderen Ausführung dargestellt. Insbesondere wurde die erste n-Wanne 54a zwischen die erste und zweite p-Wanne 52a, 52b gelegt, und die zweite n-Wanne 54b wurde als ein erster, die erste n-Wanne 54a und die erste und zweite p-Wanne 52a, 52b umgebender Ring ausgeführt. Des Weiteren wurde die dritte p-Wanne 52c als ein zweiter Ring ausgeführt, der die zweite n-Wanne 54b umgibt, aber nicht an diese angrenzt. Um dazu beizutragen, die Bildung parasitärer Strukturen zwischen der ersten p-Wanne 52a und dem p-Typ-Substrat 51 zu verhindern, wurde ein Teil der der ersten p-Wanne 52a benachbarten zweiten n-Wanne 54b so ausgestaltet, dass dieser breiter ist als ein Teil der der zweiten p-Wanne 52b benachbarten zweiten n-Wanne 54b. Weitere Details der Sperrspannungsvorrichtung 170 von 4G können den oben beschriebenen gleichen.
  • Die Sperrspannungsvorrichtung 170 von 4G zeigt eine Ausführung, in der der Anodenanschluss A, der Kathodenanschluss C, und der Masseanschluss G der Vorrichtung nebeneinander angeordnet sind. Andere Anordnungen der Sperrspannungsvorrichtung 170 sind jedoch ebenfalls möglich. In bestimmten Ausführungen kann z. B. die Polarität der P+- und N+-Bereiche der Vorrichtung in der ersten n-Wanne 54a und in der ersten und zweiten p-Wanne 52a, 52b in ähnlicher Weise umgekehrt sein, wie es vorstehend in Bezug auf 4B–4E beschrieben wurde. In anderen Ausführungen können bestimmte Bereiche, wie z. B. flache n-Typ- und/oder flache p-Typ-Bereiche entfallen. Ferner ist die Sperrspannungsvorrichtung 170 in einer Ausführungsform so angeordnet, dass ein Teil der Vorrichtung links der Linie 171 rechts der Linie 171 gespiegelt und repliziert ist. Bei einer solchen Anordnung können die erste p-Wanne 52a, die erste n-Wanne 54a, die zweite p-Wanne 52b, ein linker Teil der der zweiten p-Wanne 52b benachbarten n-Wanne 54b und ein linker Teil der p-Wanne 52c so angeordnet sein, dass sie in einer kreisförmigen Anordnung eine schwebende n-Wanne umgeben, so dass ein rechter Teil der n-Wanne 54b als Mitte einer kreisförmigen Struktur ausgebildet ist.
  • 4H ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 180 gemäß einer Ausführungsform. Die Sperrspannungsvorrichtung 180 von 4H gleicht der Sperrspannungsvorrichtung 100 von 3B, außer dass in der Sperrspannungsvorrichtung 180 von 4H der dritte flache n-Typ-Bereich 57c nicht enthalten ist. Durch das Vorsehen des dritten flachen n-Typ-Bereichs 57c kann zwar der n-Wannen-Wirkwiderstand der Seitenwand der Vorrichtung reduziert werden, bei bestimmten Ausführungen kann der dritte flache n-Typ-Bereich 57c jedoch entfallen, zum Beispiel in Anordnungen in welchen keine zusätzliche Dotierung eingesetzt wird, um die parasitäre bipolare Verstärkung zu reduzieren.
  • 5A ist ein Querschnitt durch eine sperrschichtisolierte Sperrspannungsvorrichtung 200 mit einer integrierten Schutzstruktur gemäß einer anderen Ausführungsform. 5B ist ein beschrifteter Querschnitt durch einen Teil der sperrschichtisolierten Sperrspannungsvorrichtung 200 von 5A.
  • Die Sperrspannungsvorrichtung 200 ist in dem p-Typ-Substrat 51 ausgebildet und umfasst eine erste bis dritte p-Wanne 52a–52c, einen ersten bis fünften P+-Bereich 53a–53e, eine erste bis dritte n-Wanne 54a–54c, einen ersten bis achten N+-Bereich 55a–55h, einen ersten bis neunten flachen p-Typ-Bereich 56a–56i, einen ersten bis vierten flachen n-Typ-Bereich 57a–57d, Oxid-Bereiche 58, und die n-Typ-Isolierschicht 59.
  • Die Sperrspannungsvorrichtung 200 der 5A–5B zeigt eine Anordnung, in der die Reihenfolge des Anodenanschlusses A und des Kathodenanschlusses C gegenüber der Reihenfolge in der Sperrspannungsvorrichtung 100 der 3A–3C umgekehrt wurde. Zum Beispiel ist die erste p-Wanne 52a als ein erster Ring angeordnet, der die erste n-Wanne 54a umgibt und an diese angrenzt, so dass die erste n-Wanne 54a eine Insel in der ersten p-Wanne 52a ist. Außerdem ist die dritte n-Wanne 54c als ein zweiter Ring angeordnet, der die erste p-Wanne 52a umgibt und an diese angrenzt, und der dazu verwendet werden kann, eine elektrische Isolierung zwischen dem Kathodenanschluss C und dem Masseanschluss G zu erzielen. Des Weiteren ist die zweite p-Wanne 52b als ein dritter Ring angeordnet, der die dritte n-Wanne 54c umgibt und an diese angrenzt. Außerdem ist die zweite n-Wanne 54b als ein vierter Ring angeordnet, der die zweite p-Wanne 52b umgibt und an diese angrenzt. Des Weiteren ist die dritte p-Wanne 52c als ein fünfter Ring angeordnet, der die zweite n-Wanne 54b umgibt aber nicht an diese angrenzt.
  • Der erste bis vierte P+-Bereich 53a–53d, der erste bis sechste N+-Bereich 55a–55f, der erste bis sechste flache p-Typ-Bereich 56a–56f und der erste bis dritte flache n-Typ-Bereich 57a–57c sind in der ersten bis dritten p-Wanne 52a–52c ausgebildet, und die erste und zweite n-Wanne 54a, 54b sind ähnlich ausgebildet wie oben in Bezug auf 3A–3C beschrieben. Im Gegensatz zu der Sperrspannungsvorrichtung 100 der 3A–3B, in denen der fünfte P+-Bereich 53e und der siebte und achte N+-Bereich 55g, 55h in der ersten n-Wanne 54a ausgebildet sind, sind jedoch in der dargestellten Anordnung der fünfte P+-Bereich 53e und der siebte und achte N+-Bereich 55g, 55h in der ersten p-Wanne 52a ausgebildet. Außerdem sind der siebte bis neunte flache p-Typ-Bereich 56g–56i jeweils unter dem siebten N+-Bereich 55g, dem fünften P+-Bereich 53e und dem achten N+-Bereich 55h ausgebildet. Des Weiteren ist der vierte flache n-Typ Bereich 57d in der dritten n-Wanne 54c ausgebildet. Außerdem ist die n-Typ-Isolierschicht 59 unter der ersten p-Wanne 52a, der ersten n-Wanne 54a, der zweiten p-Wanne 52b, der dritten n-Wanne 54c, und unter einem Teil der zweiten n-Wanne 54b angeordnet.
  • Die Sperrspannungsvorrichtung 200 der 5A–5B kann einer anderen, in 2 gezeigten Ausführung der Sperrspannungsschaltung 30 entsprechen. Zum Beispiel ist 5B dahingehend beschriftet, dass sie die in 2 dargestellten Schaltungsvorrichtungen, wie z. B. die Sperrdiode 31, den ersten PNP-Bipolartransistor 32, den zweiten oder bidirektionalen PNP-Bipolartransistor 33, den ersten NPN-Bipolartransistor 34, den zweiten NPN-Bipolartransistor 35 und den ersten bis dritten Widerstand 41–43 enthält.
  • Die Sperrspannungsvorrichtung 200 der 5A–5B stellt eine Anordnung dar, in welcher die Reihenfolge des Anodenanschlusses A und des Kathodenanschlusses C gegenüber jener der Sperrspannungsvorrichtung 100 aus 3A–3C umgekehrt wurde. Zur Unterstützung der elektrischen Isolierung des Anodenanschlusses A von dem Masseanschluss G wurde die dritte n-Wanne 54c zwischen der ersten und zweiten p-Wanne 52a, 52b aufgenommen. Durch die Aufnahme der dritten n-Wanne 54c in die Sperrspannungsvorrichtung 200 kann sich die Große der Vorrichtung gegenüber der in 3A–3C gezeigten Sperrspannungsvorrichtung 100 vergrößern. Weitere Einzelheiten der Sperrspannungsvorrichtung 200 können den vorstehend beschriebenen gleichen.
  • In den oben beschriebenen Ausführungsformen können die Schutzvorrichtungen Schichten, Bereiche und/oder Wannen mit n-Typ- oder p-Typ-Dotiermitteln enthalten. In anderen Ausführungsformen können die Dotierungsarten sämtlicher Schichten, Bereiche und Wannen der Sperrspannungsvorrichtungen den in den obigen Ausführungen dargestellten und beschriebenen entgegengesetzt sein, wobei den anderen Ausführungen dieselben Prinzipien und Vorteile innewohnen können. Zum Beispiel kann eine zu den Sperrspannungsvorrichtungen der 3A–5B komplementäre Version unter Verwendung eines n-Typ-Substrats gebildet werden. In solchen Ausführungsformen ist eine n-Typ-Isolierschicht durch eine p-Typ-Isolierschicht ersetzt, und die n-Wannen und p-Wannen der Sperrspannungsvorrichtung können jeweils durch p-Wannen und n-Wannen, ersetzt sein. Außerdem können die aktiven n-Typ-Bereiche und die aktiven p-Typ-Bereiche jeweils durch aktive p-Typ-Bereiche und aktive n-Typ-Bereiche ersetzt sein.
  • 6A–6C sind Schaltbilder von verschiedenen Ausführungsformen von Schnittstellenschaltungen für eine integrierte Schaltung. Die Schnittstellenschaltungen veranschaulichen verschiedene Anordnungen, in denen die hier beschriebenen Sperrspannungsvorrichtungen verwendet werden können. Die Sperrspannungsvorrichtungen können jedoch auch in anderen Anordnungen und Ausführungen verwendet werden.
  • 6A ist ein Schaltplan eines Beispiels einer Schnittstellenschaltung 300 einer integrierten Schaltung. Die Schnittstellenschaltung 300 umfasst einen doppelt diffundierten n-Typ-Metall-Oxid-Halbleiter-(NDMOS-)Transistor 301, doppelt diffundierten p-Typ-Metall-Oxid-Halbleiter-(PDMOS-)Transistor 302, eine erste Sperrspannungsvorrichtung 303, eine zweite Sperrspannungsvorrichtung 304, eine erste Schnittstellensteuerschaltung 305, eine zweite Schnittstellensteuerschaltung 306, einen ersten Widerstand 307, einen zweiten Widerstand 308, eine Schutzvorrichtung oder Klemmung 309 und ein Anschlusspad 310. Die Schnittstellenschaltung 300 kann zum Beispiel als Treiberschaltung für eine FLEXRAY- oder eine Hoch- und Niedrigpegel-LIN-Schnittstelle verwendet werden.
  • Der NDMOS-Transistor 301 umfasst eine Source und einen Body, die elektrisch mit einer ersten Stromquelle V1 verbunden sind, bei der es sich zum Beispiel um eine Masse- oder Niedrigpotentialversorgung handeln kann. Der NDMOS-Transistor 301 umfasst weiterhin ein elektrisch mit einem Ausgang der ersten Schnittstellensteuerschaltung 305 verbundenes Gate. Der NDMOS-Transistor 301 umfasst ferner ein elektrisch mit einem Kathodenanschluss der ersten Sperrspannungsvorrichtung 303 verbundenes Drain. Die erste Sperrspannungsvorrichtung 303 umfasst ferner einen elektrisch mit der ersten Stromquelle V1 verbundenen Masseanschluss und einen elektrisch mit einem ersten Ende des ersten Widerstandes 307 verbundenen Anodenanschluss. Der erste Widerstand 307 enthält ferner ein elektrisch mit einem ersten Ende des zweiten Widerstandes 308, mit einem ersten Anschluss der Schutzklemmschaltung 309 und mit dem Anschlusspad 310 verbundenes zweites Ende. Die Schutzklemmschaltung 309 umfasst ferner einen elektrisch mit der ersten Stromquelle V1 verbundenen zweiten Anschluss. Der zweite Widerstand 308 umfasst ferner ein elektrisch mit dem Drain des PDMOS-Transistors 302 verbundenes zweites Ende. Der PDMOS-Transistor 302 umfasst ferner ein elektrisch mit einem Ausgang der zweiten Schnittstellensteuerschaltung 306 verbundenes Gate, und eine(n) elektrisch mit einem Kathodenanschluss der zweiten Sperrspannungsvorrichtung 304 verbundene(n) Source und Body. Die zweite Sperrspannungsvorrichtung 304 umfasst ferner einen elektrisch mit der ersten Stromquelle V1 verbundenen Masseanschluss und einen elektrisch mit einer zweiten Stromquelle V2 verbundenen Anodenanschluss, wobei es sich bei der zweiten Stromquelle V2 zum Beispiel um eine Hochpegelversorgung handeln kann.
  • Die erste und zweite Schnittstellensteuerschaltung 305, 306 kann dazu verwendet werden, einen Spannungspegel des Anschlusspads 310 zu steuern. Zum Beispiel umfassen die NDMOS- und PDMOS-Transistoren 301, 302 elektrisch jeweils mit den Ausgängen der ersten bzw. zweiten Schnittstellensteuerschaltung 305, 306 verbundene Gates. In bestimmten Ausführungen ist das Gate des NDMOS-Transistors 301 auf einen Spannungspegel gesteuert, der einem gewünschten Senkenstrom entspricht, und/oder das Gate des PDMOS-Transistors 302 ist auf einen Spannungspegel gesteuert, der einem gewünschten Quellenstrom entspricht, um so einen Spannungspegel des Anschlusspads 310 zu steuern.
  • Die erste und zweite Sperrspannungsvorrichtung 303, 304 können dazu beitragen, den Betriebsspannungsbereich des Anschlusspads 310 zu erweitern. Zum Beispiel können die Signalzustände an dem Anschlusspad 310 positive und negative Spannungssignalpegel umfassen, und durch die ersten und zweiten Sperrspannungsvorrichtungen 303, 304 kann dafür gesorgt werden, dass die Bodies der NDMOS- und PDMOS-Transistoren 301, 302 nicht in Vorwärtsrichtung vorgespannt werden, wenn die Spannung des Anschlusspads 310 unter den Spannungspegel der ersten Stromquelle V1 abfallt oder über den Spannungspegel der zweiten Stromquelle V2 hinaus ansteigt.
  • Der erste und zweite Widerstand können dazu beitragen, dass während eines an dem Anschlusspad 310 empfangenen transienten elektrischen Ereignisses kein Strom durch den NDMOS- bzw. den PDMOS-Transistor 301, 302, fließt. In einigen Ausführungen weist der erste Widerstand 307 einen in einem Bereich von etwa 0 Ω (nicht gezeigt) und etwa 10 Ω gewählten Widerstandswert auf und der zweite Widerstand 308 weist einen in einem Bereich von etwa 0 Ω (nicht gezeigt) und 10 Ω liegenden Widerstandswert auf. Andere geeignete Widerstandswerte, wie z. B. durch Signalverarbeitungsintegrität oder ein Rauschminimum bedingte Widerstandwerte, werden sich dem Durchschnittsfachmann ohne Weiteres erschließen. Der erste und zweite Widerstand 307, 308 können zwar dazu beitragen, einen Stromfluss durch gefährdete Schaltungsanordnungen der Schnittstelle zu verhindern, der erste und zweite Widerstand 307, 308 können aber auch zu einer Verminderung der Signalqualität führen. Dementsprechend können in bestimmten Ausführungen entweder einer oder beide der ersten und zweiten Widerstände 307, 308 entfallen.
  • Wenn ein transientes elektrisches Ereignis an dem Anschlusspad 310 empfangen wird, kann die Spannung des Anschlusspads 310 ansteigen, bis die Auslösespannung der Schutzklemmschaltung 309 erreicht ist. Bei bestimmten Ausführungen kann es jedoch zu einer Spannungsüberschreitung an dem Anschlusspad 310 kommen, bevor die Schutzklemmschaltung auslöst. Wie vorgehend beschrieben, können die erste und zweite Sperrspannungsvorrichtung 303, 304 integrierte Schutzstrukturen enthalten, die verhindern können, dass gefährdete Teile der Schnittstellen-Schaltungsanordnung Schaden nehmen, bevor die Schutzklemmschaltung 309 auslöst. Weitere Einzelheiten der ersten und zweiten Sperrspannungsvorrichtung 303, 304 können den vorhergehend beschriebenen entsprechen.
  • 6B zeigt einen Schaltplan eines weiteren Beispiels für eine Schnittstellenschaltung 320 einer integrierten Schaltung. Die Schnittstellenschaltung 320 umfasst den NDMOS-Transistor 301, die erste Sperrspannungsvorrichtung 303, die erste Schnittstellensteuerschaltung 305, den ersten Widerstand 307 und das Anschlusspad 310. Die Schnittstellenschaltung 320 kann z. B. als Treiberschaltung für eine Low-Side LIN-Schnittstelle verwendet werden. Weitere Einzelheiten der Schnittstellenschaltung 320 können den vorstehend beschriebenen entsprechen.
  • 6C zeigt einen Schaltplan eines weiteren Beispiels für eine Schnittstellenschaltung 330 einer integrierten Schaltung. Die Schnittstellenschaltung 330 umfasst den NDMOS-Transistor 301, den PDMOS-Transistor 302, die erste und zweite Sperrspannungsvorrichtung 303, 304, die erste und zweite Schnittstellensteuerschaltung 305, 306, den ersten und zweiten Widerstand 307, 308, die erste und zweite Schutzklemmschaltung 309a, 309b und das erste und zweite Anschlusspad 310a, 310b. Die Schnittstellenschaltung 330 kann z. B. als eine Treiberschaltung für eine CAN-Schnittstelle verwendet werden.
  • Die Schnittstellenschaltung 330 von 6C kann der Schnittstellenschaltung 300 von 6A gleichen. Im Unterschied zu der Schnittstellenschaltung 300 von 6A, in welcher der NDMOS- und PDMOS-Transistor 301, 302 so ausgestaltet sind, dass sie das Anschlusspad 310 treiben, veranschaulicht die Schnittstellenschaltung 330 der 6C eine Differentialanordnung, in welcher der NDMOS- und PDMOS-Transistor 301, 302 so ausgestaltet sind, dass sie jeweils das erste, bzw. zweite Anschlusspad 310a, 310b treiben. Außerdem sind separate Schutzklemmschaltungen 309a, 309b zwischen der ersten Stromquelle V1 und dem ersten bzw. zweiten Anschlusspad 310a, 310b verbunden. Weitere Einzelheiten der Schnittstellenschaltung 330 können den vorgehend beschriebenen entsprechen.
  • 7A–7D sind Diagramme von Transmission-Line-Pulsing-(TLP-)Labordaten für ein Beispiel einer sperrschichtisolierten Sperrspannungsvorrichtung. Die Diagramme entsprechen den Daten einer Ausführungsform der Sperrspannungsvorrichtung 100 der 3A–3C.
  • 7A ist ein Diagramm 401 der TLP-Strom-Spannungs-Kennlinie einer Ausführungsform der Sperrspannungsvorrichtung 100 der 3A–3C, die in Bezug auf die Vorwärtsspannung zwischen dem Anodenanschluss A und dem Kathodenanschluss C getestet wurde. Wie in dem Diagramm 401 gezeigt ist, arbeitet die Sperrspannungsvorrichtung unter solchen Vorspannungsbedingungen ähnlich wie eine Sperrdiode. 7B ist ein Diagramm 402 der TLP-Strom-Sparrungs-Kennlinie einer Ausführungsform der Sperrspannungsvorrichtung 100 der 3A–3C, die in Bezug auf die Rückwärtsspannung zwischen dem Kathodenanschluss C und dem Anodenanschluss A getestet wurde. Wie in 7B gezeigt ist, kann die Sperrspannungsvorrichtung eine relativ hohe Sperrspannung in einer Höhe von über 70 V aufweisen. Außerdem kann der PNPN-Thyristor der Vorrichtung aktiviert werden und die Vorrichtung schützen wenn die Spannungsgröße weiter ansteigt.
  • 7C ist ein Diagramm 403 der TLP-Strom-Spannungs-Kennlinie einer Ausführungsform der Sperrspannungsvorrichtung 100 der 3A–3C, die auf einen Belastungszustand bei positiv geladenem Substrat zwischen dem Anodenanschluss A und dem Masseanschluss G getestet wurde. Außerdem ist 7D ein Diagramm 404 der TLP-Strom-Spannungs-Kennlinie einer Ausführungsform der Sperrspannungsvorrichtung 100 von 3A–3C, die auf einen Belastungszustand bei negativ geladenem Substrat zwischen dem Anodenanschluss A und dem Masseanschluss G getestet wurde. Wie in 7C und 7D dargestellt ist, umfasst die Sperrspannungsvorrichtung einen bidirektionalen NPNPN-Thyristor, der Schutz vor Überspannungs- und Unterspannungszuständen zwischen dem Anoden- und dem Masseanschluss bieten kann.
  • Wie in 7A–7D gezeigt ist, ist die dargestellte Ausführungsform einer Sperrspannungsvorrichtung so ausgestaltet, dass sie für verschiedene Belastungsbedingungen eine hohe Strombelastbarkeit von mehr als 9 Ampere TLP aufweist. Für die verschiedenen Belastungsbedingungen wurde nach dem Anlegen jeder Belastungsspannung der Fehlerstrom gemessen, um die Integrität der hochsperrenden Sperrschicht bis zu dem in den Figuren gezeigten Höchststrom zu bestätigen. Wie der Fachmann erkennen wird, kann eine relative kleine Veränderung im Leckstrom nach jedem Puls die Integrität der integrierten Schaltung anzeigen. Eine drastische Änderung im Leckstrom kann dagegen anzeigen, dass die integrierte Schaltung beschädigt ist.
  • Anwendungen
  • Vorrichtungen, in denen die oben beschriebenen Systeme verwendet sind, können in verschiedenen Hochleistungselektronik-Geräten und Schnittstellenanwendungen eingesetzt werden, die in rauen elektrischen Umgebungen betrieben werden. Bei diesen elektronischen Geräten kann es sich zum Beispiel, aber nicht darauf beschränkt, um Verbraucherelektronik-Produkte, Teile dieser Verbraucherelektronik-Produkte, elektronische Prüfgeräte, Industrie- und Kraftfahrzeug-Anwendungen mit hoher Robustheit, usw. handeln. Bei den elektronischen Geräten kann es sich zum Beispiel auch um Schaltungen für optische Netzwerke oder andere Kommunikationsnetze handeln. Bei den Produkten der Unterhaltungselektronik kann es sich zum Beispiel, aber nicht darauf beschränkt, um ein Automobil, ein Motorsteuergerät, einen Fahrzeug-Motormanagement-Controller, eine Getriebesteuerung, einen Sicherheitsgurt-Controller, einen Anti-Blockiersystem-Controller, einen Camcorder, eine Kamera, eine Digitalkamera, einen tragbaren Speicher-Chip, eine Waschmaschine, einen Wäschetrockner, eine Waschmaschine mit eingebautem Trockner, ein Kopiergerät, ein Faxgerät, einen Scanner, ein multifunktionales Peripheriegerät, usw. handeln. Ferner kann es sich bei dem elektronischen Gerät auch um unfertige Produkte handeln, einschließlich solcher für industrielle, medizinische und Kraftfahrzeug-Anwendungen.
  • Zudem können in der vorstehenden Beschreibung und in den Ansprüchen Elemente oder Merkmale als „verbunden” oder miteinander „gekoppelt” bezeichnet sein. Wenn nicht ausdrücklich anders angegeben, bedeutet „verbunden” im hier verwendeten Sinn, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal verbunden ist, und zwar nicht unbedingt mechanisch. Ebenso bedeutet, wenn nicht ausdrücklich anders angegeben, „gekoppelt”, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal gekoppelt ist, und zwar nicht unbedingt mechanisch. Somit können, obwohl in verschiedenen schematischen Darstellungen in den Figuren beispielhafte Anordnungen von Elementen und Komponenten gezeigt sind, in der Praxis in einer Ausführung auch zusätzliche Zwischenelemente, Vorrichtungen, Merkmale oder Komponenten vorhanden sein (vorausgesetzt, dass die Funktionalität der dargestellten Schaltungen nicht beeinträchtigt wird).
  • Obwohl diese Erfindung anhand bestimmter Ausführungsformen beschrieben wurde, fallen auch andere Ausführungsformen, die sich für den Fachmann ergeben, in den Umfang der Erfindung, einschließlich Ausführungsformen, die nicht alle hier beschriebenen Merkmale und Vorteile bieten. Darüber hinaus können die verschiedenen vorstehend beschriebenen Ausführungsformen kombiniert werden, um weitere Ausführungsformen zur Verfügung zu stellen. Ferner können bestimmte in Zusammenhang mit einer Ausführungsform gezeigte Merkmale auch in andere Ausführungsformen aufgenommen werden. Dementsprechend ist der Schutzumfang der vorliegenden Erfindung nur durch Bezugnahme auf die beigefügten Ansprüche festgelegt.

Claims (24)

  1. Vorrichtung, umfassend: ein p-Typ-Substrat; eine in dem p-Typ-Substrat angeordnete erste p-Wanne, wobei die erste p-Wanne mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem ersten Anschluss umfasst; eine, in dem der ersten p-Wanne benachbarten p-Typ-Substrat angeordnete erste n-Wanne, wobei die erste n-Wanne mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem zweiten Anschluss umfasst; eine in dem p-Typ-Substrat angeordnete zweite p-Wanne, wobei die zweite p-Wanne mindestens einen aktiven p-Typ-Bereich und mindestens einen aktiven n-Typ-Bereich in elektrischer Verbindung mit einem dritten Anschluss umfasst; und eine n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne und zumindest einem Teil der zweiten p-Wanne, wobei die erste p-Wanne und die erste n-Wanne so ausgestaltet sind, dass sie als eine Sperrdiode arbeiten, wobei der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne, die erste n-Wanne, die erste p-Wanne und der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne so ausgestaltet sind, dass sie als ein PNPN-Thyristor (Silicon Controlled Rectifier, SCR) arbeiten, und wobei der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne, die erste p-Wanne, die n-Typ-Isolierschicht, die zweite p-Wanne und der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne so ausgestaltet sind, dass sie als bidirektionaler NPNPN-Thyristor (Silicon Controlled Rectifier, SCR) arbeiten.
  2. Vorrichtung nach Anspruch 1, wobei die erste n-Wanne so ausgestaltet ist, dass sie die erste p-Wanne umgibt, und wobei die zweite p-Wanne so ausgestaltet ist, dass sie die erste n-Wanne umgibt.
  3. Vorrichtung nach Anspruch 1 oder 2, ferner umfassend eine zweite n-Wanne, die so ausgestaltet ist, dass sie die erste p-Wanne umgibt, wobei sich die n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne, der zweiten p-Wanne und zumindest einem Teil der zweiten n-Wanne erstreckt.
  4. Vorrichtung nach Anspruch 3, ferner umfassend eine dritte p-Wanne, die so ausgestaltet ist, dass sie die zweite n-Wanne umgibt, wobei die dritte p-Wanne nicht an die zweite n-Wanne angrenzt und wobei die dritte p-Wanne einen aktiven p-Typ-Bereich umfasst, der elektrisch mit einer Substratspannung verbunden ist.
  5. Vorrichtung nach Anspruch 3, ferner umfassend einen ersten flachen n-Typ-Bereich und einen zweiten flachen n-Typ-Bereich, wobei der erste flache n-Typ-Bereich in der ersten n-Wanne zwischen der ersten p-Wanne und dem mindestens einen aktiven n-Typ-Bereich der ersten n-Wanne angeordnet ist, und wobei der zweite flache n-Typ-Bereich in der ersten n-Wanne zwischen der zweiten p-Wanne und dem mindestens einen aktiven n-Typ-Bereich der ersten n-Wanne angeordnet ist.
  6. Vorrichtung nach Anspruch 5, wobei der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne einen ersten aktiven n-Typ-Bereich und einen zweiten aktiven n-Typ-Bereich umfasst, und wobei der mindestens eine aktive p-Typ-Bereich der ersten p-Wanne einen ersten, zwischen dem ersten und zweiten aktiven n-Typ-Bereich angeordneten aktiven p-Typ Bereich umfasst.
  7. Vorrichtung nach Anspruch 6, wobei der mindestens eine aktive n-Typ-Bereich der ersten n-Wanne einen dritten aktiven n-Typ-Bereich und einen vierten aktiven n-Typ-Bereich umfasst, und wobei der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne einen zwischen dem dritten und vierten aktiven n-Typ-Bereich angeordneten zweiten aktiven p-Typ-Bereich umfasst.
  8. Vorrichtung nach Anspruch 7, wobei der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne einen fünften aktiven n-Typ-Bereich und einen sechsten aktiven n-Typ-Bereich umfasst, und wobei der mindestens eine aktive p-Typ-Bereich der zweiten p-Wanne einen zwischen dem fünften und sechsten aktiven n-Typ-Bereich angeordneten dritten aktiven p-Typ-Bereich umfasst.
  9. Vorrichtung nach Anspruch 8, ferner umfassend einen ersten flachen p-Typ-Bereich unter dem ersten aktiven n-Typ-Bereich, einen zweiten flachen p-Typ-Bereich unter dem ersten aktiven p-Typ-Bereich, einen dritten flachen p-Typ-Bereich unter dem zweiten aktiven n-Typ-Bereich, einen vierten flachen p-Typ-Bereich unter dem fünften aktiven n-Typ-Bereich, einen fünften flachen p-Typ-Bereich unter dem dritten aktiven p-Typ-Bereich, und einen sechsten flachen p-Typ-Bereich unter dem sechsten aktiven n-Typ-Bereich.
  10. Vorrichtung nach Anspruch 9, wobei der erste bis sechste flache p-Typ-Bereich gegenüber dem ersten und zweiten flachen n-Typ-Bereich flacher und schmaler sind und eine höhere Dotierungskonzentration aufweisen.
  11. Vorrichtung nach Anspruch 5, wobei der mindestens eine aktive p-Typ-Bereich der ersten p-Wanne einen ersten aktiven p-Typ-Bereich und einen zweiten aktiven p-Typ-Bereich umfasst, und wobei der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne einen zwischen dem ersten und zweiten aktiven p-Bereich angeordneten ersten aktiven n-Typ-Bereich umfasst.
  12. Vorrichtung nach Anspruch 6, wobei der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne einen dritten aktiven p-Typ-Bereich und einen vierten aktiven p-Typ-Bereich umfasst, und wobei der mindestens eine aktive n-Typ-Bereich der ersten n-Wanne einen zwischen dem dritten und vierten aktiven p-Typ-Bereich angeordneten zweiten aktiven n-Typ Bereich umfasst.
  13. Vorrichtung nach Anspruch 7, wobei der mindestens eine aktive p-Typ-Bereich der zweiten p-Wanne einen fünften aktiven p-Typ-Bereich und einen sechsten aktiven p-Typ-Bereich umfasst, und wobei der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne einen zwischen dem fünften und sechsten aktiven p-Typ-Bereich angeordneten dritten aktiven n-Typ-Bereich umfasst.
  14. Vorrichtung nach einem der Ansprüche 1 bis 13, wobei der erste Anschluss ein Anodenanschluss ist, der zweite Anschluss ein Kathodenanschluss ist, und der dritte Anschluss ein Masseanschluss ist.
  15. Vorrichtung nach Anspruch 1, ferner umfassend eine zweite n-Wanne und eine dritte n-Wanne, wobei die erste p-Wanne so ausgestaltet ist, dass sie die erste n-Wanne umgibt, wobei die dritte n-Wanne so ausgestaltet ist, dass sie die erste p-Wanne umgibt, wobei die zweite p-Wanne so ausgestaltet ist, dass sie die dritte n-Wanne umgibt, wobei die zweite n-Wanne so ausgestaltet ist, dass sie die zweite p-Wanne umgibt, und wobei sich die n-Typ-Isolierschicht unter der ersten n-Wanne, der ersten p-Wanne, der dritten n-Wanne, der zweiten p-Wanne und zumindest einem Teil der zweiten n-Wanne erstreckt.
  16. Vorrichtung nach einem der Ansprüche 1 bis 15, wobei der bidirektionale NPNPN-Thyristor so ausgebildet ist, dass er einen parasitären PNP-Bipolartransistor schützt, der einen der ersten p-Wanne zugeordneten Emitter, eine der n-Typ-Isolierschicht zugeordnete Basis und einen dem p-Typ-Substrat zugeordneten Kollektor aufweist.
  17. Vorrichtung umfassend: eine Sperrdiode mit einer elektrisch mit einem ersten Anschluss verbundenen Anode und einer elektrisch mit einem zweiten Anschluss verbundenen Kathode; einen ersten PNP-Bipolartransistor mit einem elektrisch mit dem zweiten Anschluss verbundenen Emitter, einer Basis und einem Kollektor; einen ersten NPN-Bipolartransistor mit einem elektrisch mit dem ersten Anschluss verbundenen Emitter, einer elektrisch mit dem Kollektor des ersten PNP-Bipolartransistors verbundenen Basis und einem elektrisch mit der Basis des ersten PNP-Bipolartransistors verbundenen Kollektor; einen zweiten NPN-Bipolartransistor mit einem elektrisch mit einem dritten Anschluss verbundenen Emitter, einer Basis und einem Kollektor; und einen bidirektionalen PNP-Bipolartransistor mit einem elektrisch mit der Basis des zweiten NPN-Bipolartransistors verbundenen Emitter/Kollektor, einem elektrisch mit der Basis des ersten NPN-Bipolartransistors verbundenen Kollektor/Emitter, und einer elektrisch mit dem Kollektor des ersten und dem Kollektor des zweiten NPN-Bipolartransistors verbundenen Basis, wobei der erste PNP-Bipolartransistor und der erste NPN-Bipolartransistor so ausgestaltet sind, dass sie als ein PNPN-Thyristor arbeiten, und wobei der erste NPN-Bipolartransistor, der bidirektionale PNP-Bipolartransistor und der zweite NPN-Bipolartransistor so ausgestaltet sind, dass sie als ein bidirektionaler NPNPN-Thyristor arbeiten.
  18. Vorrichtung nach Anspruch 17, ferner umfassend: einen elektrisch zwischen dem ersten Anschluss und der Basis des ersten NPN-Bipolartransistors verbundenen ersten Widerstand; einen elektrisch zwischen dem zweiten Anschluss und der Basis des ersten PNP-Bipolartransistors verbundenen zweiten Widerstand; und einen elektrisch zwischen dem dritten Anschluss und der Basis des zweiten NPN-Bipolartransistors verbundenen dritten Widerstand.
  19. Vorrichtung nach Anspruch 17 oder 18, ferner umfassend: ein elektrisch mit dem ersten Anschluss verbundenes Anschlusspad; eine Schnittstellensteuerschaltung; und einen doppelt diffundierten n-Typ-Metall-Oxid-Halbleiter-(NDMOS-)Transistor mit einer Source und einem Body, die elektrisch mit einer ersten Stromquelle verbunden sind, einem elektrisch mit einem Ausgang der Schnittstellensteuerschaltung verbundenen Gate, und einem elektrisch mit dem zweiten Anschluss verbundenen Drain.
  20. Vorrichtung nach einem der Ansprüche 17 bis 19, ferner umfassend: ein Anschlusspad; eine Schnittstellensteuerschaltung; einen doppelt diffundierten p-Typ-Metall-Oxid-Halbleiter-(PDMOS-)Transistor mit einer Source und einem Body, die elektrisch mit dem zweiten Anschluss verbunden sind, einem elektrisch mit einem Ausgang der Schnittstellensteuerschaltung verbundenen Gate, und einem elektrisch mit dem Anschlusspad verbundenen Drain.
  21. Verfahren zum Herstellen einer Sperrvorrichtung, welches umfasst: Bilden einer ersten p-Wanne in einem p-Typ-Substrat; Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der ersten p-Wanne; Bilden einer ersten n-Wanne in dem der ersten p-Wanne benachbarten p-Typ-Substrat; Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der ersten n-Wanne; Bilden einer zweiten p-Wanne in dem p-Typ-Substrat; Bilden mindestens eines aktiven p-Typ-Bereichs und mindestens eines aktiven n-Typ-Bereichs in der zweiten p-Wanne; Bilden einer n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne und zumindest einem Teil der zweiten p-Wanne, wobei die erste p-Wanne und die erste n-Wanne so ausgestaltet sind, dass sie als eine Sperrdiode arbeiten, wobei der mindestens eine aktive p-Typ-Bereich der ersten n-Wanne, die erste n-Wanne, die erste p-Wanne und der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne so ausgestaltet sind, dass sie als ein PNPN-Thyristor arbeiten, und wobei der mindestens eine aktive n-Typ-Bereich der ersten p-Wanne, die erste p-Wanne, die n-Typ-Isolierschicht, die zweite p-Wanne und der mindestens eine aktive n-Typ-Bereich der zweiten p-Wanne so ausgestaltet sind, dass sie als ein bidirektionaler NPNPN-Thyristor arbeiten.
  22. Verfahren nach Anspruch 21, wobei die erste n-Wanne so ausgestaltet ist, dass sie die erste p-Wanne umgibt, und wobei die zweite p-Wanne so ausgestaltet ist, dass sie die erste n-Wanne umgibt.
  23. Verfahren nach Anspruch 21 oder 22, ferner umfassend: Bilden einer zweiten n-Wanne in dem p-Typ-Substrat, wobei die zweite n-Wanne die zweite p-Wanne umgibt, und wobei sich die n-Typ-Isolierschicht unter der ersten p-Wanne, der ersten n-Wanne, der zweiten p-Wanne und zumindest einem Teil der zweiten n-Wanne erstreckt.
  24. Verfahren nach einem der Ansprüche 21 bis 23, ferner umfassend: Bilden eines ersten flachen n-Typ-Bereichs und eines zweiten flachen n-Typ-Bereichs, wobei der erste flache n-Typ-Bereich in der ersten n-Wanne zwischen der ersten p-Wanne und dem mindestens einen aktiven n-Typ-Bereich der ersten n-Wanne angeordnet ist, und wobei der zweite flache n-Typ-Bereich in der ersten n-Wanne zwischen der zweiten p-Wanne und dem mindestens einen aktiven n-Typ-Bereich der ersten n-Wanne angeordnet ist.
DE102013112283.3A 2012-11-20 2013-11-07 Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung Active DE102013112283B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/682,284 US8796729B2 (en) 2012-11-20 2012-11-20 Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US13/682,284 2012-11-20

Publications (3)

Publication Number Publication Date
DE102013112283A1 true DE102013112283A1 (de) 2014-05-22
DE102013112283B4 DE102013112283B4 (de) 2023-08-31
DE102013112283B8 DE102013112283B8 (de) 2023-12-14

Family

ID=50625713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013112283.3A Active DE102013112283B8 (de) 2012-11-20 2013-11-07 Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung

Country Status (3)

Country Link
US (2) US8796729B2 (de)
CN (2) CN106298902B (de)
DE (1) DE102013112283B8 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103865B4 (de) 2015-03-04 2020-01-16 Analog Devices, Inc. Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation
DE102018108895B4 (de) 2017-11-15 2021-12-09 Taiwan Semiconductor Manufacturing Co. Ltd. Intelligente Diodenstrukturen
CN115020404A (zh) * 2022-07-19 2022-09-06 深圳市晶扬电子有限公司 一种用于静电防护的对称双向可控硅整流器及防护系统

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9716016B2 (en) * 2012-12-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge (ESD) clamp
US9275991B2 (en) * 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US8946766B2 (en) * 2013-02-27 2015-02-03 International Business Machines Corporation Bi-directional silicon controlled rectifier structure
US9093494B2 (en) * 2013-02-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Guard structure for semiconductor structure and method of forming guard layout pattern for semiconductor layout pattern
US9147677B2 (en) * 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
CN104064605B (zh) * 2014-05-30 2016-08-17 杭州士兰集成电路有限公司 一种双向触发二极管芯片及其制作方法
US9754929B2 (en) * 2014-06-20 2017-09-05 Texas Instruments Incorporated Positive strike SCR, negative strike SCR, and a bidirectional ESD structure that utilizes the positive strike SCR and the negative strike SCR
US9548307B2 (en) * 2014-06-30 2017-01-17 Alpha And Omega Semiconductor Incorporated Compact CMOS device isolation
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
EP3007232A1 (de) * 2014-10-08 2016-04-13 Nxp B.V. Schutzvorrichtung für elektrostatische Entladung
US9257353B1 (en) * 2014-10-24 2016-02-09 GlobalFoundries, Inc. Integrated circuits with test structures including bi-directional protection diodes
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
TWI552016B (zh) * 2014-12-05 2016-10-01 速博思股份有限公司 具專用獨立電源指紋辨識電路之電子裝置
US10068894B2 (en) * 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9362266B1 (en) * 2015-03-13 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge protection device for differential signal devices
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
CN106298763B (zh) * 2015-05-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
US9520389B1 (en) * 2015-07-07 2016-12-13 National Chiao Tung University Silicon-controlled rectifier and an ESD clamp circuit
EP3116026B1 (de) * 2015-07-07 2021-02-17 Nxp B.V. Siliciumgesteuerter gleichrichter
EP3116027A1 (de) * 2015-07-10 2017-01-11 Nxp B.V. Vorrichtung für elektrostatischen entladungsschutz mit einem siliciumgesteuerten gleichrichter
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10090291B2 (en) * 2016-04-26 2018-10-02 United Microelectronics Corp. Electrostatic discharge protection semiconductor device and layout structure of ESD protection semiconductor device
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10439024B2 (en) * 2016-06-13 2019-10-08 Texas Instruments Incorporated Integrated circuit with triple guard wall pocket isolation
US10177566B2 (en) * 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US9748339B1 (en) * 2017-01-06 2017-08-29 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
TWI632686B (zh) * 2017-01-20 2018-08-11 通嘉科技股份有限公司 可耐受靜電放電事件之高壓半導體元件
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
JP2018133503A (ja) * 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
US10211199B2 (en) 2017-03-31 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. High surge transient voltage suppressor
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor
US10157904B2 (en) 2017-03-31 2018-12-18 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10249607B1 (en) 2017-12-15 2019-04-02 Texas Instruments Incorporated Internally stacked NPN with segmented collector
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
CN110349948B (zh) * 2018-04-04 2021-11-30 旺宏电子股份有限公司 静电放电保护装置及其应用
KR20190140220A (ko) 2018-06-11 2019-12-19 에스케이하이닉스 주식회사 정전기 방지 회로를 구비하는 반도체 집적 회로 장치 및 그 제조방법
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
CN109148444B (zh) * 2018-08-22 2020-10-27 电子科技大学 Bcd半导体器件及其制造方法
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
CN109494248A (zh) * 2018-12-17 2019-03-19 无锡麟力科技有限公司 低漏电高可靠性的夹层隔离阱
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
CN111725202B (zh) * 2019-03-20 2023-03-24 中芯国际集成电路制造(上海)有限公司 Scr静电保护结构及其形成方法
DE102020111863A1 (de) 2019-05-03 2020-11-05 Analog Devices International Unlimited Company Gegen elektrische Überlastung tolerante Mikrowellenverstärker
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11335674B2 (en) 2019-06-27 2022-05-17 Globalfoundries U.S. Inc. Diode triggered silicon controlled rectifier (SCR) with hybrid diodes
US12032014B2 (en) 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
US11282831B2 (en) * 2019-09-18 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having multiple electrostatic discharge (ESD) paths
US11171132B2 (en) * 2019-10-03 2021-11-09 Globalfoundries U.S. Inc. Bi-directional breakdown silicon controlled rectifiers
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11430881B2 (en) * 2020-03-05 2022-08-30 Globalfoundries U.S. Inc. Diode triggered compact silicon controlled rectifier
CN111384046A (zh) * 2020-04-27 2020-07-07 上海华力微电子有限公司 一种硅控整流器及其制造方法
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
CN113764400A (zh) * 2020-06-02 2021-12-07 湖南静芯微电子技术有限公司 一种在隔离层加内嵌n+注入区的单向可控硅静电防护器件
KR20220114741A (ko) * 2021-02-09 2022-08-17 에스케이하이닉스 주식회사 단일 광자 애벌런치 다이오드
CN112952789B (zh) * 2021-03-31 2024-06-18 上海华虹宏力半导体制造有限公司 高Latch up能力的失效安全IO电路
CN114068523B (zh) * 2021-11-18 2024-08-30 中国电子科技集团公司第五十八研究所 一种适用于高速存储器电路的esd静电保护结构
CN114420688A (zh) * 2021-12-13 2022-04-29 西安理工大学 一种基于ddscr的esd双向防护器件
CN114664816B (zh) * 2022-05-19 2023-05-19 芯峰科技(广州)有限公司 一种四阱双向的可控硅结构的快充静电浪涌防护电路
US11942473B2 (en) 2022-06-14 2024-03-26 Analog Devices, Inc. Electrostatic discharge protection for high speed transceiver interface
CN115377099B (zh) * 2022-08-31 2023-07-04 拓尔微电子股份有限公司 负压隔离器件及其工艺方法、芯片
KR20240108724A (ko) * 2023-01-02 2024-07-09 삼성전자주식회사 실리콘 제어 정류기를 사용하는 정전기 방전 보호를 위한 장치

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436667A (en) 1964-12-08 1969-04-01 Electric Associates Inc Protection circuit for an amplifier system
US4484244A (en) * 1982-09-22 1984-11-20 Rca Corporation Protection circuit for integrated circuit devices
US4626882A (en) 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US4633283A (en) 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
US5061652A (en) 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
IT1253682B (it) 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5276582A (en) 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5475335A (en) * 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
US5600525A (en) 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
JPH08139528A (ja) 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
US5576557A (en) 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5541801A (en) 1995-05-26 1996-07-30 United Microelectronics Corporation Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads
US5745323A (en) 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
FR2743938B1 (fr) 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
TW299495B (en) 1996-05-03 1997-03-01 Winbond Electronics Corp Electrostatic discharge protection circuit
US5663860A (en) 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
JP3601252B2 (ja) * 1996-09-13 2004-12-15 株式会社デンソー ノックセンサ
KR100240872B1 (ko) 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5889644A (en) 1997-02-19 1999-03-30 Micron Technology, Inc. Device and method for electrostatic discharge protection of a circuit device
US6057184A (en) 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
DE19721655C1 (de) 1997-05-23 1998-12-03 Daimler Benz Ag Thyristor mit Selbstschutz
US6137140A (en) 1997-11-26 2000-10-24 Texas Instruments Incorporated Integrated SCR-LDMOS power device
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
US6236087B1 (en) 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
US6144542A (en) 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
GB9907021D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6873505B2 (en) 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6512662B1 (en) 1999-11-30 2003-01-28 Illinois Institute Of Technology Single structure all-direction ESD protection for integrated circuits
US6358781B1 (en) 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6492208B1 (en) 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6621126B2 (en) 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
TW483143B (en) 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US6498357B2 (en) 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6448123B1 (en) 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
TW511269B (en) 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
ATE520186T1 (de) 2001-03-16 2011-08-15 Sofics Bvba Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen
US7548401B2 (en) 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6803633B2 (en) 2001-03-16 2004-10-12 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
TW498498B (en) * 2001-08-01 2002-08-11 Integrated Technology Express Complementary metal oxide semiconductor device
US6403992B1 (en) * 2001-06-05 2002-06-11 Integrated Technology Express Inc. Complementary metal-oxide semiconductor device
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW504828B (en) 2001-08-17 2002-10-01 Winbond Electronics Corp Bi-directional electrical overstress and electrostatic discharge protection apparatus
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
WO2003041170A1 (fr) 2001-11-07 2003-05-15 Shindengen Electric Manufacturing Co., Ltd. Dispositif semi-conducteur de protection contre la surtension
US6667870B1 (en) 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US6704180B2 (en) 2002-04-25 2004-03-09 Medtronic, Inc. Low input capacitance electrostatic discharge protection circuit utilizing feedback
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
JP4240983B2 (ja) 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US6960811B2 (en) 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
US20040190208A1 (en) 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6756834B1 (en) 2003-04-29 2004-06-29 Pericom Semiconductor Corp. Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7196887B2 (en) 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US6979869B2 (en) 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US6906387B1 (en) 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US20050088794A1 (en) 2003-10-23 2005-04-28 International Business Machines Corporation Removeable ESD for improving I/O pin bandwidth
US7038280B2 (en) 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7067883B2 (en) 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
TWI223432B (en) 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
CN100377321C (zh) 2004-06-28 2008-03-26 中芯国际集成电路制造(上海)有限公司 用于高电压操作的金属氧化物半导体器件及其制造方法
US8890248B2 (en) * 2004-08-26 2014-11-18 Texas Instruments Incorporation Bi-directional ESD protection circuit
JP4282581B2 (ja) 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
TWI237893B (en) 2004-12-10 2005-08-11 Richtek Technology Corp Booster-type power management chip containing electrostatic discharge protection mechanism of output electrode
KR100627134B1 (ko) 2004-12-14 2006-09-25 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
KR100638456B1 (ko) 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7414287B2 (en) 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
DE102005013686A1 (de) 2005-03-18 2006-10-05 Atmel Germany Gmbh ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
US7232711B2 (en) 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7465995B2 (en) 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7345341B2 (en) 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US7626243B2 (en) 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20080029782A1 (en) 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US7701012B2 (en) 2007-02-26 2010-04-20 Freescale Semiconductor, Inc. Complementary zener triggered bipolar ESD protection
US7834400B2 (en) 2007-05-11 2010-11-16 System General Corp. Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7834378B2 (en) 2007-08-28 2010-11-16 Fairchild Korea Semiconductor Ltd SCR controlled by the power bias
DE102007040875B4 (de) 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7663190B2 (en) 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US7786504B2 (en) * 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
KR100976410B1 (ko) 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 장치
US7800128B2 (en) * 2008-06-12 2010-09-21 Infineon Technologies Ag Semiconductor ESD device and method of making same
US7868387B2 (en) 2008-06-13 2011-01-11 Analog Devices, Inc. Low leakage protection device
KR20100003569A (ko) 2008-07-01 2010-01-11 서경대학교 산학협력단 사이리스터를 이용한 ｅｓｄ 보호 회로
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
JP5172654B2 (ja) 2008-12-27 2013-03-27 株式会社東芝 半導体装置
EP2246885A1 (de) 2009-04-27 2010-11-03 STmicroelectronics SA Schutzvorrichtung für einen integrierten Schaltkreis gegen elektrostatische Entladungen
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8648419B2 (en) 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US8952456B2 (en) 2010-02-24 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge circuit using inductor-triggered silicon-controlled rectifier
CN101834433B (zh) 2010-03-17 2012-05-30 浙江大学 一种基于互补型scr的静电放电防护电路
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
CN102082183A (zh) * 2010-10-22 2011-06-01 上海北京大学微电子研究院 用于静电放电保护的器件和系统
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) * 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) * 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8963200B2 (en) * 2012-06-20 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103865B4 (de) 2015-03-04 2020-01-16 Analog Devices, Inc. Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation
DE102018108895B4 (de) 2017-11-15 2021-12-09 Taiwan Semiconductor Manufacturing Co. Ltd. Intelligente Diodenstrukturen
CN115020404A (zh) * 2022-07-19 2022-09-06 深圳市晶扬电子有限公司 一种用于静电防护的对称双向可控硅整流器及防护系统
CN115020404B (zh) * 2022-07-19 2024-02-06 深圳市晶扬电子有限公司 一种用于静电防护的对称双向可控硅整流器及防护系统

Also Published As

Publication number Publication date
DE102013112283B4 (de) 2023-08-31
CN103839941B (zh) 2017-01-04
DE102013112283B8 (de) 2023-12-14
US8796729B2 (en) 2014-08-05
CN106298902A (zh) 2017-01-04
US20140138735A1 (en) 2014-05-22
CN106298902B (zh) 2019-10-18
CN103839941A (zh) 2014-06-04
US9356011B2 (en) 2016-05-31
US20140332843A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
DE102013112283B4 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE102015119837B4 (de) Vorrichtungen und Verfahren für die Transceiver-Schnittstellen-Überspannungsbegrenzung
DE102017107906B4 (de) Schutzvorrichtungen für Kommunikationssystem-Sendeempfängerschnittstellen zum Bereitstellen von Schutz vor transienten elektrischen Ereignissen
DE112012000746B4 (de) Gerät und Verfahren zum Schutz von unter hohen Belastungsbedingungen funktionierenden elektronischen Schaltungen
DE102019123521B4 (de) Vorrichtung für sender-empfänger-schnittstellen von automobil- und kommunikationssystemen
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102013109834B4 (de) Bidirektionale Heteroübergangshalbleiterschutzvorrichtungen und Verfahren zur Bildung derselben
DE10343681B4 (de) Halbleiterstruktur und deren Verwendung, insbesondere zum Begrenzen von Überspannungen
DE102013109831B4 (de) Schutzbegrenzer für Heteroübergangsverbindungshalbleiter und Verfahren zu deren Herstellung
DE102013101326A1 (de) Schutzsysteme für integrierte Schaltungen und Verfahren zum Ausbilden derselben
DE102010016455B4 (de) Halbleiterbauelement, Herstellungsverfahren für ein Halbleiterbauelement, sowie integrierte Leistungsschaltung
DE102016103865A1 (de) Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation
DE102018103011A1 (de) Verteilte schalter zum unterdrücken von durch transiente-elektrische-überlast induziertes blockieren
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE102013209222B4 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE112013001543T5 (de) Vorrichtung und Verfahren zum Schutz von elektronischen Präzisions-Mischsignalschaltungen
DE102016119813B4 (de) Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung
DE102015119349A1 (de) Intelligenter halbleiterschalter
DE112015000418T5 (de) Eine ESD-Klemme mit einer auslegungsänderbaren Auslösespannung und einer Haltespannung über der Versorgungsspannung
US20140347771A1 (en) Protection device and related fabrication methods
CN107799517A (zh) 用于半导体结构的esd装置
DE102015112305A1 (de) Intelligenter Halbleiterschalter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES, INC., NORWOOD, MA, US

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022718

Country of ref document: DE

R020 Patent grant now final