CN104064605B - 一种双向触发二极管芯片及其制作方法 - Google Patents
一种双向触发二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN104064605B CN104064605B CN201410240136.XA CN201410240136A CN104064605B CN 104064605 B CN104064605 B CN 104064605B CN 201410240136 A CN201410240136 A CN 201410240136A CN 104064605 B CN104064605 B CN 104064605B
- Authority
- CN
- China
- Prior art keywords
- diode
- resistance
- epitaxial layer
- bipolar transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 78
- 238000002955 isolation Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 14
- -1 isolation Groove Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 235000012431 wafers Nutrition 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000003321 amplification Effects 0.000 abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000005611 electricity Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种双向触发二极管芯片及其制作方法，利用双极型晶体管的发射极与基极串联电阻后，集电极与发射极之间的反向击穿电压随着电阻大小不同具有不同的负阻特性的原理，形成两个对称的且共用集电区的双极型晶体管，且每个平面双极型晶体管的发射极与基极之间串联第二电阻，实行双向触发二极管电压回弹功能，同时通过电阻及双极型晶体管的电流放大系数大小可对其回弹电压大小进行控制调整，由此，厚度可以满足5英寸、6英寸及更大尺寸硅片的生产需求，且工艺与常规集成电路制造工艺兼容，生产效率大幅度提高，操作方便，同时降低了生产成本，该芯片尤其适用于先进的表面贴装二极管封装类型。
Description
技术领域
本发明涉及双向触发二极管芯片的技术，尤其涉及一种双向触发二极管芯片及其制作方法。
背景技术
双向触发二极管配合晶闸管广泛用于电源变换和整流，在手持电子设备相当普及的今天是不可缺少的器件。传统的双向触发二极管芯片由杂质对芯片的双面扩散形成两个背靠背的PN结所构成。
目前，双向触发二极管芯片一般采用低第二电阻率的P+型双磨单晶片制备而成，其工艺步骤主要包括：酸洗、清洗、扩散、刻槽、玻璃钝化、电镀、合金、测试、划片、裂片。然而，上述制作方法具有以下不足：1)产品的击穿电压由所选材料的第二电阻率决定，不可调节；2)产品的电极用电镀方式形成，正反电极的电极材料一样，因此只能采用轴向封装，产品的封装形式单一；3)直接在玻璃钝化层上划片，影响产品的可靠性；4)为了达到产品的负阻性能，必须采用超薄硅单晶材料生产(如硅片厚度100μm)，由于厚度较薄，若采用大直径的硅片容易出现变形、碎片等问题，因此只能使用2英寸或者3英寸的小直径的硅片材料生产，不便于生产量的扩大，给操作带来不便。
公开号为CN201450007U的实用新型专利公开了一种双向触发二极管芯片，其在P-区的正反两面分别设置P扩散区，在所述的P扩散区的另一面分别设置N+扩散区，在所述两个N+扩散区的另一面分别设置N+扩散区，在所述两个N+扩散区的另一面分别设置镀膜区，在所述镀膜区的外周设置玻璃钝化区，在所述玻璃钝化的外周设置划片区，该实用新型专利所选用材料厚度220～300μm，可用于4英寸硅片的生产。然而，其仍需要正反双面扩散工艺、正反双面光刻、正反双面刻蚀、正反双面台面成型及玻璃钝化工艺，该部分双面制作工艺无法与常规集成电路制造工艺兼容，不利于批量、标准化生产，同时芯片材料厚度220～300μm，不适用于5英寸、6英寸及更大尺寸硅片的生产。另外，产品的负阻性能及回弹电压大小很难通过工艺进行调整。并且，封装、划片前，无法对产品进一步进行芯片减薄等操作，不适用SMA等先进的表面贴装二极管封装类型。
发明内容
本发明目的在于提供一种负阻性能及回弹电压大小可调整，适用于先进的表面贴装二极管封装类型，如SMA等的双向触发二极管芯片。
本发明的另一目的是提供一种适用于5英寸、6英寸及更大尺寸硅片的生产，且与常规集成电路制造工艺兼容的双向触发二极管芯片制作方法。
为实现上述目的，本发明提供一种双向触发二极管芯片，包括：第一二极管、第二二极管、双极型晶体管组、第一电阻和第二电阻，所述双极型晶体管组包括两个对称的双极型晶体管，所述双极型晶体管组中两个双极型晶体管的集电区均与所述第一二极管和第二二极管的阴极连接，其中一双极型晶体管的发射区与第一二极管的阳极连接，另一双极型晶体管的发射区与第二二极管的阳极之间串联所述第一电阻，每个双极型晶体管的发射区与基区之间串联所述第二电阻。
可选的，在所述的双向触发二极管芯片中，所述双向触发二极管芯片包括两个双极型晶体管组。
根据本发明的另一方面，还提供一种双向触发二极管芯片，包括：
形成于衬底正面上的外延层；
形成于所述衬底与外延层之间的埋层；
形成于所述外延层中的基区、二极管掺杂区、电阻区；
形成于所述基区中的发射区；以及
贯穿所述外延层并延伸至衬底中的隔离槽。
可选的，在所述的双向触发二极管芯片中，所述埋层、外延层、发射区的导电类型相同，所述衬底、隔离槽、基区、电阻区、发射区的导电类型相同，所述埋层、外延层、基区、发射区构成双极型晶体管，所述衬底、埋层构成第一二极管，所述二极管掺杂区、埋层、外延层构成第二二极管，所述衬底、隔离槽构成第一电阻，所述电阻区构成第二电阻。
可选的，在所述的双向触发二极管芯片中，所述埋层、外延层、发射区的导电类型是N型，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型的导电类型是P型。
可选的，在所述的双向触发二极管芯片中，还包括：
形成于所述衬底背面的背面电极；
覆盖所述外延层的绝缘层，所述绝缘层具有暴露所述发射区、二极管掺杂区以及隔离槽的开口；以及
形成于所述衬底正面的正面电极，所述正面电极与所述发射区、二极管掺杂区以及隔离槽连接。
根据本发明的另一方面，提供一种双向触发二极管芯片的制作方法，包括：
在所述衬底正面形成埋层；
在所述衬底及埋层上形成外延层；
形成贯穿所述外延层并延伸至衬底中的隔离槽；
在所述外延层中形成基区、二极管掺杂区和电阻区；以及
在所述基区中形成发射区。
可选的，在所述的双向触发二极管芯片的制作方法中，所述埋层、外延层、发射区的导电类型相同，所述衬底、隔离槽、基区、电阻区、发射区的导电类型相同，所述埋层、外延层、基区、发射区构成双极型晶体管，所述衬底、埋层构成第一二极管，所述二极管掺杂区、埋层、外延层构成第二二极管，所述衬底、隔离槽构成第一电阻，所述电阻区构成第二电阻。
可选的，在所述的双向触发二极管芯片的制作方法中，所述埋层、外延层、发射区的导电类型是N型，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型的导电类型是P型。
可选的，在所述的双向触发二极管芯片的制作方法中，还包括：
在所述外延层上形成绝缘层，所述绝缘层具有暴露所述发射区、二极管掺杂区以及隔离槽的开口；以及
在所述绝缘层上形成正面电极，在所述衬底背面形成背面电极，所述正面电极通过所述开口与所述发射区、二极管掺杂区以及隔离槽连接。
可选的，在所述的双向触发二极管芯片的制作方法中，在所述衬底背面形成背面电极之前，对所述衬底进行减薄。
本发明利用双极型晶体管的发射极与基极串联一电阻后，其集电极与发射极之间的反向击穿电压(BVceR)随着第二电阻大小不同具有不同的负阻特性的原理，形成两个对称的、共用集电区的双极型晶体管，且每个平面双极型晶体管的发射极与基极之间串联第二电阻，利用双极型晶体管其负阻性能，实行了双向触发二极管电压回弹功能，同时通过电阻及双极型晶体管的电流放大系数(HFE)大小可对其回弹电压大小进行控制调整，由此，采用厚度大于500μm的衬底即可制作该双向触发二极管芯片，厚度可以满足5英寸、6英寸及更大尺寸硅片的生产需求，且工艺与常规集成电路制造工艺兼容，生产效率大幅度提高，操作方便，同时降低了生产成本。
附图说明
图1是本发明较佳实施例的双向触发二极管芯片的电路示意图。
图2a至图2f是本发明较佳实施例的双向触发二极管芯片制造方法过程中的器件剖面结构示意图。
图3是本发明较佳实施例的双向触发二极管芯片制造方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有的双向触发二极管芯片的制造工艺与常规集成电路制造工艺不兼容，不利于批量、标准化生产，同时芯片材料厚度220～300μm，不适用于5英寸、6英寸及更大尺寸硅片的生产，并且，双向触发二极管芯片的负阻性能及回弹电压大小很难通过工艺进行调整。
基于此，本发明提供一种双向触发二极管芯片，所述双向触发二极管芯片包括：第一二极管、第二二极管、双极型晶体管组、第一电阻、第二电阻，所述双极型晶体管组包括两个对称的双极型晶体管，所述双极型晶体管组中两个双极型晶体管的集电区均与所述第一二极管和第二二极管的阴极连接，其中一双极型晶体管的发射区与第一二极管的阳极连接，另一双极型晶体管的发射区与第二二极管的阳极之间串联一第一电阻，每个双极型晶体管的发射区与基区之间串联一第二电阻。
本发明利用双极型晶体管的发射极与基极串联一电阻后，其集电极与发射极之间的反向击穿电压(BVceR)随着第二电阻大小不同具有不同的负阻特性的原理，形成两个对称的、共用集电区的双极型晶体管，且每个平面双极型晶体管的发射极与基极之间串联第二电阻，利用双极型晶体管其负阻性能，实行了双向触发二极管电压回弹功能，同时通过电阻及双极型晶体管的电流放大系数(HFE)大小可对其回弹电压大小进行控制调整，由此，采用厚度大于500μm的衬底即可制作该双向触发二极管芯片，厚度可以满足5英寸、6英寸及更大尺寸硅片的生产需求，且工艺与常规集成电路制造工艺兼容，生产效率大幅度提高，操作方便，同时降低了生产成本。
图1是本发明的双向触发二极管芯片的较佳实施例的电路示意图。如图1所示，所述双向触发二极管芯片包括两个晶体管组，其中一个双极型晶体管组包括两个对称的双极型晶体管T1、T2，另一个双极型晶体管组包括两个对称的双极型晶体管T3、T4，双极型晶体管T1、T2、T3、T4的集电区均与所述第一二极管D1和第二二极管D2的阴极连接，其中双极型晶体管T3、T4的发射区与第一二极管D1的阳极连接，双极型晶体管T1、T2的发射区与第二二极管D2的阳极之间串联第一电阻(也称隔离电阻)R1，每个双极型晶体管T1、T2、T3、T4的发射区与基区之间串联第二电阻(也称串联电阻)R2。
当所述双向触发二极管芯片正面高电位时，第一二极管D1正向导通，电流从正面经过第一二极管D1，双极型晶体管T1、T2的集电极-发射极反向击穿，电流分别经过双极型晶体管T1、T2的集电极、发射极(CE)，通过第一电阻R1，从双向触发二极管芯片的背面流出。当所述双向触发二极管芯片正面低电位时，第二二极管D2正向导通，电流从背面经过第二二极管D2，双极型晶体管T3、T4的集电极-发射极反向击穿，电流分别经过双极型晶体管T3、T4的集电极、发射极，从双向触发二极管芯片的正面流出。
经研究发现，双极型晶体管的基极-发射极之间接有电阻的状况所对应的击穿电压称为BVceR，在实际测量BVceR时，有时发现会出现负阻型的击穿特性曲线，即当Vce增大到BVceR而发生击穿后，电流上升，而电压却下降。这种负阻的产生与电流放大系数随着Ic的增大而发生较大的变化有关。因为电流放大系数在小电流下是随着Ic的增大而增大的，但当电压达到BVceR、Ic急剧增加时，电流放大系数随着Ic的增大而增大，集电极发射极(ce)耐压却又随着电流放大系数的增大而下降，从而就出现了负阻特性。本发明利用BVceR随着双极型晶体管发射区与基区串联的电阻大小不同具有不同的负阻特性的原理，可通过电阻及双极型晶体管的电流放大系数(HFE)大小可对其回弹电压大小进行控制调整。
图2f是本发明的双向触发二极管芯片的较佳实施例的结构图。如图2f所示，所述双向触发二极管芯片包括：衬底10；形成于所述衬底10正面上的外延层11；形成于所述衬底10与外延层11之间的埋层12，形成于所述外延层11中的基区14、二极管掺杂区14’、电阻区15；形成于所述基区14中的发射区16；贯穿所述外延层11并延伸至衬底10中的隔离槽13；其中，所述埋层12、外延层11、发射区16的导电类型相同，所述衬底10、隔离槽13、基区14、电阻区15、二极管掺杂区14’的导电类型相同，所述埋层12、外延层11、基区14、发射区16构成双极型晶体管T1、T2、T3、T4，所述衬底10、埋层12构成第一二极管D2，所述二极管掺杂区14’、埋层12、外延层11构成第二二极管D1，所述衬底10、隔离槽13构成第一电阻R1，所述电阻区15构成第二电阻R2。
在本发明的优选实施例中，所述双向触发二极管芯片还包括：形成于所述衬底10背面的背面电极19；覆盖所述外延层11的绝缘层17，所述绝缘层17具有暴露所述发射区16、二极管掺杂区14’以及隔离槽13的开口；以及形成于所述衬底10正面的正面电极18，所述正面电极18与所述发射区16、二极管掺杂区14’以及隔离槽13连接。由于采用了正面电极和背面电极相结合的方式，所述双向触发二极管芯片适合常规表面贴装二极管的各种封装形式。
当所述双向触发二极管芯片正面高电位时，电流依次流经基区14、外延层11、埋层12、隔离槽13、衬底10、背面电极19，亦即，第一二极管D1正向导通，电流从正面经过第一二极管D1，双极型晶体管T1、T2的集电极与发射极反向击穿击穿，电流分别经过双极型晶体管T1、T2的集电极、发射极，通过第一电阻R1，从双向触发二极管芯片的背面流出。当所述双向触发二极管芯片正面高电位时，电流依次流经背面电极19、衬底10、埋层12、外延层11、基区14，亦即，第二二极管D2正向导通，电流从背面经过第二二极管D2，双极型晶体管T3、T4的集电极与发射极反向击穿，电流分别经过双极型晶体管T3、T4的集电极、发射极，从双向触发二极管芯片的正面流出。
本领域普通技术人员基于上述的结构和原理可知，所述双向触发二极管芯片也可以仅包括一个晶体管组，本发明并不限定晶体管组的数量。另外，本发明中的双极型晶体管优选是NPN型，控制触发电压效果较佳，所述埋层12、外延层11、发射区16的导电类型是N型，所述衬底10、隔离槽13、基区14、电阻区15、二极管掺杂区14’的导电类型是P型。但是也可以采用PNP型双极型晶体管，亦可实现本发明的目的。
参见图2a至图2f，本发明实施例提供的双向触发二极管芯片制作方法具体包括如下步骤：
步骤S1：提供一衬底10；
如图2a所示，所述衬底10可以为P型或N型衬底，其材质可以是硅、锗或者锗硅化合物、有机化合物半导体材料中的一种。在本实施方式中所述衬底10为P型衬底，所述衬底10选用5英寸、6英寸及更大尺寸硅片，以6英寸硅片为例，其厚度约为0.670mm。
步骤S2：在所述衬底10正面形成埋层12；
如图2b所示，对衬底10进行离子注入工艺，注入的离子为N型离子，并形成N+埋层12。所述离子注入工艺具体包括：在衬底10上形成氧化硅层，在氧化硅层上旋涂光刻胶层；利用掩模对该光刻胶层进行曝光刻蚀，在光刻胶层上形成埋层窗口图案；再以光刻胶层为掩膜，将埋层窗口图案转移到氧化硅层上，使衬底10暴露在该埋层窗口下；对该暴露在埋层下的衬底10部分进行N型离子注入，注入的N型离子例如为锑离子，注入离子的剂量为1×1015/cm2，能量为大约40KeV；注入完成后，去除光刻胶层再进行热退火处理；其中上述的光刻胶层、氧化硅层的成膜工艺以及热退火处理都是业界普遍采用的工艺，此处就不做赘述。
步骤S3：在衬底10及埋层12上形成外延层11；
继续参考图2b，通过外延生长工艺在所述衬底10及埋层12上生长一高纯度的外延层11。外延层11的厚度及电阻率根据双向触发二极管的击穿电压设定。本实施例中所述外延层11为N型的外延层，外延层11的厚度为5～20微米，第二电阻率为0.5～5欧姆·厘米。
步骤S4：形成贯穿所述外延层11并延伸至衬底10中的隔离槽13；
如图2c所示，所述隔离槽13贯穿外延层11，底端设置于衬底10中。本实施例中，形成NPN型晶体管，注入的离子为P型离子，形成P+隔离槽。
步骤S5：在外延层11中形成基区14、二极管掺杂区14’和电阻区15；
如图2d所示，可以先在外延层11中形成基区14和二极管掺杂区14’，然后再形成电阻区15；亦可以，先在外延层11中形成电阻区15，然后再形成基区14和二极管掺杂区14’。在本实施例中，对衬底10进行离子注入工艺，形成基区14和二极管掺杂区14’。所述离子注入工艺具体包括：在衬底10上形成氧化硅层，在氧化硅层上旋涂光刻胶层；利用掩模对该光刻胶层进行曝光刻蚀，在光刻胶层上形成基区和第二电阻窗口图案；再以光刻胶层为掩膜，将基区和第二电阻窗口图案转移到氧化硅层上，使衬底10暴露在该基区和第二电阻窗口下；对该暴露在基区和第二电阻下的衬底10部分进行离子注入，所述离子种类可以根据所制造的双极晶体管进行选择，例如需要制造NPN型晶体管时，需要注入P型例子，比如可以为硼离子；需要制造PNP型晶体管时，需要注入N型杂质，比如可以为磷或砷离子，其能量剂量主要根据BJT的电性要求来选定；注入完成后，去除光刻胶层。然后再用上述离子注入方法形成电阻区15，此处不再赘述。本实施例中，需要形成NPN型晶体管，注入的离子为P型离子，基区14、二极管掺杂区14’和电阻区15的导电类型均为P型。
步骤S6：在基区14中形成发射区16；
如图2e所示，对基区14进行离子注入或扩散掺杂工艺，注入或扩散掺杂的离子为N型离子，并形成N+发射区16。注入过程与形成基区类似，此处就不做赘述。
可以理解的是，基区14和发射区16的浓度影响双极型晶体管的电流放大系数(HFE)，通过调整基区14和发射区16合适浓度及结深，进而通过NPN晶体管HFE，控制双向触发二极管的负阻性能及回弹电压大小。
步骤S7：在衬底10背面形成背面电极，在衬底10正面形成正面电极；
如图2f所示，在所述衬底10上形成覆盖所述外延层的绝缘层17，并在所述绝缘层17中形成开口，所述开口暴露所述发射区16、二极管掺杂区14’以及隔离槽13，然后在所述绝缘层17上形成正面金属层并刻蚀形成正面电极18，在所述衬底10背面形成背面金属层作为背面电极19，所述正面电极18通过所述开口与所述发射区16、二极管掺杂区14’以及隔离槽13连接，这些步骤可以与所述常规集成电路制造工艺兼容，生产效率大幅度提高，操作方便，同时降低了生产成本，该芯片尤其适用于先进的表面贴装二极管封装类型，如SMA等。
在本发明优选方案中，在形成背面金属层之前，对所述衬底10进行减薄，减薄后的衬底厚度在50-300μm之间，便于进行封装工艺。
综上所述，本发明利用双极型晶体管的发射极与基极串联电阻后，其集电极与发射极击穿电压随着第二电阻大小不同具有不同的负阻特性的原理，形成两个对称的、共用集电区的双极型晶体管，且每个平面双极型晶体管的发射极与基极之间串联一第二电阻，利用双极型晶体管其负阻性能，实行了双向触发二极管电压回弹功能，同时通过电阻及NPN双极型晶体管的HFE大小可对其回弹电压大小进行控制调整，由此，采用厚度大于500μm的衬底即可制作该双向触发二极管芯片，厚度可以满足5英寸、6英寸及更大尺寸硅片的生产需求，且工艺与常规集成电路制造工艺兼容，生产效率大幅度提高，操作方便，同时降低了生产成本。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种双向触发二极管芯片，其特征在于，包括：第一二极管、第二二极管、双极型晶体管组、第一电阻和第二电阻，所述双极型晶体管组包括两个对称的双极型晶体管，所述双极型晶体管组中两个双极型晶体管的集电区均与所述第一二极管和第二二极管的阴极连接，其中一双极型晶体管的发射区与第一二极管的阳极连接，另一双极型晶体管的发射区与第二二极管的阳极之间串联所述第一电阻，每个双极型晶体管的发射区与基区之间串联所述第二电阻。
2.如权利要求1所述的双向触发二极管芯片，其特征在于，所述双向触发二极管芯片包括两个双极型晶体管组。
3.一种双向触发二极管芯片，其特征在于，包括：
形成于一衬底正面上的外延层；
形成于所述衬底与外延层之间的埋层；
形成于所述外延层中的基区、二极管掺杂区、电阻区；
形成于所述基区中的发射区；以及
贯穿所述外延层并延伸至衬底中的隔离槽；
其中，所述埋层、外延层、发射区的导电类型相同，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型相同，所述埋层、外延层、基区、发射区构成双极型晶体管，所述衬底、埋层构成第一二极管，所述二极管掺杂区、埋层、外延层构成第二二极管，所述衬底、隔离槽构成第一电阻，所述电阻区构成第二电阻。
4.如权利要求3所述的双向触发二极管芯片，其特征在于，所述埋层、外延层、发射区的导电类型是N型，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型是P型。
5.如权利要求3所述的双向触发二极管芯片，其特征在于，还包括：
形成于所述衬底背面的背面电极；
覆盖所述外延层的绝缘层，所述绝缘层具有暴露所述发射区、二极管掺杂区以及隔离槽的开口；以及
形成于所述衬底正面的正面电极，所述正面电极通过所述开口与所述发射区、二极管掺杂区以及隔离槽连接。
6.一种双向触发二极管芯片的制作方法，其特征在于，包括：
在一衬底正面形成埋层；
在所述衬底及埋层上形成外延层；
形成贯穿所述外延层并延伸至衬底中的隔离槽；
在所述外延层中形成基区、二极管掺杂区和电阻区；以及
在所述基区中形成发射区；
其中，所述埋层、外延层、发射区的导电类型相同，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型相同，所述埋层、外延层、基区、发射区构成双极型晶体管，所述衬底、埋层构成第一二极管，所述二极管掺杂区、埋层、外延层构成第二二极管，所述衬底、隔离槽构成第一电阻，所述电阻区构成第二电阻。
7.如权利要求6所述的双向触发二极管芯片，其特征在于，所述埋层、外延层、发射区的导电类型是N型，所述衬底、隔离槽、基区、电阻区、二极管掺杂区的导电类型的导电类型是P型。
8.如权利要求6所述的双向触发二极管芯片的制作方法，其特征在于，还包括：
在所述外延层上形成绝缘层，所述绝缘层具有暴露所述发射区、二极管掺杂区以及隔离槽的开口；以及
在所述绝缘层上形成正面电极，在所述衬底背面形成背面电极，所述正面电极通过所述开口与所述发射区、二极管掺杂区以及隔离槽连接。
9.如权利要求8所述的双向触发二极管芯片的制作方法，其特征在于，在所述衬底背面形成背面电极之前，对所述衬底进行减薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410240136.XA CN104064605B (zh) | 2014-05-30 | 2014-05-30 | 一种双向触发二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410240136.XA CN104064605B (zh) | 2014-05-30 | 2014-05-30 | 一种双向触发二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104064605A CN104064605A (zh) | 2014-09-24 |
| CN104064605B true CN104064605B (zh) | 2016-08-17 |
Family
ID=51552231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410240136.XA Active CN104064605B (zh) | 2014-05-30 | 2014-05-30 | 一种双向触发二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104064605B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711234B (zh) * | 2017-01-16 | 2019-09-06 | 重庆平伟实业股份有限公司 | 一种高频吸收二极管芯片及其生产方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651102A (zh) * | 2009-08-25 | 2010-02-17 | 南通明芯微电子有限公司 | 一种双向触发二极管芯片的制备方法 |
| CN101926004A (zh) * | 2008-01-31 | 2010-12-22 | 飞思卡尔半导体公司 | 静电放电保护 |
| CN103811486A (zh) * | 2012-11-08 | 2014-05-21 | 飞思卡尔半导体公司 | 保护装置以及相关制作方法 |
| CN204088329U (zh) * | 2014-05-30 | 2015-01-07 | 杭州士兰集成电路有限公司 | 双向触发二极管芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8796729B2 (en) * | 2012-11-20 | 2014-08-05 | Analog Devices, Inc. | Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same |
-
2014
- 2014-05-30 CN CN201410240136.XA patent/CN104064605B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101926004A (zh) * | 2008-01-31 | 2010-12-22 | 飞思卡尔半导体公司 | 静电放电保护 |
| CN101651102A (zh) * | 2009-08-25 | 2010-02-17 | 南通明芯微电子有限公司 | 一种双向触发二极管芯片的制备方法 |
| CN103811486A (zh) * | 2012-11-08 | 2014-05-21 | 飞思卡尔半导体公司 | 保护装置以及相关制作方法 |
| CN204088329U (zh) * | 2014-05-30 | 2015-01-07 | 杭州士兰集成电路有限公司 | 双向触发二极管芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104064605A (zh) | 2014-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899368B2 (en) | ESD protection circuit with plural avalanche diodes | |
| US5262345A (en) | Complimentary bipolar/CMOS fabrication method | |
| US7514751B2 (en) | SiGe DIAC ESD protection structure | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN105932023B (zh) | 瞬态电压抑制器 | |
| CN204088329U (zh) | 双向触发二极管芯片 | |
| US8754479B2 (en) | Semiconductor device | |
| CN103384063A (zh) | 一种浪涌保护电路及其制造方法 | |
| US7238553B1 (en) | Method of forming a high-voltage silicon controlled rectifier structure with improved punch through resistance | |
| CN104064605B (zh) | 一种双向触发二极管芯片及其制作方法 | |
| CN211654822U (zh) | 单向负阻静电放电保护器件 | |
| KR101049797B1 (ko) | 고성능 과도전압 방호소자 및 그 제조방법 | |
| CN113140627A (zh) | 一种低触发电压的scr器件及其制备方法 | |
| CN219979571U (zh) | 一种低放大倍数变化率的功率晶体管 | |
| CN107004578A (zh) | 用于制造包括薄半导体晶圆的半导体器件的方法 | |
| CN210866178U (zh) | 一种集成化单向低容gpp工艺的tvs器件 | |
| CN106409890B (zh) | 鳍式双极结型晶体管的形成方法 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN102130154B (zh) | 硅控整流器结构及其制造方法 | |
| CN109411348A (zh) | 一种大功率抗辐射晶体管芯片设计的方法及芯片 | |
| CN107731813A (zh) | 一种esd保护电路及其制造方法 | |
| CN111540711B (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
| CN103887240B (zh) | 一种逆导型igbt器件的制备方法 | |
| CN111430305B (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |