CN103384063A - 一种浪涌保护电路及其制造方法 - Google Patents

Abstract

本发明涉及电子电路及半导体技术，具体的说是涉及一种可编程浪涌保护电路及其制造方法。本发明所述的一种浪涌保护电路，由2只第一种导电类型的MOSFET、2只第二种导电类型的MOSFET、2只第一种导电类型的门极晶闸管和2只第二种导电类型的门极晶闸管构成，主要是利用MOSFET的漏源电流来控制晶闸管的通断，从而泄放浪涌电流，并提出了制造该浪涌电路的方法。本发明的有益效果为，具有响应速度快（ns级）、承受电压电流冲击能力强的优点，并能同时实现双线双向浪涌保护，还可根据需要调节保护器件对浪涌电压的敏感度。本发明尤其适用于浪涌保护电路。

Description

一种浪涌保护电路及其制造方法

技术领域

本发明涉及电子电路及半导体技术，具体的说是涉及一种浪涌保护电路及其制造方法。

背景技术

电子设备在使用过程中经常会遭遇意外的电压瞬变和浪涌电流，这使整机系统面临电过应力失效、误动作的风险，系统的可靠性也因此大大下降。因此，对电压瞬变和浪涌的防护成为提高整机系统可靠性的一个重要组成部分。传统的浪涌防护器件主要有压敏电阻、气体放电管、TVS二极管等，但压敏电阻耐电压冲击能力弱、使用寿命较短，气体放电管虽然能够承受较大的电流冲击但响应速度较慢，TVS虽然具有体积小、响应速度快的优点，但它不能承受大电流的冲击，电容也较大。随着电子技术的进步，一种以晶闸管为基础的半导体保护器件应运而生，它具有精确导通、无限重复、快速响应、电压范围宽（从几伏到几千伏）、耐浪涌冲击能力强、功能多样等优点，因而在电力电子技术、通信、电子设备防护等领域发挥着越来越重要的作用。本发明所提供的就是一种基于晶闸管的浪涌保护电路结构。

发明内容

本发明所要解决的技术问题，就是提出一种快速响应（ns级）、承受电压电流冲击能力强、能同时实现双线双向保护的浪涌保护电路结构，满足精密电路浪涌保护的需求。

本发明解决上述技术问题所采用的技术方案是：一种浪涌保护电路，其特征在于，包括2只第一种导电类型的MOSFET、2只第二种导电类型的MOSFET、2只第一种导电类型的门极晶闸管和2只第二种导电类型的门极晶闸管，所述2只第一种导电类型的MOSFET的栅极短接引出第一电极GN、源极分别与2只第二种导电类型的门极晶闸管的门极短接，所述2只第二种导电类型的门极晶闸管的阳极短接，所述2只第二种导电类型的MOSFET的栅极短接引出第二电极GP、源极分别与2只第一种导电类型的门极晶闸管的门极短接，所述2只第一种导电类型的门极晶闸管的阴极短接，所述第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述1只第二种导电类型的门极晶闸管的阴极和1只第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述另1只第二种导电类型的门极晶闸管的阴极和另1只第一种导电类型的门极晶闸管的阳极短接引出第四电极RING，所述第一种导电类型的MOSFET的漏极、第二种导电类型的MOSFET的漏极、第一种导电类型的门极晶闸管的阴极、第二种导电类型的门极晶闸管的阳极短接形成电极GND。

具体的，所述第一种导电类型的MOSFET为N沟道MOSFET，第二种导电类型的MOSFET为P沟道MOSFET，

所述N沟道MOSFET包括第一N型半导体衬底14，所述第一N型半导体衬底14的一端设置有第一P阱16，所述第一P阱16中设置有第一N阱17，所述第一N阱17外侧与第一P阱16内侧的半导体区域上表面设置有第一电介质层12，在第一电介质层12上表面设置多晶硅层或金属，由第一电介质层12和多晶硅或金属构成N沟道MOSFET的栅极结构13，所述第一N阱17上表面还设置有接触孔和金属构成N沟道MOSFET的源极19，所述第一N型半导体衬底14中设置第一P区18，所述第一P区18设置在第一N型半导体衬底14的侧面并连接第一N型半导体衬底14的一端和另一端，所述第一N型半导体衬底14的另一端设置有第一N区15，所述第一N型半导体衬底14的下表面设置金属层9形成N沟道MOSFET的漏极；

所述P沟道MOSFET包括第二N型半导体衬底10，所述第二N型半导体衬底10中设置有第二P区3，所述第二P区3中设置有第二N阱4，所述第二N阱4中设置有第二P阱5，所述第二P阱5外侧与第二N阱4内侧的半导体区域上表面设置有第二电介质层6，在第二电介质层6上表面设置多晶硅或金属，由第二电介质层6和多晶硅层或金属构成P沟道MOSFET的栅极结构7，所述第二P阱5上表面还设置有接触孔和金属构成P沟道MOSFET的源极8，所述第二N型半导体衬底10中还设置有第三P区2，所述第三P区2设置在二N型半导体衬底10的侧边并连接第二N型半导体衬底10的一端和另一端，所述第二N型半导体衬底10的下表面设置第一金属层9形成P沟道MOSFET的漏极，N沟道MOSFET与P沟道MOSFET之间通过第四P区11连接。

具体的，所述2只第一种导电类型的门极晶闸管为P型门极晶闸管，所述P型门极晶闸管包括第三N型半导体衬底20，所述第三N型半导体衬底20的一端设置有第三P阱23，所述第三P阱23中设置第一N型短路区24，所述第三P阱23的上表面设置接触孔和金属形成P型门极晶闸管的门极27，所述第一N型短路区24的上表面设置接触孔和金属形成P型门极晶闸管的阴极26，所述P型门极晶闸管的阴极26和门极27通过氧化层29隔开，所述第三N型半导体衬底20的另一端设置第五P区25，所述第三N型半导体衬底20还包括第六P区21，所述第六P区21设置第三N型半导体衬底20的侧面并连接第三N型半导体衬底20的一端和另一端，2只P型门极晶闸管之间通过P型半导体区22隔离连接，所述第三N型半导体衬底20的下表面设置金属电极28做为P型门极晶闸管的阳极。

具体的，所述2只第二种导电类型的门极晶闸管为N型门极晶闸管，所述N型门极晶闸管包括第四N型半导体衬底41，所述第四N型半导体衬底41的一端设置有第四P阱32，所述第四P阱32中设置有第三N阱33，第三N阱33中设置有第五P阱34，所述第三N阱33与第五P阱中还分别形成了第二门极短路区35和N型门极区43，所述第二门极短路区35和N型门极区43的上表面还设置了接触孔和金属以形成N型门极晶闸管的阳极36和门极37，所述N型门极晶闸管的阳极36和门极37通过氧化层40隔开，所述第四N型半导体衬底41的另一端形成N型区42作为N型门极晶闸管的阴极区，所述第四N型半导体衬底41还包括第七P区30，所述第七P区30设置在第四N型半导体衬底41的侧面并连接第四N型半导体衬底41的一端和另一端，所述2只N型门极晶闸管之间通过第八P区31进行隔离连接，所述第四N型半导体衬底41的下表面设置了第二金属层39以形成N型门极晶闸管的阴极。

一种浪涌保护电路的制造方法，其特征在于，包括以下步骤：

第一步：选择片厚300μm，电阻率20～25Ω·cm的单晶硅片，打标清洗、烘干待用；

第二步：将第一步中得到的单晶片进行硅片表面生长场氧化层处理，进行隔离区的双面光刻，光刻后进行双面隔离区的硼扩散、硼-铝双质扩散或镓-铝双质扩散；

第三步：进行第三次光刻，进行P型门极晶闸管门极区、N沟道MOSFET的体区硼离子注入，离子注入条件为：剂量8e13cm^-2、能量80KeV，再分布条件为：温度1250℃、时间35h～40h、O₂流量为700mL/min、N₂流量为300mL/min；

第四步：进行第四次光刻，进行N型门极晶闸管门极区、P沟道MOSFET的体区磷离子注入，离子注入条件为：剂量1e13cm^-2、能量80KeV，再分布条件为：温度1310℃、时间40h～42h、O₂流量为500mL/min、N₂流量为700mL/min；

第五步：进行第五次光刻，刻蚀出MOSFET的有源区；

第六步：热生长致密栅氧化层，多晶硅淀积、进行第六次光刻、刻蚀；

第七步：进行第七次光刻，进行P沟道MOSFET源区、N型门极晶闸管的阳极区的硼离子注入注入条件为：剂量5e14cm^-2、能量50KeV，再分布条件为：温度1250℃、时间15h～20h、O₂流量为700mL/min、N₂流量为300mL/min；

第八步：进行第八次光刻，进行N沟道MOSFET、P型门极晶闸管的阴极区、N型门极晶闸管的阳极区短路点及门极区的磷离子注入，注入条件为：剂量1e15cm^-2、能量60KeV，再分布条件为：温度1310℃、时间18h～22h、O₂流量为500mL/min、N₂流量为700mL/min；

第九步：进行第九次光刻，刻蚀出接触孔；

第十步：金属淀积、进行第十次光刻、反刻铝；

第十一步：合金，炉温550℃、时间10min～30min、真空度10^-3Pa，钝化；

第十二步：进行第十一次光刻刻蚀出压焊点；

第十三步：低温退火，温度500℃～510℃，恒温30min；

第十四步：硅片初测、切割、装架、烧结、封装测试。

具体的，所述第二步中进行隔离区的双面光刻后为采用镓-铝双质扩散，具体步骤为：

a.在硅片正反两面均匀涂上掺铝二氧化硅乳胶源，厚度

，预烘后将硅片推入扩散炉恒温区，在1300℃～1310℃、N₂保护下预淀积8～10h；

b.进行Ga预淀积，Ga源为Ga₂O₃粉末，淀积条件为：片温1250℃～1260℃，源温为980℃～1000℃，H₂流量200～300mL/min，N₂流量为80～100mL/min，通源时间60～80min;

c.在1330℃、N₂保护下进行杂质再分布50～55h，在400℃以下取出硅片，将硅片的的正面减薄、抛光。

本发明的有益效果为，具有响应（ns级）速度快、承受电压电流冲击能力强的优点，并能同时实现双线双向保护的浪涌保护电路结构，还可根据需要调节保护器件对浪涌电压的敏感度。

附图说明

图1是本发明的浪涌保护电路结构示意图；

图2是本发明芯片结构的一个剖线示意；

图3是本发明电路结构沿CC′的剖面示意图，所示结构为一个P沟道MOSFET和一个N沟道MOSFET；

图4是本发明电路结构沿BB′的剖面示意图，所示结构为两个P型门极晶闸管；

图5是本发明电路结构沿AA′的剖面示意图，所示结构为两个N型门极晶闸管；

图6是本发明的浪涌保护电路制造方法工艺步骤中正面隔离区光刻掩模板示意图；

图7是本发明的浪涌保护电路制造方法工艺步骤中背面隔离区光刻掩模板示意图；

图8是本发明的浪涌保护电路制造方法工艺步骤中三次光刻掩模板示意图；

图9是本发明的浪涌保护电路制造方法工艺步骤中四次光刻掩模板示意图；

图10是本发明的浪涌保护电路制造方法工艺步骤中五次光刻掩模板示意图；

图11是本发明的浪涌保护电路制造方法工艺步骤中六次光刻掩模板示意图；

图12是本发明的浪涌保护电路制造方法工艺步骤中七次光刻掩模板示意图；

图13是本发明的浪涌保护电路制造方法工艺步骤中八次光刻掩模板示意图；

图14是本发明的浪涌保护电路制造方法工艺步骤中九次光刻掩模板示意图；

图15是本发明的浪涌保护电路制造方法工艺步骤中十次光刻掩模板示意图；

图16是本发明的浪涌保护电路制造方法工艺步骤中十一次光刻掩模板示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

如图1所示，本发明所述的一种浪涌保护电路，包括2只第一种导电类型的MOSFET、2只第二种导电类型的MOSFET、2只第一种导电类型的门极晶闸管和2只第二种导电类型的门极晶闸管，所述2只第一种导电类型的MOSFET的栅极短接引出第一电极GN、源极分别与2只第二种导电类型的门极晶闸管的门极短接，所述2只第二种导电类型的门极晶闸管的阳极短接，所述2只第二种导电类型的MOSFET的栅极短接引出第二电极GP、源极分别与2只第一种导电类型的门极晶闸管的门极短接，所述2只第一种导电类型的门极晶闸管的阴极短接，所述第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述1只第二种导电类型的门极晶闸管的阴极和1只第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述另1只第二种导电类型的门极晶闸管的阴极和另1只第一种导电类型的门极晶闸管的阳极短接引出第四电极RING，所述第一种导电类型的MOSFET的漏极、第二种导电类型的MOSFET的漏极、第一种导电类型的门极晶闸管的阴极、第二种导电类型的门极晶闸管的阳极短接形成电极GND。

本发明的工作原理为：本发明主要是利用MOSFET的漏源电流作为晶闸管的门极驱动电流。具体为：在电路的GN上加上负的电压，GP上加上正的电压，当TIP或者RING端出现负向（流出TIP或RING）的浪涌时，当GN与TIP或RING的电压差达到第一种导电类型MOSFET的阈值电压，第一种导电类型MOSFET将导通，将会有电流从该MOSFET的漏极流向源极，该电流用于触发第二种导电类型门极的晶闸管快速导通，晶闸管导通后具有泄放浪涌电流的能力，TIP或RING上的浪涌将由地泄放，保护了后端与TIP或RING相连的电路系统；当TIP或者RING端出现正向（从TIP或RING流入）的浪涌时，当TIP或RING与GP的电压差达到第二种导电类型MOSFET的阈值电压，第二种导电类型MOSFET将导通，将会有电流从该MOSFET的源极流向漏极，该电流用于触发第一种导电类型门极的晶闸管快速导通，晶闸管导通后具有泄放浪涌电流的能力，TIP或RING上的浪涌将泄放到地，保护了后端与TIP或RING相连的电路系统；当TIP或RING上不出现浪涌时，MOSFET和晶闸管都将不会导通，不会对后端电路系统的正常工作产生影响，当TIP或RING上的浪涌消失后，MOSFET将截止、晶闸管将关断，使后端电路系统恢复正常工作。

同时，本发明技术方案中的GN、GP的电压值是可以编程的，从而使得能够灵活应用在不同电压等级的电路中起到保护作用，同时通过对GN、GP的电压值进行编程还可以调节保护器件对浪涌电压的敏感度。

本发明所述的电路结构制作在一块第一种导电类型的半导体单晶上，各器件之间有第二种导电类型的隔离区进行隔离。所述的第二种导电类型门极的晶闸管有一个第一种导电类型的半导体材料作为基区，基区上表面形成了第二种导电类型的门极区，在门极区中形成了第一种导电类型的半导体区作为第二种导电类型门极晶闸管的阴极区，在基区下层形成了第二种导电类型的半导体区作为第二种导电类型门极晶闸管的阳极区；所述的第一种导电类型门极的晶闸管有一个由扩散形成的第二种导电类型的半导体材料作为基区，基区中形成了第一种导电类型的门极区，在门极区中形成了第二种导电类型的半导体区作为晶闸管的阳极区，在阳极区中还形成了第一种导电类型的门极短路区，在硅片下表面与基区相对应的位置形成了第一种导电类型的半导体区作为第一种导电类型门极晶闸管的阴极区；所述的第一种导电类型的MOSFET以第一种导电类型的半导体单晶作为漂移区，在漂移区上表面形成了第二种导电类型的半导体区作为体区，在体区中还形成了第一种导电类型的半导体区作为源区，在源区与体区外侧之间的硅片表面还形成了由多晶（或金属）与绝缘介质构成的MOSFET栅极结构，在硅片下表面与体区相对应的位置形成了第一种导电类型的半导体区作为第一种导电类型MOSFET的漏区；所述的第二种导电类型的MOSFET由在单晶半导体材料中扩散形成的第二种导电类型的半导体区作为漂移区，在漂移区中形成了第一种导电类型的半导体区作为体区，在体区中形成了第二种导电类型的半导体区作为源区，在源区与体区外侧之间的硅片表面还形成了由多晶（或金属）与绝缘介质构成的MOSFET栅极结构，在硅片背面与体区相对应的位置形成MOSFET的漏区；硅片表面刻蚀出第一种导电类型门极晶闸管的阳极区及门极、第二种导电类型门极晶闸管的阴极区及门极、MOSFET的源区的接触孔，并用金属层将第一种导电类型门极晶闸管的阳极区、第二种导电类型门极晶闸管的阴极区互连，用金属层将第一种导电类型MOSFET的源区与第二种导电类型门极晶闸管的门极区互连，用金属层将第二种导电类型MOSFET的源区与第一种导电类型门极晶闸管的门极区互连，MOSFET的栅极分别引出，在硅片背面形成金属层。

具体的一种电路结构为：所述第一种导电类型的MOSFET为N沟道MOSFET，第二种导电类型的MOSFET为P沟道MOSFET，2只第一种导电类型的门极晶闸管为P型门极晶闸管，2只第二种导电类型的门极晶闸管为N型门极晶闸管，如图2所示，为本电路结构的剖线示意图：

如图3所示，为本电路结构沿CC′的剖面示意图，所示结构为一个P沟道MOSFET和一个N沟道MOSFET，其中，N沟道MOSFET包括第一N型半导体衬底14，所述第一N型半导体衬底14的一端设置有第一P阱16，所述第一P阱16中设置有第一N阱17，所述第一N阱17外侧与第一P阱16内侧的半导体区域上表面设置有第一电介质层12，在第一电介质层12上表面设置多晶硅层或金属，由第一电介质层12和多晶硅或金属构成N沟道MOSFET的栅极结构13，所述第一N阱17上表面还设置有接触孔和金属构成N沟道MOSFET的源极19，所述第一N型半导体衬底14中设置第一P区18，所述第一P区18设置在第一N型半导体衬底14的侧面并连接第一N型半导体衬底14的一端和另一端，所述第一N型半导体衬底14的另一端设置有第一N区15，所述第一N型半导体衬底14的下表面设置金属层9形成N沟道MOSFET的漏极；P沟道MOSFET包括第二N型半导体衬底10，所述第二N型半导体衬底10中设置有第二P区3，所述第二P区3中设置有第二N阱4，所述第二N阱4中设置有第二P阱5，所述第二P阱5外侧与第二N阱4内侧的半导体区域上表面设置有第二电介质层6，在第二电介质层6上表面设置多晶硅或金属，由第二电介质层6和多晶硅层或金属构成P沟道MOSFET的栅极结构7，所述第二P阱5上表面还设置有接触孔和金属构成P沟道MOSFET的源极8，所述第二N型半导体衬底10中还设置有第三P区2，所述第三P区2设置在二N型半导体衬底10的侧边并连接第二N型半导体衬底10的一端和另一端，所述第二N型半导体衬底10的下表面设置第一金属层9形成P沟道MOSFET的漏极，N沟道MOSFET与P沟道MOSFET之间通过第四P区11连接。

如图4所示，为本电路结构沿BB′的剖面示意图，所示结构为两个P型门极晶闸管，所述P型门极晶闸管包括第三N型半导体衬底20，所述第三N型半导体衬底20的一端设置有第三P阱23，所述第三P阱23中设置第一N型短路区24，所述第三P阱23的上表面设置接触孔和金属形成P型门极晶闸管的门极27，所述第一N型短路区24的上表面设置接触孔和金属形成P型门极晶闸管的阴极26，所述P型门极晶闸管的阴极26和门极27通过氧化层29隔开，所述第三N型半导体衬底20的另一端设置第五P区25，所述第三N型半导体衬底20还包括第六P区21，所述第六P区21设置第三N型半导体衬底20的侧面并连接第三N型半导体衬底20的一端和另一端，2只P型门极晶闸管之间通过P型半导体区22隔离连接，所述第三N型半导体衬底20的下表面设置金属电极28做为P型门极晶闸管的阳极。

如图5所示，为本电路结构沿AA′的剖面示意图，所示结构为两个N型门极晶闸管，所述N型门极晶闸管包括第四N型半导体衬底41，所述第四N型半导体衬底41的一端设置有第四P阱32，所述第四P阱32中设置有第三N阱33，第三N阱33中设置有第五P阱34，所述第三N阱33与第五P阱中还分别形成了第二门极短路区35和N型门极区43，所述第二门极短路区35和N型门极区43的上表面还设置了接触孔和金属以形成N型门极晶闸管的阳极36和门极37，所述N型门极晶闸管的阳极36和门极37通过氧化层40隔开，所述第四N型半导体衬底41的另一端形成N型区42作为N型门极晶闸管的阴极区，所述第四N型半导体衬底41还包括第七P区30，所述第七P区30设置在第四N型半导体衬底41的侧面并连接第四N型半导体衬底41的一端和另一端，所述2只N型门极晶闸管之间通过第八P区31进行隔离连接，所述第四N型半导体衬底41的下表面设置了第二金属层39以形成N型门极晶闸管的阴极。

本发明的电路主要通过硅片制备——隔离区扩散——p型体区注入——n型体区注入——p型注入——n型注入——有源区光刻——栅氧化层生长——多晶刻蚀——接触孔刻蚀——金属淀积、刻蚀——合金——钝化——退火等工艺步骤制备。

具体的工艺步骤为：

第一步：选择缺陷较少的NTD<111>单晶硅片，片厚约300μm，电阻率20～25Ω·cm，打标清洗、烘干待用；

第二步：硅片表面生长场氧化层，进行隔离区的双面光刻，掩模板图形如图6（正面）、图7（背面）所示，光刻后进行双面隔离区的硼扩散或者硼-铝双质扩散、镓-铝双质扩散，以采用镓-铝双质扩散为例，具体工艺为：先在硅片正反两面均匀涂上掺铝二氧化硅乳胶源，厚度约

，预烘后将硅片推入扩散炉恒温区，在1300℃～1310℃、N₂保护下预淀积8～10h，接着进行Ga预淀积，Ga源为Ga₂O₃粉末，淀积条件为：片温为1250℃～1260℃，源温为980℃～1000℃，H₂流量200～300mL/min，N₂流量为80～100mL/min，通源时间60～80min，然后在1330℃、N₂保护下进行杂质再分布50～55h，在400℃以下取出硅片，将硅片的的正面减薄、抛光；

第三步：三次光刻，掩模板图形如图8所示，进行P型门极晶闸管门极区、N沟道MOSFET的体区硼离子注入，离子注入条件为：剂量8e13cm^-2、能量80KeV，再分布条件为：温度1250℃、时间35h～40h、O₂流量为700mL/min、N₂流量为300mL/min；

第四步：四次光刻，掩模板图形如图9所示，进行N型门极晶闸管门极区、P沟道MOSFET的体区磷离子注入，离子注入条件为：剂量1e13cm^-2、能量80KeV，再分布条件为：温度1310℃、时间40h～42h、O₂流量为500mL/min、N₂流量为700mL/min；

第五步：五次光刻，掩模板图形如图10所示，刻蚀出MOSFET的有源区；

第六步：热生长致密栅氧化层

，多晶硅淀积、六次光刻、刻蚀，掩模板图形如图11所示；

第七步：七次光刻，掩模板图形如图12所示，进行P沟道MOSFET源区、N型门极晶闸管的阳极区的硼离子注入注入条件为：剂量5e14cm^-2、能量50KeV，再分布条件为：温度1250℃、时间15h～20h、O₂流量为700mL/min、N₂流量为300mL/min；

第八步：八次光刻，掩模板图形如图13所示，进行N沟道MOSFET、P型门极晶闸管的阴极区、N型门极晶闸管的阳极区短路点及门极区的磷离子注入，注入条件为：剂量1e15cm^-2、能量60KeV，再分布条件为：温度1310℃、时间18h～22h、O₂流量为500mL/min、N₂流量为700mL/min；

第九步：九次光刻，刻蚀出接触孔，掩模板图形如图14所示；

第十步：金属淀积、十次光刻、反刻铝，掩模板图形如图15所示；

第十一步：合金，炉温550℃、时间10min～30min、真空度10^-3Pa，钝化。

第十二步：十一次光刻刻蚀出压焊点，掩模板图形如图16所示；

第十三步：低温退火，温度500℃～510℃，恒温30min；

第十四步：硅片初测、切割、装架、烧结、封装测试。

Claims (6)

1.一种浪涌保护电路，其特征在于，包括2只第一种导电类型的MOSFET、2只第二种导电类型的MOSFET、2只第一种导电类型的门极晶闸管和2只第二种导电类型的门极晶闸管，所述2只第一种导电类型的MOSFET的栅极短接引出第一电极GN、源极分别与2只第二种导电类型的门极晶闸管的门极短接，所述2只第二种导电类型的门极晶闸管的阳极短接，所述2只第二种导电类型的MOSFET的栅极短接引出第二电极GP、源极分别与2只第一种导电类型的门极晶闸管的门极短接，所述2只第一种导电类型的门极晶闸管的阴极短接，所述第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述1只第二种导电类型的门极晶闸管的阴极和1只第一种导电类型的门极晶闸管的阳极短接引出第三电极TIP，所述另1只第二种导电类型的门极晶闸管的阴极和另1只第一种导电类型的门极晶闸管的阳极短接引出第四电极RING，所述第一种导电类型的MOSFET的漏极、第二种导电类型的MOSFET的漏极、第一种导电类型的门极晶闸管的阴极、第二种导电类型的门极晶闸管的阳极短接形成电极GND。

2.根据权利要求1所述的一种浪涌保护电路，其特征在于，所述第一种导电类型的MOSFET为N沟道MOSFET，第二种导电类型的MOSFET为P沟道MOSFET，

所述N沟道MOSFET包括第一N型半导体衬底（14），所述第一N型半导体衬底（14）的一端设置有第一P阱（16），所述第一P阱（16）中设置有第一N阱（17），所述第一N阱（17）外侧与第一P阱（16）内侧的半导体区域上表面设置有第一电介质层（12），在第一电介质层（12）上表面设置多晶硅层或金属，由第一电介质层（12）和多晶硅或金属构成N沟道MOSFET的栅极结构（13），所述第一N阱（17）上表面还设置有接触孔和金属构成N沟道MOSFET的源极（19），所述第一N型半导体衬底（14）中设置第一P区（18），所述第一P区（18）设置在第一N型半导体衬底（14）的侧面并连接第一N型半导体衬底（14）的一端和另一端，所述第一N型半导体衬底（14）的另一端设置有第一N区（15），所述第一N型半导体衬底（14）的下表面设置金属层（9）形成N沟道MOSFET的漏极；

所述P沟道MOSFET包括第二N型半导体衬底（10），所述第二N型半导体衬底（10）中设置有第二P区（3），所述第二P区（3）中设置有第二N阱（4），所述第二N阱（4）中设置有第二P阱(5)，所述第二P阱（5）外侧与第二N阱（4）内侧的半导体区域上表面设置有第二电介质层（6），在第二电介质层（6）上表面设置多晶硅或金属，由第二电介质层（6）和多晶硅层或金属构成P沟道MOSFET的栅极结构（7），所述第二P阱（5）上表面还设置有接触孔和金属构成P沟道MOSFET的源极（8），所述第二N型半导体衬底（10）中还设置有第三P区（2），所述第三P区（2）设置在二N型半导体衬底（10）的侧边并连接第二N型半导体衬底（10）的一端和另一端，所述第二N型半导体衬底（10）的下表面设置第一金属层（9）形成P沟道MOSFET的漏极，N沟道MOSFET与P沟道MOSFET之间通过第四P区（11）连接。

3.根据权利要求2所述的一种浪涌保护电路，其特征在于，所述2只第一种导电类型的门极晶闸管为P型门极晶闸管，所述P型门极晶闸管包括第三N型半导体衬底（20），所述第三N型半导体衬底（20）的一端设置有第三P阱（23），所述第三P阱（23）中设置第一N型短路区（24），所述第三P阱（23）的上表面设置接触孔和金属形成P型门极晶闸管的门极（27），所述第一N型短路区（24）的上表面设置接触孔和金属形成P型门极晶闸管的阴极（26），所述P型门极晶闸管的阴极（26）和门极（27）通过氧化层（29）隔开，所述第三N型半导体衬底（20）的另一端设置第五P区（25），所述第三N型半导体衬底（20）还包括第六P区（21），所述第六P区（21）设置第三N型半导体衬底（20）的侧面并连接第三N型半导体衬底（20）的一端和另一端，2只P型门极晶闸管之间通过P型半导体区（22）隔离连接，所述第三N型半导体衬底（20）的下表面设置金属电极（28）做为P型门极晶闸管的阳极。

4.根据权利要求3所述的一种浪涌保护电路，其特征在于，所述2只第二种导电类型的门极晶闸管为N型门极晶闸管，所述N型门极晶闸管包括第四N型半导体衬底（41），所述第四N型半导体衬底（41）的一端设置有第四P阱（32），所述第四P阱（32）中设置有第三N阱（33），第三N阱（33）中设置有第五P阱（34），所述第三N阱（33）与第五P阱中还分别形成了第二门极短路区（35）和N型门极区（43），所述第二门极短路区（35）和N型门极区（43）的上表面还设置了接触孔和金属以形成N型门极晶闸管的阳极（36）和门极（37），所述N型门极晶闸管的阳极（36）和门极（37）通过氧化层（40）隔开，所述第四N型半导体衬底（41）的另一端形成N型区（42）作为N型门极晶闸管的阴极区，所述第四N型半导体衬底（41）还包括第七P区（30），所述第七P区（30）设置在第四N型半导体衬底（41）的侧面并连接第四N型半导体衬底（41）的一端和另一端，所述2只N型门极晶闸管之间通过第八P区（31）进行隔离连接，所述第四N型半导体衬底（41）的下表面设置了第二金属层（39）以形成N型门极晶闸管的阴极。

5.一种浪涌保护电路的制造方法，其特征在于，包括以下步骤：

第一步：选择片厚300μm，电阻率20～25Ω·cm的单晶硅片，打标清洗、烘干待用；

第二步：将第一步中得到的单晶硅片进行硅片表面生长场氧化层处理，进行隔离区的双面光刻，光刻后进行双面隔离区的硼扩散、硼-铝双质扩散或镓-铝双质扩散；

第三步：进行第三次光刻，进行P型门极晶闸管门极区、N沟道MOSFET的体区硼离子注入，离子注入条件为：剂量8e13cm^-2、能量80KeV，再分布条件为：温度1250℃、时间35h～40h、O₂流量为700mL/min、N₂流量为300mL/min；

第四步：进行第四次光刻，进行N型门极晶闸管门极区、P沟道MOSFET的体区磷离子注入，离子注入条件为：剂量1e13cm^-2、能量80KeV，再分布条件为：温度1310℃、时间40h～42h、O₂流量为500mL/min、N₂流量为700mL/min；

第五步：进行第五次光刻，刻蚀出MOSFET的有源区；

第六步：热生长致密栅氧化层

，多晶硅淀积、进行第六次光刻、刻蚀；

第七步：进行第七次光刻，进行P沟道MOSFET源区、N型门极晶闸管的阳极区的硼离子注入注入条件为：剂量5e14cm^-2、能量50KeV，再分布条件为：温度1250℃、时间15h～20h、O₂流量为700mL/min、N₂流量为300mL/min；

第八步：进行第八次光刻，进行N沟道MOSFET、P型门极晶闸管的阴极区、N型门极晶闸管的阳极区短路点及门极区的磷离子注入，注入条件为：剂量1e15cm^-2、能量60KeV，再分布条件为：温度1310℃、时间18h～22h、O₂流量为500mL/min、N₂流量为700mL/min；

第九步：进行第九次光刻，刻蚀出接触孔；

第十步：金属淀积、进行第十次光刻、反刻铝；

第十一步：合金，炉温550℃、时间10min～30min、真空度10^-3Pa，钝化；

第十二步：进行第十一次光刻刻蚀出压焊点；

第十三步：低温退火，温度500℃～510℃，恒温30min；

第十四步：硅片初测、切割、装架、烧结、封装测试。

6.根据权利要求5所述的一种浪涌保护电路的制造方法，其特征在于，所述第二步中进行隔离区的双面光刻后为采用镓-铝双质扩散，具体步骤为：

a.在硅片正反两面均匀涂上掺铝二氧化硅乳胶源，厚度

，预烘后将硅片推入扩散炉恒温区，在1300℃～1310℃、N₂保护下预淀积8～10h；

b.进行Ga预淀积，Ga源为Ga₂O₃粉末，淀积条件为：片温1250℃～1260℃，源温为980℃～1000℃，H₂流量200～300mL/min，N₂流量为80～100mL/min，通源时间60～80min;

c.在1330℃、N₂保护下进行杂质再分布50～55h，在400℃以下取出硅片，将硅片的的正面减薄、抛光。

Images