CN111627902A - 一种具有sgt和晶闸管的可编程过电压保护器件 - Google Patents
一种具有sgt和晶闸管的可编程过电压保护器件 Download PDFInfo
- Publication number
- CN111627902A CN111627902A CN202010500402.3A CN202010500402A CN111627902A CN 111627902 A CN111627902 A CN 111627902A CN 202010500402 A CN202010500402 A CN 202010500402A CN 111627902 A CN111627902 A CN 111627902A
- Authority
- CN
- China
- Prior art keywords
- type
- sgt
- region
- thyristor
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims abstract description 78
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 238000002955 isolation Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 22
- 210000000746 body region Anatomy 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- BXZRFHUVVWIHMV-KVQBGUIXSA-N [[(2r,3s,5r)-5-(2-amino-6-sulfanylidene-3h-purin-9-yl)-3-hydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] phosphono hydrogen phosphate Chemical compound C1=2NC(N)=NC(=S)C=2N=CN1[C@H]1C[C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OP(O)(O)=O)O1 BXZRFHUVVWIHMV-KVQBGUIXSA-N 0.000 claims 30
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 206010042255 Struck by lightning Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种具有SGT和晶闸管的可编程过电压保护器件，属于功率半导体技术领域。该可编程过电压保护器件利用两个SGT分别为两个NPNP晶闸管提供独立控制，SGT的栅端与负电源电压连接；或者，利用两个SGT分别为两个PNPN晶闸管提供独立控制，SGT的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将浪涌传导到地，从而实现对传输电话线上后续电路的保护。SGT采用沟槽栅及屏蔽栅结构，耐压更高，导通电阻更低，且低的栅漏电容提升了器件的开关速度和降低了器件的开关损耗，使得本发明的可编程输入电压范围更广，开关速度更快且功耗更低，可以对两条传输电话线上的浪涌过电压更快响应。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有SGT和晶闸管的可编程过电压保护器件。
背景技术
现代电子通讯技术迅速发展，传递速度和传递效率不断增加，同时电子设备和整机系统对外界电压的要求越来越高。电压瞬变和浪涌电流都会使通讯设备和整机系统出现误动作甚至损坏，所以需要浪涌保护器件对其进行保护。在欧美各国相继颁布通讯设备抗雷击浪涌标准后，我国于1998年颁布了《中华人民共和国通信行业标准电信终端设备防雷击技术要求及实验办法YD/T9931998》。
典型的电压限幅型保护器件有压敏电阻和瞬态电压抑制器。压敏电阻(VoltageDependent Resistor)是一种对电压敏感的非线性元件，当电路中出现过电压时，压敏电阻首先承受外来的过电压，并将电压钳位在一个比较安全的水平上。瞬态电压抑制器(Transient Voltage Suppressor)当承受浪涌电压时会处于雪崩击穿状态，阻抗迅速降低，泄放浪涌电流到地，将电压钳位在预设水平。典型的电压开关型保护器件有气体放电管和晶闸管。气体放电管(Gas Discharge Tube)管内有二个或多个电极，充有一定量的惰性气体。当高电压施加到两极时，管中的气体会发生电离，电阻很小，气体放电管进入导通状态，实现浪涌能量的泄放。晶闸管(Thyristor)又称可控硅(Silicon ControlledRectifier)，在栅极触发电流的作用下可以从正向阻断状态转换为正向导通状态，泄放浪涌电流，并且在正向导通状态有比较低的导通压降。由于使用寿命长、稳定性好、价格低、浪涌泄放能力强、响应时间更短，近年来晶闸管逐渐取代了电压限幅型保护器件和气体放电管。
在通信系统中，特别是电话系统中，通常通过双线双向通信信道在用户站和中央交换局之间传输信号。在长距离传输中，需要提高用户线接口电路(SLIC)的工作电源，因此需要对用户线接口电路进行电压可编程跟随保护。现有的半导体可编程单向抗浪涌保护结构基于四层晶闸管结构的原理，可实现单向跟随保护，其利用两个独立NPN控制三极管分别与两个NPNP晶闸管连接提供负向浪涌保护，两个独立PNP控制三极管分别与两个PNPN晶闸管连接提供正向浪涌保护。但该结构也存在一定问题，三极管由于是双极型器件，开关速度较慢，频率低，导通电阻较大使得功耗较高，对于保护器件整体而言将表现出响应速度慢、温度特性差、功耗大等不良特性。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有SGT(屏蔽栅沟槽场效应晶体管)和晶闸管的可编程过电压保护器件。
为解决上述技术问题，本发明实施例提供一种具有SGT和晶闸管的可编程过电压保护器件，包括第一SGT、第一NPNP晶闸管、第二SGT和第二NPNP晶闸管，其中第一SGT的源极连接第一NPNP晶闸管的P型基极，第一SGT的漏极连接第一NPNP晶闸管的阳极；第二SGT的源极连接第二NPNP晶闸管的P型基极，第二SGT的漏极连接第二NPNP晶闸管的阳极，第一SGT的屏蔽栅电极连接第一NPNP晶闸管的P型基极，第二SGT的屏蔽栅电极连接第二NPNP晶闸管的P型基极；
第一SGT的栅极和第二SGT的栅极相连并接负电源电压；第一SGT的漏极、第一NPNP晶闸管的阳极、第二SGT的漏极和第二NPNP晶闸管的阳极共同接地；第一NPNP晶闸管的阴极连接第一传输电话线，第二NPNP晶闸管的阴极连接第二传输电话线。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在N型硅单晶上形成第一NPNP晶闸管、第一SGT、第二SGT和第二NPNP晶闸管；所述第二SGT和第二NPNP晶闸管与所述第一SGT和第一NPNP晶闸管对称设置。
进一步的，所述第一NPNP晶闸管的元胞结构包括由下至上依次层叠设置的第一背面金属、第一N型基区和正面金属结构，第一N型基区为N型硅单晶；
其中，第一N型基区的底层由下至上依次层叠设置有重掺杂P型阳极接触区和第一P型阳极，所述重掺杂P型阳极接触区位于第一背面金属的上表面；
第一N型基区的顶层中具有P型隔离区、第一P型基区和重掺杂N型区，重掺杂N型区间隔位于第一P型基区的两侧，P型隔离区间隔位于重掺杂N型区远离第一P型基区的一侧，且位于第一P型阳极的上表面，P型隔离区的顶层中具有重掺杂P型隔离区；
第一P型基区的顶层间隔设置有多个第一N型阴极，多个第一N型阴极之间的间隙为第一P型基区形成的阴极短路孔；
正面金属结构包括阴极电极和第一正面电极，所述阴极电极位于第一N型阴极和所述阴极短路孔上，第一正面电极位于所述第一P型基区上，用于作为第一NPNP晶闸管的基极。
进一步的，所述第一SGT的元胞结构包括由下至上依次层叠设置的第一背面金属、N型衬底和第一正面电极；N型衬底为N型硅单晶；
其中，N型衬底的底层设置有重掺杂N型漏极接触区，重掺杂N型漏极接触区位于所述第一背面金属的上表面，且其一侧与所述重掺杂P型阳极接触区的一侧接触；
N型衬底的顶层设置有侧面相互接触的P型体区和第一栅氧化层；P型体区靠近P型隔离区的一侧设置，第一栅氧化层远离P型隔离区的一侧设置，P型体区的顶层设置有侧面相互接触的重掺杂P型接触区和重掺杂N型源区，重掺杂N型源区的一侧与第一栅氧化层的一侧接触；第一栅氧化层中具有上下间隔设置的第一多晶硅栅电极和第一屏蔽栅电极；
第一正面电极位于重掺杂P型接触区和重掺杂N型源区上，用于作为第一SGT的源极。
进一步的，第一NPNP晶闸管的第一正面电极与第一SGT的第一正面电极相连，第二SGT的第二正面电极和第二NPNP晶闸管的第二正面电极相连，第一、第二NPNP晶闸管的第一背面金属与第一、二SGT的第一背面金属相连。
为解决上述技术问题，本发明实施例提供一种具有SGT和晶闸管的可编程过电压保护器件，包括第三SGT、第一PNPN晶闸管、第四SGT和第二PNPN晶闸管，其中第三SGT的源极连接第一PNPN晶闸管的N型栅极，第三SGT的漏极连接第一PNPN晶闸管的阴极；第四SGT的源极连接第二PNPN晶闸管的N型栅极，第四SGT的漏极连接第二PNPN晶闸管的阴极，第三SGT的屏蔽栅电极连接第一PNPN晶闸管的N型基极，第四SGT的屏蔽栅电极连接第二PNPN晶闸管的N型基极；
第三SGT的栅极和第四SGT的栅极相连并接正电源电压；第三SGT的漏极、第一PNPN晶闸管的阴极、第四SGT的漏极和第二PNPN晶闸管的阴极共同接地；第一PNPN晶闸管的阳极连接第一传输电话线，第二PNPN晶闸管的阳极连接第二传输电话线。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在P型硅单晶上形成第一PNPN晶闸管、第三SGT、第四SGT和第二PNPN晶闸管；所述第四SGT和第二PNPN晶闸管与所述第三SGT和第一PNPN晶闸管对称设置。
进一步的，所述第一PNPN晶闸管的元胞结构包括由下至上依次层叠设置的第二背面金属、第二P型基区和正面金属结构，第二P型基区为P型硅单晶；
其中，第二P型基区的底层由下至上依次层叠设置有重掺杂N型阴极接触区和第二N型阴极，所述重掺杂N型阴极接触区位于第二背面金属的上表面；
第二P型基区的顶层中具有N型隔离区、第二N型基区和重掺杂P型区，重掺杂P型区间隔位于第二N型基区的两侧，N型隔离区间隔位于重掺杂P型区远离第二N型基区的一侧，且位于第二N型阴极的上表面，N型隔离区的顶层中具有重掺杂N型隔离区；
第二N型基区的顶层间隔设置有多个第二P型阳极，多个第二P型阳极之间的间隙为第二N型基区形成的阳极短路孔；
正面金属结构包括阳极电极和第三正面电极，所述阳极电极位于第二P型阳极和所述阳极短路孔上，第三正面电极位于所述第二N型基区上，用于作为第一PNPN晶闸管的基极。
进一步的，所述第三SGT的元胞结构包括由下至上依次层叠设置的第二背面金属、P型衬底和第三正面电极；P型衬底为P型硅单晶；
其中，P型衬底的底层设置有重掺杂P型漏极接触区，重掺杂P型漏极接触区位于所述第二背面金属的上表面，且其一侧与所述重掺杂N型阴极接触区的一侧接触；
P型衬底的顶层设置有侧面相互接触的N型体区和第二栅氧化层；N型体区靠近N型隔离区的一侧设置，第二栅氧化层远离N型隔离区的一侧设置，N型体区的顶层设置有侧面相互接触的重掺杂N型接触区和重掺杂P型源区，重掺杂P型源区的一侧与第二栅氧化层的一侧接触；第二栅氧化层中具有上下间隔设置的第二多晶硅栅电极和第二屏蔽栅电极；
第三正面电极位于重掺杂N型接触区和重掺杂P型源区上，用于作为第三SGT的源极。
进一步的，第一PNPN晶闸管的第三正面电极与第三SGT的第三正面电极相连，第四SGT的第四正面电极和第二PNPN晶闸管的第四正面电极相连，第一、第二PNPN晶闸管的第二背面金属与第三、四SGT的第二背面金属相连。
本发明的有益效果是：本发明所提供的一种具有SGT和晶闸管的可编程过电压保护器件，利用两个SGT分别为两个NPNP晶闸管提供独立控制，SGT的栅端与负电源电压连接；或者，两个SGT分别为两个PNPN晶闸管提供独立控制，SGT的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将浪涌传导到地，从而实现对传输电话线上过电压的可编程保护，继而保护电话线的后续电路。SGT采用沟槽栅及屏蔽栅结构，屏蔽栅辅助漂移区耗尽，形成二维耗尽，极大的改善了器件的耐压能力，且在相同耐压的情况下可以获得更小的导通电阻，另一方面，低的栅漏电容提升了器件的开关速度和降低了器件的开关损耗，这些优势使得本发明的可编程输入电压范围更广，开关速度更快且功耗更低，可以对两条传输电话线上的浪涌过电压更快响应。
附图说明
图1A为本发明第一实施例的一种具有SGT和晶闸管的可编程过电压保护器件的结构示意图；
图1B为本发明第二实施例的一种具有SGT和晶闸管的可编程过电压保护器件的结构示意图；
图2A为本发明第一实施例的一种具有SGT和晶闸管的可编程过电压保护器件的剖面结构示意图；
图2B为本发明第二实施例的一种具有SGT和晶闸管的可编程过电压保护器件的剖面结构示意图；
图3A为本发明第一实施例的一种具有SGT和晶闸管的可编程过电压保护器件的输出特性曲线；
图3B为本发明第二实施例的一种具有SGT和晶闸管的可编程过电压保护器件的输出特性曲线。
附图中，各标号所代表的部件列表如下：
4、第一N型基区，5、第一P型阳极，6、重掺杂P型阳极接触区，7、P型隔离区，8、重掺杂P型隔离区，9、第一P型基区，10、重掺杂N型区，11、第一N型阴极，12、阴极短路孔，13、N型衬底，14、重掺杂N型漏极接触区，15、重掺杂P型接触区，16、P型体区，17、重掺杂N型源区，18、第一正面电极，19、第一栅氧化层，20、第一多晶硅栅电极，21、第一背面金属，22、阴极电极，23、第一屏蔽栅电极，24、第一氧化层，25、第一SGT，26、第二SGT，27、第一NPNP晶闸管，28、第二NPNP晶闸管，34、第二P型基区，35、第二N型阴极，36、重掺杂N型阴极接触区，37、N型隔离区，38、重掺杂N型隔离区，39、第二N型基区，40、重掺杂P型区，41、第二P型阳极，42、阳极短路孔，43、P型衬底，44、重掺杂P型漏极接触区，45、重掺杂N型接触区，46、N型体区，47、重掺杂P型源区，48、第三正面电极，49、第二栅氧化层，50、第二多晶硅栅电极，51、第二背面金属，52、阳极电极，53、第二屏蔽栅电极，54、第二氧化层55、第三SGT，56、第四SGT，57、第一PNPN晶闸管，58、第二PNPN晶闸管。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1A所示，本发明第一实施例提供的一种具有SGT和晶闸管的可编程过电压保护器件，包括第一SGT25、第一NPNP晶闸管27、第二SGT26和第二NPNP晶闸管28，其中第一SGT25的源极连接第一NPNP晶闸管27的P型基极，第一SGT25的漏极连接第一NPNP晶闸管27的阳极；第二SGT26的源极连接第二NPNP晶闸管28的P型基极，第二SGT26的漏极连接第二NPNP晶闸管28的阳极，第一SGT25的屏蔽栅电极连接第一NPNP晶闸管27的P型基极，第二SGT26的屏蔽栅电极连接第二NPNP晶闸管28的P型基极；
第一SGT25的栅极和第二SGT26的栅极相连并接负电源电压；第一SGT25的漏极、第一NPNP晶闸管27的阳极、第二SGT26的漏极和第二NPNP晶闸管28的阳极共同接地；第一NPNP晶闸管27的阴极连接第一传输电话线，第二NPNP晶闸管28的阴极连接第二传输电话线。
本发明第一实施例的工作原理如下：
本发明第一实施例的一种具有SGT和晶闸管的可编程负向过电压保护器件中，两个NPNP晶闸管的阴极分别与第一传输电话线Line1和第二传输电话线Line2连接，两个NPNP晶闸管的阳极和SGT的漏极与地连接，SGT的两个源极分别与两个NPNP晶闸管的P型基极连接，SGT的栅极与负电源电压连接，SGT的屏蔽栅电极与NPNP晶闸管的P型基极连接。
本发明提供的一种具有SGT和晶闸管的可编程负向过电压保护器件的输出特性曲线如图3A所示，器件实现负向过电压保护，工作在第三象限，当Line上的电压范围在地与负电源电压之间时，NPNP晶闸管处于正向阻断状态，SGT源极电位高于栅极，栅下无耗尽区，无沟道产生，SGT不开启，过电压保护器件不工作，此时流过器件的为漏电流；当Line上的电压低于负电源电压，SGT源极电位低于栅极，栅下产生耗尽区，当栅极与源极之间的电压差大于阈值电压时产生沟道，SGT开启且工作在饱和区，电流从SGT的漏极流向SGT的源极充当NPNP晶闸管的栅极触发电流，触发晶闸管由正向阻断转折进入正向导通状态，泄放浪涌电流到地，实现对Line上后续电路的保护，图中VBO为转折电压，对应电流为转折电流，进入并且维持正向导通的最小电流为维持电流IH，对应电压为维持电压VH。当Line上的电压变为正电压，NPNP晶闸管处于反向阻断状态，SGT中的P型体区16与N型衬底13形成的PN结正向偏置，电流从SGT的源极流向SGT的漏极，实现电压钳位。
可选地，如图2A所示，在N型硅单晶上形成第一NPNP晶闸管27、第一SGT25、第二SGT26和第二NPNP晶闸管28；所述第二SGT26和第二NPNP晶闸管28与所述第一SGT25和第一NPNP晶闸管27对称设置。
上述实施例中，所述N型硅单晶优选为N型轻掺杂硅单晶。
可选地，如图2A所示，所述第一NPNP晶闸管27的元胞结构包括由下至上依次层叠设置的第一背面金属21、第一N型基区4和正面金属结构，第一N型基区4为N型硅单晶；
其中，第一N型基区4的底层由下至上依次层叠设置有重掺杂P型阳极接触区6和第一P型阳极5，所述重掺杂P型阳极接触区6位于第一背面金属21的上表面；
第一N型基区4的顶层中具有P型隔离区7、第一P型基区9和重掺杂N型区10，重掺杂N型区10间隔位于第一P型基区9的两侧，P型隔离区7间隔位于重掺杂N型区10远离第一P型基区9的一侧，且位于第一P型阳极5的上表面，P型隔离区7的顶层中具有重掺杂P型隔离区8；
第一P型基区9的顶层间隔设置有多个第一N型阴极11，多个第一N型阴极11之间的间隙为第一P型基区9形成的阴极短路孔12；
正面金属结构包括阴极电极22和第一正面电极18，所述阴极电极22位于第一N型阴极11和所述阴极短路孔12上，第一正面电极18位于所述第一P型基区9上，用于作为第一NPNP晶闸管27的基极。
上述实施例中，第一NPNP晶闸管27中的第一背面金属21作为阳极。其中的正面金属结构中各正面电极通过第一氧化层24隔离。
可选地，如图2A所示，所述第一SGT25的元胞结构包括由下至上依次层叠设置的第一背面金属21、N型衬底13和第一正面电极18；N型衬底13为N型硅单晶；
其中，N型衬底13的底层设置有重掺杂N型漏极接触区14，重掺杂N型漏极接触区14位于所述第一背面金属21的上表面，且其一侧与所述重掺杂P型阳极接触区6的一侧接触；
N型衬底13的顶层设置有侧面相互接触的P型体区16和第一栅氧化层19；P型体区16靠近P型隔离区7的一侧设置，第一栅氧化层19远离P型隔离区7的一侧设置，P型体区16的顶层设置有侧面相互接触的重掺杂P型接触区15和重掺杂N型源区17，重掺杂N型源区17的一侧与第一栅氧化层19的一侧接触；第一栅氧化层19中具有上下间隔设置的第一多晶硅栅电极20和第一屏蔽栅电极23；
第一正面电极18位于重掺杂P型接触区15和重掺杂N型源区17上，用于作为第一SGT25的源极。
上述实施例中，第一SGT25中的第一背面金属21作为漏极。其中的第一正面电极18与其他正面电极通过第一氧化层24隔离。
可选地，如图2A所示，第一NPNP晶闸管27的第一正面电极18与第一SGT25的第一正面电极18相连，第二SGT26的第二正面电极和第二NPNP晶闸管28的第二正面电极相连，第一、第二NPNP晶闸管27、28的第一背面金属21与第一、二SGT25、26的第一背面金属21相连。
如图1B所示，本发明第二实施例提供的一种具有SGT和晶闸管的可编程过电压保护器件，包括第三SGT55、第一PNPN晶闸管57、第四SGT56和第二PNPN晶闸管58，其中第三SGT55的源极连接第一PNPN晶闸管57的N型栅极，第三SGT55的漏极连接第一PNPN晶闸管57的阴极；第四SGT56的源极连接第二PNPN晶闸管58的N型栅极，第四SGT56的漏极连接第二PNPN晶闸管58的阴极，第三SGT55的屏蔽栅电极连接第一PNPN晶闸管57的N型基极，第四SGT56的屏蔽栅电极连接第二PNPN晶闸管58的N型基极；
第三SGT55的栅极和第四SGT56的栅极相连并接正电源电压；第三SGT55的漏极、第一PNPN晶闸管57的阴极、第四SGT56的漏极和第二PNPN晶闸管58的阴极共同接地；第一PNPN晶闸管57的阳极连接第一传输电话线，第二PNPN晶闸管58的阳极连接第二传输电话线。
本发明第二实施例的工作原理如下：
本发明第二实施例的一种具有SGT和晶闸管的可编程正向过电压保护器件中，两个PNPN晶闸管的阳极分别与第一传输电话线Line1和第二传输电话线Line2连接，两个PNPN晶闸管的阴极和SGT的漏极与地连接，SGT的两个源极分别与两个PNPN晶闸管的N型栅极连接，SGT的栅极与正电源电压连接，SGT的屏蔽栅电极与PNPN晶闸管的N型基极连接。
本发明提供的一种具有SGT和晶闸管的可编程正向过电压保护器件的输出特性曲线如图3B所示，器件实现正向过电压保护，工作在第一象限，当Line上的电压范围在地与正电源电压之间时，PNPN晶闸管处于正向阻断状态，SGT源极电位低于栅极，栅下无耗尽区，无沟道产生，SGT不开启，过电压保护器件不工作，此时流过器件的为漏电流；当Line上的电压高于正电源电压，SGT源极电位高于栅极，栅下产生耗尽区，当栅极与源极之间的电压差大于阈值电压时产生沟道，SGT开启且工作在饱和区，电流从源极流向漏极充当PNPN晶闸管的栅极触发电流，触发晶闸管由正向阻断进入正向导通状态，泄放浪涌电流到地，实现对Line上后续电路的保护，图中VBO为转折电压，对应电流为转折电流，进入并且维持正向导通的最小电流为维持电流IH，对应电压为维持电压VH。当Line上的电压变为负电压，PNPN晶闸管处于反向阻断状态，SGT中的N型体区46与P型衬底43形成的PN结正向偏置，电流从SGT的漏极流向SGT的源极，实现电压钳位。
可选地，如图2B所示，在P型硅单晶上形成第一PNPN晶闸管57、第三SGT55、第四SGT56和第二PNPN晶闸管58；所述第四SGT56和第二PNPN晶闸管58与所述第三SGT55和第一PNPN晶闸管57对称设置。
上述实施例中，所述P型硅单晶优选为P型轻掺杂硅单晶。
可选地，如图2B所示，所述第一PNPN晶闸管57的元胞结构包括由下至上依次层叠设置的第二背面金属51、第二P型基区34和正面金属结构，第二P型基区34为P型硅单晶；
其中，第二P型基区34的底层由下至上依次层叠设置有重掺杂N型阴极接触区36和第二N型阴极35，所述重掺杂N型阴极接触区36位于第二背面金属51的上表面；
第二P型基区34的顶层中具有N型隔离区37、第二N型基区39和重掺杂P型区40，重掺杂P型区40间隔位于第二N型基区39的两侧，N型隔离区37间隔位于重掺杂P型区40远离第二N型基区39的一侧，且位于第二N型阴极35的上表面，N型隔离区37的顶层中具有重掺杂N型隔离区38；
第二N型基区39的顶层间隔设置有多个第二P型阳极41，多个第二P型阳极41之间的间隙为第二N型基区39形成的阳极短路孔42；
正面金属结构包括阳极电极52和第三正面电极48，所述阳极电极52位于第二P型阳极41和所述阳极短路孔42上，第三正面电极48位于所述第二N型基区39上，用于作为第一PNPN晶闸管57的基极。
上述实施例中，第一PNPN晶闸管57中的第二背面金属51作为阴极。其中的正面金属结构中各正面电极通过第二氧化层54隔离。
可选地，如图2B所示，所述第三SGT55的元胞结构包括由下至上依次层叠设置的第二背面金属51、P型衬底43和第三正面电极48；P型衬底43为P型硅单晶；
其中，P型衬底43的底层设置有重掺杂P型漏极接触区44，重掺杂P型漏极接触区44位于所述第二背面金属51的上表面，且其一侧与所述重掺杂N型阴极接触区36的一侧接触；
P型衬底43的顶层设置有侧面相互接触的N型体区46和第二栅氧化层49；N型体区46靠近N型隔离区37的一侧设置，第二栅氧化层49远离N型隔离区37的一侧设置，N型体区46的顶层设置有侧面相互接触的重掺杂N型接触区45和重掺杂P型源区47，重掺杂P型源区47的一侧与第二栅氧化层49的一侧接触；第二栅氧化层49中具有上下间隔设置的第二多晶硅栅电极50和第二屏蔽栅电极53；
第三正面电极48位于重掺杂N型接触区45和重掺杂P型源区47上，用于作为第三SGT55的源极。
上述实施例中，第三SGT55中的第二背面金属51作为漏极。其中的第三正面电极48与其他正面电极通过第二氧化层54隔离。
可选地，如图2B所示，第一PNPN晶闸管57的第三正面电极48与第三SGT55的第三正面电极48相连，第四SGT56的第四正面电极和第二PNPN晶闸管58的第四正面电极相连，第一、第二PNPN晶闸管57、58的第二背面金属51与第三、四SGT55、56的第二背面金属51相连。
本发明的一种具有SGT和晶闸管的可编程过电压保护器件，利用两个SGT分别为两个NPNP晶闸管提供独立控制，SGT的栅端与负电源电压连接；或者，两个SGT分别为两个PNPN晶闸管提供独立控制，SGT的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将浪涌传导到地，从而实现对传输电话线上过电压的可编程保护，继而保护电话线的后续电路。SGT采用沟槽栅及屏蔽栅结构，屏蔽栅辅助漂移区耗尽，形成二维耗尽，极大的改善了器件的耐压能力，且在相同耐压的情况下可以获得更小的导通电阻，另一方面，低的栅漏电容提升了器件的开关速度和降低了器件的开关损耗，这些优势使得本发明的可编程输入电压范围更广，开关速度更快且功耗更低，可以对两条传输电话线上的浪涌过电压更快响应。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有SGT和晶闸管的可编程过电压保护器件，包括第一SGT(25)、第一NPNP晶闸管(27)、第二SGT(26)和第二NPNP晶闸管(28)，其中第一SGT(25)的源极连接第一NPNP晶闸管(27)的P型基极，第一SGT(25)的漏极连接第一NPNP晶闸管(27)的阳极；第二SGT(26)的源极连接第二NPNP晶闸管(28)的P型基极，第二SGT(26)的漏极连接第二NPNP晶闸管(28)的阳极，第一SGT(25)的屏蔽栅电极连接第一NPNP晶闸管(27)的P型基极，第二SGT(26)的屏蔽栅电极连接第二NPNP晶闸管(28)的P型基极；
其特征在于，第一SGT(25)的栅极和第二SGT(26)的栅极相连并接负电源电压；第一SGT(25)的漏极、第一NPNP晶闸管(27)的阳极、第二SGT(26)的漏极和第二NPNP晶闸管(28)的阳极共同接地；第一NPNP晶闸管(27)的阴极连接第一传输电话线，第二NPNP晶闸管(28)的阴极连接第二传输电话线。
2.根据权利要求1所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，在N型硅单晶上形成第一NPNP晶闸管(27)、第一SGT(25)、第二SGT(26)和第二NPNP晶闸管(28)；所述第二SGT(26)和第二NPNP晶闸管(28)与所述第一SGT(25)和第一NPNP晶闸管(27)对称设置。
3.根据权利要求1所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，所述第一NPNP晶闸管(27)的元胞结构包括由下至上依次层叠设置的第一背面金属(21)、第一N型基区(4)和正面金属结构，第一N型基区(4)为N型硅单晶；
其中，第一N型基区(4)的底层由下至上依次层叠设置有重掺杂P型阳极接触区(6)和第一P型阳极(5)，所述重掺杂P型阳极接触区(6)位于第一背面金属(21)的上表面；
第一N型基区(4)的顶层中具有P型隔离区(7)、第一P型基区(9)和重掺杂N型区(10)，重掺杂N型区(10)间隔位于第一P型基区(9)的两侧，P型隔离区(7)间隔位于重掺杂N型区(10)远离第一P型基区(9)的一侧，且位于第一P型阳极(5)的上表面，P型隔离区(7)的顶层中具有重掺杂P型隔离区(8)；
第一P型基区(9)的顶层间隔设置有多个第一N型阴极(11)，多个第一N型阴极(11)之间的间隙为第一P型基区(9)形成的阴极短路孔(12)；
正面金属结构包括阴极电极(22)和第一正面电极(18)，所述阴极电极(22)位于第一N型阴极(11)和所述阴极短路孔(12)上，第一正面电极(18)位于所述第一P型基区(9)上，用于作为第一NPNP晶闸管(27)的基极。
4.根据权利要求1-3所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，所述第一SGT(25)的元胞结构包括由下至上依次层叠设置的第一背面金属(21)、N型衬底(13)和第一正面电极(18)；N型衬底(13)为N型硅单晶；
其中，N型衬底(13)的底层设置有重掺杂N型漏极接触区(14)，重掺杂N型漏极接触区(14)位于所述第一背面金属(21)的上表面，且其一侧与所述重掺杂P型阳极接触区(6)的一侧接触；
N型衬底(13)的顶层设置有侧面相互接触的P型体区(16)和第一栅氧化层(19)；P型体区(16)靠近P型隔离区(7)的一侧设置，第一栅氧化层(19)远离P型隔离区(7)的一侧设置，P型体区(16)的顶层设置有侧面相互接触的重掺杂P型接触区(15)和重掺杂N型源区(17)，重掺杂N型源区(17)的一侧与第一栅氧化层(19)的一侧接触；第一栅氧化层(19)中具有上下间隔设置的第一多晶硅栅电极(20)和第一屏蔽栅电极(23)；
第一正面电极(18)位于重掺杂P型接触区(15)和重掺杂N型源区(17)上，用于作为第一SGT(25)的源极。
5.根据权利要求4所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，第一NPNP晶闸管(27)的第一正面电极(18)与第一SGT(25)的第一正面电极(18)相连，第二SGT(26)的第二正面电极和第二NPNP晶闸管(28)的第二正面电极相连，第一、第二NPNP晶闸管(27、28)的第一背面金属(21)与第一、二SGT(25、26)的第一背面金属(21)相连。
6.一种具有SGT和晶闸管的可编程过电压保护器件，包括第三SGT(55)、第一PNPN晶闸管(57)、第四SGT(56)和第二PNPN晶闸管(58)，其中第三SGT(55)的源极连接第一PNPN晶闸管(57)的N型栅极，第三SGT(55)的漏极连接第一PNPN晶闸管(57)的阴极；第四SGT(56)的源极连接第二PNPN晶闸管(58)的N型栅极，第四SGT(56)的漏极连接第二PNPN晶闸管(58)的阴极，第三SGT(55)的屏蔽栅电极连接第一PNPN晶闸管(57)的N型基极，第四SGT(56)的屏蔽栅电极连接第二PNPN晶闸管(58)的N型基极；
其特征在于，第三SGT(55)的栅极和第四SGT(56)的栅极相连并接正电源电压；第三SGT(55)的漏极、第一PNPN晶闸管(57)的阴极、第四SGT(56)的漏极和第二PNPN晶闸管(58)的阴极共同接地；第一PNPN晶闸管(57)的阳极连接第一传输电话线，第二PNPN晶闸管(58)的阳极连接第二传输电话线。
7.根据权利要求6所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，在P型硅单晶上形成第一PNPN晶闸管(57)、第三SGT(55)、第四SGT(56)和第二PNPN晶闸管(58)；所述第四SGT(56)和第二PNPN晶闸管(58)与所述第三SGT(55)和第一PNPN晶闸管(57)对称设置。
8.根据权利要求1所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，所述第一PNPN晶闸管(57)的元胞结构包括由下至上依次层叠设置的第二背面金属(51)、第二P型基区(34)和正面金属结构，第二P型基区(34)为P型硅单晶；
其中，第二P型基区(34)的底层由下至上依次层叠设置有重掺杂N型阴极接触区(36)和第二N型阴极(35)，所述重掺杂N型阴极接触区(36)位于第二背面金属(51)的上表面；
第二P型基区(34)的顶层中具有N型隔离区(37)、第二N型基区(39)和重掺杂P型区(40)，重掺杂P型区(40)间隔位于第二N型基区(39)的两侧，N型隔离区(37)间隔位于重掺杂P型区(40)远离第二N型基区(39)的一侧，且位于第二N型阴极(35)的上表面，N型隔离区(37)的顶层中具有重掺杂N型隔离区(38)；
第二N型基区(39)的顶层间隔设置有多个第二P型阳极(41)，多个第二P型阳极(41)之间的间隙为第二N型基区(39)形成的阳极短路孔(42)；
正面金属结构包括阳极电极(52)和第三正面电极(48)，所述阳极电极(52)位于第二P型阳极(41)和所述阳极短路孔(42)上，第三正面电极(48)位于所述第二N型基区(39)上，用于作为第一PNPN晶闸管(57)的基极。
9.根据权利要求6-8任一项所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，所述第三SGT(55)的元胞结构包括由下至上依次层叠设置的第二背面金属(51)、P型衬底(43)和第三正面电极(48)；P型衬底(43)为P型硅单晶；
其中，P型衬底(43)的底层设置有重掺杂P型漏极接触区(44)，重掺杂P型漏极接触区(44)位于所述第二背面金属(51)的上表面，且其一侧与所述重掺杂N型阴极接触区(36)的一侧接触；
P型衬底(43)的顶层设置有侧面相互接触的N型体区(46)和第二栅氧化层(49)；N型体区(46)靠近N型隔离区(37)的一侧设置，第二栅氧化层(49)远离N型隔离区(37)的一侧设置，N型体区(46)的顶层设置有侧面相互接触的重掺杂N型接触区(45)和重掺杂P型源区(47)，重掺杂P型源区(47)的一侧与第二栅氧化层(49)的一侧接触；第二栅氧化层(49)中具有上下间隔设置的第二多晶硅栅电极(50)和第二屏蔽栅电极(53)；
第三正面电极(48)位于重掺杂N型接触区(45)和重掺杂P型源区(47)上，用于作为第三SGT(55)的源极。
10.根据权利要求9所述的一种具有SGT和晶闸管的可编程过电压保护器件，其特征在于，第一PNPN晶闸管(57)的第三正面电极(48)与第三SGT(55)的第三正面电极(48)相连，第四SGT(56)的第四正面电极和第二PNPN晶闸管(58)的第四正面电极相连，第一、第二PNPN晶闸管(57、58)的第二背面金属(51)与第三、四SGT(55、56)的第二背面金属(51)相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010500402.3A CN111627902B (zh) | 2020-06-04 | 2020-06-04 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010500402.3A CN111627902B (zh) | 2020-06-04 | 2020-06-04 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111627902A true CN111627902A (zh) | 2020-09-04 |
| CN111627902B CN111627902B (zh) | 2022-06-24 |
Family
ID=72259555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010500402.3A Active CN111627902B (zh) | 2020-06-04 | 2020-06-04 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111627902B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113764406A (zh) * | 2021-11-10 | 2021-12-07 | 江苏应能微电子有限公司 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
| CN113990933A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025963A1 (en) * | 2000-03-15 | 2001-10-04 | Yoshiyasu Tashiro | Semiconductor device and the process of manufacturing the semiconductor device |
| JP2005064106A (ja) * | 2003-08-08 | 2005-03-10 | New Japan Radio Co Ltd | Ｅｓｄ保護素子 |
| US20060244071A1 (en) * | 2005-04-28 | 2006-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device including metal-oxide-silicon field-effect transistor as a trigger circuit |
| CN102544001A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种为集成电路i/o端口提供全模式esd保护的scr结构 |
| US20130083436A1 (en) * | 2011-10-04 | 2013-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection |
| CN103384063A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种浪涌保护电路及其制造方法 |
| US20180012961A1 (en) * | 2016-07-11 | 2018-01-11 | TowerJazz Ltd. | Device and system of a silicon controlled rectifier (scr) |
| CN109411468A (zh) * | 2018-10-25 | 2019-03-01 | 湖南大学 | 可控硅静电保护器件 |
| US20190131787A1 (en) * | 2017-10-26 | 2019-05-02 | Analog Devices, Inc. | Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification |
-
2020
- 2020-06-04 CN CN202010500402.3A patent/CN111627902B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025963A1 (en) * | 2000-03-15 | 2001-10-04 | Yoshiyasu Tashiro | Semiconductor device and the process of manufacturing the semiconductor device |
| JP2005064106A (ja) * | 2003-08-08 | 2005-03-10 | New Japan Radio Co Ltd | Ｅｓｄ保護素子 |
| US20060244071A1 (en) * | 2005-04-28 | 2006-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device including metal-oxide-silicon field-effect transistor as a trigger circuit |
| US20130083436A1 (en) * | 2011-10-04 | 2013-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection |
| CN102544001A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种为集成电路i/o端口提供全模式esd保护的scr结构 |
| CN103384063A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种浪涌保护电路及其制造方法 |
| US20180012961A1 (en) * | 2016-07-11 | 2018-01-11 | TowerJazz Ltd. | Device and system of a silicon controlled rectifier (scr) |
| US20190131787A1 (en) * | 2017-10-26 | 2019-05-02 | Analog Devices, Inc. | Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification |
| CN109411468A (zh) * | 2018-10-25 | 2019-03-01 | 湖南大学 | 可控硅静电保护器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990933A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
| CN113990933B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
| CN113764406A (zh) * | 2021-11-10 | 2021-12-07 | 江苏应能微电子有限公司 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
| CN113764406B (zh) * | 2021-11-10 | 2022-03-01 | 江苏应能微电子有限公司 | 一种自隔离非对称垂直型瞬态电压抑制保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111627902B (zh) | 2022-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833758B2 (ja) | 電気的過剰ストレス保護用半導体ディバイス | |
| CN102623454B (zh) | 具有电磁干扰滤波器的垂直瞬态电压抑制器 | |
| US9748346B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US8896093B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US11152351B2 (en) | High surge transient voltage suppressor | |
| CN111627902B (zh) | 一种具有sgt和晶闸管的可编程过电压保护器件 | |
| GB2030387A (en) | Overvoltage protection means for the protection of semiconductor components | |
| KR101944189B1 (ko) | 정전기 방전 보호소자 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| US5844280A (en) | Device for protecting a semiconductor circuit | |
| US20020163021A1 (en) | Low voltage transient voltage suppressor and method of making | |
| FI114053B (fi) | Puolijohdekomponentti sysäysjännitteiden rajoittamiseksi ja puhelinpiiri | |
| US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
| CN212571005U (zh) | 一种tvs器件 | |
| CN112259597A (zh) | 一种tvs器件 | |
| US7855399B2 (en) | Protection device of programmable semiconductor surge suppressor having deep-well structure | |
| CN111627905B (zh) | 一种ldmos触发的可编程单向保护器件 | |
| CN111627903B (zh) | 一种具有u-mosfet和晶闸管的可编程过电压保护器件 | |
| TWI777880B (zh) | 具有高保持電壓的低電容瞬態電壓抑制器及設備 | |
| CN111627904B (zh) | 一种具有vdmos和晶闸管的可编程过电压保护器件 | |
| CN108461490B (zh) | 一种半导体器件 | |
| US20220189951A1 (en) | Semiconductor device | |
| US20180366459A1 (en) | Semiconductor device and semiconductor circuit device | |
| EP0550198B1 (en) | A semiconductor integrated circuit comprising a protective device | |
| US20090095978A1 (en) | Low capacitance over-voltage tage protection thyristor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |