JP2005064106A - Ｅｓｄ保護素子 - Google Patents
Ｅｓｄ保護素子 Download PDFInfo
- Publication number
- JP2005064106A JP2005064106A JP2003290009A JP2003290009A JP2005064106A JP 2005064106 A JP2005064106 A JP 2005064106A JP 2003290009 A JP2003290009 A JP 2003290009A JP 2003290009 A JP2003290009 A JP 2003290009A JP 2005064106 A JP2005064106 A JP 2005064106A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- transistor
- esd protection
- protection element
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＥＳＤ保護素子として利用するサイリスタのスナップバック電圧を低く、かつ容易に制御できるようにする。
【解決手段】半導体装置の内部素子を保護するため、ＮＰＮトランジスタとＰＮＰトランジスタを相互接続させたサイリスタと、前記外部接続端子から過電圧が印加された場合に前記サイリスタの動作を開始させるトリガ素子とからなるＥＳＤ保護素子において、前記トリガ素子は、直列にダイオード接続された複数のＭＯＳトランジスタからなり、前段のＭＯＳトランジスタのソースに、後段のＭＯＳトランジスタのゲートとドレインを結合させるとともに、初段のＭＯＳトランジスタのゲートとドレインは前記アノードに、また最終段のＭＯＳトランジスタのソースは前記ＮＰＮトランジスタのベースに結合させて構成され、前記複数のＭＯＳトランジスタのスレッショルド電圧の和により、前記サイリスタのスナップバック電圧が決定されることを特徴とする。
【選択図】図１
【解決手段】半導体装置の内部素子を保護するため、ＮＰＮトランジスタとＰＮＰトランジスタを相互接続させたサイリスタと、前記外部接続端子から過電圧が印加された場合に前記サイリスタの動作を開始させるトリガ素子とからなるＥＳＤ保護素子において、前記トリガ素子は、直列にダイオード接続された複数のＭＯＳトランジスタからなり、前段のＭＯＳトランジスタのソースに、後段のＭＯＳトランジスタのゲートとドレインを結合させるとともに、初段のＭＯＳトランジスタのゲートとドレインは前記アノードに、また最終段のＭＯＳトランジスタのソースは前記ＮＰＮトランジスタのベースに結合させて構成され、前記複数のＭＯＳトランジスタのスレッショルド電圧の和により、前記サイリスタのスナップバック電圧が決定されることを特徴とする。
【選択図】図１
Description
本発明は、半導体装置のＥＳＤ保護素子に関し、特にサイリスタを利用したＥＳＤ保護素子に関する。
従来、半導体装置の内部素子を外部からの静電気放電（以下、ＥＳＤと称す）などから保護する目的で、サイリスタと、サイリスタのスナップバック電圧を制御する為のトリガ素子として利用するＭＯＳトランジスタなどで構成されたＥＳＤ保護素子を、半導体装置の入力端子や出力端子などの外部接続端子近傍の半導体回路内に形成していた（特許文献１参照）。図３に、従来のＥＳＤ保護素子の回路図を示す。このＥＳＤ保護素子は、アノード端子１とカソード端子２の間にＰＮＰトランジスタＴｒ１とＮＰＮトランジスタＴｒ２が相互接続されて形成されたサイリスタと、サイリスタのトリガ素子となるＮＭＯＳトランジスタＭＮ１とで構成されている。
このＥＳＤ保護素子の動作について説明すると、アノード端子１にＥＳＤのサージ電流が入力された場合、トリガー素子のＮＭＯＳトランジスタＭＮ１がオンし、ドレインからソースへ電流が流れる。これによりＮＰＮトランジスタＴｒ２のベースに電流が流れ、コレクタ−エミッタ間が導通し、ＮＰＮトランジスタＴｒ２のコレクタ電流がＰＮＰトランジスタＴｒ１のベース電流となる。そしてＰＮＰトランジスタＴｒ１がオンすることで、サイリスタとして動作し、ＥＳＤのサージ電流をサイリスタを通してカソード端子２に流し込み放電する。サイリスタはホールド電圧より下がるまで導通状態を保持する。この動作の電圧−電流の関係図を図４に示す。Ｖｔ１がサイリスタが動作を開始するスナップバック電圧である。
年々、半導体素子は微細化され内部回路のゲート絶縁膜の膜厚が薄膜化しているため、低い電圧でもＥＳＤ破壊が起こり易くなってきている。このため、トリガ素子としてＭＯＳトランジスタのブレークダウン電圧を利用している従来の保護素子では、スナップバック電圧を低くすることや微調整することが難しく、保護素子が動作する前に耐圧の低い内部素子の破壊が起こり易い問題があった。また、トリガ素子としてＭＯＳデバイスのＶｔを利用することもあるが、デバイスとして厚いフィールド酸化膜を有する必要があるという問題もあった。
上記課題を解決する為、本発明は、半導体装置の内部素子を保護するため、半導体装置の外部接続端子と電源端子との間に形成され、ＮＰＮトランジスタとＰＮＰトランジスタを相互接続させたサイリスタと、前記外部接続端子から過電圧が印加された場合に前記サイリスタの動作を開始させるトリガ素子とからなるＥＳＤ保護素子において、前記サイリスタは、一方が前記半導体装置の外部接続端子、他方が前記電源端子に繋がるアノードとカソードの間に設けられ、前記アノードにＰＮＰトランジスタのエミッタ、ベース、及びＮＰＮトランジスタのコレクタを、また前記カソードに前記ＰＮＰトランジスタのコレクタ、及び前記ＮＰＮトランジスタのエミッタ、ベースを結合させて構成され、前記トリガ素子は、直列にダイオード接続された複数のＭＯＳトランジスタからなり、前段のＭＯＳトランジスタのソースに、後段のＭＯＳトランジスタのゲートとドレインを結合させるとともに、初段のＭＯＳトランジスタのゲートとドレインは前記アノードに、また最終段のＭＯＳトランジスタのソースは前記ＮＰＮトランジスタのベースに結合させて構成され、前記複数のＭＯＳトランジスタのスレッショルド電圧の和により、前記サイリスタのスナップバック電圧が決定されることを特徴とする。
本発明のＥＳＤ保護素子は、サイリスタを動作させるために直列にダイオード接続させた複数のＭＯＳトランジスタのスレッショルド電圧の和である端子間の電位が全体のスレッショルド電圧になることを利用して、保護すべき素子の耐圧に比べてサイリスタのスナップバック電圧が低くなるように、接続するＭＯＳトランジスタの数を調整することが出来る利点がある。また、ＭＯＳトランジスタを複数接続しているので、単体のＭＯＳトランジスタのスレッショルド電圧で設定するような厚いフィールド酸化膜を使用することなく接続する個数で簡単にスナップバック電圧を決定することができ微細化された内部回路の素子をＥＳＤ破壊から保護することができる。
図１は本発明の実施の形態で、Ｔｒ１はＰＮＰトランジスタ、Ｔｒ２はＮＰＮトランジスタ、ＭＮ１、ＭＮ２、…、ＭＮＮはスレッショルド電圧ＶｔｎのＮ個のＮＭＯＳトランジスタである。なお、ＰＮＰトランジスタＴｒ１とカソード端子２間、ＮＰＮトランジスタＴｒ２とアノード端子１間に形成される抵抗は省略している。また、図では省略しているが、アノード端子１は例えば半導体装置のＥＳＤが印加されやすい入力端子や出力端子などの外部接続端子（パッド）に接続され、カソードは電源端子（例えば接地電位）に接続されている。
アノード端子１とカソード端子２の間には、アノード端子１にＰＮＰトランジスタＴｒ１のエミッタ、ベース、及びＮＰＮトランジスタＴｒ２のコレクタが接続され、カソード端子２にＰＮＰトランジスタＴｒ１のコレクタ、及びＮＰＮトランジスタＴｒ２のエミッタ、ベースが接続されて、サイリスタを構成している。一方、サイリスタの動作を開始させるためのトリガ素子は、複数のＮＭＯＳトランジスタＭＮ１〜ＭＮＮで構成され、各ＮＭＯＳトランジスタのベースとドレインを結合し、上段のＭＯＳトランジスタＭＮ１のソースと次段のＭＯＳトランジスタＭＮ２のベース及びドレインが接続するように直列に複数個がダイオード接続されている。また、アノード端子１に，ＮＭＯＳトランジスタＭＮ１のベースおよびドレインを接続し、ＮＭＯＳトランジスタＭＮＮのソースをサイリスタのＮＰＮトランジスタＴｒ２のベースに接続している。このとき、必要なＮ個のＮＭＯＳトランジスタＭＮＮを接続することで、接続したＭＯＳトランジスタのスレッショルド電圧の和により、サイリスタのスナップバック電圧を決定することができる。
次に動作について説明すると、アノード端子１にＥＳＤのサージ電流が注入された場合、直列接続されたＮＭＯＳトランジスタのスレッショルド電圧の和の電圧に達したときに、ＮＰＮトランジスタＴｒ２のベースに電流が流れ、コレクタ−エミッタ間が導通し、ＮＰＮトランジスタＴｒ２のコレクタ電流がＰＮＰトランジスタＴｒ１のベース電流となる。そしてＰＮＰトランジスタＴｒ１がオンすることで、サイリスタとして動作し、ＥＳＤのサージ電流をサイリスタを通してカソード端子２に流し込み放電する。サイリスタはホールド電圧より下がるまで導通状態を保持する。
この動作の電圧−電流の関係図を図２に示す。Ｖｔ１’がサイリスタが動作を開始するスナップバック電圧であり、直列接続されたＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｎの和の電圧に相当する。直列接続するＭＯＳトランジスタの数により、スナップバック電圧を決定できる。
上記の構成以外に、カソード端子を入力端子や出力端子にアノード端子を電源端子（高電源電位）に接続し、ＰＭＯＳトランジスタをトリガ素子として使用することもできる。
１ アノード端子
２ カソード端子
２ カソード端子
Claims (1)
- 半導体装置の内部素子を保護するため、半導体装置の外部接続端子と電源端子との間に形成され、ＮＰＮトランジスタとＰＮＰトランジスタを相互接続させたサイリスタと、前記外部接続端子から過電圧が印加された場合に前記サイリスタの動作を開始させるトリガ素子とからなるＥＳＤ保護素子において、
前記サイリスタは、一方が前記半導体装置の外部接続端子、他方が前記電源端子に繋がるアノードとカソードの間に設けられ、前記アノードにＰＮＰトランジスタのエミッタ、ベース、及びＮＰＮトランジスタのコレクタを、また前記カソードに前記ＰＮＰトランジスタのコレクタ、及び前記ＮＰＮトランジスタのエミッタ、ベースを結合させて構成され、
前記トリガ素子は、直列にダイオード接続された複数のＭＯＳトランジスタからなり、前段のＭＯＳトランジスタのソースに、後段のＭＯＳトランジスタのゲートとドレインを結合させるとともに、初段のＭＯＳトランジスタのゲートとドレインは前記アノードに、また最終段のＭＯＳトランジスタのソースは前記ＮＰＮトランジスタのベースに結合させて構成され、前記複数のＭＯＳトランジスタのスレッショルド電圧の和により、前記サイリスタのスナップバック電圧が決定されることを特徴とするＥＳＤ保護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003290009A JP2005064106A (ja) | 2003-08-08 | 2003-08-08 | Ｅｓｄ保護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003290009A JP2005064106A (ja) | 2003-08-08 | 2003-08-08 | Ｅｓｄ保護素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005064106A true JP2005064106A (ja) | 2005-03-10 |
Family
ID=34368162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003290009A Pending JP2005064106A (ja) | 2003-08-08 | 2003-08-08 | Ｅｓｄ保護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005064106A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914680B1 (ko) * | 2007-10-16 | 2009-09-02 | 주식회사 에임즈 | 정전기 보호회로 |
| US7800180B2 (en) * | 2006-06-29 | 2010-09-21 | Mitsumi Electric Co., Ltd. | Semiconductor electrostatic protection device |
| CN111627902A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
-
2003
- 2003-08-08 JP JP2003290009A patent/JP2005064106A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800180B2 (en) * | 2006-06-29 | 2010-09-21 | Mitsumi Electric Co., Ltd. | Semiconductor electrostatic protection device |
| KR100914680B1 (ko) * | 2007-10-16 | 2009-09-02 | 주식회사 에임즈 | 정전기 보호회로 |
| CN111627902A (zh) * | 2020-06-04 | 2020-09-04 | 电子科技大学 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
| CN111627902B (zh) * | 2020-06-04 | 2022-06-24 | 电子科技大学 | 一种具有sgt和晶闸管的可编程过电压保护器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373104B1 (en) | Circuit method for reducing parasitic bipolar effects during electrostatic discharges | |
| US7394631B2 (en) | Electrostatic protection circuit | |
| US9634483B2 (en) | Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity | |
| US7440248B2 (en) | Semiconductor integrated circuit device | |
| US7755870B2 (en) | Semiconductor integrated circuit device | |
| EP2937901B1 (en) | Electrostatic discharge protection circuit | |
| JP6503395B2 (ja) | 静電放電回路 | |
| US7072157B2 (en) | Electrostatic discharge protection circuit device | |
| US7859806B2 (en) | System and method of electrostatic discharge protection for signals at various voltages | |
| US20090026493A1 (en) | Electrostatic Protection Circuit | |
| JP3825785B2 (ja) | 半導体装置 | |
| JP2005340380A (ja) | 静電保護回路及びこれを用いた半導体集積回路装置 | |
| US9076654B2 (en) | Semiconductor device | |
| JP2001160615A (ja) | スタック型ｍｏｓトランジスタ保護回路 | |
| US11411395B2 (en) | Electrostatic discharge protection circuit and operation method | |
| US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
| US20050275984A1 (en) | Latch-up-free ESD protection circuit using SCR | |
| US20150021659A1 (en) | Programmable scr for esd protection | |
| US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
| US20060198069A1 (en) | Power ESD clamp protection circuit | |
| JP7038531B2 (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
| JP2008071871A (ja) | 半導体集積回路 | |
| JP2005310993A (ja) | 静電保護回路 | |
| JP2005064106A (ja) | Ｅｓｄ保護素子 | |
| CN112310067B (zh) | 静电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |