CN111627905B - 一种ldmos触发的可编程单向保护器件 - Google Patents

一种ldmos触发的可编程单向保护器件 Download PDF

Info

Publication number
CN111627905B
CN111627905B CN202010501486.2A CN202010501486A CN111627905B CN 111627905 B CN111627905 B CN 111627905B CN 202010501486 A CN202010501486 A CN 202010501486A CN 111627905 B CN111627905 B CN 111627905B
Authority
CN
China
Prior art keywords
type
metal
thyristor
region
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010501486.2A
Other languages
English (en)
Other versions
CN111627905A (zh
Inventor
李泽宏
何云娇
莫家宁
王彤阳
蒲小庆
程然
王志明
任敏
张金平
高巍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010501486.2A priority Critical patent/CN111627905B/zh
Publication of CN111627905A publication Critical patent/CN111627905A/zh
Application granted granted Critical
Publication of CN111627905B publication Critical patent/CN111627905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种LDMOS触发的可编程单向保护器件，属于功率半导体技术领域。该单向保护器件通过一个由LDNMOS和NPNP晶闸管组成的负向保护结构提供电话线上负向浪涌保护；或者通过一个由LDPMOS和PNPN晶闸管组成的正向保护结构提供电话线上正向浪涌保护，避免了SLIC受到雷电等因素造成的浪涌冲击而损坏整机系统。另外，与已有的半导体抗浪涌保护器件相比，本发明LDMOS工艺与晶闸管工艺兼容，可单片集成；且LDMOS为单极型器件，相比使用三极管，功耗更低，开关速度也更快，利于该保护器件对浪涌更快响应且实现有效防护，此外，LDMOS有较好的温度特性，可防止热耗散的影响。

Description

一种LDMOS触发的可编程单向保护器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种LDMOS触发的可编程单向保护器件。
背景技术
半导体抗浪涌保护器件主要用于保护SLIC(Subscriber Line InterfaceCircuit，用户线接口电路)免受因雷电等在电话线上造成并传输的浪涌过电压干扰，提高整机系统性能，避免系统出现误动作甚至损坏。传统的抗浪涌保护器件有气体放电管和压敏电阻，之后更广泛使用的有瞬态电压抑制器(TVS)和半导体保护器件。但是此类已有的抗浪涌保护器件只能实现固定电压保护，存在一定局限性。
现有的半导体可编程单向抗浪涌保护结构基于四层晶闸管结构的原理，可实现单向保护，其利用两个独立NPN控制三极管分别与两个NPNP晶闸管连接提供负向浪涌保护，两个独立PNP控制三极管分别与两个PNPN晶闸管连接提供正向浪涌保护，结构如图1所示。但该结构也存在一定问题，三极管由于是双极型器件，开关速度较慢，频率低，导通电阻较大使得功耗较高，且电流放大系数β易受温度影响。对于保护器件整体而言将表现出响应速度慢、温度特性差、功耗大等不良特性。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种LDMOS触发的可编程单向保护器件。
为解决上述技术问题，本发明实施例提供一种LDMOS触发的可编程单向保护器件，包括第一LDNMOS、第一NPNP晶闸管、第二LDNMOS和第二NPNP晶闸管，其中第一LDNMOS的源极连接第一NPNP晶闸管的P型栅极，第一LDNMOS的漏极连接第一NPNP晶闸管的阳极；第二LDNMOS的源极连接第二NPNP晶闸管的P型栅极，第二LDNMOS的漏极连接第二NPNP晶闸管的阳极；
第一LDNMOS的栅极和第二LDNMOS的栅极相连作为单向保护器件的第一栅极，并接外部SLIC负电源电压；第一LDNMOS的漏极、第一NPNP晶闸管的阳极、第二LDNMOS的漏极和第二NPNP晶闸管的阳极共同接地；第一NPNP晶闸管的阴极连接信号传输电话线Tip，第二NPNP晶闸管的阴极连接信号传输电话线Ring。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在N型硅单晶上形成第一NPNP晶闸管、第一LDNMOS、第二LDNMOS和第二NPNP晶闸管；所述第二LDNMOS和第二NPNP晶闸管与所述第一LDNMOS和第一NPNP晶闸管对称设置。
进一步的，所述第一NPNP晶闸管包括由下至上依次层叠设置的第一背面阳极金属、N型硅单晶和正面金属结构；
其中，N型硅单晶的底层由下至上依次层叠设置有重掺杂P型阳极接触区和P型阳极区，所述重掺杂P型阳极接触区位于第一背面阳极金属的上表面；
N型硅单晶的顶层中具有P型基区和P型隔离区，P型隔离区间隔位于P型基区的两侧，且位于P型阳极区的上表面，形成第一隔离区；
P型基区的顶层间隔设置有多个重掺杂N型阴极区，多个重掺杂N型阴极区之间的间隙为P型基区形成的第一短路孔；
正面金属结构包括第一正面阴极金属和第一正面金属，所述第一正面阴极金属位于重掺杂N型阴极区和所述第一短路孔上，第一正面金属位于所述P型基区上。
进一步的，所述第一LDNMOS包括由下至上依次层叠设置的第一背面氧化层、N型硅单晶和正面金属结构；第一背面氧化层的一侧与所述第一背面阳极金属的一侧接触；
其中，N型硅单晶的顶层间隔设置有P型体区和N型重掺杂接触区；P型体区靠近P型隔离区的一侧设置，N型重掺杂接触区远离P型隔离区的一侧设置，P型体区的顶层一侧设置有侧面相互接触的重掺杂P型接触区和重掺杂N型源区，
正面金属结构包括第一正面金属、第一栅极多晶硅和第一正面漏极金属，第一正面金属位于所述重掺杂P型接触区和重掺杂N型源区上，所述第一正面漏极金属位于所述N型重掺杂接触区上，所述第一正面金属和所述第一正面漏极金属通过第一氧化层隔离，第一氧化层位于所述N型硅单晶的上表面，所述第一栅极多晶硅位于所述第一氧化层中。
进一步的，第一NPNP晶闸管的第一正面阴极金属连接外部信号传输电话线Tip，第二NPNP晶闸管的第二正面阴极金属连接外部信号传输电话线Ring；
第一NPNP晶闸管的第一正面金属与第一LDNMOS的第一正面金属相连，第二NPNP晶闸管的第二正面金属与第二LDNMOS的第二正面金属相连；
第一LDNMOS与第二LDNMOS的第一、第二栅极多晶硅相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管的第一、第二背面阳极金属接地，第一、第二LDNMOS共用第一正面漏极金属并接地。
为解决上述技术问题，本发明实施例提供一种LDMOS触发的可编程单向保护器件，包括第一LDPMOS、第一PNPN晶闸管、第二LDPMOS和第二PNPN晶闸管，其中第一LDPMOS的源极连接第一PNPN晶闸管的N型栅极，第一LDPMOS的漏极连接第一PNPN晶闸管的阴极；第二LDPMOS的源极连接第二PNPN晶闸管的N型栅极，第二LDPMOS的漏极连接第二PNPN晶闸管的阴极；
第一LDPMOS的栅极和第二LDPMOS的栅极相连作为单向保护器件的第二栅极，并接外部SLIC正电源电压；第一LDPMOS的漏极、第一PNPN晶闸管的阴极、第二LDPMOS的漏极和第二PNPN晶闸管的阴极共同接地；第一PNPN晶闸管的阳极连接信号传输电话线Tip，第二PNPN晶闸管的阳极连接信号传输电话线Ring。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在P型硅单晶上形成第一PNPN晶闸管、第一LDPMOS、第二LDPMOS和第二PNPN晶闸管；所述第二LDPMOS和第二PNPN晶闸管与所述第一LDPMOS和第一PNPN晶闸管对称设置。
进一步的，所述第一PNPN晶闸管包括由下至上依次层叠设置的第一背面阴极金属、P型硅单晶和正面金属结构；
其中，P型硅单晶的底层由下至上依次层叠设置有重掺杂N型阴极接触区和N型阴极区，所述重掺杂N型阴极接触区位于第一背面阴极金属的上表面；
P型硅单晶的顶层中具有N型基区和N型隔离区，N型隔离区间隔位于N型基区的两侧，且位于N型阴极区的上表面，形成第二隔离区；
N型基区的顶层间隔设置有多个重掺杂P型阳极区，多个重掺杂P型阳极区之间的间隙为N型基区形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属和第三正面金属，所述第一正面阳极金属位于重掺杂P型阳极区和所述第二短路孔上，所述第三正面金属位于所述N型基区上。
进一步的，所述第一LDPMOS包括由下至上依次层叠设置的第二背面氧化层、P型硅单晶和正面金属结构；第二背面氧化层的一侧与所述第一背面阴极金属的一侧接触；
其中，P型硅单晶的顶层间隔设置有N型体区和P型重掺杂接触区；N型体区靠近N型隔离区的一侧设置，P型重掺杂接触区远离N型隔离区的一侧设置，N型体区的顶层一侧设置有侧面相互接触的重掺杂N型接触区和重掺杂P型源区，
正面金属结构包括第三正面金属、第三栅极多晶硅和第二正面漏极金属，第三正面金属位于所述重掺杂N型接触区和重掺杂P型源区上，所述第二正面漏极金属位于所述P型重掺杂接触区上，所述第三正面金属和所述第二正面漏极金属通过第二氧化层隔离，第二氧化层位于所述P型硅单晶的上表面，所述第三栅极多晶硅位于所述第二氧化层中。
进一步的，第一PNPN晶闸管的第一正面阳极金属连接外部信号传输电话线Tip，第二PNPN晶闸管的第二正面阳极金属连接外部信号传输电话线Ring；
第一PNPN晶闸管的第三正面金属与第一LDPMOS的第三正面金属相连，第二PNPN晶闸管的第四正面金属与第二LDPMOS的第四正面金属相连；
第一LDPMOS与第二LDPMOS的第三、第四栅极多晶硅相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管的第一、第二背面阴极金属接地，第一、第二LDPMOS共用第二正面漏极金属并接地。
本发明的有益效果是：本发明所提供的一种LDMOS触发的可编程单向保护器件，利用两个LDNMOS分别为两个NPNP晶闸管提供独立控制，LDNMOS的栅端与SLIC负电源电压(-VBAT)连接；两个LDPMOS分别为两个PNPN晶闸管提供独立控制，LDPMOS的栅端与SLIC正电源电压(+VBAT)连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将浪涌传导到地，从而实现可编程单向保护，避免了SLIC受到雷电等因素造成的浪涌冲击而损坏整机系统。另外，与已有的半导体抗浪涌保护器件相比，本发明LDMOS工艺与晶闸管工艺兼容，可单片集成；且LDMOS为单极型器件，相比使用三极管，功耗更低，开关速度也更快，利于该保护器件对浪涌更快响应，此外，LDMOS有较好的温度特性，可防止热耗散的影响。
附图说明
图1a-1b分别为现有的单向保护器件TISP8200及TISP8201的结构示意图；
图2a为本发明第一实施例的一种LDMOS触发的可编程单向保护器件的结构示意图；
图2b为本发明第二实施例的一种LDMOS触发的可编程单向保护器件的结构示意图；
图3为本发明第一实施例的一种LDMOS触发的可编程单向保护器件的剖面结构示意图；
图4为本发明第二实施例的一种LDMOS触发的可编程单向保护器件的剖面结构示意图；
图5为本发明第一实施例的一种LDMOS触发的可编程单向保护器件对负向浪涌保护的工作原理示意图；
图6为本发明第二实施例的一种LDMOS触发的可编程单向保护器件对正向浪涌保护的工作原理示意图。
附图中，各标号所代表的部件列表如下：
1、第一LDNMOS，2、第二LDNMOS，3、第一LDPMOS，4、第二LDPMOS，5、第一NPNP晶闸管，6、第二NPNP晶闸管，7、第一PNPN晶闸管，8、第二PNPN晶闸管，11、第一隔离区，12、第二隔离区，20、第一背面阳极金属，21、重掺杂P型阳极接触区，22、P型阳极区，23、N型硅单晶，24、P型隔离区，25、第一正面阴极金属，26、重掺杂N型阴极区，27、第一正面金属，28、P型基区，29、36、59、66：第一至第四栅极多晶硅，30、第一正面漏极金属，31、重掺杂P型接触区，32、重掺杂N型源区，33、P型体区，34、N型重掺杂接触区，35、第一背面氧化层，37、第二正面金属，38、第二正面阴极金属，39、第二背面阳极金属，40、第一氧化层，50、第一背面阴极金属，51、重掺杂N型阴极接触区，52、N型阴极区，53、P型硅单晶，54、N型隔离区，55、第一正面阳极金属，56、重掺杂P型阳极区，57、第三正面金属，58、N型基区，60、第二正面漏极金属，61、重掺杂N型接触区，62、重掺杂P型源区，63、N型体区，64、P型重掺杂接触区，65、第二背面氧化层，67、第四正面金属，68、第二正面阳极金属，69、第二背面阴极金属，70、第二氧化层，G1、第一栅极，G2、第二栅极。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2(a)所示，本发明第一实施例提供的一种LDMOS触发的可编程单向保护器件，包括第一LDNMOS1、第一NPNP晶闸管5、第二LDNMOS2和第二NPNP晶闸管6，其中第一LDNMOS1的源极连接第一NPNP晶闸管5的P型栅极，第一LDNMOS1的漏极连接第一NPNP晶闸管5的阳极；第二LDNMOS2的源极连接第二NPNP晶闸管6的P型栅极，第二LDNMOS2的漏极连接第二NPNP晶闸管6的阳极；
第一LDNMOS1的栅极和第二LDNMOS2的栅极相连作为单向保护器件的第一栅极G1，并接外部SLIC负电源电压；第一LDNMOS1的漏极、第一NPNP晶闸管5的阳极、第二LDNMOS2的漏极和第二NPNP晶闸管6的阳极共同接地；第一NPNP晶闸管5的阴极连接信号传输电话线Tip，第二NPNP晶闸管6的阴极连接信号传输电话线Ring。
本发明第一实施例的工作原理如下：
图5示出的为该实施例的负向浪涌保护的工作原理示意图，LDNMOS的栅极连接外部SLIC负电源电压，源极连接NPNP晶闸管P型栅，漏极同NPNP晶闸管阳极一样均接地，NPNP晶闸管阴极连接外部电话线，假设在Tip电话线上产生负向浪涌，当Tip电话线上电压低于LDMOS栅极所加电源电压一个阈值电压时，LDMOS开启，产生由漏极流向源极的导通电流Ids，同时Ids也作为NPNP晶闸管的栅极电流使得原本处于正向阻断的晶闸管开启，产生阳极电流Ia并将Tip电话线上浪涌电压传导到地，保护了SLIC免受负向浪涌过电压干扰。
可选地，如图3所示，在N型硅单晶23上形成第一NPNP晶闸管5、第一LDNMOS1、第二LDNMOS2和第二NPNP晶闸管6；所述第二LDNMOS2和第二NPNP晶闸管6与所述第一LDNMOS1和第一NPNP晶闸管5对称设置。
上述实施例中，所述N型硅单晶23优选为N型轻掺杂硅单晶。
可选地，如图3所示，所述第一NPNP晶闸管5包括由下至上依次层叠设置的第一背面阳极金属20、N型硅单晶23和正面金属结构；
其中，N型硅单晶23的底层由下至上依次层叠设置有重掺杂P型阳极接触区21和P型阳极区22，所述重掺杂P型阳极接触区21位于第一背面阳极金属20的上表面；
N型硅单晶23的顶层中具有P型基区28和P型隔离区24，P型隔离区24间隔位于P型基区28的两侧，且位于P型阳极区22的上表面，形成第一隔离区11；
P型基区28的顶层间隔设置有多个重掺杂N型阴极区26，多个重掺杂N型阴极区26之间的间隙为P型基区28形成的第一短路孔；
正面金属结构包括第一正面阴极金属25和第一正面金属27，所述第一正面阴极金属25位于重掺杂N型阴极区26和所述第一短路孔上，第一正面金属27位于所述P型基区28上。
上述实施例中，第一NPNP晶闸管5中的第一正面金属27作为基极。其中的正面金属结构中各正面电极通过第一氧化层40隔离。
可选地，如图3所示，所述第一LDNMOS1包括由下至上依次层叠设置的第一背面氧化层35、N型硅单晶23和正面金属结构；第一背面氧化层35的一侧与所述第一背面阳极金属20的一侧接触；
其中，N型硅单晶23的顶层间隔设置有P型体区33和N型重掺杂接触区34；P型体区33靠近P型隔离区24的一侧设置，N型重掺杂接触区34远离P型隔离区24的一侧设置，P型体区33的顶层一侧设置有侧面相互接触的重掺杂P型接触区31和重掺杂N型源区32，
正面金属结构包括第一正面金属27、第一栅极多晶硅29和第一正面漏极金属30，第一正面金属27位于所述重掺杂P型接触区31和重掺杂N型源区32上，所述第一正面漏极金属30位于所述N型重掺杂接触区34上，所述第一正面金属27和所述第一正面漏极金属30通过第一氧化层40隔离，第一氧化层40位于所述N型硅单晶23的上表面，所述第一栅极多晶硅29位于所述第一氧化层40中。
上述实施例中，第一LDNMOS1中的第一正面金属27作为源极。其中的正面金属结构中各正面电极通过第一氧化层40隔离。
可选地，如图3所示，第一NPNP晶闸管5的第一正面阴极金属25连接外部信号传输电话线Tip，第二NPNP晶闸管6的第二正面阴极金属38连接外部信号传输电话线Ring；
第一NPNP晶闸管5的第一正面金属27与第一LDNMOS1的第一正面金属27相连，第二NPNP晶闸管6的第二正面金属37与第二LDNMOS2的第二正面金属37相连；
第一LDNMOS1与第二LDNMOS2的第一、第二栅极多晶硅29、36相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管5、6的第一、第二背面阳极金属20、39接地，第一、第二LDNMOS1、2共用第一正面漏极金属30并接地。
上述实施例中，第二NPNP晶闸管6的第二正面金属37作为基极，第二LDNMOS2的第二正面金属37作为源极。
如图2(b)所示，本发明第二实施例提供的一种LDMOS触发的可编程单向保护器件，包括第一LDPMOS3、第一PNPN晶闸管7、第二LDPMOS4和第二PNPN晶闸管8，其中第一LDPMOS3的源极连接第一PNPN晶闸管7的N型栅极，第一LDPMOS3的漏极连接第一PNPN晶闸管7的阴极；第二LDPMOS4的源极连接第二PNPN晶闸管8的N型栅极，第二LDPMOS4的漏极连接第二PNPN晶闸管8的阴极；
第一LDPMOS(3)的栅极和第二LDPMOS4的栅极相连作为单向保护器件的第二栅极G2，并接外部SLIC正电源电压；第一LDPMOS3的漏极、第一PNPN晶闸管7的阴极、第二LDPMOS4的漏极和第二PNPN晶闸管8的阴极共同接地；第一PNPN晶闸管7的阳极连接信号传输电话线Tip，第二PNPN晶闸管8的阳极连接信号传输电话线Ring。本发明第二实施例的工作原理如下：
图6示出的为该实施例的正向浪涌保护的工作原理示意图，LDPMOS的栅极连接外部SLIC正电源电压，源极连接PNPN晶闸管N型栅，漏极同PNPN晶闸管阴极一样均接地，PNPN晶闸管阳极连接外部电话线，假设在Tip电话线上产生正向浪涌，当Tip电话线上电压高于LDMOS栅极所加电源电压一个阈值电压时，LDMOS开启，产生由源极流向漏极的导通电流Ids，同时Ids也作为PNPN晶闸管的栅极电流使得原本处于正向阻断的晶闸管开启，产生阳极电流Ia并将Tip电话线上浪涌电压传导到地，保护了SLIC免受正向浪涌过电压干扰。
可选地，如图4所示，在P型硅单晶53上形成第一PNPN晶闸管7、第一LDPMOS3、第二LDPMOS4和第二PNPN晶闸管8；所述第二LDPMOS4和第二PNPN晶闸管8与所述第一LDPMOS3和第一PNPN晶闸管7对称设置。
上述实施例中，所述P型硅单晶53优选为P型轻掺杂硅单晶。
可选地，如图4所示，所述第一PNPN晶闸管7包括由下至上依次层叠设置的第一背面阴极金属50、P型硅单晶53和正面金属结构；
其中，P型硅单晶53的底层由下至上依次层叠设置有重掺杂N型阴极接触区51和N型阴极区52，所述重掺杂N型阴极接触区51位于第一背面阴极金属50的上表面；
P型硅单晶53的顶层中具有N型基区58和N型隔离区54，N型隔离区54间隔位于N型基区58的两侧，且位于N型阴极区52的上表面，形成第二隔离区12；
N型基区58的顶层间隔设置有多个重掺杂P型阳极区56，多个重掺杂P型阳极区56之间的间隙为N型基区58形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属55和第三正面金属57，所述第一正面阳极金属55位于重掺杂P型阳极区56和所述第二短路孔上，所述第三正面金属57位于所述N型基区58上。
上述实施例中，第一PNPN晶闸管7中的第三正面金属57作为基极。其中的正面金属结构中各正面电极通过第二氧化层70隔离。
可选地，如图4所示，所述第一LDPMOS3包括由下至上依次层叠设置的第二背面氧化层65、P型硅单晶53和正面金属结构；第二背面氧化层65的一侧与所述第一背面阴极金属50的一侧接触；
其中，P型硅单晶53的顶层间隔设置有N型体区63和P型重掺杂接触区64；N型体区63靠近N型隔离区54的一侧设置，P型重掺杂接触区64远离N型隔离区54的一侧设置，N型体区63的顶层一侧设置有侧面相互接触的重掺杂N型接触区61和重掺杂P型源区62，
正面金属结构包括第三正面金属57、第三栅极多晶硅59和第二正面漏极金属60，第三正面金属57位于所述重掺杂N型接触区61和重掺杂P型源区62上，所述第二正面漏极金属60位于所述P型重掺杂接触区64上，所述第三正面金属57和所述第二正面漏极金属60通过第二氧化层70隔离，第二氧化层70位于所述P型硅单晶53的上表面，所述第三栅极多晶硅59位于所述第二氧化层70中。
上述实施例中，第一LDPMOS3中的第三正面金属57作为源极。其中的正面金属结构中各正面电极通过第二氧化层70隔离。
可选地，如图4所示，第一PNPN晶闸管7的第一正面阳极金属55连接外部信号传输电话线Tip，第二PNPN晶闸管8的第二正面阳极金属68连接外部信号传输电话线Ring；
第一PNPN晶闸管7的第三正面金属57与第一LDPMOS3的第三正面金属57相连，第二PNPN晶闸管8的第四正面金属67与第二LDPMOS4的第四正面金属67相连；
第一LDPMOS3与第二LDPMOS4的第三、第四栅极多晶硅59、66相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管7、8的第一、第二背面阴极金属50、69接地，第一、第二LDPMOS3、4共用第二正面漏极金属60并接地。
上述实施例中，第二PNPN晶闸管8的第四正面金属67作为基极，第二LDPMOS4的第四正面金属67作为源极。
本发明的一种LDMOS触发的可编程单向保护器件，通过一个由LDNMOS和NPNP晶闸管组成的负向保护结构提供电话线上负向浪涌保护；或者通过一个由LDPMOS和PNPN晶闸管组成的正向保护结构提供电话线上正向浪涌保护。本发明可对由雷电等因素引起的浪涌快速响应且实现有效防护，功耗低，温度特性较好且器件工艺兼容。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种LDMOS触发的可编程单向保护器件，包括第一LDNMOS（1）、第一NPNP晶闸管（5）、第二LDNMOS（2）和第二NPNP晶闸管（6），其中第一LDNMOS（1）的源极连接第一NPNP晶闸管（5）的P型栅极，第一LDNMOS（1）的漏极连接第一NPNP晶闸管（5）的阳极；第二LDNMOS（2）的源极连接第二NPNP晶闸管（6）的P型栅极，第二LDNMOS（2）的漏极连接第二NPNP晶闸管（6）的阳极；
其特征在于，第一LDNMOS（1）的栅极和第二LDNMOS（2）的栅极相连作为单向保护器件的第一栅极（G1），并接外部SLIC负电源电压；第一LDNMOS（1）的漏极、第一NPNP晶闸管（5）的阳极、第二LDNMOS（2）的漏极和第二NPNP晶闸管（6）的阳极共同接地；第一NPNP晶闸管（5）的阴极连接信号传输电话线Tip，第二NPNP晶闸管（6）的阴极连接信号传输电话线Ring。
2.根据权利要求1所述的一种LDMOS触发的可编程单向保护器件，其特征在于，在N型硅单晶（23）上形成第一NPNP晶闸管（5）、第一LDNMOS（1）、第二LDNMOS（2）和第二NPNP晶闸管（6）；所述第二LDNMOS（2）和第二NPNP晶闸管（6）与所述第一LDNMOS（1）和第一NPNP晶闸管（5）对称设置。
3.根据权利要求1所述的一种LDMOS触发的可编程单向保护器件，其特征在于，所述第一NPNP晶闸管（5）包括由下至上依次层叠设置的第一背面阳极金属（20）、N型硅单晶（23）和正面金属结构；
其中，N型硅单晶（23）的底层由下至上依次层叠设置有重掺杂P型阳极接触区（21）和P型阳极区（22），所述重掺杂P型阳极接触区（21）位于第一背面阳极金属（20）的上表面；
N型硅单晶（23）的顶层中具有P型基区（28）和P型隔离区（24），P型隔离区（24）间隔位于P型基区（28）的两侧，且位于P型阳极区（22）的上表面，形成第一隔离区（11）；
P型基区（28）的顶层间隔设置有多个重掺杂N型阴极区（26），多个重掺杂N型阴极区（26）之间的间隙为P型基区（28）形成的第一短路孔；
正面金属结构包括第一正面阴极金属（25）和第一正面金属（27），所述第一正面阴极金属（25）位于重掺杂N型阴极区（26）和所述第一短路孔上，第一正面金属（27）位于所述P型基区（28）上。
4.根据权利要求3所述的一种LDMOS触发的可编程单向保护器件，其特征在于，所述第一LDNMOS（1）包括由下至上依次层叠设置的第一背面氧化层（35）、N型硅单晶（23）和正面金属结构；第一背面氧化层（35）的一侧与所述第一背面阳极金属（20）的一侧接触；
其中，N型硅单晶（23）的顶层间隔设置有P型体区（33）和N型重掺杂接触区（34）；P型体区（33）靠近P型隔离区（24）的一侧设置，N型重掺杂接触区（34）远离P型隔离区（24）的一侧设置，P型体区（33）的顶层一侧设置有侧面相互接触的重掺杂P型接触区（31）和重掺杂N型源区（32）；
正面金属结构包括第一正面金属（27）、第一栅极多晶硅（29）和第一正面漏极金属（30），第一正面金属（27）位于所述重掺杂P型接触区（31）和重掺杂N型源区（32）上，所述第一正面漏极金属（30）位于所述N型重掺杂接触区（34）上，所述第一正面金属（27）和所述第一正面漏极金属（30）通过第一氧化层（40）隔离，第一氧化层（40）位于所述N型硅单晶（23）的上表面，所述第一栅极多晶硅（29）位于所述第一氧化层（40）中。
5.根据权利要求4所述的一种LDMOS触发的可编程单向保护器件，其特征在于，第一NPNP晶闸管（5）的第一正面阴极金属（25）连接外部信号传输电话线Tip，第二NPNP晶闸管（6）的第二正面阴极金属（38）连接外部信号传输电话线Ring；
第一NPNP晶闸管（5）的第一正面金属（27）与第一LDNMOS（1）的第一正面金属（27）相连，第二NPNP晶闸管（6）的第二正面金属（37）与第二LDNMOS（2）的第二正面金属（37）相连；
第一LDNMOS（1）与第二LDNMOS（2）的第一、第二栅极多晶硅（29、36）相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管（5、6）的第一、第二背面阳极金属（20、39）接地，第一、第二LDNMOS（1、2）共用第一正面漏极金属（30）并接地。
6.一种LDMOS触发的可编程单向保护器件，包括第一LDPMOS（3）、第一PNPN晶闸管（7）、第二LDPMOS（4）和第二PNPN晶闸管（8），其中第一LDPMOS（3）的源极连接第一PNPN晶闸管（7）的N型栅极，第一LDPMOS（3）的漏极连接第一PNPN晶闸管（7）的阴极；第二LDPMOS（4）的源极连接第二PNPN晶闸管（8）的N型栅极，第二LDPMOS（4）的漏极连接第二PNPN晶闸管（8）的阴极；
其特征在于，第一LDPMOS（3）的栅极和第二LDPMOS（4）的栅极相连作为单向保护器件的第二栅极（G2），并接外部SLIC正电源电压；第一LDPMOS（3）的漏极、第一PNPN晶闸管（7）的阴极、第二LDPMOS（4）的漏极和第二PNPN晶闸管（8）的阴极共同接地；第一PNPN晶闸管（7）的阳极连接信号传输电话线Tip，第二PNPN晶闸管（8）的阳极连接信号传输电话线Ring。
7.根据权利要求6所述的一种LDMOS触发的可编程单向保护器件，其特征在于，在P型硅单晶（53）上形成第一PNPN晶闸管（7）、第一LDPMOS（3）、第二LDPMOS（4）和第二PNPN晶闸管（8）；所述第二LDPMOS（4）和第二PNPN晶闸管（8）与所述第一LDPMOS（3）和第一PNPN晶闸管（7）对称设置。
8.根据权利要求7所述的一种LDMOS触发的可编程单向保护器件，其特征在于，所述第一PNPN晶闸管（7）包括由下至上依次层叠设置的第一背面阴极金属（50）、P型硅单晶（53）和正面金属结构；
其中，P型硅单晶（53）的底层由下至上依次层叠设置有重掺杂N型阴极接触区（51）和N型阴极区（52），所述重掺杂N型阴极接触区（51）位于第一背面阴极金属（50）的上表面；
P型硅单晶（53）的顶层中具有N型基区（58）和N型隔离区（54），N型隔离区（54）间隔位于N型基区（58）的两侧，且位于N型阴极区（52）的上表面，形成第二隔离区（12）；
N型基区（58）的顶层间隔设置有多个重掺杂P型阳极区（56），多个重掺杂P型阳极区（56）之间的间隙为N型基区（58）形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属（55）和第三正面金属（57），所述第一正面阳极金属（55）位于重掺杂P型阳极区（56）和所述第二短路孔上，所述第三正面金属（57）位于所述N型基区（58）上。
9.根据权利要求8所述的一种LDMOS触发的可编程单向保护器件，其特征在于，所述第一LDPMOS（3）包括由下至上依次层叠设置的第二背面氧化层（65）、P型硅单晶（53）和正面金属结构；第二背面氧化层（65）的一侧与所述第一背面阴极金属（50）的一侧接触；
其中，P型硅单晶（53）的顶层间隔设置有N型体区（63）和P型重掺杂接触区（64）；N型体区（63）靠近N型隔离区（54）的一侧设置，P型重掺杂接触区（64）远离N型隔离区（54）的一侧设置，N型体区（63）的顶层一侧设置有侧面相互接触的重掺杂N型接触区（61）和重掺杂P型源区（62）；
正面金属结构包括第三正面金属（57）、第三栅极多晶硅（59）和第二正面漏极金属（60），第三正面金属（57）位于所述重掺杂N型接触区（61）和重掺杂P型源区（62）上，所述第二正面漏极金属（60）位于所述P型重掺杂接触区（64）上，所述第三正面金属（57）和所述第二正面漏极金属（60）通过第二氧化层（70）隔离，第二氧化层（70）位于所述P型硅单晶（53）的上表面，所述第三栅极多晶硅（59）位于所述第二氧化层（70）中。
10.根据权利要求9所述的一种LDMOS触发的可编程单向保护器件，其特征在于，第一PNPN晶闸管（7）的第一正面阳极金属（55）连接外部信号传输电话线Tip，第二PNPN晶闸管（8）的第二正面阳极金属（68）连接外部信号传输电话线Ring；
第一PNPN晶闸管（7）的第三正面金属（57）与第一LDPMOS（3）的第三正面金属（57）相连，第二PNPN晶闸管（8）的第四正面金属（67）与第二LDPMOS（4）的第四正面金属（67）相连；
第一LDPMOS（3）与第二LDPMOS（4）的第三、第四栅极多晶硅（59、66）相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管（7、8）的第一、第二背面阴极金属（50、69）接地，第一、第二LDPMOS（3、4）共用第二正面漏极金属（60）并接地。
CN202010501486.2A 2020-06-04 2020-06-04 一种ldmos触发的可编程单向保护器件 Active CN111627905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010501486.2A CN111627905B (zh) 2020-06-04 2020-06-04 一种ldmos触发的可编程单向保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010501486.2A CN111627905B (zh) 2020-06-04 2020-06-04 一种ldmos触发的可编程单向保护器件

Publications (2)

Publication Number Publication Date
CN111627905A CN111627905A (zh) 2020-09-04
CN111627905B true CN111627905B (zh) 2022-06-07

Family

ID=72260258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010501486.2A Active CN111627905B (zh) 2020-06-04 2020-06-04 一种ldmos触发的可编程单向保护器件

Country Status (1)

Country Link
CN (1) CN111627905B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764406B (zh) * 2021-11-10 2022-03-01 江苏应能微电子有限公司 一种自隔离非对称垂直型瞬态电压抑制保护器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742380A (en) * 1982-02-09 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Switch utilizing solid-state relay
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法
CN107331704A (zh) * 2017-08-17 2017-11-07 电子科技大学 一种栅压控制晶闸管器件
WO2019133939A1 (en) * 2017-12-29 2019-07-04 North Carolina State University Semiconductor topologies and devices for soft starting and active fault protection of power converters

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878284B2 (en) * 2012-04-30 2014-11-04 Texas Instruments Incorporated Programmable SCR for LDMOS ESD protection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742380A (en) * 1982-02-09 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Switch utilizing solid-state relay
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法
CN107331704A (zh) * 2017-08-17 2017-11-07 电子科技大学 一种栅压控制晶闸管器件
WO2019133939A1 (en) * 2017-12-29 2019-07-04 North Carolina State University Semiconductor topologies and devices for soft starting and active fault protection of power converters

Also Published As

Publication number Publication date
CN111627905A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US9748346B2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US8896093B2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
KR101394913B1 (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
JP5513112B2 (ja) ワイドバンドギャップデバイスのためのアバランシェ保護
JP2020532143A (ja) 半導体デバイス
CN110649016A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US20230152830A1 (en) Device design for short-circuit protection of transistors
US8963202B2 (en) Electrostatic discharge protection apparatus
CN111627905B (zh) 一种ldmos触发的可编程单向保护器件
CN111627902B (zh) 一种具有sgt和晶闸管的可编程过电压保护器件
CN212571005U (zh) 一种tvs器件
CN112259597A (zh) 一种tvs器件
CN108766964B (zh) Ldmos静电保护器件
US10325905B2 (en) Semiconductor device and semiconductor circuit device
KR102038525B1 (ko) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
US9123557B2 (en) Fast recovery rectifier
CN114512477B (zh) 击穿电压可调节的scr型esd保护结构
CN111627901B (zh) 一种jfet触发的可编程双向抗浪涌保护器件
JP4457620B2 (ja) 静電破壊保護回路
CN111627903B (zh) 一种具有u-mosfet和晶闸管的可编程过电压保护器件
CN111627904B (zh) 一种具有vdmos和晶闸管的可编程过电压保护器件
JP2003282865A (ja) サイリスタ
TWI805047B (zh) 閘流器
US11699745B2 (en) Thyristor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant