JP5513112B2 - ワイドバンドギャップデバイスのためのアバランシェ保護 - Google Patents
ワイドバンドギャップデバイスのためのアバランシェ保護 Download PDFInfo
- Publication number
- JP5513112B2 JP5513112B2 JP2009522003A JP2009522003A JP5513112B2 JP 5513112 B2 JP5513112 B2 JP 5513112B2 JP 2009522003 A JP2009522003 A JP 2009522003A JP 2009522003 A JP2009522003 A JP 2009522003A JP 5513112 B2 JP5513112 B2 JP 5513112B2
- Authority
- JP
- Japan
- Prior art keywords
- wide bandgap
- diode
- wide
- band gap
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 14
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000001052 transient effect Effects 0.000 claims description 9
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003574 free electron Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は半導体デバイスに関し、特に、電圧過渡の抑制の間の損傷（故障・動作不良）からワイドバンドギャップデバイスを保護する方法及びデバイスに関する。
ワイドバンドギャップ（「ＷＢＧ」）半導体は、将来にわたって引き続きデバイス性能強化を推進することができる材料として新しく出てきた。典型的には、これら材料は２ｅＶより大きい電子バンドギャップを示すとして定義される。炭化ケイ素（ＳｉＣ）が数十年間研究されてきたが、最近の開発により、光学、ＲＦ、及び電力部品にＳｉＣ製品がしっかりと確立された。非常に高い熱的及び化学的安定性、並びに電気的性能により、ＷＢＧデバイスは、高周波数、高温、及び高電力利用のために使用される。ＷＢＧ半導体の例は、窒化ガリウム（ＧａＮ、ＥG＝３．４ｅＶ）、窒化アルミニウム（ＡｌＮ、ＥG＝６．２ｅＶ）、炭化ケイ素（ＳｉＣ、ＥGは、ポリタイプに応じて２．２から３．２５ｅＶの間である）、及びダイヤモンド（Ｅｇ＝５．４５ｅＶ）である。
ワイドバンドギャップデバイスは、シリコン半導体デバイスと比較して十分な性能利点を提供する。炭化ケイ素ショットキーダイオードが、速いスイッチング速度（小さいｔｒｒ）、低い蓄電電荷（Ｑｒｒ）、及び低い順方向導電損失の故に、広く用いられている。しかしながら、ワイドバンドギャップデバイス（例えば、炭化ケイ素）は、元となる基板品質の故に、不十分且つ不安定なアバランシェ耐量を有する。アバランシェブレークダウンは、電流増幅の１つの形態であり、非常に大きな電流が物質内を流れることができる（そうでなければ、その物質は優れた絶縁体である）。絶縁材料に印加される電圧が十分大きいとき、自由電子が材料内の原子にぶつかるとき、又は自由電子が他の自由電子にぶつかることができるポイントまで自由電子を加速させるとき、アバランシェブレークダウンは、固体、液体、気体内において生じることができる。この現象は、アバランシェダイオード及びアバランシェフォトダイオード等の半導体ダイオードにおいては非常に有益であるが、ＭＯＳＦＥＴトランジスタ等の別の場合では、アバランシェブレークダウンはデバイスを破壊し得る。アバランシェブレークダウンが固体絶縁材料内において生じると、アバランシェブレークダウンは大抵の場合破壊的である。よって、ワイドバンドギャップアバランシェ耐量を向上させることが望ましい。
一般的なアバランシェダイオードの用途は、損傷（故障・動作不良）を与える高電圧から電子回路を保護することである。アバランシェダイオードは、当該アバランシェダイオードが逆方向にバイアスされるように回路に接続される。言い換えると、アバランシェダイオードのカソードはアノードに対して正である。この構成では、上記ダイオードは非導電であり、回路に影響を与えない（干渉しない）。電圧が設計限界を超えて増大するならば、ダイオードはアバランシェ降伏を起こし、有害な電圧を制限する。このように使用されると、上記ダイオードは、クランプダイオードとしばしば称される。なぜなら、当該ダイオードは予め決められた最大レベルに電圧を「クランプする」からである。通常は、アバランシェダイオードは、この役目のために、クランプ電圧ＶBR及び当該アバランシェダイオードが吸収できる過渡の最大の大きさにより規定され、当該過渡の最大の大きさは、エネルギ（ジュール）又はＩ2ｔにより規定される。ダイオードがオーバヒートしない限り、アバランシェ降伏は破壊的ではない。
単純なツェナダイオードをワイドギャップデバイスと並列に設けることにより、ワイドギャップデバイスに小数キャリアが注入され、ワイドギャップデバイスのスイッチング性能を低減する。デービス（Davis）等に発行された米国特許第６１４４０９３号（「デービス特許」と以下称する）、フィッシャー（Fisher）等に発行された米国特許第５５４４０３８号（「フィッシャー特許」と以下称する）に開示されたように、ＭＯＳＦＥＴ又は別のＭＯＳゲート半導体デバイスが、スイッチング用途に使用され、当該デバイスのゲートがオン及びオフに繰り返し切り替えられると、デバイスがオフにされたときに、過渡電流はデバイスのボディダイオードを通り流れることができ、デバイスのターンオフ時間を増大させる。１つの解決策は、ショットキーダイオードをボディダイオードと並列に且つボディダイオードの方向に配置し、過渡電流の流れのための速い経路を設けることである。典型的には、ショットキーダイオードは、約０．４Ｖの順方向電圧降下を有し、ボディダイオードは０．７Ｖの順方向電圧降下を有している。よって、ショットキーダイオードは、ボディダイオードが導電することを防止する。なぜなら、ショットキーダイオードはボディダイオードの順方向電圧降下よりも低い順方向電圧降下を有しているからである。しかしながら、本発明のある実施形態とは異なり、デービス特許は少なくとも２つのワイヤボンド接続及び第３の接続を必要とし、フィッシャー特許はトランジスタを必要とする。
スイッチングスピードの利点を低減させる結果となるクランプデバイスにおける小数キャリアの注入を防止するワイドバンドギャップデバイスのためのクランプ保護が望ましい。
さらに、モノリシックに実装するのに容易であり、且つ優れたワイドバンドギャップデバイス終端エッジブレークダウン電圧（「ＢＶ」）のための均一な電界分布を提供するクランプ保護が望ましい。
さらに、順方向及び逆方向接合のオフセット温度係数を有し、最小のＢＶ温度係数を提供するクランプ保護が望ましい。
さらに、アバランシェ耐量が独立して調整されることを可能にするクランプ保護が望ましい。
本発明は、ある形態では、ワイドバンドギャップデバイスのブロック接合部に複数のひと続きのダイオードを配置することにより生成される向上されたアバランシェ耐量を有するワイドバンドギャップデバイスを含んでいる。
より詳しくは、本発明は、ワイドバンドギャップデバイスの終端部の周縁の一部又は全体にモノリシックに組み合わせられた背中合わせ（バックツーバック）に設けられたポリシリコンダイオード（back to back polysilicon diode）を含んでいる。
別の形態では、本発明は、ワイドバンドギャップデバイスと並列に配置されたシリコン垂直ＰＮＰトランジスタを含んでいる。
別の形態では、本発明は、ワイドバンドギャップデバイスを電圧過渡の抑制の間の損傷（故障・動作不良）から保護する方法を含んでいる。上記方法はクランプデバイスをワイドバンドギャップデバイスと並列に設けるステップを含み、（その結果）逆方向過渡エネルギはクランプデバイスにより吸収される。クランプデバイスは、アバランシェの間、ワイドバンドギャップのＢＶよりも低いＢＶを維持する。さらに、クランプデバイスはワイドバンドギャップデバイスのＶｆよりも大きい順方向電圧降下Ｖｆを有し、クランプデバイスを経る順方向導電を防止する。
本発明の１つ以上の実施形態の利点は、ワイドバンドギャップデバイスが定格動作温度にわたって、アバランシェのために定格を決められ得ることである。
本発明の１つ以上の実施形態の別の利点は、クランプデバイスが、アバランシェ又はＵＩＳの間、ワイドバンドギャップデバイスのＢＶより低いＢＶを維持する低いアバランシェ接合部を提供することである。
本発明の１つ以上の実施形態の別の利点は、クランプデバイスに高い順方向電圧降下を提供し、順方向バイアスの間にクランプデバイスにおける小数キャリアの注入を阻止することにより、スイッチングスピードの低減を減少させることである。
本発明の別の利点は、１つ以上の実施形態が、絶縁ゲートバイポーラトランジスタ（「ＩＧＢＴ」）に用いられる単純な垂直オープンベーストランジスタを使用することである。
本発明の１つ以上の実施形態の別の利点は、ＰＮＰ利得が、ピークバッファ濃度及び電荷を制御することにより最適化され、コレクタ対エミッタブレークダウン（「ＢＶｃｅｏ」）の温度係数を最小化することである。
本発明は添付図面を参照して説明される。
一致する参照符号は幾つかの図面を通して一致する部分を示している、ここで説明される例は、本発明の幾つかの実施形態を説明しているが、本発明の範囲を制限するとして考えられるべきではない。
マルチダイ半導体パッケージが当該技術分野において周知であり、デービス（Davis）等に発行された米国特許第６４００５０号、米国特許第６２９７５５号、米国特許第６１１３６３２号、及び米国特許第５８１４８８４号に開示されており、これらの米国特許は本出願に含めるものとする。
本発明の方法は、低い逆方向ブレークダウン電圧ＢＶを有するクランプデバイスをワイドバンドギャップデバイスと並列に配置することにより達成され（並列に配置するステップからなり）、その結果、逆方向過渡エネルギはクランプデバイスにより吸収される。クランプデバイスは、アバランシェの間、ワイドバンドギャップダイオードのＢＶより低いＢＶを維持しなければならない。ワイドバンドギャップデバイスが順方向にバイアスされるときにクランプデバイスを経る導電を防止するために、クランプデバイスはワイドバンドギャップデバイスの電圧降下よりも大きな電圧降下を有していなければならない。
図１を参照すると、本発明によるＳｉＣショットキーダイオード１２０からなるワイドバンドギャップデバイスとクランプデバイス１１０とのある実施形態１００が示されている。ワイドバンドギャップアバランシェ耐量の向上は、ショットキーダイオード１２０のブロック接続部に複数の組又は「鎖状」のポリシリコンダイオード１１０を配置することにより達成され、上記ポリシリコンダイオード１１０はＰドープ領域１１４及びＮドープ領域１１８を交互に配置することからなる。ポリシリコンダイオード１１０は、背中合わせ（バックツーバック）（back to back）に又は直列に積み重ねられた形態（series stack）に設けられることができ、ポリシリコンダイオード１１０の電圧降下はショットキーダイオードの電圧降下Ｖｆよりも大きい。１つの例は、ショットキーダイオード１２０のエッジ終端部の周縁の一部又は全体に背中合わせ（バックツーバック）に設けられたポリシリコンダイオード１１０をモノリシックに組み合わせる（設ける）ことである。ショットキーダイオード１２０は、ショットキー金属アノード１３０をさらに含んでいる。ポリシリコンダイオード１１０はアノード金属１４０とカソード金属１５０との間に接続され、接合終端拡張部（ＪＴＥ）１７０及び炭化ケイ素ｎ型基板１８０上に配置された酸化物層１６０上に設けられる。ポリシリコンダイオードは誘電体領域１９０より下に設けられる。別の実施形態では、ポリシリコンダイオードは別個にボンドされたデバイスであり、ＷＢＧデバイスの終端部に設けられない（図示せず）。
使用中にあっては、このクランプデバイスは、ＷＢＧデバイスエッジ終端部にモノリシックに実装され、それだけでよいエッジＢＶのための均一な電界分布（uniform field distribution）を提供できる。この方法の利点は、クランプ電圧の温度係数が、逆方向及び順方向接合部のオフセットの故に、ほぼゼロであることである。しかしながら、非減衰の誘導スイッチング（undamped inductive switching）（「ＵＩＳ」）又はアバランシェ保護の電流値は、ポリシリコンダイオードの面積に依存し、アバランシェにおけるダイオードの寄生抵抗により制限される。
図２Ａを参照すると、本発明の別の実施形態２００が示されている。オープンベースシリコン垂直ＰＮＰトランジスタ２０５が、炭化ケイ素ワイドバンドギャップ高電圧（例えば、６００Ｖ以上の定格電圧）ショットキーダイオード２１０と並列に配置されている。当業者は、ＭＯＳＦＥＴ及びＪＦＥＴトランジスタがＰＮＰトランジスタ２０５の代わりに使用され得ることを理解するであろう。当該技術分野において周知なように、伝統的なＰＮＰトランジスタはＰ型材料の２つの領域の間にＮ型半導体材料の薄い領域を設けることにより形成される。この実施形態では、ＰＮＰトランジスタ２０５は、Ｐドープコレクタ領域２１５、Ｎ−ドープベース領域２２０、Ｎドープバッファ層２２５、Ｐドープエミッタ層２３０を有している。金属配線部２３５はコレクタ領域２１５に接触している。ショットキーダイオード２１０はショットキー接合金属層２３０を有し、当該ショットキー接合金属層２３０は金属配線部２３６に接触している。ショットキーダイオードの基板２４０はＮドープＳｉＣである。
図２Ｂは図２Ａに示した構造の概略図である。ダイオード２５０はショットキーダイオード２１０を示し、ダイオード２５５はコレクタ領域２１５とＮ−層２２０との間のＰＮ接合部を示し、ダイオード２６０はバッファ層２２５とエミッタ層２３０との間のＰＮ接合部を示している。
ＰＮＰトランジスタ２０５及びショットキーダイオード２１０はパッケージ内部又は外部の別個のワイヤ又はリード２７０及び２７５とボンド接続され得る。例えば、デバイスは、（１）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０をワイヤボンドにより外部接続すること、（２）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０を同一のヘッダに取り付け、上部金属配線部同士を接続すること、又は（３）ＰＮＰトランジスタ２０５及びショットキーダイオード２１０を単一のワイヤボンドによりリードフレーム又は外部回路に接続することを含む方法によりパッケージ化されることができるが、これらだけに限定されない。
使用中にあっては、ショットキーダイオード２１０を保護するとき、シリコンＰＮＰトランジスタ２０５はＢＶｃｅｏモードで動作される。バッファ層２２５により、上記デバイスは非対称な遮断をするようになる。回路が順方向にバイアスされると、ＰＮＰトランジスタ２０５はオフのままであり、全ての電流はショットキーダイオード２１０を通って流れる。逆方向にバイアスされると、ＰＮＰトランジスタ２０５は、ショットキーダイオード２１０の前にブレークダウンし、全ての電流はＰＮＰトランジスタ２０５を通って流れる。
逆方向接合バッファ層２２５はＢＶｃｅｏスナップバックを最小化するのに十分な電荷を有しているべきである。バッファ層２２５は、ＢＶｃｅｏが、所定の温度にわたって要求される最小阻止電圧及び最大クランプ電圧を満たす許容範囲に維持されるように最適化されている。ＵＩＳの間の温度の上昇により、ＢＶｃｅｏの正の温度係数は、利得の正の温度係数の故に、ＰＮダイオードの正の温度係数よりも低いままである。
Ｎ−層２２０の厚みは、電界が、アバランシェの間にＮバッファ層２２５を通り抜けないような厚さにするべきである。
図３Ａは、ショットキーダイオード２１０を通り２０ｍＨインダクタに流れる２Ａの電流が中断されたときのＰＭＰトランジスタ２０５におけるシミュレーションされた電圧、電流、温度上昇のグラフ３００である。矢印３１０により示された時間における電流の中断により、大きな過渡電圧がＰＮＰトランジスタ２０５及びショットキーダイオード２１０に印加される。矢印３１０により示される時間の前では、線３２０により示されるＰＮＰトランジスタ２０５を流れる電流はほぼゼロであり、線３３０により示されるＰＮＰトランジスタ２０５に印加される電圧はショットキーダイオード２１０のＶｆである。カソード領域２１５及びＮ−層２２０の接合部の温度は線３４０により示され、電流がトランジスタを通ってほとんど流れないので、カソード領域２１５及びＮ層２２０の接合部の温度はＰＮＰトランジスタ２０５の温度である。
ショットキーダイオードを流れる電流が中断されると（矢印３１０により示される時間）、ＰＮＰトランジスタを流れる電流３２０は急激に増大し、その後、インダクタ電流が放出されるに伴い減少する。ＰＮＰトランジスタ２０５に印加される電圧は、ＢＶｃｅｏまで上昇する。ＰＮＰトランジスタ２０５に電流が流れるので、接合部温度は上昇するが、接合部温度におけるこの変動（上昇）は、トランジスタのＢＶｃｅｏに最小の影響しか有していない。
図３Ｂは、図３Ａのシミュレーションと同一の条件下において測定された電圧と電流のグラフであり、測定された電圧は線３５０により示され、測定された電流は線３６０により示されている。図３Ａ及び図３Ｂを比較すると、比較的平坦なＢＶｃｅｏのシミュレーションの予測が実際に当てはまることがわかる。
ＰＮＰトランジスタ２０５の逆阻止電圧は、全ての順方向バイアス電流がワイドバンドギャップショットキーダイオード２１０を通って流れるように十分大きく設計（設定）されるべきである。こうしないと、ＰＮＰトランジスタ２０５における順方向バイアスされた上部接合部及びアバランシェ後方（avalanching back）接合部から注入される少数キャリアが、空乏部の広がり及び少数キャリア再結合により除去されることとなる。これは、本発明により達成され得る低いＱｒｒ及びｔｒｒの利点を低減する。図４は測定された逆回復を示しており、並列に設けられたＰＮＰトランジスタ２０５を有する及び有していないＳｉＣショットキーダイオード２１０のｔｒｒへの最小の影響を表している。ショットキーダイオード２１０は、６ＡのＩd、４００ＶのＶDD、２５℃のＴJ、５００Ａ／μｓｅｃのｔｒｒを有していた。線４２０はショットキーダイオード２１０を流れる電流を示し、線４１０はショットキーダイオード２１０に印加される電圧を示しており、これは、ショットキーダイオード２１０が図２に示したようにＰＮＰトランジスタ２０５と並列であるとき（電圧は図４における線４１０として示され、電流は線４２０として示される）を示しており、ショットキーダイオード２１０がＰＮＰトランジスタ２０５に接続されていないとき（電圧は線４３０として示され、電流は線４４０として示されている）も示されている。図示したように、ショットキーダイオード２１０の逆回復特性は、ＰＮＰトランジスタ２０５の存在によって、ほとんど影響を受けない。図示された変動は、ＰＮＰトランジスタ２０５のキャパシタンスに関係し、当該キャパシタンスは、図４に示した波形を生成するのに使用されるＰＮＰトランジスタ２０５について約１５ピコファラドであった。
この実施形態では、ＰＮＰ利得は、Ｎ及びＮ−層の深さを最適化することによって、ＢＶｃｅｏ温度係数を最小化するように調整され得る。さらに、小さな面積のダイだけが要求され、アバランシェ耐量は、ＰＮＰトランジスタ２０５の水平断面積を変えることにより、独立して調整され得る。
本発明は好ましい実施形態を参照しつつ説明されたが、当業者は、様々な変形・変更がなされてもよく、均等物が、本発明の要素の代わりに用いられてもとく、本発明の範囲から離れることなく、特定の状況に適用されることを理解するであろう。よって、本発明は、本発明を実施することを意図した最良の形態として説明された特定の実施形態に限定されず、本発明は特許請求の範囲の範囲及び精神内の全ての実施形態を含む。
Claims (49)
- 電圧過渡の間、ワイドバンドギャップデバイスを保護する方法であって、
クランプデバイスをワイドバンドギャップデバイスと並列に直接的に接続し、逆方向過渡エネルギが前記クランプデバイスにより吸収されようにするステップを含み、
前記クランプデバイスは前記ワイドバンドギャップデバイスの逆方向ブレークダウン電圧よりも小さな逆方向ブレークダウン電圧を有し、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップデバイスのブレークダウン電圧よりも小さいブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップデバイスの順方向ブレークダウン電圧よりも大きな順方向ブレークダウン電圧を有することを特徴とする方法。 - 前記クランプデバイスは垂直オープンベースＰＮＰトランジスタであることを特徴とする請求項１に記載の方法。
- 前記クランプデバイスは１つ以上のポリシリコンダイオードを含むことを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスはＳｉＣを含むことを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスは窒化ガリウムを含むことを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスはダイヤモンドを含むことを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスは窒化アルミニウムを含むことを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項１に記載の方法。
- 前記ワイドバンドギャップデバイスはアノード端子及びカソード端子を有するショットキーダイオードであり、前記クランプデバイスは前記アノード端子及び前記カソード端子にそれぞれ直接的に接続された第１及び第２の端子を有することを特徴とする請求項１に記載の方法。
- 上記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項９に記載のデバイス。
- 前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項１に記載の方法。
- ワイドバンドギャップデバイスであって、
クランプデバイスと並列に直接的に接続された第１及び第２の端子を有するワイドバンドギャップデバイスを含み、
前記クランプデバイスは前記ワイドバンドギャップデバイスの逆方向ブレークダウン電圧よりも低い逆方向ブレークダウン電圧を有し、逆方向過渡エネルギは前記クランプデバイスにより吸収され、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップデバイスのブレークダウン電圧よりも小さなブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップデバイスの順方向電圧降下よりも大きな順方向電圧降下を有することを特徴とするデバイス。 - 前記クランプデバイスはオープンベースＰＮＰトランジスタであり、前記ワイドバンドギャップデバイスの第１及び第２の端子にそれぞれ直接的に接続されたエミッタ及びコレクタを有することを特徴とする請求項１２に記載のデバイス。
- 前記ＰＮＰトランジスタは、Ｐ型材料の第１の領域と第２の領域との間にＮ型半導体材料の薄い領域を設けることにより形成されることを特徴とする請求項１３に記載のデバイス。
- Ｎ型バッファ層が前記Ｎ型半導体材料と前記第２のＰ型材料領域との間に設けられることを特徴とする請求項１３に記載のデバイス。
- 前記Ｎ型バッファ層はＰＮＰ利得が低いように十分にドープされていることを特徴とする請求項１５に記載のデバイス。
- 前記Ｎ型バッファ層により、前記デバイスは非対称な遮断をするようになることを特徴とする請求項１５に記載のデバイス。
- 前記Ｎ型バッファ層はＢＶｃｅｏスナップバックを防ぐのに十分な電荷を有していることを特徴とする請求項１６に記載のデバイス。
- 前記オープンベースＰＮＰトランジスタは、全ての順方向バイアス電流がワイドバンドギャップデバイスを通って流れるのに十分な逆阻止電圧を有することを特徴とする請求項１３に記載のデバイス。
- 前記ワイドバンドギャップデバイスの前記第１及び第２の端子はアノード及びカソードであり、前記アノード及びカソードは金属を含むことを特徴とする請求項１３に記載のデバイス。
- 前記オープンベースＰＮＰトランジスタは前記アノードと前記カソードとの間に接続されていることを特徴とする請求項２０に記載のデバイス。
- 前記オープンベースＰＮＰトランジスタは前記ワイドギャップデバイスにワイヤボンドされることを特徴とする請求項２１に記載のデバイス。
- 前記クランプデバイスは１つ以上のポリシリコンダイオードであることを特徴とする請求項１２に記載のデバイス。
- 前記ワイドギャップデバイスの前記第１及び第２の端子はアノード及びカソードを含み、前記アノード及びカソードは金属を含むことを特徴とする請求項２３に記載のデバイス。
- 前記１つ以上のポリシリコンダイオードは前記アノード金属と前記カソード金属との間に並行に直接的に接続されることを特徴とする請求項２４に記載のデバイス。
- 前記１つ以上のポリシリコンダイオードは前記ワイドギャップデバイスにワイヤボンドされることを特徴とする請求項２５に記載のデバイス。
- 前記ワイドバンドギャップダイオードは炭化ケイ素を含むことを特徴とする請求項１２に記載のデバイス。
- 前記ワイドバンドギャップダイオードは窒化ガリウムを含むことを特徴とする請求項１２に記載のデバイス。
- 前記ワイドバンドギャップダイオードはダイヤモンドを含むことを特徴とする請求項１２に記載のデバイス。
- 前記ワイドバンドギャップダイオードは窒化アルミニウムを含むことを特徴とする請求項１２に記載のデバイス。
- 前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項１２に記載のデバイス。
- 前記ワイドバンドギャップデバイスはショットキーダイオードであることを特徴とする請求項１２に記載のデバイス。
- 前記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項３２に記載のデバイス。
- 前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項１２に記載のデバイス。
- 単一基板上の電気デバイスであって、
第１及び第２の端子を有するワイドバンドギャップデバイスと、
直列接続された２つ以上のポリシリコンダイオードを含むクランプデバイスと、を含み、
前記ダイオードの一端が前記ワイドバンドギャップデバイスの前記第１の端子に直接的に接続され、前記ダイオードの他端は前記ワイドバンドギャップデバイスの前記第２の端子に直接的に接続され、
前記クランプデバイスは前記ワイドバンドギャップの逆方向ブレークダウン電圧より低い逆方向ブレークダウン電圧を有し、逆方向過渡エネルギは前記クランプデバイスにより吸収され、
前記クランプデバイスは、アバランシェの間、前記ワイドバンドギャップのブレークダウン電圧よりも低いブレークダウン電圧を維持し、
前記クランプデバイスは前記ワイドバンドギャップの順方向電圧降下よりも大きな順方向電圧降下を有することを特徴とする電気デバイス。 - 前記ワイドバンドギャップデバイスは炭化ケイ素を含むことを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスは窒化ガリウムを含むことを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスはダイヤモンドを含むことを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスは窒化アルミニウムを含むことを特徴とする請求項３５に記載のデバイス。
- 前記ポリシリコンダイオードは背中合わせに設けられることを特徴とする請求項３５に記載のデバイス。
- 前記ダイオードは直列に積み重ねられた形態に配置されることを特徴とする請求項３５に記載のデバイス。
- 背中合わせに設けられたポリシリコンダイオードのモノリシックな組み合わせは前記ワイドバンドギャップデバイスのエッジ終端部の周縁の一部又は全体に設けられることを特徴とする請求項３５に記載のデバイス。
- 前記ポリシリコンダイオードは酸化物層上に設けられることを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスはダイオードであることを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスはショットキーダイオードであることを特徴とする請求項３５に記載のデバイス。
- 前記ショットキーダイオードは６００Ｖ以上の定格電圧を有することを特徴とする請求項４５に記載のデバイス。
- 前記クランプデバイスはバイポーラトランジスタであることを特徴とする請求項３５に記載のデバイス。
- 前記ワイドバンドギャップデバイスはアノード金属及びカソード金属を含むことを特徴とする請求項３５に記載のデバイス。
- 前記ポリシリコンダイオードは前記アノード金属と前記カソード金属との間に接続されることを特徴とする請求項４８に記載のデバイス。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83336206P | 2006-07-26 | 2006-07-26 | |
| US60/833,362 | 2006-07-26 | ||
| US11/828,283 US7586156B2 (en) | 2006-07-26 | 2007-07-25 | Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device |
| US11/828,283 | 2007-07-25 | ||
| PCT/US2007/074460 WO2008014391A2 (en) | 2006-07-26 | 2007-07-26 | Avalanche protection for wide bandgap devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009545179A JP2009545179A (ja) | 2009-12-17 |
| JP5513112B2 true JP5513112B2 (ja) | 2014-06-04 |
Family
ID=38982337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009522003A Active JP5513112B2 (ja) | 2006-07-26 | 2007-07-26 | ワイドバンドギャップデバイスのためのアバランシェ保護 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US7586156B2 (ja) |
| JP (1) | JP5513112B2 (ja) |
| KR (1) | KR101247067B1 (ja) |
| CN (1) | CN101647107B (ja) |
| AT (1) | AT506145A2 (ja) |
| DE (1) | DE112007001762T5 (ja) |
| TW (1) | TWI492375B (ja) |
| WO (1) | WO2008014391A2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010044723A1 (de) * | 2010-09-08 | 2012-03-08 | Volkswagen Ag | Verfahren und Vorrichtung zur automatischen Betätigung eines Dachschließelementes eines Fahrzeugs |
| US8530902B2 (en) * | 2011-10-26 | 2013-09-10 | General Electric Company | System for transient voltage suppressors |
| DE102012207501B4 (de) | 2012-05-07 | 2017-03-02 | Forschungsverbund Berlin E.V. | Halbleiterschichtenstruktur |
| US20140264434A1 (en) * | 2013-03-15 | 2014-09-18 | Fairchild Semiconductor Corporation | Monolithic ignition insulated-gate bipolar transistor |
| EP2976785A4 (en) * | 2013-03-21 | 2017-01-18 | Bourns, Inc. | Transient voltage suppressor, design and process |
| US9111750B2 (en) * | 2013-06-28 | 2015-08-18 | General Electric Company | Over-voltage protection of gallium nitride semiconductor devices |
| US9997507B2 (en) | 2013-07-25 | 2018-06-12 | General Electric Company | Semiconductor assembly and method of manufacture |
| EP2908415A1 (en) | 2014-02-13 | 2015-08-19 | Nxp B.V. | Diode circuit and power factor correction boost converter using the same |
| US9620598B2 (en) | 2014-08-05 | 2017-04-11 | Semiconductor Components Industries, Llc | Electronic device including a channel layer including gallium nitride |
| US9748224B2 (en) | 2014-10-28 | 2017-08-29 | Semiconductor Components Industries, Llc | Heterojunction semiconductor device having integrated clamping device |
| US10062756B2 (en) | 2014-10-30 | 2018-08-28 | Semiconductor Components Industries, Llc | Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same |
| US10840798B1 (en) | 2018-09-28 | 2020-11-17 | Dialog Semiconductor (Uk) Limited | Bidirectional signaling method for high-voltage floating circuits |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US640050A (en) | 1899-01-16 | 1899-12-26 | Christian Von Thal | Suspension-railway and car or carriage therefor. |
| US629755A (en) | 1899-04-15 | 1899-07-25 | Arthur R Steed | Knob attachment. |
| US4904609A (en) | 1988-05-06 | 1990-02-27 | General Electric Company | Method of making symmetrical blocking high voltage breakdown semiconductor device |
| US4927772A (en) | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| JP2542448B2 (ja) | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5270223A (en) | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| US5544038A (en) | 1992-09-21 | 1996-08-06 | General Electric Company | Synchronous rectifier package for high-efficiency operation |
| US5814884C1 (en) | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
| USD471981S1 (en) | 1997-09-03 | 2003-03-18 | Republic Medical Products Inc. | Heart valve stiffening ring |
| US5962876A (en) * | 1998-04-06 | 1999-10-05 | Winbond Electronics Corporation | Low voltage triggering electrostatic discharge protection circuit |
| US6144093A (en) | 1998-04-27 | 2000-11-07 | International Rectifier Corp. | Commonly housed diverse semiconductor die with reduced inductance |
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP3955396B2 (ja) | 1998-09-17 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体サージ吸収素子 |
| JP2002535839A (ja) * | 1999-01-15 | 2002-10-22 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 |
| DE10004983C1 (de) * | 2000-02-04 | 2001-09-13 | Infineon Technologies Ag | Schutzanordnung für Schottky-Diode |
| JP4821086B2 (ja) * | 2003-10-31 | 2011-11-24 | 富士電機株式会社 | 半導体装置 |
| US6946707B2 (en) * | 2004-01-28 | 2005-09-20 | International Business Machines Corporation | Electrostatic discharge input and power clamp circuit for high cutoff frequency technology radio frequency (RF) applications |
-
2007
- 2007-07-25 US US11/828,283 patent/US7586156B2/en active Active
- 2007-07-26 TW TW096127314A patent/TWI492375B/zh active
- 2007-07-26 CN CN2007800319157A patent/CN101647107B/zh not_active Expired - Fee Related
- 2007-07-26 AT AT0933707A patent/AT506145A2/de not_active Application Discontinuation
- 2007-07-26 KR KR1020097001775A patent/KR101247067B1/ko active IP Right Grant
- 2007-07-26 WO PCT/US2007/074460 patent/WO2008014391A2/en active Application Filing
- 2007-07-26 JP JP2009522003A patent/JP5513112B2/ja active Active
- 2007-07-26 DE DE112007001762T patent/DE112007001762T5/de not_active Withdrawn
-
2009
- 2009-08-06 US US12/536,618 patent/US7859057B2/en active Active
-
2010
- 2010-12-21 US US12/974,599 patent/US8357976B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200816472A (en) | 2008-04-01 |
| KR101247067B1 (ko) | 2013-03-25 |
| US7859057B2 (en) | 2010-12-28 |
| US20110089432A1 (en) | 2011-04-21 |
| WO2008014391A3 (en) | 2009-04-02 |
| JP2009545179A (ja) | 2009-12-17 |
| KR20090045206A (ko) | 2009-05-07 |
| WO2008014391A2 (en) | 2008-01-31 |
| US8357976B2 (en) | 2013-01-22 |
| AT506145A2 (de) | 2009-06-15 |
| US20080042143A1 (en) | 2008-02-21 |
| US20090315040A1 (en) | 2009-12-24 |
| DE112007001762T5 (de) | 2009-05-28 |
| US7586156B2 (en) | 2009-09-08 |
| CN101647107A (zh) | 2010-02-10 |
| TWI492375B (zh) | 2015-07-11 |
| CN101647107B (zh) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5513112B2 (ja) | ワイドバンドギャップデバイスのためのアバランシェ保護 | |
| US10593666B2 (en) | Method of forming a heterojunction semiconductor device having integrated clamping device | |
| JP4980126B2 (ja) | フリーホイールダイオードとを有する回路装置 | |
| KR101534106B1 (ko) | 반도체장치 | |
| US20160204097A1 (en) | Semiconductor Device Having Overload Current Carrying Capability | |
| JP2009123914A (ja) | 逆耐圧を有するスイッチング用半導体装置 | |
| US8124983B2 (en) | Power transistor | |
| US20150187678A1 (en) | Power semiconductor device | |
| US10404250B2 (en) | Transistor device | |
| US20040070029A1 (en) | Low voltage transient voltage suppressor and method of making | |
| US7800196B2 (en) | Semiconductor structure with an electric field stop layer for improved edge termination capability | |
| JP5420711B2 (ja) | フリーホイールダイオードを有する回路装置 | |
| JP5663075B2 (ja) | フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置 | |
| US20120200976A1 (en) | Surge protection device | |
| JP2012227419A (ja) | ワイドギャップ半導体装置 | |
| US9985017B2 (en) | Semiconductor device comprising a clamping structure | |
| Andenna et al. | Rugged 4500V HiPak Module with 1500A Current Rating and 150 C Capability for Traction Application | |
| Hobart et al. | Transient analysis of 3.3 kV double-side double-gate IGBTs | |
| Matthias et al. | The 62Pak IGBT module range employing the 3rd Generation 1700V SPT++ chip set for 175° C operation | |
| US20240021677A1 (en) | Packaged structures for lateral high voltage gallium nitride devices | |
| Kwon et al. | TCAD simulation of electrical characteristics dependence on metal work function for Schottky Contact-Super Barrier Rectifier (SC-SBR) | |
| US20230307388A1 (en) | Overvoltage Protection Device with Trench Contact | |
| JP2018190838A (ja) | ダイオード | |
| Matthias et al. | The 62Pak IGBT modules employing 1700V SPT++ chip set for 175° C operation | |
| JPH06188425A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131126 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5513112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |