JP2002535839A - 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 - Google Patents

半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法

Info

Publication number
JP2002535839A
JP2002535839A JP2000594159A JP2000594159A JP2002535839A JP 2002535839 A JP2002535839 A JP 2002535839A JP 2000594159 A JP2000594159 A JP 2000594159A JP 2000594159 A JP2000594159 A JP 2000594159A JP 2002535839 A JP2002535839 A JP 2002535839A
Authority
JP
Japan
Prior art keywords
semiconductor
edge termination
diode
schottky diode
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000594159A
Other languages
English (en)
Inventor
プフィルシュ フランク
ルップ ローラント
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002535839A publication Critical patent/JP2002535839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 シリコンカーバイドを含んでいる半導体基体（１）を有する半導体素子に対するエッジ終端部であって、該エッジ終端部は該エッジ終端部は半導体基体（１）に対してアイソレーションされている少なくとも１つのダイオードチェーン（１１）を有しており、該ダイオードチェーンはそれぞれ交番している導電型の多数の半導体層（１２）から成っている。

Description

【発明の詳細な説明】
【０００１】 本発明は、請求項１の上位概念に記載の半導体素子に対するエッジ終端部並び
に請求項２の上位概念に記載のエッジ終端部を有するショットキー・ダイオード
に関する。更に、本発明は、この種のエッジ終端部を備えた半導体素子の製造方
法に関する。
【０００２】 本発明は主として、プレーナ形のエッジ終端部を備えた非対称形障壁半導体素
子に関する。本発明は殊に、ショットキー・ダイオードとして実現されている半
導体素子に関する。この型式の半導体素子並びにその機能法は長年来公知であり
、これ以上詳しく説明する必要はない。
【０００３】 この種の半導体素子では、殊に高絶縁耐圧の電力半導体では、ブレークダウン
は主にそのエッジ領域において発生する。というのは、そこでは、エッジに規定
されて生じる、ドーピング領域の湾曲の結果として電界強度が特別大きいからで
ある。この種のブレークダウンを回避するために、半導体素子を普通は完全に取
り囲んでいるリング状に配置されているエッジ終端部が設けられている。このよ
うなエッジ終端部によって、半導体素子のエッジ領域における局所的な電界強度
ピークが減衰ないし取り除かれる。従って、エッジ領域における不都合なブレー
クダウンを回避することができ、半導体素子は機能可能な状態を維持する。B.Ｊ
. Baliga, “Modern Power Devices”, John Wiley and Sons, 1987 には、半導
体素子における種々様々なエッジ終端部が記載されている。
【０００４】 更に、ＵＳ５４８６７１８号には、エッジ領域においてスパイラル状に配置さ
れている、ポリシリコンから成るチェーンを含んでいるツェナーダイオードが配
置されているエッジ終端部が記載されている。この種のツェナーダイオードによ
って、エッジ領域における電界の電位経過を制御しようとするのである。
【０００５】 B.Ｊ. Baliga,“Modern Power Devices”, John Wiley and Sons, 1987, 第４
３７頁には、ショットキー・ダイオードにおけるエッジ終端部が記載されている
。これらのエッジ終端部の１つはここではショットキー接点を取り囲むガードリ
ングとして実現されている。このガードリングは残りの半導体領域と共に、ｐｎ
接合を形成している。択一的に、ショットキー接点は、磁気抵抗素子から実現さ
れているエッジ終端部に直接、すなわちｐｎ接合なしに接続されていてもよい。
【０００６】 ショットキー・ダイオードは多数キャリア半導体素子でありそれ故に、高周波
用途に対して、すなわち非常に高速なスイッチング過程およびコミュテーション
の際にできるだけ僅かな逆方向電流が要求される用途に対して特別に適している
。しかしシリコン・ショットキー・ダイオードはその非常に大きな逆方向電流に
基づいて約１００Ｖまでの逆電圧に制限されている。
【０００７】 それ故にこれらの理由から、ショットキー・ダイオードを製造するために、上
述した欠点を有していない別の半導体材料を使用することはますます魅力的にな
ってる。
【０００８】 この種の材料は例えばシリコンカーバイド（ＳｉＣ）である。ＵＳ５７８９３
１１号には、ＳｉＣショットキー・ダイオードが記載されている。ＳｉＣ半導体
素子ないしＳｉＣショットキー・ダイオードは、シリコンから製造されたこのよ
うな半導体素子に比べて優れた電気および物理特性を有している。これらについ
て幾つかを以下に挙げる。
【０００９】 ＳｉＣはシリコンに比べて、係数１０ないし１５だけ高いブレークダウン電界
強度を有している。非常に高いブレークダウン電界強度に基づいて、ＳｉＣ半導
体素子は非常に小さく設計され、このために有利にも、結果としてＯＮ抵抗も非
常に低いということになる。従って、ＳｉＣ半導体素子は、高い阻止能力と低い
順電圧との間の特別申し分ない妥協的解決といえる。
【００１０】 ＳｉＣがシリコンに比べて著しく僅かなキャリア寿命を有しているという事実
に基づいて、ＳｉＣは殊に、高周波用途に対する半導体素子に殊に適している。
というのはここでは、著しく高いスイッチング速度を実現することができるから
である。ＳｉＣショットキー・ダイオードが殆ど少数キャリアを有していないと
いう事実に基づいて、コミュテーションの際のキャリアは非常に迅速に空乏化さ
れ、これにより非常に高いスイッチング速度が可能になる。
【００１１】 ＳｉＣはシリコンに比べて熱的に極めて安定している。昇華温度はＳｉＣでは
１６００℃より上にあり、係数３だけ高い熱伝導率を有している。殊に、ＳｉＣ
は非常に大きなバンドギャップおよびこれに結び付いている僅かな真性キャリア
濃度を有しているという事実に基づいても、ＳｉＣは高温における用途に特別適
している。
【００１２】 ＳｉＣから成る半導体素子における大きな欠点は次の点にある：インプランテ
ーションされたドーピング領域のアニールおよび活性化のために普通、非常に高
い温度（＞１５００℃）が必要であり、この温度ではシリコン技術に基づいて構
想されている従来の製造工場におけるこの形式のＳｉＣ半導体素子の処理は通例
許容されない。
【００１３】 それ故に、上述した従来の技術から出発して、本発明の課題は、できるだけ上
述した処理速度を迂回して製造可能である、ＳｉＣ半導体素子およびショットキ
ー・ダイオードに対するエッジ終端部を提供することである。別の課題は、この
種のエッジ終端部を有するショットキー・ダイオードを製造するための方法を提
供することである。
【００１４】 製品に関連した課題は本発明によれば、請求項１の特徴部分に記載の構成を有
するエッジ終端部によって並びに請求項２の特徴部分に記載の構成を有するショ
ットキー・ダイオードによって解決される。方法に関連した課題は、請求項１２
の特徴部分に記載の構成を有する方法によって解決される。
【００１５】 本発明によって、ＳｉＣ半導体素子におけりエッジ終端部に対してシリコン技
術において典型的な温度（＜１２５０℃）におけるすべてのプロセスステップが
処理される。このプロセスステップは従来のシリコン生産ラインにおいて実施さ
れる。従って、殊にＳｉＣショットキー・ダイオードはＳｉＣ基本材料製造およ
びエピタキシャル層の生成を除いて、ＳｉＣ技術の周知の困難に無関係に製造さ
れる。
【００１６】 本発明の有利な形態および改良例は従属請求項に記載されている。
【００１７】 次に本発明を図示の実施例に基づいて詳細に説明する。
【００１８】 その際： 図１は、ツェナーダイオードチェーンを含んでいる本発明のエッジ終端部を備え
たＳｉＣショットキー・ダイオードの第１の部分断面図であり、 図２は、エッジ領域において唯一の（ａ）ないし４つの（ｂ）スパイラル状に配
置されているツェナーダイオードチェーンが設けられているＳｉＣショットキー
・ダイオードのレイアウトの平面図であり、 図３は、ツェナーダイオードチェーンおよびその間に配置されている磁気抵抗素
子を含んでいる本発明のエッジ終端部を備えたの第２の部分断面図であり、 図４は、エッジ終端部が間に配置されている磁気抵抗素子を含んでいるショット
キー・ダイオードのレイアウトの平面図であり、 図５は、種々のステップに基づいて、エッジ終端部を有する本発明のＳｉＣショ
ットキー・ダイオードを製造するための有利な方法を示している。
【００１９】 図面のすべての図において、同じまたは機能の同じエレメントには、それが別
に示されていない限り、同じ参照符号が付されている。
【００２０】 以下に詳しく説明する半導体素子は、ＳｉＣ半導体素子である。しかし本発明
は、ＳｉＣショットキー・ダイオードにのみ制限されているのではなく、本発明
の枠内において、例えばｐｎダイオード、ＭＯＳＥＦＥＴ、バイポーラトランジ
スタまたは類似のもののような、その他すべてのＳｉＣ半導体素子においても非
常に有利に使用することができる。
【００２１】 図１には、部分断面図にて、エッジ終端部に対して、ツェナーダイオードチェ
ーンが設けられている、ＳｉＣショットキー・ダイオードのエッジ終端部が図示
されている。
【００２２】 図１において、１は、ショットキー・ダイオードとして実現されている半導体
素子の半導体基体が示されている。ショットキー・ダイオードはアノード接続端
子Ａおよびカソード接続端子Ｂを有している。これらは半導体基体１の相対向す
る面に配置されている。
【００２３】 ＳｉＣを含んでいる半導体基体１は、この実施例では強くｎドーピングされて
いる内部帯域２を有している。半導体基体のポリ型はこの実施例では詳細に示さ
れてないし、本発明にとって重要でもない。カソード側において大面積のカソー
ド側電極３が内部帯域２、従って半導体基体１の裏面側の表面４に被着されてい
る。その際カソード側電極３はカソード接続端子Ｂに接続されている。
【００２４】 アノード側において弱くｎドーピングされているエピタキシャル層５が設けら
れている。この層は半導体基体１の幅全体にわたって内部帯域２および前面側の
表面６に接している。図１のショットキー・ダイオードは中央の領域において前
面側の表面６にアノード接続端子Ａに接続されているアノード電極７を有してい
る。この中央の領域は以下に、半導体基体のアクティブ領域ＡＢと表す。アノー
ド電極７は中央の領域において大面積においてエピタキシャル層５に被着されて
いて、これが一緒に周知のようにショットキー接点８を形成している。その上に
アノード電極７が形成されていて、それがエッジに向かって整列される経過をと
りかつそこで磁気抵抗素子７′の形を有している。
【００２５】 ショットキー・ダイオードのアクティブ領域ＡＢの外側の領域は以下にエッジ
領域ＲＢとも表す。エッジ領域ＲＢにはアイソレーション層９が大面積で設けら
れている。これは例えばシリコン窒化物を含んでいる。更に、図１のショットキ
ー・ダイオード１は空間電荷帯域ストッパ１０を有している。この空間電荷帯域
ストッパ１０は半導体素子の一番外側のエッジ領域ＲＢに、すなわちその鋸稜縁
の前に直接配置されている。この実施例において、空間電荷帯域ストッパ１０は
周知のようにアクティブ領域ＡＢに向かって高くなっていく一段に実現されてい
る基板接点電極１０として形成されている。この電極は半導体基体の基板と一緒
に普通はオーミック接点を形成している。基板接点電極１０は普通、金属で実現
されているが、ポリシリコン電極として実現されていてもよいしまたはアプリケ
ーションに応じて省略されていてもよい。
【００２６】 図１には、半導体素子のエッジ領域ＲＢにおいてアイソレーション層９上にダ
イオードチェーン１１が設けられている。その際ダイオードチェーン１１はアイ
ソレーション層９の上に半導体基体１から離間されて配置されている。このダイ
オードチェーン１１は半導体素子のアクティブ領域ＡＢに向かってアノード電極
７に接続されておりかつエッジに向かって基板接点電極１０に接続されている。
基板接点電極１０が省略されている場合には、ダイオードチェーン１１のこれら
最も外側の層１２は半導体基体に直接接続されていてもよい。
【００２７】 ダイオードチェーンは、交番する導電型の多数の半導体層１２が順次並んで形
成されており、その際それぞれ２つの隣接する半導体層１２がｐｎダイオードを
形成している。半導体層１２の半導体材料として、必要に応じて、それぞれ任意
の半導体材料、例えばシリコン、ヒ化ガリウム（ガリウムアルセニド）または類
似のものを選択することができる。
【００２８】 この実施例において、ダイオードチェーン１１のダイオードはツェナーダイオ
ードとして実現されているものとする。ツェナーダイオードを有するダイオード
チェーン１１として実現するのは特別有利である。というのは、ツェナーダイオ
ードはその設計ないしドーピング濃度に応じて、６Ｖないし６０Ｖの範囲にある
ブレークダウン電圧を有することができるからである。ツェナーダイオードにお
けるブレークダウン電圧は一般に、温度の関数である。ツェナーダイオードの場
合には殊に、それぞれのツェナーダイオードのブレークダウン電圧が選択される
とき、ブレークダウン電圧のこの温度依存性は非常に僅かである。このことは具
体的には、ツェナーダイオードの場合殊に、非常に小さなブレークダウン電圧を
有するツェナーブレークダウンとアバランシブレークダウンとの間の過渡領域に
おいて温度依存性を殆ど回避することができることを意味している。
【００２９】 図１の実施例において、個別半導体層１２は同じ幅、ひいては等間隔のパター
ンを有している。このようにして、半導体基体１中に線形な電位減少ないし減衰
を保証することができる。しかし半導体層１２の幅は同じである必要はない。ダ
イオードチェーン１１の半導体層１２が等間隔でないパターンを有していること
も勿論考えられる。すなわち、例えば、個別半導体層１２はエッジに向かって低
下していくパターンを有している。この場合、アプリケーションに応じて、非線
形の、例えば放物線状の、エッジ終端部の電位減少ないし減衰を実現することが
できる。
【００３０】 図２には、それぞれショットキー・ダイオードが２つの平面図にて示されてい
る。ここでは、半導体素子のエッジ領域ＲＢにおいて本発明のダイオードチェー
ン１１が設けられている。その際図２Ａでは唯一のダイオードチェーン１１が設
けられている。これは、交番する導電型を有する多数の等間隔に配置されている
半導体層１２から形成されている。その際この唯一のダイオードチェーン１１は
半導体素子のエッジ領域ＲＢにおいてスパイラル状に外側に向かって、アクティ
ブ領域ＡＢに対して拡大していく間隔を以て実現されている。
【００３１】 図２のＢには、半導体素子のエッジ領域ＲＢにおいて全部で４つのスパイラル
状に配置されているダイオードチェーン１１が設けられているショットキー・ダ
イオードが示されている。図２Ａおよび図２Ｂにおいて、ダイオードチェーン１
１はそれぞれ、アノード金属化部７および基板接点電極１０に接続されている。
【００３２】 図１および図２の実施例において、１つないし複数のスパイラル状に配置され
ているダイオードチェーン１１を有するエッジ終端部が設けられている。勿論こ
れらダイオードチェーン１１は別の形式および手法において、例えば１つまたは
複数のミアンダ状の、階段状に積み上げられたまたは別様に内部で交錯形成され
ているダイオードチェーン１１も実現される。
【００３３】 半導体素子のエッジ領域ＲＢに配置されている多数の半導体層１２を有する単
数または複数のダイオードチェーン１１の使用によって、エッジ領域ＲＢにおけ
る電位は段階的にかつ定義されて低減される。エッジ領域ＲＢにおいてスパイラ
ル状に、ミアンダ状にまたは別法手法で内部が交錯形成されているダイオードチ
ェーン１１を使用することによって殊に、冒頭の述べた形式の、高障壁形半導体
素子におけるこのエッジ領域は最小の面積に低減される。
【００３４】 この種のダイオードチェーン１１の構成、ストラクチャおよび機能に関しては
、冒頭に挙げたＵＳ５４８６１８号を参照されたい。この明細書の内容は全部、
この出願に取り込まれる（“incorporated by reference”）。
【００３５】 図３のショットキー・ダイオードは図１のショットキー・ダイオードに対して
、複数の、この実施例では、相互に離間している３つのダイオードチェーン１１
が設けられているエッジ終端部を有している。ここではそれぞれ２つの隣接して
いるダイオードチェーン１１は磁気抵抗素子１３を介して相互に接続されている
。それぞれ外側のダイオードチェーン１１は公知のようにそれぞれ、アノード電
極７ないし基板接点電極１０に接続されている。磁気抵抗素子は普通は金属性の
導体路として実現されているが、これらはメタルシリサイドまたはポリシリコン
によって実現されていても構わない。
【００３６】 これら磁気抵抗素子１３はエッジ領域ＲＢにおいて、電界が強く上昇する経過
をとるところに配置されている。１つまたは複数の磁気抵抗素子リング１４を用
意することによって、磁気抵抗素子のそれぞれの電位を固定するように定められ
ている唯一のダイオードチェーン１１を使用することで十分である。半導体素子
のエッジ領域ＲＢに磁気抵抗素子１３ないし磁気抵抗素子リング１４を有する半
導体素子において、その逆方向電流を規定通り低減することができる。
【００３７】 実施形態において、異なった磁気抵抗素子１３が必ずしも２つの相互に離間し
ているダイオードチェーン１１を短絡する必要はない。磁気抵抗素子１３がそれ
ぞれ、個別の半導体層または２つの相互に接している半導体層１２に接続されて
いるようにすることも考えられる。
【００３８】 図３に示すように実現されているＳｉＣショットキー・ダイオードのレイアウ
トが図４に平面にて示されている。その際磁気抵抗素子１３は、同心の、リング
状の導体路１４として半導体素子のアクティブ領域ＡＢの回りに配置されている
。このいわゆる磁気抵抗素子リングの特別な利点は、この場合、磁気抵抗素子リ
ング１４のそれぞれの電位を固定するために必要である唯一のダイオードチェー
ン１１をアクティブ領域ＡＢと基板接点電極１０との間に設けさえすればよいと
いう点にある。その際磁気抵抗素子リング１４は、半導体素子のエッジ領域ＲＢ
における電位線を束ねるもしくはチャネル化する目的のために用いられる。
【００３９】 更に、この種のＳｉＣ半導体素子に対するエッジ終端部として、例えば磁気抵
抗素子を持ったまたは磁気抵抗素子のないフローティング磁界リングのような、
上述した構成の種々様々な組み合わせも勿論考えられる。
【００４０】 これまで述べた実施例において、ショットキー・ダイオードは図２および図４
の平面図において、矩形のレイアウトを有している。しかし本発明は、半導体素
子のこの形式の矩形のレイアウトに制限されておらず、そればかりか、丸い、楕
円形の、六角形の、三角形のまたは類似の形のいずれの形式において実現されて
いるレイアウトにも使用することができる。
【００４１】 ダイオードチェーン１１およびダイオードチェーン１１の間に配置されている
磁気抵抗素子リング１４を備えたエッジ終端部の構成、ストラクチャおよび機能
に関しては、ＵＳ５２６６８３１号を参照されたい。この明細書の内容は全部、
この出願に取り込まれる（“incorporated by reference”）。
【００４２】 図５Ａないし図５Ｇに基づいて、次にエッジ終端部を有するＳｉＣショットキ
ー・ダイオードの製造方法について説明する。
【００４３】 内部帯域２が強くｎドーピングされている、ＳｉＣを含んでいる半導体基体１
が用意される。内部帯域２の表面５にエピタキシャルプロセスを介して弱くｎド
ーピングされたエピタキシャル層５が被膜化される（図５Ａ）。引き続いて、こ
れにより生じた、半導体基体１の第２の表面６に、アイソレーション材料が被着
されかつ、エッジ領域ＲＢにおいてアイソレーション層９が生成されるようにス
トラクチャ化される（図５Ｂ）。アイソレーション材料は有利にはシリコン二酸
化物（シリコンダイオキサイド）であるが、いずれかの別のアイソレーション材
料から、例えばシリコン窒化物（シリコンニトライド）から成っていてもよい。
【００４４】 半導体基体１のエッジ領域ＲＢにおけるアイソレーション層９にポリシリコン
が被着される（図５Ｄ）。ポリシリコンがストラクチャ化されかつ、交番する型
の多数の半導体層１２が生じるようにインプランテーションされる。半導体基体
１の第２の表面６に、アノード電極７を製造するために金属化部が被着される（
図５Ｅ）。その際アノード電極７は、エピタキシャルプロセスおよびアノード電
極７の相互作用からこの個所にショットキー接点８が形成されるように熱処理さ
れる。アノード電極７は更に、それがダイオードチェーン１１の半導体層１２の
１つに接続されているようにストラクチャ化される。少なくとも１つの別の半導
体層１２は更に、基板接点電極１０を介して半導体基体１に接続される（図５Ｆ
）。半導体基体１の第２の表面４に金属化部を介して大面積に、オーミック接点
を形成するカソード接続が被着される（図５Ｃおよび図５Ｇ）。
【００４５】 上に示したステップはそこに示されたまたは順序に相応した図５Ａないし図５
Ｇにおいて行われる必要はなく、プロセス技術の枠内で任意に変えることができ
る。
【００４６】 電極３，７，１０の少なくとも１つが電気的特性の改善のためないし接点強化
のために用いられる金属化部を有しているようにすれば、特別有利である。Ｓｉ
Ｃにおける十分良好な固着特性を有する金属合金は少なくとも部分的に、タング
ステン、モリブデン、白金、クローム、チタン、ニッケル、鉄および類似のもの
を含んでいる。
【００４７】 普通は、ＳｉＣにおける接点を製造するために、まず、すぐ上に述べた金属合
金から成る薄い接点金属化部が半導体基体の上に直接被着されかつ約９００℃の
温度において処理される。引き続いて、相応の電極に対する本来の金属化部がこ
の接点電極の上に被着される。薄い金属化部の上に被着された金属化部は接点強
化のために、すなわち接点の結合度ないしハンダビリティを改善するため、およ
び良好な横方向導電性を実現するために用いられる。
【００４８】 ＳｉＣの場合の大きな利点は、熱的に生成されるシリコン酸化物（シリコンオ
キサイド）を半導体基体１上に成長させることができるということである。この
ことに基づいて、まず、薄い熱的なシリコン酸化物を半導体基体１の表面６に生
成すれば、有利である。引き続いて、この熱酸化物に、例えばデポジットによっ
て生成されるフィールド酸化物（Feldoxid）を被着することができる。
【００４９】 上述した実施例において、本発明のエッジ終端部はショットキー・ダイオード
に基づいて説明された。しかし、本発明は、ＳｉＣショットキー・ダイオードに
のみ制限されているのでｈないことを明確に指摘しておく。本発明はそればかり
か、ｐｎダイオード、ｐｉｎダイオード、ＭＯＳＦＥＴおよび類似のものにも使
用される。一般化すれば、本発明のエッジ終端部は、高い逆電圧（逆耐電圧）が
重要であるすべての半導体素子において重要である。
【図面の簡単な説明】
【図１】 ツェナーダイオードチェーンを含んでいる本発明のエッジ終端部を備えたＳｉ
Ｃショットキー・ダイオードの第１の部分断面図である。
【図２Ａ】 エッジ領域において唯一のスパイラル状に配置されているツェナーダイオード
チェーンが設けられているＳｉＣショットキー・ダイオードのレイアウトの平面
図である。
【図２Ｂ】 エッジ領域において４つのスパイラル状に配置されているツェナーダイオード
チェーンが設けられているＳｉＣショットキー・ダイオードのレイアウトの平面
図である。
【図３】 ツェナーダイオードチェーンおよびその間に配置されている磁気抵抗素子を含
んでいる本発明のエッジ終端部を備えたの第２の部分断面図である。
【図４】 エッジ終端部が間に配置されている磁気抵抗素子を含んでいるショットキー・
ダイオードのレイアウトの平面図である。
【図５Ａ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造するた
めの有利な方法のステップを示す略図である。
【図５Ｂ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。
【図５Ｃ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。
【図５Ｄ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。
【図５Ｅ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。
【図５Ｆ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。
【図５Ｇ】 エッジ終端部を有する本発明のＳｉＣショットキー・ダイオードを製造する
ための有利な方法のステップを示す略図である。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 シリコンカーバイドを含んでいる半導体基体（１）を有する
    半導体素子に対するエッジ終端部において、 該エッジ終端部は半導体基体（１）に対してアイソレーションされている少なく
    とも１つのダイオードチェーン（１１）を有しており、該ダイオードチェーンは
    それぞれ交番している導電型の多数の半導体層（１２）から成っている ことを特徴とするエッジ終端部。
  2. 【請求項２】 第１の導電型の、シリコンカーバイドを含んでいる半導体基
    体（１）を備え、 半導体基体（１）の第１の表面（６）に配置されておりかつ半導体基体（１）よ
    り低いドーピング濃度を有している、第１の導電型のドーピング層（５）を備え
    、 第１の表面（６）に配置されておりかつショットキー接点（８）を形成している
    、金属性の第１の電極（７）を備え、 半導体基体（１）の第２の表面（４）に接触接続されている第２の電極（３）を
    備え、 エッジ終端部を備えている ショットキー・ダイオードにおいて、 該エッジ終端部は半導体基体（１）に対してアイソレーションされている少なく
    とも１つのダイオードチェーン（１１）を有しており、該ダイオードチェーンは
    それぞれ交番している導電型の多数の半導体層（１２）から成っており、ここで
    ダイオードチェーン（１１）は一方において第１の電極（７）に接続されており
    かつ他方において基準電位に接続されている ことを特徴とするショットキー・ダイオード。
  3. 【請求項３】 ダイオードチェーン（１１）はそれぞれ、交番する導電型を
    有する順次つながっている半導体層（１２）の唯一の、連続しているチェーンか
    ら形成されている 請求項１または２に記載のエッジ終端部またはショットキー・ダイオード。
  4. 【請求項４】 少なくともつの磁気抵抗素子（１３）が設けられており、該
    磁気抵抗素子はそれぞれ、ダイオードチェーン（１１）の半導体層（１２）の少
    なくとも１つに接続されている 請求項１から３までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  5. 【請求項５】 磁気抵抗素子（１３）は円形リング形状の、同心の導体路（
    １４）として半導体素子のアクティブ領域（ＡＢ）の回りに配置されている 請求項４記載のエッジ終端部またはショットキー・ダイオード。
  6. 【請求項６】 ダイオードチェーン（１１）の半導体層（１２）は等間隔の
    パターンまたは半導体基体（１）のエッジに向かって低減していくパターンを有
    する等間隔でないパターンを有している 請求項１から５までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  7. 【請求項７】 ダイオードチェーン（１１）の半導体層（１２）は多数のツ
    ェナーダイオードを形成している 請求項１から６までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  8. 【請求項８】 ダイオードチェーン（１１）は横方向に投射して見てスパイ
    ラル状および／またはミアンダ状および／または互いに交錯形成されて実現され
    ている 請求項１から７までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  9. 【請求項９】 半導体層（１２）はドーピングされたポリシリコンおよび／
    またはドーピングされた単結晶シリコンを含んでいる 請求項１から８までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  10. 【請求項１０】 基準電位はショットキー・ダイオードのカソード電位であ
    る 請求項１から９までのいずれか１項記載のエッジ終端部またはショットキー・ダ
    イオード。
  11. 【請求項１１】 請求項２から１０までの一ずれか１項記載のショットキー
    ・ダイオードを製造するための方法であって、 （ａ）半導体基体（１）の第１の表面（６）に、エピタキシャルプロセスを介し
    て第１の導電型の、比較的低いドーピング濃度のドーピング層（５）を被着し、 （ｂ）半導体基体（１）の第１の表面（６）に、酸化物を被着しかつ、エッジ領
    域（ＲＢ）においてアイソレーション層（９）が生成されるようにストラクチャ
    化し、 （ｃ）エッジ領域（ＲＢ）におけるアイソレーション層（９）に、ポリシリコン
    を被着し、 （ｄ）ポリシリコンを、交番する導電型の多数の半導体層（１２）が生じるよう
    にストラクチャ化しかつインプランテーションし、 （ｅ）半導体基体（１）の第１の表面（６）に、ショットキー接点を形成する金
    属化部を被着し、該金属化部が第１の電極（７）を形成し、 （ｆ）第１の電極（７）を、それが半導体層（１２）の少なくとも１つに接続さ
    れているようにストラクチャ化し、 （ｇ）半導体基体（１）の第２の表面（４）に、大面積に、オーミック接点を形
    成する第２の電極（３）を被着する 方法。
  12. 【請求項１２】 半導体層（１２）の少なくとも１つは半導体基体（１）に
    接続されている 請求項１１記載の方法。
  13. 【請求項１３】 第１の電極および／または第２の電極（７，３）に、良好
    にはんだ付け可能なまたは結合可能なかつ接点強化のために用いられる金属化部
    を被着する 請求項１１または１２記載のショットキー・ダイオードの製造方法。
  14. 【請求項１４】 アイソレーション層（９）は、半導体基体（１）の第１の
    表面（６）に直接被着された熱的に実現されている第１の酸化物および該熱的な
    酸化物に被着された、デポジットによって生成された第２の酸化物を有している
    請求項１１から１３までのいずれか１項記載のショットキー・ダイオードを製造
    方法。
JP2000594159A 1999-01-15 2000-01-03 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法 Pending JP2002535839A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19901385.3 1999-01-15
DE19901385 1999-01-15
PCT/DE2000/000024 WO2000042661A1 (de) 1999-01-15 2000-01-03 Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode

Publications (1)

Publication Number Publication Date
JP2002535839A true JP2002535839A (ja) 2002-10-22

Family

ID=7894369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000594159A Pending JP2002535839A (ja) 1999-01-15 2000-01-03 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法

Country Status (4)

Country Link
US (1) US6320205B1 (ja)
EP (1) EP1064684A1 (ja)
JP (1) JP2002535839A (ja)
WO (1) WO2000042661A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521256A (ja) * 2004-11-17 2008-06-19 インターナショナル レクティファイアー コーポレイション 電圧等化ループを備えるパッシベーション構造
JP2008157844A (ja) * 2006-12-26 2008-07-10 Hitachi Metals Ltd 磁気センサ及び回転角度検出装置
JP2009545179A (ja) * 2006-07-26 2009-12-17 フェアチャイルド・セミコンダクター・コーポレーション ワイドバンドギャップデバイスのためのアバランシェ保護
JP2010008161A (ja) * 2008-06-25 2010-01-14 Hitachi Metals Ltd 磁気センサ及び回転角度検出装置
JP2012221976A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
WO2005119793A2 (en) * 2004-05-28 2005-12-15 Caracal, Inc. Silicon carbide schottky diodes and fabrication method
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7498617B2 (en) * 2005-02-02 2009-03-03 International Rectifier Corporation III-nitride integrated schottky and power device
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7768092B2 (en) * 2005-07-20 2010-08-03 Cree Sweden Ab Semiconductor device comprising a junction having a plurality of rings
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
KR101193453B1 (ko) * 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US8174051B2 (en) * 2007-06-26 2012-05-08 International Rectifier Corporation III-nitride power device
JP5924313B2 (ja) 2012-08-06 2016-05-25 株式会社デンソー ダイオード
TWI618240B (zh) * 2015-11-27 2018-03-11 世界先進積體電路股份有限公司 半導體裝置
US9607944B1 (en) 2016-01-26 2017-03-28 Vanguard International Semiconductor Corporation Efficient layout placement of a diode
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
DE102017108047A1 (de) 2017-04-13 2018-10-18 Infineon Technologies Ag Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677470A (ja) * 1992-06-24 1994-03-18 Toshiba Corp 半導体装置
JPH07326743A (ja) * 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
JPH0832031A (ja) * 1994-07-05 1996-02-02 Motorola Inc 高電圧のプレーナ端部終端構造物とその製造方法
JPH08505984A (ja) * 1993-01-07 1996-06-25 ハリス・コーポレーション 半導体装置用の螺旋状不活性縁構造
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3555250B2 (ja) * 1995-06-23 2004-08-18 株式会社デンソー 車両用交流発電機及びショットキバリアダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677470A (ja) * 1992-06-24 1994-03-18 Toshiba Corp 半導体装置
JPH08505984A (ja) * 1993-01-07 1996-06-25 ハリス・コーポレーション 半導体装置用の螺旋状不活性縁構造
JPH07326743A (ja) * 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
JPH0832031A (ja) * 1994-07-05 1996-02-02 Motorola Inc 高電圧のプレーナ端部終端構造物とその製造方法
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521256A (ja) * 2004-11-17 2008-06-19 インターナショナル レクティファイアー コーポレイション 電圧等化ループを備えるパッシベーション構造
US8076672B2 (en) 2004-11-17 2011-12-13 International Rectifier Corporation Passivation structure with voltage equalizing loops
JP2009545179A (ja) * 2006-07-26 2009-12-17 フェアチャイルド・セミコンダクター・コーポレーション ワイドバンドギャップデバイスのためのアバランシェ保護
KR101247067B1 (ko) 2006-07-26 2013-03-25 페어차일드 세미컨덕터 코포레이션 광대역갭 장치용 애벌런치 보호
JP2008157844A (ja) * 2006-12-26 2008-07-10 Hitachi Metals Ltd 磁気センサ及び回転角度検出装置
JP2010008161A (ja) * 2008-06-25 2010-01-14 Hitachi Metals Ltd 磁気センサ及び回転角度検出装置
JP2012221976A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
EP1064684A1 (de) 2001-01-03
WO2000042661A1 (de) 2000-07-20
US6320205B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
JP2002535839A (ja) 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
US10937784B2 (en) Method of manufacturing a semiconductor device
TWI395320B (zh) 氮化鎵半導體裝置
JP5616911B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP5202308B2 (ja) 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
US8482037B2 (en) Gated AlGaN/GaN Schottky device
US7498651B2 (en) Junction termination structures for wide-bandgap power devices
JP3502371B2 (ja) 半導体素子
JP4994261B2 (ja) 低減されたオン抵抗を有するダイオード、および関連する製造方法
US20040031971A1 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US20030052321A1 (en) Polysilicon fet built on silicon carbide diode substrate
US20220384662A1 (en) Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
US5705830A (en) Static induction transistors
US20050029615A1 (en) Schottky barrier diode and manufacturing method thereof
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
US11949025B2 (en) Wide band gap semiconductor electronic device having a junction-barrier Schottky diode
JP3489567B2 (ja) 半導体素子
US9960247B2 (en) Schottky barrier structure for silicon carbide (SiC) power devices
US20220285485A1 (en) Schottky barrier diode and method for manufacturing the same
US11600724B2 (en) Edge termination structures for semiconductor devices
CN114497181A (zh) 一种功率器件的体内复合终端结构及制备方法
JP4383250B2 (ja) ショットキバリアダイオード及びその製造方法
US20210343847A1 (en) Diffusion and/or enhancement layers for electrical contact regions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110428