JP2012221976A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012221976A
JP2012221976A JP2011082615A JP2011082615A JP2012221976A JP 2012221976 A JP2012221976 A JP 2012221976A JP 2011082615 A JP2011082615 A JP 2011082615A JP 2011082615 A JP2011082615 A JP 2011082615A JP 2012221976 A JP2012221976 A JP 2012221976A
Authority
JP
Japan
Prior art keywords
region
main electrode
field plate
electrode region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011082615A
Other languages
English (en)
Inventor
Taishi Kimura
大至 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2011082615A priority Critical patent/JP2012221976A/ja
Publication of JP2012221976A publication Critical patent/JP2012221976A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体基板の表面に形成されている第1主電極領域と第2主電極領域を隔てている半導体領域によって、第1主電極領域と第2主電極領域の間に大きな電圧が印加されている状態に維持する場合、半導体基板の表面において電界集中が発生し、耐圧が低下しやすい。そこでフィールド絶縁膜の表面に、一端が第1主電極領域に導通しているとともに他端が第2主電極領域に導通している螺旋形状のフィールドプレートを設けて半導体基板表面の電界集中を緩和する。それでも、フィールドプレートの電位分布と半導体基板表面の電位分布が一致しないために、フィールドプレートによる耐圧向上効果が低い。
【解決手段】フィールドプレートを、外端に接近するにつれて線間間隔が拡大する対数螺旋形状に形成する。フィールドプレートの電位分布と半導体基板表面の電位分布がよく一致するので、フィールドプレートによる耐圧向上効果が増大する。
【選択図】図1

Description

本発明は、半導体基板に形成されている第1主電極領域と第2主電極領域の間を半導体領域で隔てておき、その半導体領域の性質を利用して第1主電極領域と第2主電極領域の間の抵抗を変化させる半導体装置に関する。例えば、第1主電極領域と第2主電極領域の間に順方向の電圧が作用する際には半導体領域の抵抗が低いことから順方向に電流を流す一方において、逆方向の電圧が作用する際には半導体領域の抵抗が高いことから逆方向に電流が流れることを禁止するダイオードに関する。あるいは、ゲート電極に印加する電圧の高低によって、第1主電極領域と第2主電極領域の間の抵抗を高低させるスイッチング素子に関する。
なかでも、第1主電極領域と第2主電極領域が半導体基板の表面に臨む領域に形成されている横型の半導体装置に関する。横型の半導体装置の場合、第1主電極領域と第2主電極領域を隔てている半導体領域もまた半導体基板の表面に臨んでいる。第1主電極領域と第2主電極領域を隔てている半導体領域が半導体基板の表面に望んでいる場合、高抵抗状態にある半導体領域を利用して第1主電極領域と第2主電極領域の間に大きな電圧が印加されている状態を維持する場合、半導体基板の表面において電界集中が発生しやすく、耐圧が破れやすい。例えば、ダイオードの第1主電極領域と第2主電極領域の間に逆方向の電圧が作用している状態で逆方向に電流が流れることを禁止している場合、半導体基板の表面において電界集中が発生してダイオードに逆方向の電流が流れてしまうことがある。あるいは、スイッチング素子のゲート電極にオフ電圧を印加しているにもかかわらず、半導体基板の表面において電界集中が発生して第1主電極領域と第2主電極領域の間が導通してしまうことがある。
そこで、半導体基板の表面における電界集中を緩和して半導体装置の耐圧を向上させる技術が開発された。その技術が特許文献1に記載されている。
特許文献1に記載の半導体装置を、図5と図6に再掲する。図6は、図5のVI―VI線断面図である。図中の53はSOI基板であり、Si基板51とSiO膜52とSi層54の積層体で構成されている。図5と図6に示す半導体装置はダイオードであり、中心に形成されているカソード領域56と、カソード領域56から所定距離だけ離れた範囲を一巡しているアノード領域55を備えている。図示の63はカソード電極であり、59はコンタクト領域であり、62はアノード電極であり、58はコンタクト領域である。
カソード電極63にアノード電極62より高電位が印加された場合、カソード領域56とアノード領域55を隔てている領域に存在しているSi層54が絶縁体となり、カソード電極63からアノード電極62に電流が流れることを阻止する。その際には、カソード領域56とアノード領域55を隔てているSi層54に電位分布が発生する。その電位分布によって、カソード領域56とアノード領域55を隔てているSi層54の表面において電界集中が発生しやすい。Si層54の表面で生じた電界集中によって、カソード電極63からアノード電極62に電流が流れてしまうことがある。Si層54の表面で生じる電界集中がダイオードの耐圧を低下させる。
そこで、図5と図6の半導体装置では、カソード領域56とアノード領域55を隔てているSi層54の表面を覆っているフィールド絶縁膜60の表面に、高抵抗性のフィールドプレート61を配置している。なお、参照番号64は、層間絶縁膜である。
図5に示すように、フィールドプレート61は、内側円板領域61aと、外側環状領域61cと、螺旋領域61bで構成されている。内側円板領域61aは、カソード電極63に導通し、外側環状領域61cはアノード電極62に導通し、螺旋領域61bの内側端は内側円板領域61aに導通し、螺旋領域61bの外側端は外側環状領域61cに導通している。フィールドプレート61は導電性のポリシリコンで形成されている。
カソード電極63にアノード電極62より高電位が印加された場合、フィールドプレート61にも電流が流れる。フィールドプレート61は細くて長い螺旋領域61bを備えていることから高抵抗であり、フィールドプレート61に流れる電流は微弱なものである。微弱でも電流が流れることから、螺旋領域61bでは電位分布が生じる。
図5と図6の半導体装置では、カソード電極63にアノード電極62より高電位が印加された場合に、フィールド絶縁膜60の表面と裏面において電位分布が生じる。カソード電極63にアノード電極62より高電位が印加された場合に、フィールド絶縁膜60の裏面では、カソード領域56側で高電位であり、アノード領域55側で低電位な電位分布が生じる。同様に、フィールド絶縁膜60の表面では、フィールドプレート61によって、カソード電極63側で高電位であり、アノード電極62側で低電位な電位分布が生じる。フィールド絶縁膜60の表面と裏面に、類似する電位分布が加えられる。フィールド絶縁膜60の表面と裏面に類似する電位分布が加えられると、Si層54の表面に生じる電界集中が緩和される。フィールドプレート61を利用すると、半導体装置の耐圧低下が抑制される。
特開2005−5443号公報
図5と図6の場合、フィールド絶縁膜60の表面と裏面に類似する電位分布が加えられるものの、その類似の程度が低い。そのためにフィールドプレート61による耐圧低下の防止効果が十分に利用されない。
カソード電極63にアノード電極62より高電位が印加された場合、カソード領域56とアノード領域55を隔てている領域に存在しているSi層54の生じる電位分布は、カソード領域56からの距離に比例して低下する電位となる。図6の直線68は、Si層54の表面に生じる電位分布を示している。
フィールドプレート61の螺旋領域61bに生じる電位分布は、内側端からの旋回長さに比例して低下する電位となる。図5から明らかに、螺旋領域61bは、アルキメデスの螺旋であり、線間間隔dが一様である。アルキメデスの螺旋の場合、角度が2πだけ変化して中心から半径方向に測定した距離が線間間隔dだけ変化するのに要する旋回長さは、螺旋内の位置によって変化する。例えば、ポイントb1からb2までの半径方向の距離も線間間隔dであり、ポイントb3からb4までの半径方向の距離も線間間隔dであるのに対し、ポイントb1からb2までの旋回長さよりもポイントb3からb4までの旋回長さの方が長い。従って、ポイントb1とb2間の電位差に比して、ポイントb3とb4間の電位差が大きい。同じ半径方向の距離であっても、外側端に近づくほど、旋回長さは長くなり、電圧降下幅(電位差)は大きくなる。図6のカーブ69は、フィールドプレート61よってフィールド絶縁膜60の表面に生じる電位分布を示している。
明らかに、フィールド絶縁膜60の裏面に生じる電位分布68と表面に生じる電位分布69は、ずれている。
本発明では、フィールド絶縁膜の裏面に生じる電位分布と、フィールド絶縁膜の表面に生じる電位分布をよりよく一致させる技術を提案する。よりよく一致すれば、電界集中がよりよく緩和され、フィールドプレートによる耐圧低下防止効果がよりよく発揮される。
本発明の半導体装置は、第1主電極領域と、第2主電極領域と、第1主電極領域と第2主電極領域を隔てている領域に形成されている半導体領域と、半導体領域の表面を覆っているフィールド絶縁膜と、フィールド絶縁膜の表面に形成されているフィールドプレートを備えている。第1主電極領域と第2主電極領域は、半導体基板の表面に臨む別の領域に形成されている。第1主電極領域と第2主電極領域は、カソードとアノード、アノードとカソード、エミッタとコレクタ、コレクタとエミッタ、ソースとドレイン、あるいはドレインとソース等である。
フィールドプレートは、内端が第1主電極領域に導通しているとともに外端が第2主電極領域に導通している螺旋形状であって、外端に接近するにつれて線間間隔が拡大する螺旋形状に形成されていることを特徴とする。すなわち線間間隔が一様なアルキメデス螺旋でなく、外端に接近するにつれて線間間隔が拡大する螺旋形状が採用されている。
螺旋の場合、角度が2πだけ変化する間の旋回長さは、螺旋内の位置によって変化し、外側端に接近するほど長くなる。アルキメデスの螺旋の場合、角度が2πだけ変化する間の旋回長さ/角度が2πだけ変化することによる半径方向距離(線間間隔)の値は、外側端に接近するにつれて増大する。分子の値は外側端に接近するにつれて増大するのに、分母の値は一定だからである。図6のカーブ69に示すように、線間間隔で生じる電位差は外側端に近づくほど増大し、電位勾配は急なものとなる。
外側端に接近するにつれて線間間隔が拡大する螺旋形状を採用すると、角度が2πだけ変化する間の旋回長さ/角度が2πだけ変化することによる半径方向距離(線間間隔)の値が、螺旋内の位置によって変化しづらくなる。分子も分母も、外側端に接近するにつれて増大するからである。この結果、フィールドプレートによって得られる電位分布は、図6のカーブ69に示すものから直線68に示すものに近づく。
外側端に接近するにつれて線間間隔が拡大する螺旋形状を採用すると、第1主電極領域と第2主電極領域を隔てている半導体領域に生じる電位分布(フィールド絶縁膜の裏面に生じる電位分布)と、フィールドプレートによって得られる電位分布(フィールド絶縁膜の表面に生じる電位分布)がよく一致することになる。フィールドプレートによる耐圧低下の防止効果がよりよく発揮される。
フィールドプレートの螺旋形状が、線幅が一様な対数螺旋形状であることが好ましい。対数螺旋形状は自己相似形状であり、角度が2πだけ変化する間の旋回長さ/角度が2πだけ変化することによる半径方向距離(線間間隔)の値が、螺旋内の位置によって変わらない。すなわち、上記の分数の値が一定であり、フィールドプレートによって得られる電位分布は、図6の直線68に一致する。フィールドプレートによる耐圧低下防止効果がよりよく発揮される。
フィールドプレートが、中心を共有する複数本の対数螺旋形状で形成されていることがさらに好ましい。半径方向に観測した場合に、フィールドプレートとフィールドプレートの間隔を狭めることができ、製造プロセスのロバスト性を高めることができる。
本明細書に開示されている技術によると、フィールドプレートによる耐圧低下防止効果を高めることができる。耐圧特性に優れた半導体装置を実現することができる。
実施例の半導体装置が用いる対数螺旋形状のフィールドプレートを示す。 図1の半導体装置の一部の断面図を示す。 図1の半導体装置の第1主電極と第2主電極の間に印加した電圧と電流の関係を示す。 第2実施例の半導体装置が用いる対数螺旋形状のフィールドプレートを示す。 従来の半導体装置が用いる螺旋形状のフィールドプレートを示す。 図5の半導体装置の一部の断面図を示す。
下記で説明する実施例の主要な特長を以下に例示する。
(特徴1)フィールドプレートの線幅と対数螺旋のピッチと対数螺旋の本数が、第1主電極と第2主電極の間に許容される電流値に基づいて選択されている。
図1は、第1実施例の半導体装置に用いるフィールドプレートを示している。図2は、図1の半導体装置の一部の断面図を示している。第1実施例の半導体装置は、フィールドプレートの形状以外は、図5と図6に図示した半導体装置と同じなので、重複記載と重複図示を省略する。なお参照番号11はSi基板、12はSiO膜、13はSOI基板、14はSi層、15はアノード領域、16はカソード領域、18はコンタクト領域、19もコンタクト領域、20はフィールド絶縁膜、21はフィールドプレート、22はアノード電極、23はカソード電極、24は層間絶縁膜である。
図1に示すように、フィールドプレート21は、内側円板領域21aと、外側環状領域21cと、螺旋領域21bで構成されている。内側円板領域21aはカソード電極23に導通し、外側環状領域21cはアノード電極22に導通し、螺旋領域21bの内側端は内側円板領域21aに導通し、螺旋領域21bの外側端は外側環状領域21cに導通している。螺旋領域21bは、対数螺旋形状をしている。すなわち、r=a×ebθで現される形状をしている。フィールドプレート21は導電性のポリシリコンで形成されている。ポリシリコンに代えて、金属等の導体を用いることもできる。対数螺旋形状をしているフィールドプレート21のピッチと線幅は、カソード電極23にアノード電極22よりも高電位が印加された際に、カソード電極23からアノード電極22に向けて流れてもよい許容電流に基づいて選択されている。
対数螺旋形状は自己相似形状であり、角度が2πだけ変化する間の旋回長さ/角度が2πだけ変化することによる半径方向距離(線間間隔)の値は、螺旋内の位置によらないで一定である。すなわち、図1、図2に関して、下記の式が成立する。
f1からf2までの旋回長さe1/f1からf2までの直線距離r1
=f2からf3までの旋回長さe2/f2からf3までの直線距離r2
=f3からf4までの旋回長さe3/f3からf4までの直線距離r3
=f4からf5までの旋回長さe4/f4からf5までの直線距離r4。
フィールドプレート21の線幅は一様であるから、電圧降下幅は旋回長さに比例する。したがって下記の式が成立する。
f1とf2の電位差Δv1/f1からf2までの直線距離r1
=f2とf3の電位差Δv2/f2からf3までの直線距離r2
=f3とf4の電位差Δv3/f3からf4までの直線距離r3
=f4とf5の電位差Δv4/f4からf5までの直線距離r4。
以上の結果、半径方向の距離とフィールドプレート21内の電位の関係は、図2のライン28に示すように直線となる。図2のライン28と、図6のライン68は同一である。
フィールドプレート21に対数螺旋形状を用いると、カソード領域(第1主電極領域)16とアノード領域(第2主電極領域)15を隔てている半導体領域14に生じる電位分布(フィールド絶縁膜20の裏面に生じる電位分布)と、フィールドプレート21によって得られる電位分布(フィールド絶縁膜20の表面に生じる電位分布)がよく一致することになる。フィールドプレート21による耐圧低下防止効果が高められる。
図3は、横軸にカソード電極23とアノード電極22の電位差(ただしカソード電位>アノード電位)をとり、縦軸にカソード電極23からアノード電極22に向けて流れる電流(いわゆる逆方向電流)の大きさをとったシミュレーション結果を示す。カソード電極23とアノード電極22の半径方向の間隔は50μmであり、螺旋の線幅は2μmである。図3の正方形は、フィールドプレートに、線間間隔が3μmのアルキメデス螺旋を用いた従来の半導体装置での測定結果を示し、814ボルトで耐圧が破れて逆方向電流が流れたことを示している。菱形は、フィールドプレートに対数螺旋を用いた実施例の半導体装置での測定結果を示し、921ボルトまで耐圧することを示している。
実際に、フィールドプレートに対数螺旋を用いると、半導体領域14の表面における電界集中が緩和されることも確認される。
図4は、内側円板領域31aと外側環状領域31cの間に、6本の対数螺旋形状31b1,31b2,31b3,31b4,31b5,31b6を配置したフィールドプレートを示している。6本の対数螺旋形状31b1〜31b6の中心位置は共通である。6本の対数螺旋形状31b1〜31b6の内側円板領域31aとの接続点は、60度ずつずれている。
上記によると、第1主電極と第2主電極を接続するフィールドプレートの抵抗を下げることができる。複数本の対数螺旋を用いると、本数、ピッチ、線幅等の選択条件が緩和され、最適値に調整しやすい。
1本の螺旋を用いる場合、局所的な膜質の不均質性等の影響を受けやすい。複数本の対数螺旋を用いると、局所的な膜質の不均質性等の影響を受けにくい。複数本の対数螺旋を用いると、フィールドプレートの製造条件に関するロバスト性が向上する。管理条件が緩和される。
上記では、アノード領域(第2主電極領域)が円環状であり、対数螺旋形状の外側に配置されている外側環状領域が円環状である場合について説明した。第2主電極領域は、円環状でなく、例えば正六角形の辺に沿って伸びている形状であってもよい。この場合、複数個の半導体装置を同一基板内に最密に充填することができる。
上記では、第1主電極領域がカソード領域であり、第2主電力領域がアノード領域である場合を例示したが、第1主電極領域と第2誌電力領域は、カソード領域とアノード領域の組み合わせに限られず、エミッタ領域とコレクタ領域の組み合わせ、あるいはソース領域とドレイン領域に組み合わせであってもよい。なお、MOSの場合、半導体の構造によってはソース領域とドレイン領域が決まらず、通電方向によって第1主電極領域がソース領域となったりドレイン領域となったりする。本発明は、第1主電極領域に第2主電極領域よりも高い電圧が印加された状態で第1主電極領域と第2主電極領域の間を絶縁状態に維持する必要のある半導体装置に対して適用することができる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。
11:Si基板
12:SiO
13:SOI基板
14:Si層
15:アノード領域
16:カソード領域
18:コンタクト領域
19:コンタクト領域
20:フィールド絶縁膜
21:フィールドプレート
21a:内側円板領域
21b:螺旋領域
21c:外側環状領域
22:アノード電極
23:カソード電極
24:層間絶縁膜

Claims (3)

  1. 半導体基板の表面に臨む領域に形成されている第1主電極領域と、
    半導体基板の表面に臨む他の領域に形成されている第2主電極領域と、
    第1主電極領域と第2主電極領域を隔てている領域に形成されている半導体領域と、
    半導体領域の表面を覆っているフィールド絶縁膜と、
    フィールド絶縁膜の表面に形成されているフィールドプレートを備えており、
    フィールドプレートは、内端が第1主電極領域に導通しているとともに外端が第2主電極領域に導通している螺旋形状であって、外端に接近するにつれて線間間隔が拡大する螺旋形状に形成されていることを特徴とする半導体装置。
  2. 前記螺旋形状が、線幅が一様な対数螺旋形状であることを特徴とする請求項1に記載の半導体装置。
  3. 前記フィールドプレートが、中心を共有する複数本の対数螺旋形状に形成されていることを特徴とする請求項2に記載の半導体装置。
JP2011082615A 2011-04-04 2011-04-04 半導体装置 Pending JP2012221976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082615A JP2012221976A (ja) 2011-04-04 2011-04-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082615A JP2012221976A (ja) 2011-04-04 2011-04-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2012221976A true JP2012221976A (ja) 2012-11-12

Family

ID=47273206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082615A Pending JP2012221976A (ja) 2011-04-04 2011-04-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2012221976A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322025A (zh) * 2014-08-01 2016-02-10 拉碧斯半导体株式会社 半导体元件以及半导体装置
JP2019192833A (ja) * 2018-04-26 2019-10-31 富士電機株式会社 半導体装置
DE102021117826A1 (de) 2021-07-09 2023-01-12 Infineon Technologies Ag Leistungshalbleitervorrichtung Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
JP2008521256A (ja) * 2004-11-17 2008-06-19 インターナショナル レクティファイアー コーポレイション 電圧等化ループを備えるパッシベーション構造
JP2011049469A (ja) * 2009-08-28 2011-03-10 Shindengen Electric Mfg Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
JP2008521256A (ja) * 2004-11-17 2008-06-19 インターナショナル レクティファイアー コーポレイション 電圧等化ループを備えるパッシベーション構造
JP2011049469A (ja) * 2009-08-28 2011-03-10 Shindengen Electric Mfg Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322025A (zh) * 2014-08-01 2016-02-10 拉碧斯半导体株式会社 半导体元件以及半导体装置
JP2019192833A (ja) * 2018-04-26 2019-10-31 富士電機株式会社 半導体装置
JP7139673B2 (ja) 2018-04-26 2022-09-21 富士電機株式会社 半導体装置
DE102021117826A1 (de) 2021-07-09 2023-01-12 Infineon Technologies Ag Leistungshalbleitervorrichtung Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Similar Documents

Publication Publication Date Title
US11557587B2 (en) Semiconductor device and semiconductor package
US6879005B2 (en) High withstand voltage semiconductor device
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
EP2824712A1 (en) Back contact solar cell
US9236438B2 (en) Semiconductor device
JP2010251404A (ja) 半導体装置
JP2012221976A (ja) 半導体装置
JP5605230B2 (ja) 半導体装置
US20210328027A1 (en) Semiconductor device
JP5412873B2 (ja) 半導体装置及び半導体装置の電流測定方法
JP6471811B2 (ja) 半導体装置
JP2011049469A (ja) 半導体装置
CN105892178A (zh) 液晶透镜
US20230090314A1 (en) Semiconductor device
JP2010062331A (ja) 電力用半導体装置
JP2014160779A (ja) 半導体装置
US9947653B2 (en) High-voltage semiconductor devices
JP7001162B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
JP7534223B2 (ja) タンデムダイオード、電気回路及び電気装置
CN110838486B (zh) 功率晶体管元件
WO2014155565A1 (ja) 縦型半導体装置
CN102569358A (zh) 半导体装置
JP2010109076A (ja) 半導体装置
US10573741B1 (en) Vertical power MOSFET device having doped regions between insulated trenches and a junction arranged therebetween
US9972681B2 (en) High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150507