JP2008521256A - 電圧等化ループを備えるパッシベーション構造 - Google Patents

電圧等化ループを備えるパッシベーション構造 Download PDF

Info

Publication number
JP2008521256A
JP2008521256A JP2007543251A JP2007543251A JP2008521256A JP 2008521256 A JP2008521256 A JP 2008521256A JP 2007543251 A JP2007543251 A JP 2007543251A JP 2007543251 A JP2007543251 A JP 2007543251A JP 2008521256 A JP2008521256 A JP 2008521256A
Authority
JP
Japan
Prior art keywords
closed loop
semiconductor device
resistive material
strip
looping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007543251A
Other languages
English (en)
Inventor
ランジャン ニラジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2008521256A publication Critical patent/JP2008521256A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

第1閉ループを形成するために、デバイスの能動領域(12)の周りで、それ自体と1回交差する、抵抗材料から成る導電性細片と、第1閉ループの周りにそれ自体と交差せずにループを作り、かつ第2閉ループを形成するために、それ自体と2回目に交差する連続細片(22)とで形成されているパッシベーション構造(16)を含む半導体デバイス(10)。

Description

本発明は、半導体デバイス、より詳細には、エッジパッシベーション構造を含む半導体デバイスに関する。
典型的な半導体デバイスは、通常、PN接合で終端する能動領域を有している。
PN接合のいくつかの位置では、高い電界を発生する傾向があるので、基板中に形成されたPN接合の耐圧は、通常、その理論的限界値よりも低い。デバイスの能動領域の終端縁におけるPN接合は、例えば、特に曲率半径が小さい位置で、より高い電界を受ける。
能動領域の終端縁におけるPN接合の近くの電界強度を低下させるために、高電圧半導体デバイスには、エッジパッシベーション構造を設けることがある。エッジパッシベーション構造は、能動領域の周りの高電界が、デバイスの縁の低電位まで漸進的に変化する遷移領域を備えている。パッシベーション構造は、エッジパッシベーション構造を横切って電界を広げることにより、PN接合の終端領域の周りの電界強度を下げる。
特許文献1は、各種のパッシベーション構造、およびそれらのおのおのの欠点について述べている。そこで述べられている公知のパッシベーション構造を改良するために、特許文献1は、半導体デバイスのPN接合の終端領域の近くの電界を徐々に軽減するために、半導体デバイスの能動領域の周りに配置した、抵抗材料から成るらせん形リボンを含むパッシベーション構造を開示している。
米国特許第5382825号公報
特許文献1に開示されているらせん形リボンは、決してそれ自体とは交差しない。そのため、能動領域に最も近いらせん形リボンの端部の位置が、初めの電圧を決定し、この電圧から、能動領域の周りの電圧降下が始まる。しかし、この初めの電圧は、能動領域の周りの電界強度を表わしているとは限らない。
電圧を「等化する」ために、特許文献1は、フィールドプレートを能動領域の周りに形成することを提案している。ここに提案されているフィールドプレートの幅は、能動領域を囲むPN接合の幅の3倍である。この幅は、ダイ表面で大きい面積を占め、そのため、ダイの大きさを増大させることがある。
また、らせん形リボンの幅は、リボンの抵抗が、その全長にわたって等化されるように変化する。実際、このようなリボンを、正確に製造することは困難である。そのため、リボンの長さ方向の抵抗により、なだらかな、ほぼ直線的ではない電圧降下の変動がもたらされ、予測不可能な要領で変化するおそれがある。
本発明の目的は、半導体ダイの能動領域の周りの電界を低下させるパッシベーション構造を提供することである。
本発明による、パッシベーション構造は、抵抗材料から成る導電性細片を含み、この導電性細片は、それ自体と1回交差して第1閉ループを形成し、ついで、それ自体と2回目に交差して、第2閉ループを形成することによって終端する。
本発明によれば、導電性であり、かつ抵抗性でもある材料から成る第1閉ループが、半導体デバイスの能動領域の周りに配置されて、パッシベーション構造の内側境界となり、かつ電気抵抗性材料から成る第2閉ループが、第1閉ループの周りに配置されて、パッシベーション構造の外側境界、および内側閉ループと同じ幅の電気抵抗性材料から成るルーピング細片となり、かつ外側閉ループは、それ自体と交差することなく、第1閉ループの周りにループを作り、第2閉ループで終端している。
内側閉ループおよび外側閉ループは、ほぼ均一な電圧をルーピング細片の端部に供給し、内側閉ループおよび外側閉ループは、連続細片とほぼ同じ幅であるので、それらは、先行技術によるフィールドプレートに比して、占めるスペースは、はるかに小さい。
本発明の別の実施形態によれば、連続細片は、PN接合を含むようにドープされ、連続細片の長さ方向に、連続的ではなく、段階的な電圧降下を生じさせる。
本発明のさらに別の態様によれば、導電性金属層は、連続細片の少なくともPN接合の上に堆積されて、そのRC時定数を改良(減少)し、全抵抗を小さくする。
本発明の他の特徴および利点については、添付図面に基づく本発明の以下の説明により明らかになると思う。
図2を参照すると、本発明の第1実施形態の半導体デバイス10は、半導体ダイの14の主面に形成された能動領域12を備えている。能動領域12は、パワーMOSFET、パワーIGBT、パワーバイポーラデバイス、パワーダイオードなどのような、特定の半導体デバイスを形成する能動素子を備えているのがよい。
デバイス10は、能動領域12の周りに形成されたパッシベーション構造16を備えている。パッシベーション構造16は、N型をドープした多結晶シリコンのような抵抗材料から成る連続導電性細片から形成され、能動領域12の直ぐ周りに位置する内側閉ループ18と、内側閉ループ18の周りに形成され、パッシベーション構造16の外側境界となる外側閉ループ20とを備えている。
内側閉ループ18は、角丸である矩形の形状を有し、従って、4つの弧によって互いに接続された2対の平行でまっすぐな側部を有している。外側閉ループ20は、内側閉ループ18とほぼ同じ形状を有している。抵抗材料から成るルーピング細片22が、内側閉ループ18と外側閉ループ20との間に配置され、このルーピング細片は、内側閉ループ18から始まり、それ自体と交差することなく、その周りにループを作り、第2閉ループで終端している。
所望の全抵抗、および各ループの抵抗率に応じて、任意の数のループが設けられる。
内側閉ループ18は、ルーピング細片22がその多重ループを始める前に、抵抗細片をそれ自体と1回交差させることによって形成され、外側閉ループ20は、それが終端する前に、連続細片をそれ自体と2回目に交差させることによって形成されている。両閉ループとも、ルーピング細片22の各端部で電圧を等化し、それによって、能動領域12の周りで、より均一な電圧降下を可能にする。
本発明の第1実施形態では、ルーピング細片22の1つの端部は、内側閉ループ18の1つのまっすぐな側面24に接続され、初めに、1つのまっすぐな側部24に対してある角度をなして延び、次に、その第1ループについて内側閉ループ18の外側境界と平行になる。その後、ルーピング細片22は、内側閉ループ18の周りで、その第1ループと平行になり、外側閉ループ20の1つのまっすぐな側部26で終端している。
本発明の一態様によれば、ルーピング細片22は、ルーピング細片22が始まる内側閉ループ18の側部と同じ位置関係を有する外側閉ループ20の側部で終端している。例えば、ルーピング細片22は、内側閉ループ18の右側のまっすぐな側部24で始まり、右側のまっすぐな側部26で終端している。その結果、ルーピング細片22は、内側閉ループ18の全側部でほぼ同じ面積を覆っている。例えば、図2に見られるように、ルーピング細片22は、内側閉ループ18の周りに、9個のループを作っている。
ルーピング細片22の各ループは、隣接するループから同じ距離離れ、ルーピング細片22の幅は、全体を通じてほぼ同じであることが好ましい。
また、内側閉ループ18および外側閉ループ20の幅は、ルーピング細片22と同じであることが好ましい。
次に図3に示す本発明の第2実施形態では、ルーピング細片22が、内側閉ループ18の1つの角28に接続され、外側閉ループ20の角30で終端することを除いて、第1実施形態の特徴の全てを備えている。
ルーピング細片22は、内側閉ループ18の角28と同じ位置関係を有する外側閉ループ20の角30で終端している。例えば、ルーピング細片22は、内側閉ループ18の右上の角で始まり、外側閉ループ20の右上の角で終端している。
第1実施形態と同様に、第2実施形態のルーピング細片22は、外側閉ループ20で終端するまで、それ自体と交差することなく、内側閉ループ18の外側の輪郭に追従している。
図4に示す、本発明の第3実施形態のデバイスでは、ルーピング細片22が内側閉ループ18の1つの側部32と結合し、内側閉ループ18の外側境界から漸進的に離れ、内側閉ループ18の外側の輪郭に追従することを除いて、第1および第2実施形態の要素の全てを含んでいる。
その第1ループの後で、ルーピング細片22は、第1ループの輪郭に追従し、外側閉ループ20と漸進的に結合している。ルーピング細片22は、それが離れ始める内側閉ループ18の位置と同じ位置で、外側閉ループ20に連なっていることに留意されたい。例えば、ルーピング細片22は、内側閉ループ18の左側で離れ始め、外側閉ループ20の左側に連なることによって終端している。
本発明による典型的なデバイスのパッシベーション構造16は、多結晶シリコンをダイ14上の所望の位置に堆積して、ドープし、ついで、光リソグラフィ工程を用いて、所望の構造をパターン化することによって形成される。
600Vデバイスのための望ましい電圧降下を達成するために、連続細片は、100メガオームの抵抗率を有し、幅1.0μであり、46のループとなり、各ループは、隣接するループから約0.5μ離れている。
本発明によるパッシベーション構造は、N型伝導性のような1つの伝導性のドーパントで、ドープされるのが望ましい。いくつのループでも、かつどんな関連する抵抗率も、所望の全抵抗を得るために使用することができる。
またパッシベーション構造16は、またPN接合を所望位置に含む構造の反対の伝導性の領域を含むように構成することもできる。PN接合は、電圧を、直線的ではなく、階段的に降下させる。このようにして、各PN接合は、ダイオードを形成している。
例えば、妥当な電圧降下に達するために、パッシベーション構造は、25個のループを含むものとされ、各ループは、6ボルト降下させる4つのダイオードを備えている。
図5に示すように、ルーピング細片22のPN接合を形成するために、ルーピング細片22の所望部分のカウンタドーピングが可能になるように、マスクを用いることができる。図5は、例えばN型ルーピング細片22と交差して、連続細片22のPN接合を形成するP型領域34を示している。
また一方、ダイオードを含むパッシベーション構造は、特に大きいdv/dt状態では望ましくない比較的大きい容量を示すことが分かった。大きい容量を小さくするために、ダイオード間の多結晶シリコンは、各ループの湾曲部(90°位置)で、例えば、少なくとも金属層またはケイ化物によって短絡することができる。
図6では、例えば、金属層(黒い層で示す)が、PN接合を含むルーピング細片22上に形成されている。金属層を、ルーピング細片22上に含むことによる効果は、その抵抗の減少であり、その結果、RC時定数は小さくなる。
図7に示す、パッシベーション構造16は、能動領域12のコンタクト36と、デバイスの高い側に通じるコンタクト38の間に接続されている。パッシベーション構造16は、ダイ14上に配置された酸化層40上に形成されている。
ダイの伝導性と反対の伝導性の領域42は、厚い酸化層40の下に形成されている。領域42は、ドーパントのリサーフ濃度を含んでいることが好ましい。好ましい実施形態では、ダイ14は、N型ドーパントでドープされるのに対して、領域42は、P型ドーパントでドープされる。
電圧が非常に漸進的に変化するので、酸化層40は、先行技術のデバイスで要求される1.0μではなく、約0.5μであることに留意すべきである。
以上本発明を、その特定の実施形態に即して説明されたけれども、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ、限定されるべきである。
先行技術によるパッシベーション構造の平面図である。 本発明の第1実施形態によるパッシベーション構造の平面図である。 本発明の第2実施形態によるパッシベーション構造の平面図である。 本発明の第3実施形態によるパッシベーション構造の平面図である。 本発明の第4実施形態によるパッシベーション構造の平面図である。 本発明の第5実施形態によるパッシベーション構造の平面図である。 図4の線7−7に沿って矢印の方向に見たパッシベーション構造の断面図である。
符号の説明
10 半導体デバイス
12 能動領域
14 ダイ
16 パッシベーション構造
18 内側閉ループ
20 外側閉ループ
22 ルーピング細片
24 まっすぐな側部
26 まっすぐな側部
28 角
30 角
32 側部
34 P型領域
36 コンタクト
38 コンタクト
40 酸化層
42 ダイの伝導性と反対の伝導性の領域

Claims (18)

  1. 第1伝導型の半導体ダイ本体と、
    前記半導体本体に形成され、周縁の近くで終端する第2伝導型の領域を含む能動領域と、
    前記能動領域の周りに配置され、ほぼ均一な幅の抵抗材料から成る連続細片を含むパッシベーション構造であって、前記連続細片は、前記能動領域の周りでそれ自体と1回交差して、内側境界となる電気抵抗性材料から成る第1閉ループを形成し、2回目に交差して、前記第1閉ループの周りに外側境界となる前記電気抵抗性材料から成る第2閉ループと、それ自体と交差せずに、前記第1閉ループの周りにループを作り、前記第2閉ループで終端する前記電気抵抗性材料から成るルーピング細片とを形成するパッシベーション構造
    とを備え、前記ルーピング細片は、その一端が、前記第1閉ループの外縁から延び、その他端が、前記第2閉ループの内縁で終端している半導体デバイス。
  2. 電気抵抗性材料は、多結晶シリコンから成る請求項1に記載の半導体デバイス。
  3. 電気抵抗性材料から成る連続細片は、第2伝導型の領域に隣接して、第1伝導型の領域を含む請求項1に記載の半導体デバイス。
  4. パッシベーション構造は、厚い絶縁層上に配置されている請求項1に記載の半導体デバイス。
  5. パッシベーション構造は、ドーパントのリサーフ濃度でドープされる半導体本体内の第2伝導型の領域上に配置されている請求項1に記載の半導体デバイス。
  6. 第1閉ループは、閉ループを形成するために、まっすぐな部分で互いに接続された複数の湾曲部を含む請求項1に記載の半導体デバイス。
  7. 電気抵抗性材料から成るルーピング細片は、第1閉ループの角の1つと電気的に接触している請求項6に記載の半導体デバイス。
  8. ルーピング細片は、第1閉ループのまっすぐな部分と平行であるまっすぐな部分を含む請求項7に記載の半導体デバイス。
  9. 電気抵抗性材料から成るルーピング細片は、まっすぐな部分の1つと電気的に接触している請求項6に記載の半導体デバイス。
  10. 電気抵抗性材料から成るルーピング細片は、第1閉ループのまっすぐな部分の1つと電気的に接触し、かつそこから、ある角度をなして延びる第1のまっすぐな部分を含み、前記ルーピング細片は、前記第1のまっすぐな部分と平行な複数のまっすぐな部分をさらに含む請求項9に記載の半導体デバイス。
  11. ルーピング細片は、互いに平行であり、かつ第1閉ループのそれぞれのまっすぐな部分と平行であるまっすぐな部分をさらに含む請求項11に記載の半導体デバイス。
  12. 第1閉ループは、複数の対向する側部を含み、ルーピング細片は、互いから離れ、かつ前記対向する側部の各々から放射状に遂次増加して離れるそれぞれの部分を含み、前記第1閉ループの1つの側部から延びる前記離れた部分の少なくとも1つのグループは、PN接合を、前記ルーピング細片にともに形成する第1伝導型のドーパントおよび第2伝導型のドーパントでドープされている請求項1に記載の半導体デバイス。
  13. PN接合を接続する金属短絡部分をさらに備える請求項12に記載の半導体デバイス。
  14. 連続細片は、そこに形成されている少なくとも1つのPN接合と、前記PN接合に形成されている金属短絡部分とを含む請求項1に記載の半導体デバイス。
  15. 抵抗材料から成る連続細片に形成されている金属層を、さらに備える請求項1に記載の半導体デバイス。
  16. 能動領域が形成される半導体本体と、
    それ自体と交差せずに、前記能動領域の周りにループを作り、かつPN接合が形成されている、抵抗材料から成る連続細片と、
    前記PN接合の少なくとも1つの上に形成される金属層
    とを備える半導体デバイス。
  17. 抵抗材料は、多結晶シリコンを含む請求項16に記載の半導体デバイス。
  18. 能動領域の周りに配置される抵抗材料から成る第1閉ループと、前記第1閉ループの周りに配置される抵抗材料から成る第2閉ループとをさらに備え、連続細片は、前記第1閉ループと前記第2閉ループとの間に配置され、それらに電気的に接続されている請求項16に記載の半導体デバイス。
JP2007543251A 2004-11-17 2005-11-17 電圧等化ループを備えるパッシベーション構造 Pending JP2008521256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/991,167 US7183626B2 (en) 2004-11-17 2004-11-17 Passivation structure with voltage equalizing loops
PCT/US2005/041734 WO2006055738A2 (en) 2004-11-17 2005-11-17 Passivation structure with voltage equalizing loops

Publications (1)

Publication Number Publication Date
JP2008521256A true JP2008521256A (ja) 2008-06-19

Family

ID=36385376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543251A Pending JP2008521256A (ja) 2004-11-17 2005-11-17 電圧等化ループを備えるパッシベーション構造

Country Status (6)

Country Link
US (2) US7183626B2 (ja)
JP (1) JP2008521256A (ja)
KR (1) KR100903428B1 (ja)
CN (1) CN101057337B (ja)
DE (1) DE112005002852B4 (ja)
WO (1) WO2006055738A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221976A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 半導体装置
US9048213B2 (en) 2013-07-08 2015-06-02 Renesas Electronics Corporation Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
CN101405871A (zh) * 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
EP2779225B1 (en) 2011-11-11 2018-04-25 Fuji Electric Co., Ltd. Semiconductor device
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックIpマネジメント株式会社 半導体素子
JP6910907B2 (ja) * 2017-09-25 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163506A (ja) * 1996-11-29 1998-06-19 Texas Instr Japan Ltd 薄膜シリコンダイオード及び半導体装置
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2001352064A (ja) * 2000-06-07 2001-12-21 Fuji Electric Co Ltd 高耐圧半導体装置
JP2002118230A (ja) * 2000-10-05 2002-04-19 Fuji Electric Co Ltd 半導体装置
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPH0389554A (ja) * 1989-09-01 1991-04-15 Nippon Mining Co Ltd ショットキーバリア半導体装置
JP3207615B2 (ja) * 1992-06-24 2001-09-10 株式会社東芝 半導体装置
US5382825A (en) 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
JP3472476B2 (ja) * 1998-04-17 2003-12-02 松下電器産業株式会社 半導体装置及びその駆動方法
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
CN1280907C (zh) * 2002-09-24 2006-10-18 旺宏电子股份有限公司 半导体组件的钝化层结构及其形成方法
JP4242353B2 (ja) * 2004-02-04 2009-03-25 パナソニック株式会社 半導体装置
US7196397B2 (en) * 2004-03-04 2007-03-27 International Rectifier Corporation Termination design with multiple spiral trench rings
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163506A (ja) * 1996-11-29 1998-06-19 Texas Instr Japan Ltd 薄膜シリコンダイオード及び半導体装置
JP2000294803A (ja) * 1998-11-05 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2002535839A (ja) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
JP2001352064A (ja) * 2000-06-07 2001-12-21 Fuji Electric Co Ltd 高耐圧半導体装置
JP2002118230A (ja) * 2000-10-05 2002-04-19 Fuji Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221976A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 半導体装置
US9048213B2 (en) 2013-07-08 2015-06-02 Renesas Electronics Corporation Semiconductor device
US9343453B2 (en) 2013-07-08 2016-05-17 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US7183626B2 (en) 2007-02-27
CN101057337B (zh) 2011-01-05
WO2006055738A2 (en) 2006-05-26
KR100903428B1 (ko) 2009-06-18
US20070120224A1 (en) 2007-05-31
US8076672B2 (en) 2011-12-13
WO2006055738A3 (en) 2006-11-02
US20060102984A1 (en) 2006-05-18
DE112005002852T5 (de) 2007-10-11
DE112005002852B4 (de) 2020-03-12
CN101057337A (zh) 2007-10-17
KR20070084339A (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
JP2008521256A (ja) 電圧等化ループを備えるパッシベーション構造
CN101877352B (zh) 反向导通半导体器件
EP0132861B1 (en) Semiconductor device comprising a field effect transistor
JP2021108380A (ja) 高電圧mosfetデバイスおよび該デバイスを製造する方法
CN105633077B (zh) 反向导通型半导体装置
CN106328596B (zh) 包括直接邻接台面区段和场电极的接触结构的半导体器件
DE202015009910U1 (de) Halbleiterbauteil
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN105390530A (zh) 具有规则布置场电极结构和终端结构的半导体器件
CN104134684B (zh) 基于填充结构、含补偿层的补偿结构的超级结半导体器件
CN105938847B (zh) 带有第一和第二场电极结构的半导体装置
CN102867853A (zh) 金属氧化物半场效晶体管
US20180226487A1 (en) Semiconductor device and electrical apparatus
CN107046057A (zh) 半导体器件及其制造方法
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件
CN107293541B (zh) 保护以防过热的功率部件
CN116741828A (zh) 沟渠式栅极晶体管组件
US8653600B2 (en) High-voltage monolithic schottky device structure
TWI613812B (zh) 超接面半導體元件
CN105448906A (zh) 半导体装置
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
KR101863224B1 (ko) 반도체 장치
TWI745540B (zh) 半導體裝置
EP0730306A1 (en) Latch-up resistant DMOS semiconductor device and method of manufacturing
KR102598676B1 (ko) 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120801

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130227