JP2008521256A - 電圧等化ループを備えるパッシベーション構造 - Google Patents

Abstract

第１閉ループを形成するために、デバイスの能動領域（１２）の周りで、それ自体と１回交差する、抵抗材料から成る導電性細片と、第１閉ループの周りにそれ自体と交差せずにループを作り、かつ第２閉ループを形成するために、それ自体と２回目に交差する連続細片（２２）とで形成されているパッシベーション構造（１６）を含む半導体デバイス（１０）。

Description

本発明は、半導体デバイス、より詳細には、エッジパッシベーション構造を含む半導体デバイスに関する。

典型的な半導体デバイスは、通常、ＰＮ接合で終端する能動領域を有している。

ＰＮ接合のいくつかの位置では、高い電界を発生する傾向があるので、基板中に形成されたＰＮ接合の耐圧は、通常、その理論的限界値よりも低い。デバイスの能動領域の終端縁におけるＰＮ接合は、例えば、特に曲率半径が小さい位置で、より高い電界を受ける。

能動領域の終端縁におけるＰＮ接合の近くの電界強度を低下させるために、高電圧半導体デバイスには、エッジパッシベーション構造を設けることがある。エッジパッシベーション構造は、能動領域の周りの高電界が、デバイスの縁の低電位まで漸進的に変化する遷移領域を備えている。パッシベーション構造は、エッジパッシベーション構造を横切って電界を広げることにより、ＰＮ接合の終端領域の周りの電界強度を下げる。

特許文献１は、各種のパッシベーション構造、およびそれらのおのおのの欠点について述べている。そこで述べられている公知のパッシベーション構造を改良するために、特許文献１は、半導体デバイスのＰＮ接合の終端領域の近くの電界を徐々に軽減するために、半導体デバイスの能動領域の周りに配置した、抵抗材料から成るらせん形リボンを含むパッシベーション構造を開示している。
米国特許第５３８２８２５号公報

特許文献１に開示されているらせん形リボンは、決してそれ自体とは交差しない。そのため、能動領域に最も近いらせん形リボンの端部の位置が、初めの電圧を決定し、この電圧から、能動領域の周りの電圧降下が始まる。しかし、この初めの電圧は、能動領域の周りの電界強度を表わしているとは限らない。

電圧を「等化する」ために、特許文献１は、フィールドプレートを能動領域の周りに形成することを提案している。ここに提案されているフィールドプレートの幅は、能動領域を囲むＰＮ接合の幅の３倍である。この幅は、ダイ表面で大きい面積を占め、そのため、ダイの大きさを増大させることがある。

また、らせん形リボンの幅は、リボンの抵抗が、その全長にわたって等化されるように変化する。実際、このようなリボンを、正確に製造することは困難である。そのため、リボンの長さ方向の抵抗により、なだらかな、ほぼ直線的ではない電圧降下の変動がもたらされ、予測不可能な要領で変化するおそれがある。

本発明の目的は、半導体ダイの能動領域の周りの電界を低下させるパッシベーション構造を提供することである。

本発明による、パッシベーション構造は、抵抗材料から成る導電性細片を含み、この導電性細片は、それ自体と１回交差して第１閉ループを形成し、ついで、それ自体と２回目に交差して、第２閉ループを形成することによって終端する。

本発明によれば、導電性であり、かつ抵抗性でもある材料から成る第１閉ループが、半導体デバイスの能動領域の周りに配置されて、パッシベーション構造の内側境界となり、かつ電気抵抗性材料から成る第２閉ループが、第１閉ループの周りに配置されて、パッシベーション構造の外側境界、および内側閉ループと同じ幅の電気抵抗性材料から成るルーピング細片となり、かつ外側閉ループは、それ自体と交差することなく、第１閉ループの周りにループを作り、第２閉ループで終端している。

内側閉ループおよび外側閉ループは、ほぼ均一な電圧をルーピング細片の端部に供給し、内側閉ループおよび外側閉ループは、連続細片とほぼ同じ幅であるので、それらは、先行技術によるフィールドプレートに比して、占めるスペースは、はるかに小さい。

本発明の別の実施形態によれば、連続細片は、ＰＮ接合を含むようにドープされ、連続細片の長さ方向に、連続的ではなく、段階的な電圧降下を生じさせる。

本発明のさらに別の態様によれば、導電性金属層は、連続細片の少なくともＰＮ接合の上に堆積されて、そのＲＣ時定数を改良（減少）し、全抵抗を小さくする。

本発明の他の特徴および利点については、添付図面に基づく本発明の以下の説明により明らかになると思う。

図２を参照すると、本発明の第１実施形態の半導体デバイス１０は、半導体ダイの１４の主面に形成された能動領域１２を備えている。能動領域１２は、パワーＭＯＳＦＥＴ、パワーＩＧＢＴ、パワーバイポーラデバイス、パワーダイオードなどのような、特定の半導体デバイスを形成する能動素子を備えているのがよい。

デバイス１０は、能動領域１２の周りに形成されたパッシベーション構造１６を備えている。パッシベーション構造１６は、Ｎ型をドープした多結晶シリコンのような抵抗材料から成る連続導電性細片から形成され、能動領域１２の直ぐ周りに位置する内側閉ループ１８と、内側閉ループ１８の周りに形成され、パッシベーション構造１６の外側境界となる外側閉ループ２０とを備えている。

内側閉ループ１８は、角丸である矩形の形状を有し、従って、４つの弧によって互いに接続された２対の平行でまっすぐな側部を有している。外側閉ループ２０は、内側閉ループ１８とほぼ同じ形状を有している。抵抗材料から成るルーピング細片２２が、内側閉ループ１８と外側閉ループ２０との間に配置され、このルーピング細片は、内側閉ループ１８から始まり、それ自体と交差することなく、その周りにループを作り、第２閉ループで終端している。

所望の全抵抗、および各ループの抵抗率に応じて、任意の数のループが設けられる。

内側閉ループ１８は、ルーピング細片２２がその多重ループを始める前に、抵抗細片をそれ自体と１回交差させることによって形成され、外側閉ループ２０は、それが終端する前に、連続細片をそれ自体と２回目に交差させることによって形成されている。両閉ループとも、ルーピング細片２２の各端部で電圧を等化し、それによって、能動領域１２の周りで、より均一な電圧降下を可能にする。

本発明の第１実施形態では、ルーピング細片２２の１つの端部は、内側閉ループ１８の１つのまっすぐな側面２４に接続され、初めに、１つのまっすぐな側部２４に対してある角度をなして延び、次に、その第１ループについて内側閉ループ１８の外側境界と平行になる。その後、ルーピング細片２２は、内側閉ループ１８の周りで、その第１ループと平行になり、外側閉ループ２０の１つのまっすぐな側部２６で終端している。

本発明の一態様によれば、ルーピング細片２２は、ルーピング細片２２が始まる内側閉ループ１８の側部と同じ位置関係を有する外側閉ループ２０の側部で終端している。例えば、ルーピング細片２２は、内側閉ループ１８の右側のまっすぐな側部２４で始まり、右側のまっすぐな側部２６で終端している。その結果、ルーピング細片２２は、内側閉ループ１８の全側部でほぼ同じ面積を覆っている。例えば、図２に見られるように、ルーピング細片２２は、内側閉ループ１８の周りに、９個のループを作っている。

ルーピング細片２２の各ループは、隣接するループから同じ距離離れ、ルーピング細片２２の幅は、全体を通じてほぼ同じであることが好ましい。

また、内側閉ループ１８および外側閉ループ２０の幅は、ルーピング細片２２と同じであることが好ましい。

次に図３に示す本発明の第２実施形態では、ルーピング細片２２が、内側閉ループ１８の１つの角２８に接続され、外側閉ループ２０の角３０で終端することを除いて、第１実施形態の特徴の全てを備えている。

ルーピング細片２２は、内側閉ループ１８の角２８と同じ位置関係を有する外側閉ループ２０の角３０で終端している。例えば、ルーピング細片２２は、内側閉ループ１８の右上の角で始まり、外側閉ループ２０の右上の角で終端している。

第１実施形態と同様に、第２実施形態のルーピング細片２２は、外側閉ループ２０で終端するまで、それ自体と交差することなく、内側閉ループ１８の外側の輪郭に追従している。

図４に示す、本発明の第３実施形態のデバイスでは、ルーピング細片２２が内側閉ループ１８の１つの側部３２と結合し、内側閉ループ１８の外側境界から漸進的に離れ、内側閉ループ１８の外側の輪郭に追従することを除いて、第１および第２実施形態の要素の全てを含んでいる。

その第１ループの後で、ルーピング細片２２は、第１ループの輪郭に追従し、外側閉ループ２０と漸進的に結合している。ルーピング細片２２は、それが離れ始める内側閉ループ１８の位置と同じ位置で、外側閉ループ２０に連なっていることに留意されたい。例えば、ルーピング細片２２は、内側閉ループ１８の左側で離れ始め、外側閉ループ２０の左側に連なることによって終端している。

本発明による典型的なデバイスのパッシベーション構造１６は、多結晶シリコンをダイ１４上の所望の位置に堆積して、ドープし、ついで、光リソグラフィ工程を用いて、所望の構造をパターン化することによって形成される。

６００Ｖデバイスのための望ましい電圧降下を達成するために、連続細片は、１００メガオームの抵抗率を有し、幅１．０μであり、４６のループとなり、各ループは、隣接するループから約０．５μ離れている。

本発明によるパッシベーション構造は、Ｎ型伝導性のような１つの伝導性のドーパントで、ドープされるのが望ましい。いくつのループでも、かつどんな関連する抵抗率も、所望の全抵抗を得るために使用することができる。

またパッシベーション構造１６は、またＰＮ接合を所望位置に含む構造の反対の伝導性の領域を含むように構成することもできる。ＰＮ接合は、電圧を、直線的ではなく、階段的に降下させる。このようにして、各ＰＮ接合は、ダイオードを形成している。

例えば、妥当な電圧降下に達するために、パッシベーション構造は、２５個のループを含むものとされ、各ループは、６ボルト降下させる４つのダイオードを備えている。

図５に示すように、ルーピング細片２２のＰＮ接合を形成するために、ルーピング細片２２の所望部分のカウンタドーピングが可能になるように、マスクを用いることができる。図５は、例えばＮ型ルーピング細片２２と交差して、連続細片２２のＰＮ接合を形成するＰ型領域３４を示している。

また一方、ダイオードを含むパッシベーション構造は、特に大きいｄｖ／ｄｔ状態では望ましくない比較的大きい容量を示すことが分かった。大きい容量を小さくするために、ダイオード間の多結晶シリコンは、各ループの湾曲部（９０°位置）で、例えば、少なくとも金属層またはケイ化物によって短絡することができる。

図６では、例えば、金属層（黒い層で示す）が、ＰＮ接合を含むルーピング細片２２上に形成されている。金属層を、ルーピング細片２２上に含むことによる効果は、その抵抗の減少であり、その結果、ＲＣ時定数は小さくなる。

図７に示す、パッシベーション構造１６は、能動領域１２のコンタクト３６と、デバイスの高い側に通じるコンタクト３８の間に接続されている。パッシベーション構造１６は、ダイ１４上に配置された酸化層４０上に形成されている。

ダイの伝導性と反対の伝導性の領域４２は、厚い酸化層４０の下に形成されている。領域４２は、ドーパントのリサーフ濃度を含んでいることが好ましい。好ましい実施形態では、ダイ１４は、Ｎ型ドーパントでドープされるのに対して、領域４２は、Ｐ型ドーパントでドープされる。

電圧が非常に漸進的に変化するので、酸化層４０は、先行技術のデバイスで要求される１．０μではなく、約０．５μであることに留意すべきである。

以上本発明を、その特定の実施形態に即して説明されたけれども、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ、限定されるべきである。

先行技術によるパッシベーション構造の平面図である。 本発明の第１実施形態によるパッシベーション構造の平面図である。 本発明の第２実施形態によるパッシベーション構造の平面図である。 本発明の第３実施形態によるパッシベーション構造の平面図である。 本発明の第４実施形態によるパッシベーション構造の平面図である。 本発明の第５実施形態によるパッシベーション構造の平面図である。 図４の線７−７に沿って矢印の方向に見たパッシベーション構造の断面図である。

符号の説明

１０ 半導体デバイス
１２ 能動領域
１４ ダイ
１６ パッシベーション構造
１８ 内側閉ループ
２０ 外側閉ループ
２２ ルーピング細片
２４ まっすぐな側部
２６ まっすぐな側部
２８ 角
３０ 角
３２ 側部
３４ Ｐ型領域
３６ コンタクト
３８ コンタクト
４０ 酸化層
４２ ダイの伝導性と反対の伝導性の領域

Claims (18)

1. 第１伝導型の半導体ダイ本体と、
   前記半導体本体に形成され、周縁の近くで終端する第２伝導型の領域を含む能動領域と、
   前記能動領域の周りに配置され、ほぼ均一な幅の抵抗材料から成る連続細片を含むパッシベーション構造であって、前記連続細片は、前記能動領域の周りでそれ自体と１回交差して、内側境界となる電気抵抗性材料から成る第１閉ループを形成し、２回目に交差して、前記第１閉ループの周りに外側境界となる前記電気抵抗性材料から成る第２閉ループと、それ自体と交差せずに、前記第１閉ループの周りにループを作り、前記第２閉ループで終端する前記電気抵抗性材料から成るルーピング細片とを形成するパッシベーション構造
   とを備え、前記ルーピング細片は、その一端が、前記第１閉ループの外縁から延び、その他端が、前記第２閉ループの内縁で終端している半導体デバイス。
2. 電気抵抗性材料は、多結晶シリコンから成る請求項１に記載の半導体デバイス。
3. 電気抵抗性材料から成る連続細片は、第２伝導型の領域に隣接して、第１伝導型の領域を含む請求項１に記載の半導体デバイス。
4. パッシベーション構造は、厚い絶縁層上に配置されている請求項１に記載の半導体デバイス。
5. パッシベーション構造は、ドーパントのリサーフ濃度でドープされる半導体本体内の第２伝導型の領域上に配置されている請求項１に記載の半導体デバイス。
6. 第１閉ループは、閉ループを形成するために、まっすぐな部分で互いに接続された複数の湾曲部を含む請求項１に記載の半導体デバイス。
7. 電気抵抗性材料から成るルーピング細片は、第１閉ループの角の１つと電気的に接触している請求項６に記載の半導体デバイス。
8. ルーピング細片は、第１閉ループのまっすぐな部分と平行であるまっすぐな部分を含む請求項７に記載の半導体デバイス。
9. 電気抵抗性材料から成るルーピング細片は、まっすぐな部分の１つと電気的に接触している請求項６に記載の半導体デバイス。
10. 電気抵抗性材料から成るルーピング細片は、第１閉ループのまっすぐな部分の１つと電気的に接触し、かつそこから、ある角度をなして延びる第１のまっすぐな部分を含み、前記ルーピング細片は、前記第１のまっすぐな部分と平行な複数のまっすぐな部分をさらに含む請求項９に記載の半導体デバイス。
11. ルーピング細片は、互いに平行であり、かつ第１閉ループのそれぞれのまっすぐな部分と平行であるまっすぐな部分をさらに含む請求項１１に記載の半導体デバイス。
12. 第１閉ループは、複数の対向する側部を含み、ルーピング細片は、互いから離れ、かつ前記対向する側部の各々から放射状に遂次増加して離れるそれぞれの部分を含み、前記第１閉ループの１つの側部から延びる前記離れた部分の少なくとも１つのグループは、ＰＮ接合を、前記ルーピング細片にともに形成する第１伝導型のドーパントおよび第２伝導型のドーパントでドープされている請求項１に記載の半導体デバイス。
13. ＰＮ接合を接続する金属短絡部分をさらに備える請求項１２に記載の半導体デバイス。
14. 連続細片は、そこに形成されている少なくとも１つのＰＮ接合と、前記ＰＮ接合に形成されている金属短絡部分とを含む請求項１に記載の半導体デバイス。
15. 抵抗材料から成る連続細片に形成されている金属層を、さらに備える請求項１に記載の半導体デバイス。
16. 能動領域が形成される半導体本体と、
    それ自体と交差せずに、前記能動領域の周りにループを作り、かつＰＮ接合が形成されている、抵抗材料から成る連続細片と、
    前記ＰＮ接合の少なくとも１つの上に形成される金属層
    とを備える半導体デバイス。
17. 抵抗材料は、多結晶シリコンを含む請求項１６に記載の半導体デバイス。
18. 能動領域の周りに配置される抵抗材料から成る第１閉ループと、前記第１閉ループの周りに配置される抵抗材料から成る第２閉ループとをさらに備え、連続細片は、前記第１閉ループと前記第２閉ループとの間に配置され、それらに電気的に接続されている請求項１６に記載の半導体デバイス。

Images