CN105390530A - 具有规则布置场电极结构和终端结构的半导体器件 - Google Patents

具有规则布置场电极结构和终端结构的半导体器件 Download PDF

Info

Publication number
CN105390530A
CN105390530A CN201510538350.8A CN201510538350A CN105390530A CN 105390530 A CN105390530 A CN 105390530A CN 201510538350 A CN201510538350 A CN 201510538350A CN 105390530 A CN105390530 A CN 105390530A
Authority
CN
China
Prior art keywords
semiconductor device
terminal structure
terminal
region
field electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510538350.8A
Other languages
English (en)
Other versions
CN105390530B (zh
Inventor
O.布兰克
F.希尔勒
M.胡茨勒
M.珀尔茨尔
R.西米尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105390530A publication Critical patent/CN105390530A/zh
Application granted granted Critical
Publication of CN105390530B publication Critical patent/CN105390530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有规则布置场电极结构和终端结构的半导体器件。半导体器件（500）包括规则地布置在单元区域（610）中的行中并形成规则图案的第一部分的场电极结构（160）。终端结构（180）在围绕单元区域（610）的内边缘区域（691）中形成，其中终端结构（180）的至少部分形成规则图案的第二部分。单元台面（170）使场电极结构（160）的相邻场电极结构在单元区域（610）中彼此分离并包括漂移区（121）的第一部分（121a），其中施加到栅电极（150）的电压控制穿过单元台面（170）的电流流动。至少一个掺杂区（186）在内边缘区域（691）中与漂移区（121）形成同质结。

Description

具有规则布置场电极结构和终端结构的半导体器件
背景技术
基于IGFET（绝缘栅场效应晶体管）单元的功率半导体器件一般是具有在半导体管芯的前侧面处的第一表面和在后侧面处的第二表面之间的负载电流流动的垂直器件。在阻断模式中，从前侧面延伸到半导体管芯内的条形补偿结构耗尽在条形补偿结构之间形成的半导体台面。补偿结构允许在半导体台面中的较高掺杂剂浓度，而没有对阻断能力的不利影响。较高的掺杂剂浓度又减小器件的导通状态电阻。在制造期间，填充有厚场电介质的深补偿结构可引起晶片弯曲。对于可容忍的晶片弯曲，补偿结构可能对于为高击穿电压指定的IGFET太浅。
提供具有低欧姆损耗和高击穿电压的半导体器件是期望的。
发明内容
使用独立权利要求的主题实现目的。从属权利要求指的是另外的实施例。
根据实施例，半导体器件包括规则地布置在单元区域中并形成规则图案的第一部分的场电极结构。终端结构在围绕单元区域的内边缘区域中形成，其中终端结构的至少部分形成规则图案的第二部分。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。至少一个掺杂区在内边缘区域中形成与漂移区的同质结。
根据另一实施例，半导体器件包括规则地布置在单元区域中并形成第一规则图案的场电极结构。包括终端电极的终端结构在围绕单元区域的内边缘区域中形成并形成与第一规则图案的一部分一致的第二规则图案。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。掺杂区直接邻接终端结构并在内边缘区域中形成与漂移区的pn结。
根据另外的实施例，电子组件包括半导体器件，其包括规则地布置在单元区域中并形成规则图案的第一部分的场电极结构。终端结构在围绕单元区域的内边缘区域中形成，其中终端结构的至少部分形成规则图案的第二部分。单元台面使场电极结构的相邻场电极结构在单元区域中彼此分离并包括漂移区的第一部分，其中施加到栅电极的电压控制穿过单元台面的电流流动。至少一个掺杂区在内边缘区域中形成与漂移区的同质结。
本领域中的技术人员在阅读下面的详细描述时和在观看附图时将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并被合并在本说明书中且构成本说明书的一部分。附图图示本发明的实施例并与描述一起用于解释本发明的原理。本发明的其它实施例和预期优点将容易被认识到，因为它们通过参考下面的详细描述变得更好理解。
图1A是根据与在规则图案中补充彼此的终端结构和场电极结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
图1B是沿着线B-B的图1A的半导体器件部分的示意性垂直横截面视图。
图2A是根据涉及在规则图案中补充彼此的具有终端结构的部分的圆周终端结构和场电极结构的实施例的半导体器件的一部分的示意性水平横截面视图。
图2B是根据涉及在规则图案中补充彼此的具有终端结构的部分的圆周终端结构和场电极结构的另外的实施例的半导体器件的一部分的示意性水平横截面视图。
图2C是根据涉及具有平滑的轮廓的圆周终端结构的实施例的半导体器件的一部分的示意性水平横截面视图。
图2D是根据涉及比场电极结构更窄的圆周终端结构的实施例的半导体器件的一部分的示意性水平横截面视图。
图2E是根据与针形终端和具有圆形横截面的场电极结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
图2F是根据与针形终端和场电极结构和条形栅极结构有关的实施例的半导体器件的示意性水平横截面视图。
图3A是根据涉及与终端电极电连接的点形近表面掺杂区的实施例的半导体器件的一部分的示意性水平横截面视图。
图3B是沿着线B-B的图3A的半导体器件部分的示意性垂直横截面视图。
图4A是根据涉及与终端电极电连接的条形近表面掺杂区的实施例的半导体器件的一部分的示意性水平横截面视图。
图4B是沿着线B-B的图4A的半导体器件部分的示意性垂直横截面视图。
图5A是根据具有邻接由绝缘材料和/或本征半导体材料组成的终端结构的底部分的掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5B是根据具有电连接到源极电位的终端电极和掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5C是根据具有电连接到浮动终端电极的掩埋掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5D是根据涉及电连接到相邻终端电极的近表面掺杂区的另外的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5E是根据具有在终端结构之间的掩埋低掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5F是根据具有在终端结构之间的掩埋相反掺杂区的实施例的半导体器件的一部分的示意性垂直横截面视图。
图5G是根据具有在场电极结构和终端结构之间的窄辅助台面的实施例的半导体器件的一部分的示意性垂直横截面视图。
图6A是根据与布置在移位行中的针形八边形场电极结构和具有大致不变的宽度的圆周终端结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
图6B是根据与布置在移位行中的针形正方形场电极结构和具有矩形凸起的圆周终端结构有关的实施例的半导体器件的一部分的示意性水平横截面视图。
图7是根据另外的实施例的电子电路的简化电路图。
具体实施方式
在下面的详细描述中，参考形成其一部分的附图，且在其中作为例证示出其中本发明可被实践的特定实施例。应理解，可利用其它实施例且可做出结构或逻辑改变而不偏离本发明的范围。例如，对一个实施例图示或描述的特征可在其它实施例上或结合其它实施例来使用以产出另外的实施例。意图是本发明包括这样的修改和变化。使用不应被解释为限制所附权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。为了清楚起见，相同的元件在不同的附图中由对应的附图标记表示，如果不是另有说明。
术语“具有”、“包含”、“包括”、“包括了”等是开放的，且术语指示所陈述的结构、元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。
术语“电连接”描述在电连接的元件之间的永久低欧姆连接，例如在所连接的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括，适合于信号传输的一个或多个（多个）中间元件可被提供在电耦合的元件例如可控制来暂时提供在第一状态中的低欧姆连接和在第二状态中的高欧姆电解耦的元件之间。
附图通过指示紧靠掺杂类型“n”或“p”的“-”或“+”而图示相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区并不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可具有相同或不同的绝对掺杂浓度。
图1A到1B提及包括多个相同的IGFET（绝缘栅场效应晶体管）单元TC的半导体器件500。半导体器件500可以是或可包括IGFET，例如在通常意义上包括具有金属栅极的FET以及具有非金属栅极的FET的MOSFET（金属氧化物半导体FET）。根据另一实施例，半导体器件500可以是IGBT。
半导体器件500基于来自单晶半导体材料例如硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）、砷化镓（GaAs）或任何其它AIIIBV半导体的半导体主体100。
在前侧处，半导体主体100具有第一表面101，其可以是大致平坦的或可由共面的表面区段横跨的平面限定。平坦的第二表面102在相对的后侧处平行于第一表面101延伸。在第一和第二表面101、102之间的距离是电压阻断能力的函数，且可以是至少20μm。根据其它实施例，该距离可以在一直到例如250μm的范围内。倾斜到第一和第二表面101、102的横向表面103连接第一和第二表面101、102。
在平行于第一表面101的平面中，半导体主体100可具有矩形形状，其具有几毫米的边缘长度。第一表面101的法线限定垂直方向，且正交于垂直方向的方向是水平方向。
晶体管单元TC在单元区域610中形成，其中每个晶体管单元TC包括从第一表面101延伸到半导体主体100中下至底平面BPL的场电极结构160。每个场电极结构160包括导电针状或针形场电极165和围绕场电极165的场电介质161。
场电极165包括掺杂多晶硅层和/或含金属层或由掺杂多晶硅层和/或含金属层组成。场电介质161使场电极165与半导体主体100的周围半导体材料分离，并可包括热生长的氧化硅层或由热生长的氧化硅层组成。根据实施例，场电介质161可包括沉积氧化硅层例如基于TEOS（原硅酸四乙酯）的氧化硅层或由沉积氧化硅层例如基于TEOS（原硅酸四乙酯）的氧化硅层组成。
场电极结构160的垂直延伸部分小于在第一表面101和第二表面102之间的距离，使得半导体主体100的连续区段CS在场电极160和第二表面102之间形成。连续区段CS包括第一导电类型的漂移区121的第二部分121b。场电极结构160的垂直延伸部分可以在从0.2μm到45μm的范围内，例如在从2μm到20μm的范围内。
场电极165的第一水平延伸部分可以大至垂直于第一水平延伸部分的第二水平延伸部分的至多三倍或至多两倍。水平延伸部分可以在从0.1μm到2μm的范围内，例如在从0.15μm到1μm的范围内。
场电极165和场电极结构160的水平横截面可以是分别有或没有圆角和/或倒角的椭圆形、卵形、矩形或者规则或变形的多边形。根据实施例，第一和第二水平延伸部分是大致相等的，且场电极165和场电极结构160的水平横截面是分别有或没有圆角和/或倒角的圆形或规则多边形，例如八边形、六边形或正方形。
以相应的晶体管单元TC的水平中心点CP为中心的场电极结构160被规则地布置，例如相等地间隔开。根据实施例，相等地间隔开的场电极结构160在单元区域610中被矩阵状地布置在行和列中。根据其它实施例，场电极结构160可被布置在移位行中，其中奇数行相对于偶数行被移位了在同一行中的两个相邻场电极结构160之间的距离的一半。晶体管单元TC的半导体部分在半导体主体100的单元台面170中形成，其中单元台面170从半导体主体100的连续区段CS突出，围绕场电极结构160并与布置在台面中的场电极结构160形成栅格。
单元台面170包括第一导电类型的漂移区121的第一部分121a，其中第一部分121a直接邻接在半导体主体100的连续区段CS中形成的第二部分121b。在漂移区121的第二部分121b中的掺杂剂浓度可等于在漂移区121的第一部分121a中的掺杂剂浓度。包括第一和第二部分121a、121b的漂移区121中的平均掺杂剂浓度可以在1E15cm-3和1E17cm-3之间，例如在从5E15cm-3到5E16cm-3的范围内。
每个单元台面170还包括与第一导电类型相反的第二导电类型的主体区115以及第一导电类型的一个或多个源极区110。主体区115使（多个）源极区110与在相应的单元台面170中的漂移区121的第一部分121a分离。栅极结构150从第一表面101延伸到单元台面170中。栅极结构150包括通过栅极电介质151电容地耦合到主体区115的栅电极155。
最外边的场电极结构160的外边缘限定单元区域610的轮廓。边缘区域690围绕单元区域610。边缘区域690可直接邻接横向表面103。根据其它实施例，边缘区域690可直接邻接包括基于例如横向晶体管的逻辑电路的逻辑部分。边缘区域690的内边缘区域691直接邻接并围绕单元区域610并包括终端结构180。
终端结构180可由绝缘和本征半导体材料中的至少一个组成。根据所示实施例，至少一些或所有终端结构180分别包括终端电极185和围绕终端电极185的终端电介质181。
终端电极185包括掺杂多晶硅层和/或含金属层或由掺杂多晶硅层和/或含金属层组成。终端电介质181使终端电极185与半导体主体100的周围半导体材料分离，并可包括热生长的氧化硅层或由热生长的氧化硅层组成。根据实施例，终端电介质181可包括沉积氧化硅层例如基于TEOS的氧化硅层或由沉积氧化硅层例如基于TEOS的氧化硅层组成。
终端和场电介质181、161可具有相同的厚度和相同的配置，例如相同的层结构。例如，如果终端和场电介质181、161都由热生长的半导体氧化物例如氧化硅组成，则场电介质161的厚度可等于终端电介质181的厚度。如果终端和场电介质181、161包括沉积氧化物层，则沉积氧化物层的厚度在场和终端电介质161、181中可以是相同的。
终端结构180的垂直延伸部分等于或大于场电极结构160的垂直延伸部分。终端结构180的宽度可等于或大于场电极结构160的水平尺寸。终端结构180和场电极结构160可具有相同的水平横截面形状和横截面面积，并可在同一光刻过程中同时形成。
终端结构180和场电极结构160的中心点CP可相等地间隔开，使得终端结构180和场电极结构160在规则图案中补充彼此，其中在相邻终端结构180之间、在相邻终端和场电极结构180、160之间和在相邻场电极结构160之间的中心到中心距离是相等的。终端电极结构180的中心点的布置与场电极结构的一部分的中心点的布置一致。换句话说，场电极结构160形成规则图案的第一部分，而终端结构180形成相同的规则图案的第二部分。
边缘区域690的外边缘区域699缺乏终端结构180。内边缘区域691可在同一边缘台面190中包括栅极结构150、主体区115和源极区110中的至多两个，使得边缘区域690不包括功能晶体管单元TC。包括漂移区121的第一部分121a的终端台面190使相邻终端结构180分离。终端台面190可具有与单元台面170相同的宽度。终端台面190从半导体主体100的连续区段CS突出，围绕终端结构180并形成补充由单元台面170形成的栅格的栅格。
形成与漂移区121的同质结的一个或多个掺杂区186在单元区域610和最外边的终端结构180之间的边缘区域690的内边缘区域691中形成。
一些或所有掺杂区186可在终端结构180和第二表面102之间的终端结构180的垂直凸出部中形成。根据其它实施例，一些或所有掺杂区186可在相邻终端结构180之间或在内边缘区域691中的相邻终端和场电极结构180、160之间形成，其中掩埋掺杂区186可形成与漂移区121的单极同质结或pn结。根据另一实施例，一些或所有掺杂区186可以是终端台面190中的靠近或直接邻接第一表面101的近表面掺杂区。掺杂区186可在对半导体器件500指定的绝对最大额定值内的操作条件下可耗尽，并增加半导体器件500的阻断能力。
终端结构180增加边缘区域690的阻断能力。通过延伸单元区域610的几何结构，可实现在相应的台面中的均匀掺杂剂浓度，即使例如掺杂剂的分离在用于形成场或终端电介质161、181的部分的热氧化物生长期间出现，从而简化半导体器件500的制造。
终端结构180可排他地包括布置在单元区域610周围的两个或更多环中的针状或针形终端结构、一个、两个或更多圆周终端结构180或针状和圆周终端结构的组合。
图2A到2C提及具有包括与场电极结构160补充的第一部分180a的第一终端结构180x和（如果可适用）在规则图案中的第二针状终端结构180y以及连接相邻的第一部分180a的第二部分180b的半导体器件500。
在图2A中，场电极结构160被布置在移位行中，其中奇数行相对于偶数行沿着行方向移位了场电极160的中心到中心距离的一半。边缘区域690包括补充场电极结构160的图案的针形第一终端结构180c。至少一个第一终端结构180x包括与场电极结构160补充的第一部分180a和在规则图案中的针状第二终端结构180y。第一终端结构180x的第二部分180b在相邻的第一部分180a之间形成，其中第二部分180b到相邻的针形第一终端结构180a的距离等于在第一部分180a和所涉及的第一终端结构180之间的最小距离。
被分配到同一第一终端结构180x的第一和第二部分180a、180b的终端电极185连接到彼此，其中第二终端结构180x的组合终端电极185的宽度可改变。圆周第一终端结构180x围绕单元区域610。在圆周第一沟槽结构180x和单元区域610之间，针形第二终端结构180形成一个或多个交错环。第一终端结构180x的场电介质181的厚度是均匀的，且与第二终端结构180y的场电介质181的厚度相同。
在图2B中，在圆周第一终端结构180x中的组合终端电极185在第一和第二部分180a、180b中都具有相同的宽度。
在图2A和2B的两个实施例中，在第一圆周终端结构180x和针形第二终端结构180y的最外环之间的最外边的终端台面190具有大致均匀的宽度。与比在单元区域610中更高的在边缘区域690中的阻断能力结合，最外边的终端台面190的均匀宽度可有助于改进的雪崩坚固性。
图2C提及具有与在规则图案中的针形第二终端结构180和场电极结构160补充的第一部分180a和直接连接相邻的第一部分180a的第二部分180b的圆周第一沟槽结构180x。圆周第一终端结构180x包括长达在相邻的场电极结构160之间的中心到中心距离的至少两倍的笔直区段，并围绕单元区域610和针形终端结构180y的两个或更多环。
在图2D中，圆周终端结构180x比场电极结构160窄。
在图2E中，场电极结构160和终端结构180的水平横截面是圆。针形终端结构180的两个环围绕单元区域610。
图2F提及具有布置在行中的场和终端结构160、180和在场电极160的相邻行之间的条形栅极结构150的的实施例。具有图2F的条形栅极结构150的布局也可与如在图2A到2D中图示的圆周终端结构180x组合，作为示例。
图3A到3B提及具有电连接到终端电极185的近表面掺杂区186的半导体器件500。
如关于图1A和1B详细描述的半导体主体100包括第一导电类型的漂移区和后侧结构120以及在漂移和后侧结构120与第二表面102之间的接触部分130，接触部分130可具有第一或第二导电类型。漂移和后侧结构120包括漂移区121，其中掺杂剂浓度可随着到至少在它的垂直延伸部分的部分中的第一表面101的距离的增加而逐渐或逐步增加或减小。根据其它实施例，在漂移区121中的掺杂剂浓度可以是大致均匀的。在漂移区121中的平均掺杂剂浓度可以在1E15cm-3和1E17cm-3之间，例如在从5E15cm-3到5E16cm-3的范围内。漂移和后侧结构120可包括另外的掺杂区，例如使漂移区121与接触部分130分离的场停止层128。在场停止层128中的平均掺杂剂浓度可以高达漂移区121中的平均掺杂剂浓度的至少五倍和在接触部分130中的最大掺杂剂浓度的至多五分之一。
接触部分130可以是重掺杂基极衬底或重掺杂层。沿着第二表面102，在接触部分130中的掺杂剂浓度足够高以形成与直接邻接第二表面102的金属的欧姆接触。在半导体主体100基于硅的情况下，在n导电接触部分130中，沿着第二表面102的掺杂剂浓度可以是至少1E18cm-3，例如至少5E19cm-3，而在p导电接触部分130中，掺杂剂浓度可以是至少1E18cm-3，例如至少5E18cm-3。
在单元区域610中，从前侧面延伸下至底平面BPL的场电极结构160以相等的距离规则地布置在行和列中。根据所示实施例，场电极结构160被矩阵状地布置在行和以60°的角α与行交叉的列中。沿着行和行，场电极结构160以距离df间隔开。关于场电极结构160的另外的细节，参考在图1A和1B中的详细描述。
晶体管单元TC以场电极结构160的水平中心点CP为中心。晶体管单元TC的半导体部分在场电极结构160之间的单元台面170中形成。单元台面170包括在底平面BPL和第二表面102之间的半导体主体100的连续区段CS中直接邻接漂移区121的第二部分121b的漂移区121的第一部分121a。
每个单元台面170包括一个或多个源极区110和形成与源极区110的第一pn结pn1以及与漂移区121的第二pn结pn2的主体区115。
源极区110可以是从第一表面101延伸到半导体主体100中例如到主体区115中的阱。根据实施例，一个源极区110围绕在水平面中的相应的晶体管单元TC的场电极结构160。（多个）源极区110可直接邻接相应的场电极结构160或可与场电极结构160间隔开。根据其它实施例，所涉及的晶体管单元TC的场电极结构160不由一个源极区110完全围绕或包括几个在空间上分离的源极区110，其可被布置成相对于中心点CP旋转对称。
单元区域610还包括具有围绕在水平面中的晶体管单元TC的晶体管区段的导电栅电极155的栅极结构150，其中晶体管区段是包括源极和主体区110、115的单元台面170的部分。根据所示实施例，栅极结构150与场电极结构160间隔开。栅电极155包括重掺杂多晶硅层和/或含金属层或由重掺杂多晶硅层和/或含金属层组成。
栅电极155与半导体主体100完全绝缘，其中栅极电介质151使栅电极155至少与主体区115分离。栅极电介质151将栅电极155电容地耦合到主体区115的沟道部分。栅极电介质151可包括半导体氧化物、半导体氮化物、半导体氮氧化物或其组合，或由半导体氧化物、半导体氮化物、半导体氮氧化物或其组合组成，半导体氧化物例如是热生长的或沉积的氧化硅、半导体氮化物例如是沉积的或热生长的氮化硅、半导体氮氧化物例如是氮氧化硅。
栅极结构150可以是沿着第一表面101在半导体主体100之外形成的横向栅极。根据所示实施例，栅极结构150是从第一表面101延伸到半导体主体100中的沟槽栅极，其中栅极结构150的垂直延伸部分小于场电极结构160的垂直延伸部分。根据实施例，栅极结构150的垂直延伸部分可以在从200nm到2000nm的范围内，例如在从600nm到1000nm的范围内。
在所示实施例中且对于下面的描述，第一导电类型是n型，而第二导电类型是p型。如下面概述的类似的考虑因素也适用于具有第一导电类型是p型和第二导电类型是n型的实施例。
当施加到栅电极150的电压超过预设的阈值电压时，电子聚积在直接邻接栅极电介质151的沟道部分中并形成用于电子的使第二pn结pn2短路的反型沟道。
根据所示实施例，栅极结构150形成栅格，其啮合在场电极结构160和包括源极和主体区110、115的单元台面170的部分周围。根据其它实施例，栅极结构150可直接邻接于场电极结构160。
栅极结构150的部分可延伸到边缘区域690中，其中栅极结构150可包括用于使栅电极155与在前侧面处和在单元区域610的垂直凸出部之外的金属栅电极电连接的扩展部分。
邻接第一表面101的夹层电介质210可使栅电极155与布置在前侧面处的第一负载电极310电绝缘。此外，夹层电介质210可在场电极结构160的垂直凸出部中形成。
夹层电介质210可包括来自氧化硅、氮化硅、氮氧化硅、掺杂或非掺杂硅酸盐玻璃例如BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃）的一个或多个电介质层，作为示例。
第一负载电极310可形成或可电耦合或连接到第一负载端子，例如在半导体器件500是IGFET的情况下的源极端子S。直接邻接第二表面102和接触部分130的第二负载电极320可形成或可电连接到第二负载端子，其在半导体器件500是IGFET的情况下可以是漏极端子D。
第一和第二负载电极310、320中的每一个可由铝（Al）、铜（Cu）或者铝或铜的合金例如AlSi、AlCu或AlSiCu组成或包含铝（Al）、铜（Cu）或者铝或铜的合金例如AlSi、AlCu或AlSiCu作为（多个）主要成分。根据其它实施例，第一和第二负载电极310、320中的至少一个可包含镍（Ni）、锡（Sn）、钛（Ti）、钨（W）、钽（Ta）、钒（V）、银（Ag）、金（Au）、铂（Pt）和/或钯（Pd）作为（多个）主要成分。例如，第一和第二负载电极310、320中的至少一个可包括两个或更多子层，其中每个子层包含Ni、Sn、Ti、V、Ag、Au、Pt、W和Pd中的一个或多个作为主要成分，例如硅化物、氮化物和/或合金。
接触结构315穿过夹层电介质210中的开口延伸，并使第一负载电极310与源极和主体区110、115以及与晶体管单元TC的场电极165电连接。接触结构315b可包括基于例如钛（Ti）或钽（Ta）的一个或多个导电含金属层和例如基于钨（W）的金属填充部分。根据其它实施例，接触结构315、315b包括重掺杂半导体结构，例如重n掺杂多晶硅结构或重p掺杂柱状单晶结构。
根据其它实施例，场电极165可与栅电极155电连接，电连接到半导体器件500的控制端子、到内部驱动器电路的输出，或可以电气浮动。围绕单元区域610的边缘区域690包括如关于前面的附图详细描述的终端结构180和终端台面190。
终端台面190包括电连接到相对于所涉及的近表面掺杂区186从单元区域610移开的相邻终端结构180的终端电极185的一个或多个（多个）近表面掺杂区186。电连接到同一近表面掺杂区186的终端电极185共享同一电位。
根据实施例，多个近表面掺杂区186分别电连接到不同的终端电极185。例如，近表面掺杂区186可以比它们连接到的终端电极185更接近于单元区域610。将终端电极185连接到在源极和漏极电位之间的电位局部地减小在相应的终端结构180处的有效电场。
图3A到3B的实施例可与在底平面BPL和第二表面102之间的至少一些终端结构180的垂直凸出部中形成的掩埋掺杂区186组合。
场电极结构160允许在漂移区121中的较高掺杂剂浓度，而没有不利地影响半导体器件500的阻断能力。与条形场电极比较，针形场电极165增加漂移区121的可用横截面面积并因此减小导通状态电阻RDSon。近表面掺杂区186以及在终端结构180和第二表面102之间的掩埋掺杂区186增加电压阻断能力。
可替换地或除了如在图3A到3B中图示的点形近表面掺杂区186以外，图4A到4B的半导体器件500包括在终端结构180的相邻环之间蜿蜒的条形近表面掺杂区186。可由重掺杂多晶硅形成的辅助接触结构316可从第一表面延伸到终端结构180和半导体主体100中，并使近表面掺杂区186电连接到相邻的终端电极185。
图5A到5E涉及可与在图2A到2F中描绘的布局中的任何布局组合的掺杂区186的另外的实施例，作为示例。
图5A图示完全由绝缘材料和/或本征半导体材料形成的终端结构180。掩埋掺杂区186在终端结构180和第二表面102之间的终端结构180的垂直凸出部中形成。掩埋掺杂区186可直接邻接终端结构180，或可与终端结构180间隔开，形成与漂移区121的pn结，并可在半导体器件500的最大额定值内的本征半导体器件500的操作模式中完全耗尽。在所示实施例中，垂直于第一表面101的所有终端结构180的垂直延伸部分大于场电极结构160的垂直延伸部分。根据其它实施例，至少一个圆周终端结构180的垂直延伸部分大于场电极结构160的垂直延伸部分。
对于另外的细节，参考图1A到1B和图3A到3B的描述。
在图5B中，终端结构180包括导电终端电极185和使终端电极185对半导体主体100绝缘的场电介质181。在所示实施例中，接触结构315使第一负载电极310与所有终端电极185电连接。根据其它实施例，只有终端电极185中的一些电连接到第一负载电极310。其它实施例可将终端电极185中的一些或所有电连接到被施加到栅电极155的栅极电位、到附加的控制端子或到内部驱动器电路的输出。根据另外的实施例，终端电极185中的一些或所有可浮动。终端电极185可以电连接到不同的电位。
在图5C中，终端电极185电气地浮动，并电连接到在底平面BPL和第二表面102之间的终端结构180的垂直凸出部中形成的掩埋掺杂区186。掩埋掺杂区186形成与漂移区121的pn结，延伸到连续部分CS中，并与场停止层128间隔开。掺杂区186可通过掺杂剂从基于重掺杂多晶硅的终端结构185向外扩散而形成。
图5D的半导体器件500组合在终端结构180的垂直凸出部中形成的电气浮动和可耗尽的掩埋掺杂区186与电连接到相邻终端电极185的近表面掺杂区186，如在图3A-3B和4A-4B中所示的。
图5E和5F分别涉及具有在相邻终端结构180之间形成的掺杂区186的半导体器件500。一个、两个或更多掺杂区186可在相应的终端台面190中形成，其中掺杂区186可直接邻接相邻的终端结构180或可与相邻的终端结构180间隔开。
在图5E中，掺杂区186具有与漂移区121相同的导电类型并与漂移区121形成单极同质结。在掺杂区186中的最小净掺杂剂浓度可以是在漂移区121的第一部分121a中的平均掺杂剂浓度的至多一半。硼可被引入到掺杂区中以相反掺杂漂移区121。
在图5F中，掺杂区186的导电类型与漂移区121的导电类型相反，且掺杂区186与漂移区121形成pn结。在相反掺杂区186中的最大净掺杂剂浓度在1E15cm-3和1E18cm-3之间的范围内。
在图5G中所示的半导体器件500中，场电极结构160被规则地布置在单元区域610中的行中。场电极结构160的中心点CP形成第一规则图案。终端结构180在围绕单元区域610的内边缘区域691中形成。终端结构180的中心点CP形成与第一规则图案的一部分一致的第二规则图案，其中在终端结构180之间的中心到中心距离等于在场电极结构160之间的中心到中心距离。
单元台面170在单元区域610中使场电极结构160的相邻场电极结构彼此分离，并包括漂移区121的第一部分121a。包括栅电极155的栅极结构150可从第一表面101延伸到半导体主体100中。施加到栅电极155的电压控制穿过单元台面170的电流流动。在单元区域610和最外边的终端结构180之间的内边缘区域691中，与漂移区121形成pn结的掺杂区186直接邻接在相应的终端结构180的垂直凸出部中的终端结构180。
在第一图案的最外边场电极结构160和第二图案的最里边终端结构180之间的辅助台面175比单元台面170窄以改进电压阻断能力。
图6A和6B提及具有布置在移位行中的晶体管单元TC和场电极结构160的布局，其中奇数行向偶数行移位在两个相邻的晶体管单元TC或两个相邻的场电极结构160之间的距离的一半。
根据图6A的实施例，第一终端结构180x的内部轮廓遵循包括具有八边形水平横截面的针形场电极结构160的单元区域610的轮廓线。终端结构180的宽度可改变或可大致是均匀的。作为结果，终端台面190具有平行于场电极结构160的行延伸的长笔直区段和正交于长笔直区段180y取向的Z字形区段。边缘区域690还包括针形第二终端结构180y的三个环。
图6B提及具有大致正方形场电极结构160和具有沿着在锯齿线的凸出部中的内部轮廓的矩形凸起的圆周第一终端结构180x的实施例。框架状终端结构180的内部轮廓遵循由正交线近似的单元区域610的轮廓。根据另外的实施例，在终端结构180的正交部分之间的过渡或到倾斜非正交区段的过渡可以是圆形的。
图7提及电子组件510，其可以是电机驱动器、开关模式电源、开关模式电源的初级、同步整流器、DC到AC转换器的初级、DC到AC转换器的次级、DC到AC转换器的初级或太阳能转换器的一部分，作为示例。
电子组件510可包括如上所述的两个相同或不同的半导体器件500。半导体器件500可以是IGFET，且两个半导体器件500的负载路径电气地串联布置在第一供电端子A和第二供电端子B之间。供电端子A、B可供应DC（直流）电压或AC（交流）电压。在两个半导体器件500之间的网络节点NN可以电连接到可以是变压器的绕组或电机绕组的电感负载，或电连接到电子电路的参考电位，作为示例。电子组件510还可包括供应用于交替地接通和断开半导体器件500的控制信号的控制电路504和由控制电路504控制并电连接到半导体器件500的栅极端子的栅极驱动器502。
电子组件510可以是具有半导体器件500、网络节点NN和供电端子A、B的电机驱动器，半导体器件500被电气布置在半桥配置中，网络节点NN电连接到电机绕组，供电端子A、B供应DC电压。
虽然在本文已经图示和描述了特定的实施例，本领域中的普通技术人员将认识到，各种替换和/或等效实现可代替所示和所述的特定实施例，而不偏离本发明的范围。这个申请旨在涵盖本文讨论的特定实施例的任何改编或变化。因此，意图是本发明仅由权利要求及其等效形式限制。

Claims (24)

1.一种半导体器件，包括：
场电极结构（160），其被规则地布置在单元区域（610）中并形成规则图案的第一部分；
终端结构（180），其在围绕所述单元区域（610）的内边缘区域（691）中形成，其中所述终端结构（180）的至少部分形成所述规则图案的第二部分；
单元台面（160），其使所述场电极结构（160）的相邻场电极结构在所述单元区域（610）中彼此分离，并包括漂移区（121）的第一部分（121a）；
栅电极（150），其中施加到所述栅电极（150）的电压控制穿过所述单元台面（170）的电流流动；以及
至少一个掺杂区（186），其在所述内边缘区域（691）中与所述漂移区（121）形成同质结。
2.如权利要求1所述的半导体器件，其中：
所述至少一个终端结构（180）包括第一部分（180a）和第二部分（180b），所述第一部分（180a）和所述场电极结构（160）被规则地布置在行中并形成规则图案，且每个第二部分（180b）连接所述第一部分（180a）中的两个。
3.如权利要求1或2所述的半导体器件，其中：
所述终端结构（180）中的至少一个围绕所述单元区域（610）。
4.如权利要求3所述的半导体器件，其中：
在围绕所述单元区域（610）的圆周终端结构（180）和相邻终端结构（180）或场电极结构（160）之间的终端台面（190）的宽度沿着圆周是一致的。
5.如权利要求1所述的半导体器件，其中：
所述终端和场电极结构（180、160）被规则地布置在行中并形成所述规则图案。
6.如权利要求1到5所述的半导体器件，其中：
所述至少一个掺杂区（186）被布置在终端结构（180）之间并被配置成浮动。
7.如权利要求6所述的半导体器件，其中：
所述至少一个掺杂区（186）形成与所述漂移区（121）的pn结。
8.如权利要求7所述的半导体器件，其中：
所述至少一个掺杂区（186）在所述半导体器件的操作模式中是可耗尽的。
9.如权利要求6所述的半导体器件，其中：
所述至少一个掺杂区（186）与漂移区（121）形成单极同质结，且在所述漂移区（121）中的平均净掺杂剂浓度高达在所述至少一个掺杂区（186）中的平均净残值剂浓度的至少两倍。
10.如权利要求1到5所述的半导体器件，其中：
所述终端结构（180）从第一表面（101）延伸到半导体主体（100）中，且其中所述掺杂区（186）相对于所述第一表面（101）布置在所述终端结构（180）的垂直凸出部中，并与所述漂移区（121）形成pn结。
11.如权利要求10所述的半导体器件，其中：
所述掺杂区（186）在所述半导体器件的操作模式中是可耗尽的。
12.如权利要求10到11所述的半导体器件，其中：
每个终端结构（180）由绝缘材料和/或本征半导体材料组成。
13.如权利要求10到11所述的半导体器件，其中：
每个场电极结构（160）包括场电极（165）和使所述场电极（165）与半导体主体（100）分离的场电介质（161），以及
每个终端结构（180）包括终端电极（185）和使所述终端电极（185）与半导体主体（100）分离的终端电介质（181）。
14.如权利要求13所述的半导体器件，其中：
所述掺杂区（186）直接邻接相应的终端电极（185）。
15.如权利要求13到14所述的半导体器件，其中：
所述终端电极（185）的至少子集电连接到第一负载电极（310），所述第一负载电极（310）电连接到源极区（110）和在所述单元台面（170）中的主体区（115），每个主体区（115）与所述源极区（110）形成第一pn结（pn1），并且与所述漂移区（121）形成第二pn结（pn2）。
16.如权利要求1到5所述的半导体器件，其中：
所述掺杂区（186）在所述终端结构（180）之间形成，与所述漂移区（121）形成pn结并电连接到所述终端结构（180）的终端电极（185），其中相应的掺杂区（186）比所述相应的掺杂区（186）连接到的所述终端电极（185）更接近于所述单元区域（610）。
17.如权利要求16所述的半导体器件，其中：
所述掺杂区（186）直接邻接所述第一表面（101）。
18.如权利要求1到17所述的半导体器件，其中：
所述场电极和终端结构（160、180）具有相同的宽度。
19.如权利要求1到18所述的半导体器件，其中：
垂直于所述第一表面（101）的所述终端结构（180）的垂直延伸部分大于所述场电极结构（160）的垂直延伸部分。
20.如权利要求1到19所述的半导体器件，其中：
圆周终端结构（180）的宽度小于所述场电极结构（160）的横向延伸部分。
21.一种半导体器件，包括：
场电极结构（160），其被规则地布置在单元区域（610）中并形成第一规则图案；
终端结构，其在围绕所述单元区域（610）的内边缘区域（691）中形成，包括终端电极（185）并形成与所述第一规则图案的一部分一致的第二规则图案；
单元台面，其使所述场电极结构（160）的相邻场电极结构在所述单元区域（610）中彼此分离并包括漂移区（121）的第一部分（121a）；
栅电极（150），其中施加到所述栅电极（150）的电压控制穿过所述单元台面（170）的电流流动；以及
掺杂区（186），其直接邻接所述终端结构（180）并在所述内边缘区域（691）中与所述漂移区（121）形成pn结。
22.如权利要求21所述的半导体器件，其中：
在所述第一图案和所述第二图案之间的辅助台面（175）的宽度小于所述单元台面（170）的宽度。
23.如权利要求21到22所述的半导体器件，其中：
所述终端结构（180）从第一表面（101）延伸到半导体主体（100）中，且所述掺杂区（186）相对于所述第一表面（101）布置在所述终端结构（180）的垂直凸出部中。
24.一种包括半导体器件的电子组件，所述电子组件包括：
场电极结构（160），其被规则地布置在单元区域（610）中并形成规则图案的第一部分；
终端结构（180），其在围绕所述单元区域（610）的内边缘区域（691）中形成，其中所述终端结构（180）的至少部分形成所述规则图案的第二部分；
单元台面（170），其使所述场电极结构（160）的相邻场电极结构在所述单元区域（610）中彼此分离并包括漂移区（121）的第一部分（121a）；
栅电极（150），其中施加到所述栅电极（150）的电压控制穿过所述单元台面（170）的电流流动；以及
至少一个掺杂区（186），其在所述内边缘区域（691）中与所述漂移区（121）形成同质结。
CN201510538350.8A 2014-08-28 2015-08-28 具有规则布置场电极结构和终端结构的半导体器件 Active CN105390530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014112371.9A DE102014112371B4 (de) 2014-08-28 2014-08-28 Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102014112371.9 2014-08-28

Publications (2)

Publication Number Publication Date
CN105390530A true CN105390530A (zh) 2016-03-09
CN105390530B CN105390530B (zh) 2019-09-03

Family

ID=55311804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510538350.8A Active CN105390530B (zh) 2014-08-28 2015-08-28 具有规则布置场电极结构和终端结构的半导体器件

Country Status (4)

Country Link
US (1) US9620636B2 (zh)
KR (1) KR101749408B1 (zh)
CN (1) CN105390530B (zh)
DE (1) DE102014112371B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952944A (zh) * 2017-01-16 2017-07-14 中国电子科技集团公司第五十五研究所 一种三维电场调制低漏电终端保护结构
CN109585537A (zh) * 2017-09-28 2019-04-05 丰田合成株式会社 半导体装置
CN110858612A (zh) * 2018-08-24 2020-03-03 半导体元件工业有限责任公司 具有优化的漏极终止的半导体器件及其方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US10892359B2 (en) 2016-10-27 2021-01-12 Sanken Electric Co., Ltd. Semiconductor device
DE102017114681A1 (de) 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
US11031478B2 (en) 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
EP3739636B1 (en) 2019-05-15 2023-04-19 Infineon Technologies Austria AG Semiconductor device
EP3863065A1 (en) * 2020-02-04 2021-08-11 Infineon Technologies Austria AG Semiconductor die and method of manufacturing the same
EP4131422A1 (en) 2021-08-03 2023-02-08 Infineon Technologies Austria AG Semiconductor device
EP4250370A1 (en) 2022-03-24 2023-09-27 Infineon Technologies Austria AG Transistor device
US20230369445A1 (en) * 2022-05-13 2023-11-16 Wolfspeed, Inc. Vertical power devices having mesas and etched trenches therebetween
EP4307390A1 (en) * 2022-07-13 2024-01-17 Infineon Technologies Austria AG Semiconductor die and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047776A1 (en) * 2001-09-13 2003-03-13 Hueting Raymond J.E. Edge termination in MOS transistors
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102013438A (zh) * 2009-09-07 2011-04-13 力士科技股份有限公司 一种沟槽mosfet器件及其制造方法
CN102097378A (zh) * 2009-12-10 2011-06-15 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
GB0122121D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
JP4860929B2 (ja) 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102005028224B4 (de) 2005-06-17 2015-08-20 Infineon Technologies Ag Halbleiterbauteil mit einem Transistor
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP2012054378A (ja) 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
JP5849882B2 (ja) 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9583578B2 (en) 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9099320B2 (en) * 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047776A1 (en) * 2001-09-13 2003-03-13 Hueting Raymond J.E. Edge termination in MOS transistors
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102013438A (zh) * 2009-09-07 2011-04-13 力士科技股份有限公司 一种沟槽mosfet器件及其制造方法
CN102097378A (zh) * 2009-12-10 2011-06-15 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952944A (zh) * 2017-01-16 2017-07-14 中国电子科技集团公司第五十五研究所 一种三维电场调制低漏电终端保护结构
CN109585537A (zh) * 2017-09-28 2019-04-05 丰田合成株式会社 半导体装置
CN109585537B (zh) * 2017-09-28 2021-09-14 丰田合成株式会社 半导体装置
CN110858612A (zh) * 2018-08-24 2020-03-03 半导体元件工业有限责任公司 具有优化的漏极终止的半导体器件及其方法
CN110858612B (zh) * 2018-08-24 2024-03-26 半导体元件工业有限责任公司 具有优化的漏极终止的半导体器件及其方法

Also Published As

Publication number Publication date
US20160064547A1 (en) 2016-03-03
DE102014112371B4 (de) 2023-11-23
US9620636B2 (en) 2017-04-11
KR101749408B1 (ko) 2017-06-20
DE102014112371A1 (de) 2016-03-03
CN105390530B (zh) 2019-09-03
KR20160026772A (ko) 2016-03-09

Similar Documents

Publication Publication Date Title
CN105390530A (zh) 具有规则布置场电极结构和终端结构的半导体器件
CN101233616B (zh) 半导体元件和电气设备
US11462620B2 (en) Semiconductor device having a transistor cell region and a termination region with needle-shaped field plate structures
US9799729B2 (en) Method of manufacturing a semiconductor device with field electrode structures, gate structures and auxiliary diode structures
CN107452803A (zh) 具有沟槽栅极结构的宽带隙半导体器件
KR101841816B1 (ko) 종단 구조체와 필드 전극 구조체들의 셀 필드 사이에 종단 메사를 갖는 반도체 디바이스
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN104241347B (zh) 半导体装置
US9722036B2 (en) Semiconductor device with field electrode structure
US20170309713A1 (en) Semiconductor Device Having Stripe-Shaped Gate Structures and Spicular or Needle-Shaped Field Electrode Structures
CN101233615A (zh) 半导体元件和电气设备
US20160293751A1 (en) Semiconductor Device with Gate Fins
CN106328596B (zh) 包括直接邻接台面区段和场电极的接触结构的半导体器件
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN102544107A (zh) 一种改进型终端结构的功率mos器件及其制造方法
CN103456790A (zh) 垂直功率mosfet及其形成方法
CN105374858A (zh) 具有锥形栅极结构的半导体器件和方法
CN204130542U (zh) 功率半导体器件
CN106716601A (zh) 半导体装置
CN202473933U (zh) 一种改进型终端结构的功率mos器件
CN105280713B (zh) 具有场电极和场电介质的半导体器件
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN204011433U (zh) 功率半导体器件
CN107256857B (zh) 一种栅金属汇流条芯片结构设计及其制作方法
EP3640996B1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant