CN109585537A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109585537A
CN109585537A CN201811107461.3A CN201811107461A CN109585537A CN 109585537 A CN109585537 A CN 109585537A CN 201811107461 A CN201811107461 A CN 201811107461A CN 109585537 A CN109585537 A CN 109585537A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
electrode
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811107461.3A
Other languages
English (en)
Other versions
CN109585537B (zh
Inventor
伊奈务
上野幸久
冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN109585537A publication Critical patent/CN109585537A/zh
Application granted granted Critical
Publication of CN109585537B publication Critical patent/CN109585537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在半导体装置中，已知有用于缓和电场集中的各种构成(例如，专利文献1～3等)。
在专利文献1～3中，公开了在主电流流过的有源区域的外周区域亦即终端区域，具备经由绝缘膜形成于沟槽且为电位性浮置状态的多个栅极电极的构成。在专利文献2中，公开了形成在终端区域的多个栅极电极中的最外周的栅极电极与半导体层接触的构成。另外，在专利文献3中，公开了还在形成在终端区域的栅极电极的更外周具备被绝缘膜覆盖，并与半导体层接触的端部电极的构成。
专利文献1：日本特开2009－032728号公报
专利文献2：日本特开2012－238898号公报
专利文献3：日本特开2007－123570号公报
但是，无论是专利文献1～3的哪一个构成，都在有源区域的最外周的沟槽的底面端部附近产生电场集中，所以缓和电场集中的效果并不充分。因此，期望缓和电场集中的其它的技术。此外，在使用了硅(Si)的半导体装置中，与绝缘膜相比半导体层先产生绝缘破坏，但在使用了氮化镓(GaN)等宽带隙半导体的半导体装置中，半导体层的电场强度较高，所以需要也考虑绝缘膜的电场强度。
发明内容
本发明是为了解决上述的课题而完成的，能够作为以下的方式实现。
(1)根据本发明的一方式，提供具备有源区域和包围上述有源区域的外周的非有源区域的半导体装置。该半导体装置具备：第一半导体层，具有第一导电型并向面方向扩展；第二半导体层，形成在上述第一半导体层之上，且具有与上述第一导电型不同的第二导电型；以及第三半导体层，形成在上述第二半导体层上且具有上述第一导电型，通过宽带隙半导体形成上述第一半导体层、上述第二半导体层以及上述第三半导体层，上述有源区域具备：沟槽，贯通上述第三半导体层和上述第二半导体层，到达上述第一半导体层；第一绝缘膜，覆盖上述沟槽的表面；控制电极，形成于被上述第一绝缘膜覆盖的上述沟槽；以及接触电极，与上述第三半导体层接触，上述非有源区域具备：外周沟槽，贯通上述第三半导体层和上述第二半导体层，到达上述第一半导体层并包围上述有源区域；第二绝缘膜，覆盖上述外周沟槽的表面；导电体，形成于被上述第二绝缘膜覆盖的上述外周沟槽，并与上述控制电极以及上述接触电极电绝缘；以及外周电极，位于上述外周沟槽的外侧，与上述第二半导体层接触，并与上述接触电极电连接。根据该方式的半导体装置，由于具备导电体和外周电极，所以能够缓和位于有源区域的最外周的外周沟槽的底面端部附近的电场集中。
(2)在上述的半导体装置中，也可以为上述第二绝缘膜的介电常数比上述第一绝缘膜的介电常数大。根据该方式的半导体装置，能够有效缓和位于最外周的沟槽的外周侧的底面附近的电场集中。
(3)在上述的半导体装置中，也可以在从与上述面方向正交的厚度方向观察时，上述控制电极成为以没有缝隙的方式排列多边形而成的网眼状的形状，在上述多边形的角中距离上述导电体最近的角处具备朝向上述导电体突出的突出部。根据该方式的半导体装置，能够使更大的电流流过。
(4)在上述的半导体装置中，也可以在从与上述面方向正交的厚度方向观察时，上述控制电极成为以没有缝隙的方式排列多边形而成的网眼状的形状，上述导电体成为沿着以没有缝隙的方式排列上述多边形而成的形状的外周的形状，上述导电体在上述导电体的上述多边形的角中距离上述控制电极最近的角处具备朝向上述控制电极突出的突出部。在该方式的半导体装置中也能够更有效地缓和控制电极的距离导电体最近的角处的沟槽底面附近的电场集中。
(5)在上述的半导体装置中，也可以具备多个上述接触电极，在比上述控制电极靠近外周侧配置且比上述导电体靠近内侧配置的多个上述接触电极处具备将相邻的上述接触电极电连接的连接部。根据该方式的半导体装置，能够使更大的电流流过。
(6)在上述的半导体装置中，也可以为上述沟槽的最外周侧的端部形成为到上述外周沟槽为止的距离恒定。根据该方式的半导体装置，能够更有效地缓和沟槽的最外周侧的端部底面附近的电场集中。
本发明也能够以半导体装置以外的各种方式实现。例如，能够以半导体装置的制造方法、使用上述的制造方法制造半导体装置的装置等方式实现。
根据本申请发明的半导体装置，由于具备导电体和外周电极，所以能够缓和外周沟槽的底面端部附近的电场集中。
附图说明
图1是示意地表示第一实施方式中的半导体装置的构成的剖视图。
图2是从厚度方向(Z轴方向)观察到的图。
图3是表示沟槽底面端部的电场强度比的图。
图4是表示第一绝缘膜与第二绝缘膜的介电常数的关系的图。
图5是表示电场强度分布的模拟结果的图。
图6是表示电场强度分布的模拟结果的图。
图7是表示电场强度分布的模拟结果的图。
图8是示意地表示第二实施方式中的半导体装置的构成的剖视图。
图9是示意地表示第三实施方式中的半导体装置的构成的剖视图。
图10是示意地表示第四实施方式中的半导体装置的构成的剖视图。
图11是示意地表示第五实施方式中的半导体装置的构成的剖视图。
附图标记说明
100…半导体装置，100b…半导体装置，100c…半导体装置，100d…半导体装置，100e…半导体装置，110…基板，112…第一半导体层，114…第二半导体层，116…第三半导体层，122…沟槽，124…接触孔，126…接触孔，128…沟槽，129…外周沟槽，130…第一绝缘膜，132…第二绝缘膜，141…源极电极，141d…连接部，141e…源极电极，142…栅极电极，142b…突出部，143…漏极电极，144…基体电极，144e…基体电极，146…导电体，146c…突出部，148…外周电极，150…第三绝缘膜，160…布线电极，T1…区域，T2…区域，a…距离，b…距离。
具体实施方式
A.第一实施方式
A－1.半导体装置的构成
图1是示意地表示第一实施方式中的半导体装置100的构成的剖视图。在本实施方式中，半导体装置100是纵型沟槽MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管)。在本实施方式中，半导体装置100用于功率控制，也被称为功率器件。
在图1图示相互正交的XYZ轴。图1的XYZ轴中，X轴是从图1的纸面左侧朝向纸面右侧的轴。+X轴方向是朝向纸面右侧的方向，－X轴方向是朝向纸面左侧的方向。图1的XYZ轴中，Y轴是从图1的纸面跟前侧朝向纸面里侧的轴。+Y轴方向是朝向纸面里侧的方向，－Y轴方向是朝向纸面跟前侧的方向。图1的XYZ轴中，Z轴是从图1的纸面下侧朝向纸面上侧的轴。+Z轴方向是朝向纸面上侧的方向，－Z轴方向是朝向纸面下侧的方向。
半导体装置100具备基板110、第一半导体层112、第二半导体层114以及第三半导体层116。另外，半导体装置100还具备第一绝缘膜130、第二绝缘膜132、第三绝缘膜150、源极电极141、基体电极144、栅极电极142、漏极电极143、导电体146、外周电极148以及布线电极160。这里，“栅极电极142”相当于“发明内容”中的“控制电极”，“源极电极141”和“基体电极144”相当于“发明内容”中的“接触电极”。
在本实施方式中，通过宽带隙半导体形成基板110、第一半导体层112、第二半导体层114以及第三半导体层116。作为宽带隙半导体，例如能够列举氮化镓(GaN)、金刚石(C)、炭化硅(SiC)、氧化镓(GaO)。在本实施方式中，通过氮化镓(GaN)形成基板110、第一半导体层112、第二半导体层114以及第三半导体层116。
基板110、第一半导体层112以及第三半导体层116具有作为n型以及p型中的一方的第一导电型，第二半导体层114具有作为n型以及p型中与第一导电型不同的第二导电型。在本实施方式中，基板110、第一半导体层112以及第三半导体层116具有n型的特性，第二半导体层114具有p型的特性。此外，还可以为基板110、第一半导体层112以及第三半导体层116具有p型的特性，第二半导体层114具有n型的特性。
半导体装置100的基板110以及第一半导体层112是沿着X轴以及Y轴向面方向扩展的板状的半导体层。在本实施方式中，基板110以及第一半导体层112是含有硅(Si)作为供体元素的n型半导体。在本实施方式中，基板110与第一半导体层112相比含有高浓度的供体元素。在本实施方式中，第一半导体层112是通过有机金属气相生长法(MOCVD：MetalOrganic Chemical Vapor Deposition)形成在基板110上的层。
半导体装置100的第二半导体层114是位于第一半导体层112上(+Z轴方向侧)，并沿着X轴以及Y轴扩展的半导体层。在本实施方式中，第二半导体层114是含有镁(Mg)作为受体元素的p型半导体。
半导体装置100的第三半导体层116是位于第二半导体层114上(+Z轴方向侧)，并沿着X轴以及Y轴扩展的半导体层。在本实施方式中，第三半导体层116是含有硅(Si)作为供体元素的n型半导体。
作为半导体装置100的接触电极的基体电极144是形成于贯通第三半导体层116的接触孔124的电极。基体电极144与第二半导体层114接触。在本实施方式中，基体电极144与第二半导体层114欧姆接触。
在本实施方式中，基体电极144由钯(Pd)形成。此外，构成基体电极144的材料并不限定于此。基体电极144例如(i)也可以由镍(Ni)等钯以外的材料形成，(ii)也可以从与第二半导体层114接触的层开始依次具备由钛(Ti)形成的层和由铝(Al)形成的层。基体电极144既可以是单层，也可以是双层以上。
作为半导体装置100的接触电极的源极电极141是形成在第三半导体层116上(+Z轴方向侧)的电极。源极电极141与第三半导体层116接触。在本实施方式中，源极电极141与第三半导体层116欧姆接触。
在本实施方式中，源极电极141从与第三半导体层116接触的层开始依次具备由钛(Ti)形成的层和由铝(Al)形成的层。此外，构成源极电极141的材料并不限定于此。源极电极141例如也可以从与第三半导体层116接触的层开始依次具备由钛(Ti)形成的层、由铝(Al)形成的层、由镍(Ni)形成的层以及由金(Au)形成的层。另外，源极电极141既可以是单层，也可以是双层以上。源极电极141也可以与基体电极144接触，也可以是与第三半导体层116以及第二半导体层114接触，且具有作为源极电极141和基体电极144的两种功能的一个电极。
半导体装置100的沟槽122是贯通第二半导体层114和第三半导体层116，并到达第一半导体层112的槽部。在本实施方式中，通过对第一半导体层112、第二半导体层114、第三半导体层116的干式蚀刻来形成沟槽122。
半导体装置100的第一绝缘膜130是覆盖沟槽122的表面且具有电绝缘性的膜。在本实施方式中，第一绝缘膜130除了在沟槽122的内侧之外，还遍及第三半导体层116的+Z轴方向侧的面的一部分地形成。
在本实施方式中，第一绝缘膜130由二氧化硅(SiO2)形成。构成第一绝缘膜130的材料只要是具有电绝缘性的材料即可，除了二氧化硅(SiO2)之外，也可以是氮化硅(SiNx)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锆(ZrO2)、氧化铪(HfO2)、氮氧化硅(SiON)、氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)等的至少一个。另外，第一绝缘膜130既可以是单层，也可以是双层以上。
作为半导体装置100的控制电极的栅极电极142是形成于被第一绝缘膜130覆盖的沟槽122的电极。在对栅极电极142施加了电压的情况下，在第二半导体层114形成反转层，该反转层作为沟道发挥作用，从而在源极电极141与漏极电极143之间形成导通路径。
在本实施方式中，栅极电极142由铝(Al)形成。此外，也可以使用其它的材料作为构成栅极电极142的材料。例如，栅极电极142也可以由钛(Ti)形成，也可以通过多晶硅、金属氮化物形成。栅极电极142既可以是单层，也可以是双层以上。此外，虽然在图1未图示，但例如如图2所图示那样，栅极电极142彼此相互电连接。
半导体装置100具备有源区域和包围有源区域的外周的非有源区域。有源区域是指在驱动半导体装置100时电流主要流过的区域。以设置在外周沟槽129与和外周沟槽129相邻的沟槽122之间的基体电极144为边界，内周侧为有源区域，外周侧为非有源区域。半导体装置100在有源区域中具备沟槽122、第一绝缘膜130、栅极电极142以及源极电极141，在非有源区域中具备外周沟槽129、第二绝缘膜132、导电体146以及外周电极148。
半导体装置100的外周沟槽129是包围有源区域，且位于栅极电极142以及源极电极141的外周侧的槽部。外周沟槽129是贯通第三半导体层116和第二半导体层114，并到达第一半导体层112的槽部。在本实施方式中，外周沟槽129是与沟槽122相同的深度。这样一来，能够在形成沟槽122的蚀刻工序中，同时制成外周沟槽129。此外，外周沟槽129的深度也可以与沟槽122的深度不同。
在本实施方式中，相邻的沟槽122间的距离a与外周沟槽129和与外周沟槽129相邻的沟槽122的距离b相等。这里，相邻的沟槽122间的距离a是指在通过多个基体电极144的中心轴的面上，相邻的沟槽122的中心轴间的距离。同样地，外周沟槽129与和外周沟槽129相邻的沟槽122的距离b是指在通过多个基体电极144的中心轴的面上，从相邻的沟槽122的中心轴到外周沟槽129的中心轴的距离。这里，图1所示的剖面是通过多个基体电极144的中心轴的面。
半导体装置100的第二绝缘膜132是覆盖外周沟槽129的表面且具有电绝缘性的膜。在本实施方式中，第二绝缘膜132除了外周沟槽129的内侧之外，还遍及第三半导体层116的+Z轴方向侧的面的一部分而形成。
在本实施方式中，第二绝缘膜132由氧化铝(Al2O3)形成。因此，在本实施方式中，第二绝缘膜132的介电常数比第一绝缘膜130的介电常数大。这样一来，能够更有效地缓和位于最外周的沟槽122的外周侧的底面附近的电场集中。作为介电常数比第一绝缘膜130大的材料，例如也可以使用氮化铝(AlN)、氧化锆(ZrO2)、氧化铪(HfO2)、氮氧化硅(SiON)、氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)等。此外，也可以使用与第一绝缘膜130相同的材料作为第二绝缘膜132的材料。这样一来，能够在第一绝缘膜130的制成时同时地形成第二绝缘膜132。
半导体装置100的导电体146是形成在被第二绝缘膜132覆盖的外周沟槽129的层。导电体146与栅极电极142以及源极电极141电绝缘。换句话说，导电体146成为电浮游状态。在本实施方式中，导电体146由铝(Al)形成。此外，也可以使用其它的材料作为构成导电体146的材料。例如，导电体146也可以由钛(Ti)等其它的金属形成，也可以由多晶硅、金属氮化物等其它的导电材料形成。
半导体装置100的外周电极148是形成在贯通第三半导体层116的接触孔126的电极。外周电极148位于外周沟槽129的外侧，并且与第二半导体层114接触。在本实施方式中，外周电极148包围外周沟槽129的外周。外周电极148经由布线电极160与源极电极141电连接。在本实施方式中，外周电极148由钯(Pd)形成。此外，构成外周电极148的材料并不限定于此。外周电极148例如(i)也可以由镍(Ni)等其它的金属形成，(ii)也可以从与第二半导体层114接触的层开始依次具备由钛(Ti)形成的层和由铝(Al)形成的层。外周电极148既可以由单层构成，也可以由多个层构成。另外，外周电极148与第二半导体层114欧姆接触。
半导体装置100的沟槽128是将半导体层114、116的厚度方向(－Z轴方向)作为深度方向的槽部。沟槽128是贯通第三半导体层116和第二半导体层114，并到达第一半导体层112的槽部。在本实施方式中，沟槽128比沟槽122、外周沟槽129深。沟槽128为了将半导体装置100与其它的元件分离而使用。在本实施方式中，沟槽128与外周电极148相比进一步位于外周侧。
半导体装置100的第三绝缘膜150形成为覆盖半导体层112、114、116的表面(+Z轴方向侧的面)。第三绝缘膜150形成开口部以使源极电极141、基体电极144、以及栅极电极142的一部分露出。在本实施方式中，第三绝缘膜150由氧化铝(Al2O3)形成。第三绝缘膜150的材质只要是具有电绝缘性的材质即可，除了氧化铝(Al2O3)之外，也可以是二氧化硅(SiO2)、氮化硅(SiNx)、氮化铝(AlN)、氧化锆(ZrO2)、氧化铪(HfO2)、氮氧化硅(SiON)、氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)等的至少一个。第三绝缘膜150既可以由单层构成，也可以由多个层构成。
布线电极160是形成在第三绝缘膜150上(+Z轴方向侧)的电极。源极电极141、基体电极144以及外周电极148通过布线电极160电连接。布线电极160也形成在被第三绝缘膜150覆盖的沟槽128的侧壁以及底面。
半导体装置100的漏极电极143是形成在基板110的－Z轴方向侧的面的电极。漏极电极143与基板110接触。在本实施方式中，漏极电极143与基板110欧姆接触。
在本实施方式中，漏极电极143从与基板110接触的层开始依次具备由钛(Ti)形成的层和由铝(Al)形成的层。此外，也可以使用其它的材料作为构成漏极电极143的材料。例如，漏极电极143也可以从与基板110接触的层开始依次具备由钛(Ti)形成的层、由铝(Al)形成的层、由镍(Ni)形成的层以及由金(Au)形成的层。漏极电极143既可以由单层构成，也可以由多个层构成。
图2是从+Z轴方向观察图1的示意图。换句话说，图2是从与面方向(X轴向以及Y轴向)正交的厚度方向(Z轴方向)观察到的俯视图。在图2中，从使理解变得容易的观点出发，省略了第一绝缘膜130、第二绝缘膜132、第三绝缘膜150以及布线电极160的记载。图2中的I－I剖面对应于图1。
如图2所示，在本实施方式中，基体电极144成为六边形形状。源极电极141经由第三半导体层116包围基体电极144，源极电极141的内圆周以及外周均成为六边形形状。在本实施方式中，半导体装置100具备多个基体电极144和多个源极电极141。作为源极电极141，还存在比栅极电极142靠近外周侧配置且比导电体146靠近内周侧配置的源极电极141。
在本实施方式中，栅极电极142经由第三半导体层116包围源极电极141。栅极电极142在半导体装置100的表面(+Z轴方向侧的面)上相连，成为以没有缝隙的方式排列六边形形成的网眼状的形状。
外周沟槽129不间断地连续地包围栅极电极142以及源极电极141的外周侧，但也可以部分地非连续。在本实施方式中，外周沟槽129以一层包围栅极电极142以及源极电极141的外周侧，但也可以以多层进行包围。此外，通过如本实施方式那样为一层，能够减小非有源区域的面积，结果为，能够相对地扩大有源区域。
A－2.效果
如以上说明的那样，根据本实施方式的半导体装置100，除了导电体146之外还具备外周电极148，所以能够缓和位于有源区域的最外周的外周沟槽129的底面端部附近的电场集中。以下，对通过半导体装置100得到的效果进行说明。
图3是表示最容易引起电场集中的沟槽底面端部的电场强度比的图。这里，电场强度越高，越容易引起电场集中，一般而言，最外周的沟槽122的底面端部与其以外的沟槽122的底面端部相比较，容易引起电场集中。
作为图3的纵轴，示出将非最外周的沟槽122的底面端部的电场强度设为1的情况下的电场强度比。在图3中，示出(i)非最外周的沟槽122的底面端部的电场强度比、(ii)最外周的沟槽122的底面端部的电场强度比、以及(iii)外周沟槽129的底面端部的电场强度比。
在图3中，示出(i)不具备外周沟槽129的情况、(ii)在被第二绝缘膜132覆盖的外周沟槽129具备导电体146，但导电体146与其它的电极连接的情况、(iii)在被第二绝缘膜132覆盖的外周沟槽129具备导电体146，导电体146不与其它的电极连接的情况、以及(iv)仅在外周沟槽129的内部设置绝缘膜的情况。
根据图3的结果，可知以下的情况。在外周沟槽129的内部仅设置绝缘膜的情况下、以及不具备外周沟槽129的情况下，最外周的沟槽122的底面端部的电场强度比增大，所以不优选。另外，在外周沟槽129具备导电体146，但与其它的电极连接的情况下，外周沟槽129的底面端部的电场强度比变高，所以不优选。
另一方面，在被第二绝缘膜132覆盖的外周沟槽129具备导电体146，且导电体146不与其它的电极连接的情况下，非最外周的沟槽122的底面端部的电场强度比与最外周的沟槽122的底面端部的电场强度比相同。另外，该情况下，外周沟槽129的底面端部的电场强度比比最外周的沟槽122的底面端部的电场强度比低。因此，可知该情况在图3的条件中最优选。
图4是表示覆盖沟槽122的表面的第一绝缘膜130与覆盖外周沟槽129的表面的第二绝缘膜132的介电常数的关系的图。作为图4的纵轴，与图3同样地示出将非最外周的沟槽122的底面端部的电场强度设为1的情况下的电场强度比。图4中的电场强度表示绝缘膜中的最大电场强度。另外，在图4中也与图3同样地示出(i)非最外周的沟槽122的底面端部的电场强度比、(ii)最外周的沟槽122的底面端部的电场强度比、以及(iii)外周沟槽129的底面端部的电场强度比。
在图4中，示出(i)第二绝缘膜132的介电常数比第一绝缘膜130的介电常数大的情况、(ii)第二绝缘膜132的介电常数与第一绝缘膜130的介电常数相同的情况、以及(iii)第二绝缘膜132的介电常数比第一绝缘膜130的介电常数小的情况。
根据图4的结果，可知以下的情况。在第二绝缘膜132的介电常数比第一绝缘膜130的介电常数小的情况下，最外周的沟槽122的底面端部的电场强度比大于非最外周的沟槽122的底面端部的电场强度比。并且，外周沟槽129的底面端部的电场强度比大于最外周的沟槽122的底面端部的电场强度比。因此，在最外周的沟槽122的底面端部以及外周沟槽129的底面端部产生电场集中，所以不优选。
另一方面，在本实施方式的构成的情况下，换句话说，在第二绝缘膜132的介电常数比第一绝缘膜130的介电常数大的情况下，与非最外周的沟槽122的底面端部的电场强度比相比，最外周的沟槽122的底面端部的电场强度比较小。并且，外周沟槽129的底面端部的电场强度比小于最外周的沟槽122的底面端部的电场强度比。因此，可知在最外周的沟槽122的底面端部以及外周沟槽129的底面端部缓和了电场集中。
图5～图7是表示电场强度分布的模拟结果的图。图5与本实施方式同样地示出具备导电体146和外周电极148的结构的模拟结果。图6示出从本实施方式除去了外周电极148后的结构的模拟结果。图7示出从本实施方式除去外周电极148，且具备两层导电体146的结构的模拟结果。在图5～图7中，第一半导体层112内的粗线在图5～图7均表示同电位的等电位线。
在图6的情况下，换句话说，在从本实施方式除去了外周电极148后的结构的情况下，可知电位不向X轴方向扩散，而如图6的区域T1所示，电场集中在外周沟槽129的底面端部的附近。同样地，在图7的情况下，换句话说，在从本实施方式除去外周电极148且具备两层导电体146的结构的情况下，也如图7的区域T2所示，可知电场集中在外周沟槽129的底面端部的附近。另一方面，在表示本实施方式的模拟结果的图5中，可知由于电位向X轴方向扩散，所以缓和了向外周沟槽129的底面端部的附近的电场集中。换句话说，根据本实施方式的半导体装置100，由于能够除了导电体146之外还具备外周电极148，所以能够缓和外周沟槽129的底面端部附近的电场集中。
B.第二实施方式
图8是示意地表示第二实施方式中的半导体装置100b的构成的剖视图。在图8及其以后的图中，从使理解变得容易的观点出发，省略第一绝缘膜130、第二绝缘膜132、第三绝缘膜150以及布线电极160的记载。半导体装置100b与第一实施方式中的半导体装置100相比较，最外周的沟槽122和栅极电极142的形状不同。
在第二实施方式中，在从厚度方向(Z轴方向)观察时，栅极电极142在栅极电极142的角中最接近导电体146的角处具备朝向导电体146突出的突出部142b。根据第二实施方式的半导体装置100b，由于具备突出部142b，所以能够增加每个芯片的栅极宽度，所以能够流过较大的电流。
C.第三实施方式
图9是示意地表示第三实施方式中的半导体装置100c的构成的剖视图。半导体装置100c与第一实施方式中的半导体装置100相比较，导电体146的形状不同。
在第三实施方式中，在从厚度方向(Z轴方向)观察时，导电体146在导电体146的角中最接近栅极电极142的角处具备朝向栅极电极142突出的突出部146c。根据第三实施方式的半导体装置100c，由于具备突出部146c，所以能够更有效地缓和栅极电极142的最接近导电体146的角处的沟槽122底面附近的电场集中。
D.第四实施方式
图10是示意地表示第四实施方式中的半导体装置100d的构成的剖视图。半导体装置100d与第一实施方式中的半导体装置100相比较，最外周侧的源极电极141的形状不同。
在第四实施方式中，在配置在最外周侧的多个源极电极141中，具备将相邻的源极电极141电连接的连接部141d。根据第四实施方式的半导体装置100d，由于具备连接部141d，所以电流也能够在连接部141d中流过，所以能够使较大的电流流过。
E.第五实施方式
图11是示意地表示第五实施方式中的半导体装置100e的构成的剖视图。半导体装置100e与第一实施方式中的半导体装置100相比较，沟槽122的外周的形状与最外周侧的源极电极141e以及最外周侧的基体电极144e的形状不同。
在第五实施方式中，在从厚度方向(Z轴方向)观察时，沟槽122的最外周侧的端部形成为到外周沟槽129的距离恒定。因此，在本实施方式中，沟槽122的最外周侧的端部与外周沟槽129平行。
另外，形成为沟槽122的最外周侧的端部与最外周侧的源极电极141e的距离恒定。同样地，形成为沟槽122的最外周侧的端部与最外周侧的基体电极144e的距离恒定。在本实施方式中，沟槽122的最外周侧的端部、最外周侧的源极电极141e以及最外周侧的基体电极144e平行。
根据第五实施方式的半导体装置100e，由于沟槽122的最外周侧的端部形成为到外周沟槽129为止的距离恒定，所以能够更有效地缓和沟槽122的最外周侧的端部底面附近的电场集中。
F.其它的实施方式
本发明并不限定于上述的实施方式、实施例，在不脱离其主旨的范围内能够利用各种构成实现。例如，为了解决上述的课题的一部分或者全部，或者，为了实现上述的效果的一部分或者全部，在发明内容栏所记载的各方式中的技术特征所对应的实施方式、实施例、变形例中的技术特征能够适当地进行替换、组合。另外，若该技术特征未在本说明书中作为必需的技术特征进行说明，则能够适当地进行删除。
应用了本发明的半导体装置并不限定于在上述的实施方式说明的纵型沟槽MOSFET，例如能够应用于绝缘栅双极晶体管(IGBT)等具备槽栅结构的装置。
在上述的实施方式中，第二半导体层114所包含的受体元素是镁(Mg)，但例如也可以使用锌(Zn)。
在上述的实施方式中，基板110、第一半导体层112以及第三半导体层116所包含的供体元素是硅(Si)，但例如也可以使用锗(Ge)。
在上述的实施方式中，在从厚度方向观察时，栅极电极142成为以没有缝隙的方式排列六边形而成的网眼状的形状，导电体146成为沿着以没有缝隙的方式排列六边形而成的形状的外周的形状。但是，并不限定于六边形，例如，也可以是三角形、四边形等多边形，优选为密集排列。
也可以任意地组合第二实施方式～第四实施方式的各特征。

Claims (6)

1.一种半导体装置，具备有源区域和包围上述有源区域的外周的非有源区域，其中，上述半导体装置具备：
第一半导体层，具有第一导电型并沿面方向扩展；
第二半导体层，形成在上述第一半导体层上且具有与上述第一导电型不同的第二导电型；以及
第三半导体层，形成在上述第二半导体层上且具有上述第一导电型，
通过宽带隙半导体形成上述第一半导体层、上述第二半导体层以及上述第三半导体层，
上述有源区域具备：
沟槽，贯通上述第三半导体层和上述第二半导体层，到达上述第一半导体层；
第一绝缘膜，覆盖上述沟槽的表面；
控制电极，形成于被上述第一绝缘膜覆盖的上述沟槽；以及
接触电极，与上述第三半导体层接触，
上述非有源区域具备：
外周沟槽，贯通上述第三半导体层和上述第二半导体层，到达上述第一半导体层并包围上述有源区域；
第二绝缘膜，覆盖上述外周沟槽的表面；
导电体，形成于被上述第二绝缘膜覆盖的上述外周沟槽，并与上述控制电极以及上述接触电极电绝缘；以及
外周电极，位于上述外周沟槽的外侧，与上述第二半导体层接触并与上述接触电极电连接。
2.根据权利要求1所述的半导体装置，其中，
上述第二绝缘膜的介电常数比上述第一绝缘膜的介电常数大。
3.根据权利要求1或者权利要求2所述的半导体装置，其中，
在从与上述面方向正交的厚度方向观察时，
上述控制电极成为以没有缝隙的方式排列多边形而成的网眼状的形状，在上述多边形的角中距离上述导电体最近的角处具备朝向上述导电体突出的突出部。
4.根据权利要求1～3中任意一项所述的半导体装置，其中，
在从与上述面方向正交的厚度方向观察时，
上述控制电极成为以没有缝隙的方式排列多边形而成的网眼状的形状，
上述导电体成为沿着以没有缝隙的方式排列上述多边形而成的形状的外周的形状，
上述导电体在上述导电体的上述多边形的角中距离上述控制电极最近的角处具备朝向上述控制电极突出的突出部。
5.根据权利要求1～4中任意一项所述的半导体装置，其中，
具备多个上述接触电极，
在比上述控制电极靠近外周侧配置且比上述导电体靠近内侧配置的多个上述接触电极处具备将相邻的上述接触电极电连接的连接部。
6.根据权利要求1或者权利要求2所述的半导体装置，其中，
上述沟槽的最外周侧的端部形成为到上述外周沟槽的距离恒定。
CN201811107461.3A 2017-09-28 2018-09-21 半导体装置 Active CN109585537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-187744 2017-09-28
JP2017187744A JP6791084B2 (ja) 2017-09-28 2017-09-28 半導体装置

Publications (2)

Publication Number Publication Date
CN109585537A true CN109585537A (zh) 2019-04-05
CN109585537B CN109585537B (zh) 2021-09-14

Family

ID=65807896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811107461.3A Active CN109585537B (zh) 2017-09-28 2018-09-21 半导体装置

Country Status (3)

Country Link
US (1) US10403727B2 (zh)
JP (1) JP6791084B2 (zh)
CN (1) CN109585537B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
US10636902B2 (en) * 2018-09-13 2020-04-28 Ptek Technology Co., Ltd. Multiple gated power MOSFET device
DE102019101304B4 (de) * 2019-01-18 2023-04-27 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
JP7476502B2 (ja) * 2019-09-06 2024-05-01 富士電機株式会社 半導体装置
JP7242489B2 (ja) * 2019-09-18 2023-03-20 株式会社東芝 半導体装置
JP7295052B2 (ja) * 2020-02-28 2023-06-20 株式会社東芝 半導体装置
JP7327283B2 (ja) * 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP7347335B2 (ja) * 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
CN102484131A (zh) * 2009-08-28 2012-05-30 三垦电气株式会社 半导体装置
US20120211831A1 (en) * 2009-11-20 2012-08-23 Force Mos Technology Co. Ltd. Trench mosfet with trenched floating gates in termination
CN105390530A (zh) * 2014-08-28 2016-03-09 英飞凌科技奥地利有限公司 具有规则布置场电极结构和终端结构的半导体器件
CN106298544A (zh) * 2016-11-04 2017-01-04 无锡新洁能股份有限公司 沟槽dmos器件的制造方法和结构
CN106653824A (zh) * 2016-10-19 2017-05-10 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
US20170250255A1 (en) * 2016-02-25 2017-08-31 Infineon Technologies Austria Ag Semiconductor Device with Needle-Shaped Field Plate Structures in a Transistor Cell Region and in an Inner Termination Region

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315638B2 (ja) 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
JP5556863B2 (ja) * 2012-08-10 2014-07-23 富士電機株式会社 ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP6139356B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6341077B2 (ja) * 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
JP2016189369A (ja) * 2015-03-30 2016-11-04 サンケン電気株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
CN102484131A (zh) * 2009-08-28 2012-05-30 三垦电气株式会社 半导体装置
US20120211831A1 (en) * 2009-11-20 2012-08-23 Force Mos Technology Co. Ltd. Trench mosfet with trenched floating gates in termination
CN105390530A (zh) * 2014-08-28 2016-03-09 英飞凌科技奥地利有限公司 具有规则布置场电极结构和终端结构的半导体器件
US20170250255A1 (en) * 2016-02-25 2017-08-31 Infineon Technologies Austria Ag Semiconductor Device with Needle-Shaped Field Plate Structures in a Transistor Cell Region and in an Inner Termination Region
CN106653824A (zh) * 2016-10-19 2017-05-10 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
CN106298544A (zh) * 2016-11-04 2017-01-04 无锡新洁能股份有限公司 沟槽dmos器件的制造方法和结构

Also Published As

Publication number Publication date
US20190097004A1 (en) 2019-03-28
JP2019062160A (ja) 2019-04-18
JP6791084B2 (ja) 2020-11-25
US10403727B2 (en) 2019-09-03
CN109585537B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN109585537A (zh) 半导体装置
US11605707B2 (en) Semiconductor device
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11121248B2 (en) Semiconductor device
JP2023179690A (ja) ＳｉＣ半導体装置
WO2020235629A1 (ja) ＳｉＣ半導体装置
US9293453B2 (en) Electronic circuit device
US20230187486A1 (en) Semiconductor device
CN114430861A (zh) 半导体装置
CN110620138A (zh) 晶体管器件
TW201234601A (en) Vertical semiconductor device and manufacturing method therefor
WO2017208735A1 (ja) 半導体装置
KR20060112691A (ko) 컴플리멘터리 질화물 트랜지스터의 수직 및 공통 드레인
JP2020047659A (ja) 半導体装置
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
JP6992388B2 (ja) 半導体装置
JP2020150137A (ja) 半導体装置
WO2018159018A1 (ja) 半導体装置
JP7297709B2 (ja) 半導体装置及び半導体回路
JP7346855B2 (ja) 半導体装置
JP2009135354A (ja) 半導体装置の製造方法および半導体装置
JP6630410B1 (ja) ＳｉＣ半導体装置
CN112567531A (zh) SiC半导体装置
JP7402293B2 (ja) ＳｉＣ半導体装置
US11855166B2 (en) Semiconductor device including sub-cell disposed at chip center

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant