CN106653824A - 一种沟槽型金属氧化物半导体功率器件及其制作方法 - Google Patents
一种沟槽型金属氧化物半导体功率器件及其制作方法 Download PDFInfo
- Publication number
- CN106653824A CN106653824A CN201610913275.3A CN201610913275A CN106653824A CN 106653824 A CN106653824 A CN 106653824A CN 201610913275 A CN201610913275 A CN 201610913275A CN 106653824 A CN106653824 A CN 106653824A
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon chip
- chip substrate
- terminal
- nip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 68
- 239000010703 silicon Substances 0.000 claims description 68
- 230000001413 cellular effect Effects 0.000 claims description 51
- 238000002360 preparation method Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000001259 photo etching Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种沟槽型金属氧化物半导体功率器件及其制作方法，在制作时利用同一光罩来同时制作元胞区和终端耐压区的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。并且，在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的分压环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时，为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
Description
技术领域
本发明涉及电力电子技术领域，尤其涉及一种沟槽型金属氧化物半导体功率器件及其制作方法。
背景技术
以绝缘栅双极性晶体管(IGBT，Insulated Gate Bipolar Transistor)和金属-氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-EffectTransistor)为标志的金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)型半导体功率器件是当今电力电子领域器件的主流，广泛应用于工业、通信、计算机、消费电子、汽车电子、航空航天、国防军工等传统产业领域，以及轨道交通、新能源、智能电网、新能源汽车等战略性新兴产业领域。
其中，最具代表性的IGBT器件是由双极型三极管(BJT，Bipolar JunctionTransistor)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，其驱动功率小，兼有MOSFET的高输入阻抗和电力(Power)BJT的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。并且，采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。
沟槽型栅极(Trench Gate)是目前最新的IGBT和MOSFET功率器件的栅特征结构，其结构如图1所示，分为元胞区A和终端耐压区B，其中元胞区A的结构和终端耐压区B的结构需要通过不同的光罩制作，一般需要先使用一次光罩在终端耐压区B形成分压环01，之后，使用一次光罩在分压环01上形成遮挡图形02，接着，在元胞区A形成P阱结后，使用一次光罩在元胞区A形成沟槽，并在沟槽内生长栅氧化层03和多晶硅04后，使用一次光罩同时在元胞区A和终端耐压区B形成N+发射极05，之后，使用一次光罩形成具有接触孔图形的介质层06，接着，使用一次光罩形成具有栅极引出线和发射极引出线图形的金属层07，最后，使用一次光罩形成具有保护图形的钝化层08，并制作背面的集电极09。
根据上述制作工艺流程可知，至少需要使用7次光罩即光刻工艺，且其流程相对复杂，不利于降低沟槽型MOS功率器件芯片的制作成本。
发明内容
有鉴于此，本发明实施例提供了一种沟槽型金属氧化物半导体功率器件及其制作方法，用以解决现有的沟槽型MOS功率器件在制作时使用光罩次数较多的问题。
因此，本发明实施例提供了一种沟槽型金属氧化物半导体功率器件的制作方法，包括：
在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽；
在所述元胞区的沟槽内和所述终端耐压区的沟槽内，同时形成栅极；
在所述硅片衬底中通过P阱光罩，同时形成所述元胞区的P阱结和所述终端耐压区的P环结；
在所述硅片衬底中通过N+光罩，形成N+发射极；
在所述硅片衬底上通过孔光罩，形成具有接触孔图形的介质层；
在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽之前，还包括：
在P+衬底之上形成由N+层和N-层组成的外延片，以形成所述硅片衬底。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述元胞区的沟槽内和所述终端耐压区的沟槽内，同时形成栅极，具体包括：
在形成有所述沟槽的所述硅片衬底上依次形成栅氧化层和多晶硅层；
采用回刻工艺至少去除所述沟槽之外的多晶硅层的图形，在所述沟槽内形成栅极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述硅片衬底中通过P阱光罩，同时形成所述元胞区的P阱结和所述终端耐压区的P环结，具体包括：
利用所述P阱光罩的遮挡，对所述硅片衬底进行硼离子注入掺杂和扩散推结工艺，以形成所述元胞区的P阱结和终端耐压区的P环结。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述硅片衬底中通过N+光罩，形成N+发射极，具体包括：
利用所述N+光罩的遮挡，对所述硅片衬底进行砷离子注入掺杂和扩散推结工艺，以形成所述N+发射极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，还包括：
在所述金属层上通过第二图形光罩，形成具有保护图形的钝化层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，还包括：
在所述硅片衬底背离所述金属层的表面形成集电极。
另一方面，本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件，包括：
硅片衬底；
设置于所述硅片衬底中的元胞区的沟槽和终端耐压区的沟槽；
设置于所述元胞区的沟槽内和所述终端耐压区的沟槽内的栅极；
设置于所述硅片衬底中的所述元胞区的P阱结和所述终端耐压区的P环结；
设置于所述硅片衬底中的N+发射极；
设置于所述硅片衬底上的具有接触孔图形的介质层；
设置于所述介质层之上的具有栅极引出线和发射极引出线图形的金属层；
以及，设置于所述硅片衬底背离所述金属层的表面之上的集电极。
在一种可能的实现方式中，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，还包括：设置于所述金属层之上的具有保护图形的钝化层。
在一种可能的实现方式中，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，所述沟槽型金属氧化物半导体功率器件为沟槽型绝缘栅双极性晶体管或金属-氧化物半导体场效应晶体管。
本发明实施例的有益效果包括：
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件及其制作方法，在制作时，首先在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽；之后，在元胞区的沟槽内和终端耐压区的沟槽内，同时形成栅极；接着，在硅片衬底中通过P阱光罩，同时形成元胞区的P阱结和终端耐压区的P环结；然后，在硅片衬底中通过N+光罩，形成N+发射极；之后，在硅片衬底上通过孔光罩，形成具有接触孔图形的介质层；接着，在介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层。由于在制作时利用同一光罩来同时制作元胞区和终端耐压区的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
并且，在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的分压环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时，为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
附图说明
图1为现有技术中的沟槽型功率器件的结构示意图；
图2为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法的流程图；
图3a-图3i分别为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法中各步骤制作完成后的结构示意图；
图4为本发明实施例提供的沟槽型金属氧化物半导体功率器件的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的沟槽型金属氧化物半导体功率器件及其制作方法的具体实施方式进行详细地说明。
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件的制作方法，如图2所示，包括以下步骤：
S201、在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽；
S202、在元胞区的沟槽内和终端耐压区的沟槽内，同时形成栅极；
S203、在硅片衬底中通过P阱光罩，同时形成元胞区的P阱结和终端耐压区的P环结；
S204、在硅片衬底中通过N+光罩，形成N+发射极；
S205、在硅片衬底上通过孔光罩，形成具有接触孔图形的介质层；
S206、在介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层。
由于在本发明实施例提供的上述制作方法中，利用同一光罩来同时制作元胞区和终端耐压区的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
具体地，根据本发明实施例提供的上述制作方法中的制作工艺流程可知，采用本发明实施例提供的上述制作方法，最少仅需要使用5次光罩即光刻工艺即可实现器件的制作，相对于现有技术中至少需要使用7次光罩即光刻工艺，可以降低流程的复杂程度，有利于降低沟槽型MOS功率器件芯片的制作成本。
具体地，本发明实施例提供的上述制作方法可以适用于沟槽型绝缘栅双极性晶体管(IGBT)的制作，也可以适用于金属-氧化物半导体场效应晶体管(MOSFET)的制作。并且，可以根据所需制作的器件类型，选择所需的硅片衬底和背面结构即集电极的材质。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S201在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽之前，还可以包括：在P+衬底之上形成由N+层和N-层组成的外延片，以形成如图3a所示的硅片衬底100的工艺步骤。
在具体实施时，由于在本发明实施例提供的上述制作方法中的S201在硅片衬底100中通过沟槽光罩，如图3b所示，同时形成元胞区A的沟槽200和终端耐压区B的沟槽200，在终端耐压区B采用沟槽200的形式限定出分压环结构的区域，相对于传统的使用单独的一次光罩在终端耐压区B采用注入掺杂和扩散推结工艺形成分压环时，为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔，可以在与传统的分压环具有相同环结深度的情况下，减小各分压环之间的间隔距离，或在具有与传统的各分压环之间相同的间隔距离的情况下，增加分压环的环结深度，提高分压环的性能。综上所述，本发明实施例提供的上述制作方法制作出的器件，有利于在保证终端耐压区性能的同时，缩小终端耐压区B所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S202在元胞区的沟槽内和终端耐压区的沟槽内，同时形成栅极，具体可以通过如下方式实现：
首先，如图3c所示，在形成有沟槽200的硅片衬底100上依次形成栅氧化层300和多晶硅层400；
之后，如图3d所示，采用回刻工艺至少去除沟槽200之外的多晶硅层400的图形，在沟槽200内形成栅极。
值得注意的是，在此工艺过程中，不需要使用光罩，因此，不会增加光罩的使用数量。并且，图3d仅是示出了采用回刻工艺去除沟槽200之外的多晶硅层400的图形后的结构，在具体实施时，还可以去除沟槽200之外的栅氧化层300的图形，下面均是以仅去除沟槽200之外的多晶硅层400的图形为例进行说明。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S203在硅片衬底中通过P阱光罩，同时形成元胞区的P阱结和终端耐压区的P环结，具体可以通过下述方式实现：
如图3e所示，利用P阱光罩的遮挡，对硅片衬底100进行硼离子注入掺杂和扩散推结工艺，以形成元胞区A的P阱结500a和终端耐压区B的P环结500b。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S204在硅片衬底中通过N+光罩，形成N+发射极，具体可以通过如下方式实现：
如图3f所示，利用N+光罩的遮挡，对硅片衬底100进行砷离子注入掺杂和扩散推结工艺，以形成N+发射极600。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S205在硅片衬底上通过孔光罩，形成具有接触孔图形的介质层，具体可以先沉积一层介质层，之后通过孔光罩对该膜层进行刻蚀，如图3g所示，形成介质层700中的接触孔图形。并且，若在步骤S202中仅去除沟槽200之外的多晶硅层400的图形的情况下，在执行步骤S205之前还需要将残留的除沟槽200之外的栅氧化层300的图形去除，之后再形成介质层。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S206在介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层，具体可以先沉积一层正面金属层，例如金属铝(Al)，之后通过Al层光罩即第一图形光罩对该膜层进行刻蚀，如图3h所示，形成金属层800中的栅极引出线和发射极引出线图形。
进一步地，在本发明实施例提供的上述制作方法中，在执行步骤S206在介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，如图2所示，还可以包括以下步骤：
S207、在金属层800上通过第二图形光罩，如图3i所示，形成具有保护图形的钝化层900。
在具体实施时，可以采用旋转涂布的方式在金属层上生长聚酰亚胺膜质，之后通过钝化层光罩即第二图形光罩对该膜层进行刻蚀，形成钝化层900保护结构，以起到保护金属层的作用。
此时，采用本发明实施例提供的上述制作方法，仅需要使用6次光罩即光刻工艺即可实现器件的制作，相对于现有技术中至少需要使用7次光罩即光刻工艺，还是可以降低流程的复杂程度，有利于降低沟槽型MOS功率器件芯片的制作成本。
进一步地，在本发明实施例提供的上述制作方法中，如图2所示，在执行步骤S206在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，还可以包括以下步骤：
S208、在硅片衬底100背离金属层800的表面形成集电极010，如图3i所示。在具体实施时，可以通过减薄及背面金属蒸发引出硅片衬底背面的集电极。
需要说明的是，在本发明实施例提供的上述制作方法中，若需要同时存在步骤S207和步骤S208时，对于步骤S208和步骤S207执行的先后顺序并无限定，但是为保证工艺的连续性，一般先执行步骤S207之后再执行步骤S208。
基于同一发明构思，本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件，由于该器件解决问题的原理与前述一种沟槽型金属氧化物半导体功率器件的制作方法相似，因此该器件的实施可以参见方法的实施，重复之处不再赘述。
具体地，本发明实施例提供的一种沟槽型金属氧化物半导体功率器件，如图4所示，包括：
硅片衬底100；
设置于硅片衬底100中的元胞区A的沟槽200和终端耐压区B的沟槽200；
设置于元胞区A的沟槽200内和终端耐压区B的沟槽200内的栅极，栅极一般是由栅氧化层300和多晶硅层400构成的；
设置于硅片衬底100中的元胞区A的P阱结500a和终端耐压区B的P环结500b；
设置于硅片衬底100中的N+发射极600；
设置于硅片衬底100上的具有接触孔图形的介质层700；
设置于介质层700之上的具有栅极引出线和发射极引出线图形的金属层800；
以及，设置于硅片衬底100背离金属层800的表面之上的集电极010。
具体地，由于在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，采用与元胞区A相类似的沟槽结构来实现终端耐压区B的分压环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时，为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
在具体实施时，为了起到保护金属层200的作用，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，如图3i所示，还可以包括：设置于金属层800之上的具有保护图形的钝化层900。
在具体实施时，本发明实施例提供的上述沟槽型金属氧化物半导体功率器件，具体可以为沟槽型绝缘栅双极性晶体管，或者，也可以为金属-氧化物半导体场效应晶体管。具体可以根据所需器件类型，选择所需的硅片衬底100和背面结构即集电极010的材质。
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件及其制作方法，在制作时，首先在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽；之后，在元胞区的沟槽内和终端耐压区的沟槽内，同时形成栅极；接着，在硅片衬底中通过P阱光罩，同时形成元胞区的P阱结和终端耐压区的P环结；然后，在硅片衬底中通过N+光罩，形成N+发射极；之后，在硅片衬底上通过孔光罩，形成具有接触孔图形的介质层；接着，在介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层。由于在制作时利用同一光罩来同时制作元胞区和终端耐压区的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
并且，在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的分压环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时，为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种沟槽型金属氧化物半导体功率器件的制作方法，其特征在于，包括：
在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽；
在所述元胞区的沟槽内和所述终端耐压区的沟槽内，同时形成栅极；
在所述硅片衬底中通过P阱光罩，同时形成所述元胞区的P阱结和所述终端耐压区的P环结；
在所述硅片衬底中通过N+光罩，形成N+发射极；
在所述硅片衬底上通过孔光罩，形成具有接触孔图形的介质层；
在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层。
2.如权利要求1所述的制作方法，其特征在于，所述在硅片衬底中通过沟槽光罩，同时形成元胞区的沟槽和终端耐压区的沟槽之前，还包括：
在P+衬底之上形成由N+层和N-层组成的外延片，以形成所述硅片衬底。
3.如权利要求1所述的制作方法，其特征在于，所述在所述元胞区的沟槽内和所述终端耐压区的沟槽内，同时形成栅极，具体包括：
在形成有所述沟槽的所述硅片衬底上依次形成栅氧化层和多晶硅层；
采用回刻工艺至少去除所述沟槽之外的多晶硅层的图形，在所述沟槽内形成栅极。
4.如权利要求1所述的制作方法，其特征在于，所述在所述硅片衬底中通过P阱光罩，同时形成所述元胞区的P阱结和所述终端耐压区的P环结，具体包括：
利用所述P阱光罩的遮挡，对所述硅片衬底进行硼离子注入掺杂和扩散推结工艺，以形成所述元胞区的P阱结和终端耐压区的P环结。
5.如权利要求1所述的制作方法，其特征在于，所述在所述硅片衬底中通过N+光罩，形成N+发射极，具体包括：
利用所述N+光罩的遮挡，对所述硅片衬底进行砷离子注入掺杂和扩散推结工艺，以形成所述N+发射极。
6.如权利要求1-5任一项所述的制作方法，其特征在于，在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，还包括：
在所述金属层上通过第二图形光罩，形成具有保护图形的钝化层。
7.如权利要求1-5任一项所述的制作方法，其特征在于，在所述介质层上通过第一图形光罩，形成具有栅极引出线和发射极引出线图形的金属层之后，还包括：
在所述硅片衬底背离所述金属层的表面形成集电极。
8.一种沟槽型金属氧化物半导体功率器件，其特征在于，包括：
硅片衬底；
设置于所述硅片衬底中的元胞区的沟槽和终端耐压区的沟槽；
设置于所述元胞区的沟槽内和所述终端耐压区的沟槽内的栅极；
设置于所述硅片衬底中的所述元胞区的P阱结和所述终端耐压区的P环结；
设置于所述硅片衬底中的N+发射极；
设置于所述硅片衬底上的具有接触孔图形的介质层；
设置于所述介质层之上的具有栅极引出线和发射极引出线图形的金属层；
以及，设置于所述硅片衬底背离所述金属层的表面之上的集电极。
9.如权利要求8所述的沟槽型金属氧化物半导体功率器件，其特征在于，还包括：设置于所述金属层之上的具有保护图形的钝化层。
10.如权利要求8所述的沟槽型金属氧化物半导体功率器件，其特征在于，所述沟槽型金属氧化物半导体功率器件为沟槽型绝缘栅双极性晶体管或金属-氧化物半导体场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610913275.3A CN106653824A (zh) | 2016-10-19 | 2016-10-19 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610913275.3A CN106653824A (zh) | 2016-10-19 | 2016-10-19 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106653824A true CN106653824A (zh) | 2017-05-10 |
Family
ID=58855671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610913275.3A Pending CN106653824A (zh) | 2016-10-19 | 2016-10-19 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653824A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585537A (zh) * | 2017-09-28 | 2019-04-05 | 丰田合成株式会社 | 半导体装置 |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
| CN113097126A (zh) * | 2020-01-09 | 2021-07-09 | 珠海格力电器股份有限公司 | 芯片、功率器件及芯片的制作方法 |
| CN116741821A (zh) * | 2023-08-09 | 2023-09-12 | 深圳腾睿微电子科技有限公司 | Igbt器件结构及对应的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100078774A1 (en) * | 2008-09-30 | 2010-04-01 | Infineon Technologies Austria Ag | Semiconductor device with channel stop trench and method |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
-
2016
- 2016-10-19 CN CN201610913275.3A patent/CN106653824A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100078774A1 (en) * | 2008-09-30 | 2010-04-01 | Infineon Technologies Austria Ag | Semiconductor device with channel stop trench and method |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585537A (zh) * | 2017-09-28 | 2019-04-05 | 丰田合成株式会社 | 半导体装置 |
| CN109585537B (zh) * | 2017-09-28 | 2021-09-14 | 丰田合成株式会社 | 半导体装置 |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
| CN111106168B (zh) * | 2018-10-26 | 2022-07-01 | 珠海零边界集成电路有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
| CN113097126A (zh) * | 2020-01-09 | 2021-07-09 | 珠海格力电器股份有限公司 | 芯片、功率器件及芯片的制作方法 |
| CN116741821A (zh) * | 2023-08-09 | 2023-09-12 | 深圳腾睿微电子科技有限公司 | Igbt器件结构及对应的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653824A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| CN103493208B (zh) | 半导体装置及其制造方法 | |
| CN106571395A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN101233616A (zh) | 半导体元件和电气设备 | |
| US20170162458A1 (en) | Method for manufacturing semiconductor device | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN104617148A (zh) | 隔离型nldmos器件及其制造方法 | |
| CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN105990434A (zh) | 半导体装置及其制造方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN104091764B (zh) | Igbt器件制备方法及igbt器件 | |
| CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
| CN114141767A (zh) | 一种IGZO晶体管和GaN HEMT栅控电路的集成结构及其制备方法 | |
| CN206194743U (zh) | 具有低导通压降的绝缘栅双极型晶体管器件 | |
| CN102222619B (zh) | 半导体装置的制造方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN105206608A (zh) | 一种双管芯的Trench MOSFET及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170510 |