CN106571395A - 一种沟槽型金属氧化物半导体功率器件及其制作方法 - Google Patents
一种沟槽型金属氧化物半导体功率器件及其制作方法 Download PDFInfo
- Publication number
- CN106571395A CN106571395A CN201610942673.8A CN201610942673A CN106571395A CN 106571395 A CN106571395 A CN 106571395A CN 201610942673 A CN201610942673 A CN 201610942673A CN 106571395 A CN106571395 A CN 106571395A
- Authority
- CN
- China
- Prior art keywords
- ring
- knot
- cellular region
- cut
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 230000001413 cellular effect Effects 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种沟槽型金属氧化物半导体功率器件及其制作方法，在制作时利用同一光罩来同时制作元胞区和截止环的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。并且，在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的截止环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各截止环时，为避免各截止环相互连接时需要在各截止环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
Description
技术领域
本发明涉及电力电子技术领域，尤其涉及一种沟槽型金属氧化物半导体功率器件及其制作方法。
背景技术
以绝缘栅双极性晶体管(IGBT，Insulated Gate Bipolar Transistor)和金属-氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-EffectTransistor)为标志的金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)型半导体功率器件是当今电力电子领域器件的主流，广泛应用于工业、通信、计算机、消费电子、汽车电子、航空航天、国防军工等传统产业领域，以及轨道交通、新能源、智能电网、新能源汽车等战略性新兴产业领域。
其中，最具代表性的IGBT器件是由双极型三极管(BJT，Bipolar JunctionTransistor)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，其驱动功率小，兼有MOSFET的高输入阻抗和电力(Power)BJT的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。并且，采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。
沟槽型栅极(Trench Gate)是目前最新的IGBT和MOSFET功率器件的栅特征结构，分为元胞区和终端耐压区，其中元胞区的结构和终端耐压区的结构需要通过不同的光罩制作，其制作流程如图1所示，主要包括以下几个步骤：
S101、在硅片衬底上使用一次光罩在终端耐压区形成P环结；
S102、使用一次光罩形成具有第二掩膜图形的第二掩膜层；
S103、使用一次光罩在元胞区形成沟槽，并在沟槽内生长栅氧化层和多晶硅；
S104、使用一次光罩在元胞区形成P阱结；
S105、使用一次光罩形成N+发射极；
S106、使用一次光罩形成具有接触孔图形的介质层，并形成连接各N+发射极和P阱结的P+接触孔；
S107、使用一次光罩形成正面金属图形；
S108、使用一次光罩形成钝化层图形。
根据上述制作工艺流程可知，至少需要使用8次光罩即光刻工艺，且其流程相对复杂，不利于降低沟槽型MOS功率器件芯片的制作成本。
发明内容
有鉴于此，本发明实施例提供了一种沟槽型金属氧化物半导体功率器件及其制作方法，用以解决现有的沟槽型MOS功率器件在制作时使用光罩次数较多的问题。
因此，本发明实施例提供了一种绝缘栅双极性晶体管的制作方法，包括：
在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结；
同时在所述元胞区的P阱结和所述截止环的P环结处形成沟槽；
同时在所述元胞区和所述截止环的沟槽内形成栅极；
在所述元胞区和所述截止环的栅极边缘处形成N+发射极；
在所述元胞区形成连接各N+发射极和P阱结的P+接触孔；
同时形成连接所述元胞区的N+发射极和P阱结的第一正面金属图形以及连接所述截止环的第二正面金属图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结，具体包括：
通过一次构图工艺，在所述硅片衬底上形成具有掩膜图形的掩膜层；
利用所述掩膜图形的遮挡对所述硅片衬底进行离子注入掺杂和扩散推阱，以形成元胞区的P阱结、耐压环的P环结和截止环的P环结。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述同时在所述元胞区的P阱结和所述截止环的P环结处形成沟槽，具体包括：
通过一次构图工艺，在所述元胞区的P阱结和所述截止环的P环结上形成具有沟槽掩膜图形的沟槽掩膜层；
在所述沟槽掩膜层的沟槽掩膜图形的侧壁形成沟槽侧墙结构；
利用所述沟槽掩膜图形和所述沟槽侧墙结构的遮挡，对所述元胞区的P阱结和所述截止环的P环结进行刻蚀形成沟槽。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，同时在所述元胞区和所述截止环的沟槽内形成栅极，具体包括：
在所述元胞区和所述截止环的沟槽内进行牺牲氧化工艺；
在所述硅片衬底上依次形成栅氧化层和多晶硅层；
采用回刻工艺去除所述沟槽之外的栅氧化层和多晶硅层的图形，在所述沟槽内形成栅极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述元胞区和所述截止环的栅极边缘处形成N+发射极，具体包括：
去除所述沟槽侧墙结构；
利用所述沟槽掩膜层的沟槽掩膜图形的遮挡，对在去除所述沟槽侧墙结构后露出的所述元胞区的P阱结和所述截止环的P环结进行离子注入掺杂和扩散退火工艺，形成N+发射极；
去除所述沟槽掩膜层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述元胞区形成连接各N+发射极和P阱结的P+接触孔，具体包括：
通过一次构图工艺，形成具有接触孔图形的介质层；
利用所述介质层的遮挡，在所述接触孔图形处对所述元胞区的P阱结进行离子注入和扩散退火工艺，形成P+接触孔。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，还包括：
在所述第一正面金属图形和所述第二正面金属图形之上，通过一次构图工艺形成钝化层图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述同时形成连接所述元胞区的N+发射极和P阱结的第一正面金属图形以及连接所述截止环的第二正面金属图形之后，还包括：
在所述硅片衬底背离所述第一正面金属图形和所述第二正面金属图形的表面形成集电极。
另一方面，本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件，包括：
硅片衬底；
设置于所述硅片衬底中的元胞区的P阱结、耐压环的P环结和截止环的P环结；
设置于所述元胞区的P阱结和所述截止环的P环结处的沟槽；
设置于所述元胞区的沟槽内和所述截止环的沟槽内的栅极；
设置于所述元胞区和所述截止环的栅极边缘处的N+发射极；
设置于所述元胞区内且用于连接各N+发射极和所述P阱结的P+接触孔；
设置于所述元胞区内且用于连接N+发射极和所述P阱结的第一正面金属图形以及用于连接所述截止环的第二正面金属图形；
以及，设置于所述硅片衬底背离所述第一正面金属图形和所述第二正面金属图形的表面之上的集电极。
在一种可能的实现方式中，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，还包括：设置于所述第一正面金属图形和所述第二正面金属图形之上的钝化层图形。
在一种可能的实现方式中，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，所述沟槽型金属氧化物半导体功率器件为沟槽型绝缘栅双极性晶体管或金属-氧化物半导体场效应晶体管。
本发明实施例的有益效果包括：
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件及其制作方法，在制作时，首先在硅片衬底同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结；之后，同时在元胞区的P阱结和截止环的P环结处形成沟槽；接着，同时在元胞区和截止环的沟槽内形成栅极；然后，在元胞区和截止环的栅极边缘处形成N+发射极；之后，在元胞区形成连接各N+发射极和P阱结的P+接触孔；接着，同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形以及连接截止环的第二正面金属图形。由于在制作时利用同一光罩来同时制作元胞区和截止环的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
并且，在器件中采用与元胞区相类似的沟槽结构来实现截止环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各截止环时，为避免各截止环相互连接时需要在各截止环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
附图说明
图1为现有技术中的沟槽型功率器件的制作流程图；
图2为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法的流程图；
图3a-图3i分别为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法中各步骤制作完成后的结构示意图；
图4为本发明实施例提供的沟槽型金属氧化物半导体功率器件的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的沟槽型金属氧化物半导体功率器件及其制作方法的具体实施方式进行详细地说明。
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件的制作方法，如图2所示，包括以下步骤：
S201、在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结；
S202、同时在元胞区的P阱结和截止环的P环结处形成沟槽；
S203、同时在元胞区和截止环的沟槽内形成栅极；
S204、在元胞区和截止环的栅极边缘处形成N+发射极；
S205、在元胞区形成连接各N+发射极和P阱结的P+接触孔；
S206、同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形以及连接截止环的第二正面金属图形。
由于在本发明实施例提供的上述制作方法中，利用同一光罩来同时制作元胞区和截止环的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
具体地，本发明实施例提供的上述制作方法可以适用于沟槽型绝缘栅双极性晶体管(IGBT)的制作，也可以适用于金属-氧化物半导体场效应晶体管(MOSFET)的制作。并且，可以根据所需制作的器件类型，选择所需的硅片衬底和背面结构即集电极的材质。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S201在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结，具体可以通过如下方式实现：
首先，通过一次构图工艺，在硅片衬底100上形成具有掩膜图形的掩膜层200；具体地，可以在N型掺杂的单晶硅片或N型掺杂外延层上生长一层氧化层薄膜作为第一掩蔽层200，之后通过一光刻板和刻蚀工艺形成掩膜图形；
之后，利用掩膜图形的遮挡对硅片衬底100进行离子注入掺杂和扩散推阱，以形成元胞区A的P阱结、耐压环B的P环结和截止环C的P环结，如图3a所示。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S202同时在元胞区的P阱结和截止环的P环结处形成沟槽，具体可以通过如下方式实现：
首先，通过一次构图工艺，在元胞区A的P阱结和截止环B的P环结上形成具有沟槽掩膜图形的沟槽掩膜层300；具体地，如图3b所示，可以采用化学气相沉积工艺制备一层作为后续沟槽刻蚀掩膜的沟槽掩膜层300(Trench Hardmask Nitride)；随后，如图3c所示，通过一光刻板和刻蚀工艺去掉需要进行沟槽Trench刻蚀区域的沟槽掩膜层300；
之后，在沟槽掩膜层300的沟槽掩膜图形的侧壁形成沟槽侧墙结构400；具体地，可以通过化学气相沉积工艺制备一层沟槽侧墙膜层(Spacer Oxide)，随后进行刻蚀，以形成如图3d所示的沟槽侧墙结构400(Trench Spacer Sidewall)。
最后，利用沟槽掩膜层300的沟槽掩膜图形和沟槽侧墙结构400的遮挡，对元胞区A的P阱结和截止环C的P环结进行刻蚀形成沟槽500，如图3e所示。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S203同时在元胞区和截止环的沟槽内形成栅极，具体可以通过如下方式实现：
首先，在元胞区A和截止环C的沟槽500内进行牺牲氧化工艺，以实现对沟槽的底部转角进行圆角化和对侧壁进行平整化，来修复刻蚀工艺中对硅片衬底100产生的损伤；
之后，在硅片衬底100上依次形成栅氧化层600和多晶硅层700；
最后，采用回刻工艺去除沟槽500之外的栅氧化层600和多晶硅层700的图形，在沟槽500内形成栅极，如图3f所示。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S204在元胞区和截止环的栅极边缘处形成N+发射极，具体可以通过如下方式实现：
首先，去除沟槽侧墙结构400；
之后，利用沟槽掩膜层300的沟槽掩膜图形的遮挡，对在去除沟槽侧墙结构400后露出的元胞区A的P阱结和截止环C的P环结进行离子注入掺杂和扩散退火工艺，形成N+发射极800，如图3g所示；通过沟槽侧墙结构400可以实现N+发射极800与设置于沟槽500内的栅极的自对准；
最后，去除沟槽掩膜层300。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S205在元胞区形成连接各N+发射极和P阱结的P+接触孔，具体可以通过如下方式实现：
首先，通过一次构图工艺，形成具有接触孔图形的介质层900，如图3h所示；
之后，利用介质层900的遮挡，在接触孔图形处对元胞区A的P阱结进行离子注入和扩散退火工艺，形成P+接触孔110，如图3h所示。
在具体实施时，在本发明实施例提供的上述制作方法中的步骤S206，如图3i所示，具体可以通过一次构图工艺，同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形121以及连接截止环的第二正面金属图形122。
具体地，根据本发明实施例提供的上述制作方法中的制作工艺流程可知，采用本发明实施例提供的上述制作方法，最少仅需要使用4次光罩即光刻工艺即可实现器件的制作，相对于现有技术中至少需要使用7次光罩即光刻工艺，可以降低流程的复杂程度，有利于降低沟槽型MOS功率器件芯片的制作成本。
进一步地，在本发明实施例提供的上述制作方法中，在执行步骤S206同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形以及连接截止环的第二正面金属图形之后，如图2所示，还可以包括以下步骤：
S207、在第一正面金属图形和第二正面金属图形之上，通过一次构图工艺形成钝化层图形。
在具体实施时，可以采用旋转涂布的方式在金属层上生长聚酰亚胺膜质，之后通过钝化层光罩对该膜层进行刻蚀，形成钝化层保护结构，以起到保护金属层的作用。
此时，采用本发明实施例提供的上述制作方法，仅需要使用5次光罩即光刻工艺即可实现器件的制作，相对于现有技术中至少需要使用7次光罩即光刻工艺，还是可以降低流程的复杂程度，有利于降低沟槽型MOS功率器件芯片的制作成本。
进一步地，在本发明实施例提供的上述制作方法中，如图2所示，在执行步骤S206同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形以及连接截止环的第二正面金属图形之后，还可以包括以下步骤：
S208、在硅片衬底背离第一正面金属图形和第二正面金属图形的表面形成集电极。在具体实施时，可以通过减薄及背面金属蒸发引出硅片衬底背面的集电极。
需要说明的是，在本发明实施例提供的上述制作方法中，若需要同时存在步骤S207和步骤S208时，对于步骤S208和步骤S207执行的先后顺序并无限定，但是为保证工艺的连续性，一般先执行步骤S207之后再执行步骤S208。
基于同一发明构思，本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件，由于该器件解决问题的原理与前述一种沟槽型金属氧化物半导体功率器件的制作方法相似，因此该器件的实施可以参见方法的实施，重复之处不再赘述。
具体地，本发明实施例提供的一种沟槽型金属氧化物半导体功率器件，如图4所示，包括：
硅片衬底100；
设置于硅片衬底100中的元胞区A的P阱结、耐压环B的P环结和截止环C的P环结；
设置于元胞区A的P阱结和截止环C的P环结处的沟槽500；
设置于元胞区A的沟槽500内和截止环C的沟槽500内的栅极，栅极一般是由栅氧化层600和多晶硅层700构成的；
设置于元胞区A和截止环C的栅极边缘处的N+发射极800；
设置于元胞区A内且用于连接各N+发射极800和P阱结的P+接触孔110；
设置于元胞区A内且用于连接N+发射极800和P阱结的第一正面金属图形121以及用于连接截止环C的第二正面金属图形122；
以及，设置于硅片衬底100背离第一正面金属图形121和第二正面金属图形122的表面之上的集电极(图中未示出)。
在具体实施时，为了便于制作，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，如图4所示，一般还会包括：设置于硅片衬底100上的具有掩模图形的掩膜层200，用以在制作时，利用掩膜图形的遮挡对硅片衬底100进行离子注入掺杂和扩散推阱，以形成元胞区A的P阱结、耐压环B的P环结和截止环C的P环结。
同样，在具体实施时，为了便于制作，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，如图4所示，一般还会包括：具有接触孔图形的介质层900，以便在制作时，通过介质层900的遮挡，在接触孔图形处对元胞区A的P阱结进行离子注入和扩散退火工艺，形成P+接触孔110。
具体地，由于在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，采用与元胞区相类似的沟槽结构来实现截止环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各截止环时，为避免各截止环相互连接时需要在各截止环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
在具体实施时，为了起到保护正面金属图形的作用，在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中，如图4所示，还可以包括：设置于第一正面金属图形121和第二正面金属图形122之上的钝化层图形123。
在具体实施时，本发明实施例提供的上述沟槽型金属氧化物半导体功率器件，具体可以为沟槽型绝缘栅双极性晶体管，或者，也可以为金属-氧化物半导体场效应晶体管。具体可以根据所需器件类型，选择所需的硅片衬底100和背面结构即集电极的材质。
本发明实施例提供的上述沟槽型金属氧化物半导体功率器件及其制作方法，在制作时，首先在硅片衬底同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结；之后，同时在元胞区的P阱结和截止环的P环结处形成沟槽；接着，同时在元胞区和截止环的沟槽内形成栅极；然后，在元胞区和截止环的栅极边缘处形成N+发射极；之后，在元胞区形成连接各N+发射极和P阱结的P+接触孔；接着，同时形成连接元胞区的N+发射极和P阱结的第一正面金属图形以及连接截止环的第二正面金属图形。由于在制作时利用同一光罩来同时制作元胞区和截止环的结构，相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作，在保证器件耐压性能的同时，可以减少工艺过程及光罩层数，从而降低生产成本。
并且，在器件中采用与元胞区相类似的沟槽结构来实现截止环结构，可以减少在采用光罩利用注入掺杂和扩散推结制作各截止环时，为避免各截止环相互连接时需要在各截止环之间设定较大距离的间隔，有利于在保证终端耐压区性能的同时，缩小终端耐压区所占面积，从而增加器件的有效管芯数量，进一步减低器件成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种绝缘栅双极性晶体管的制作方法，其特征在于，包括：
在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结；
同时在所述元胞区的P阱结和所述截止环的P环结处形成沟槽；
同时在所述元胞区和所述截止环的沟槽内形成栅极；
在所述元胞区和所述截止环的栅极边缘处形成N+发射极；
在所述元胞区形成连接各N+发射极和P阱结的P+接触孔；
同时形成连接所述元胞区的N+发射极和P阱结的第一正面金属图形以及连接所述截止环的第二正面金属图形。
2.如权利要求1所述的制作方法，其特征在于，所述在硅片衬底上同时形成元胞区的P阱结、耐压环的P环结和截止环的P环结，具体包括：
通过一次构图工艺，在所述硅片衬底上形成具有掩膜图形的掩膜层；
利用所述掩膜图形的遮挡对所述硅片衬底进行离子注入掺杂和扩散推阱，以形成元胞区的P阱结、耐压环的P环结和截止环的P环结。
3.如权利要求1所述的制作方法，其特征在于，所述同时在所述元胞区的P阱结和所述截止环的P环结处形成沟槽，具体包括：
通过一次构图工艺，在所述元胞区的P阱结和所述截止环的P环结上形成具有沟槽掩膜图形的沟槽掩膜层；
在所述沟槽掩膜层的沟槽掩膜图形的侧壁形成沟槽侧墙结构；
利用所述沟槽掩膜图形和所述沟槽侧墙结构的遮挡，对所述元胞区的P阱结和所述截止环的P环结进行刻蚀形成沟槽。
4.如权利要求1所述的制作方法，其特征在于，同时在所述元胞区和所述截止环的沟槽内形成栅极，具体包括：
在所述元胞区和所述截止环的沟槽内进行牺牲氧化工艺；
在所述硅片衬底上依次形成栅氧化层和多晶硅层；
采用回刻工艺去除所述沟槽之外的栅氧化层和多晶硅层的图形，在所述沟槽内形成栅极。
5.如权利要求3所述的制作方法，其特征在于，在所述元胞区和所述截止环的栅极边缘处形成N+发射极，具体包括：
去除所述沟槽侧墙结构；
利用所述沟槽掩膜层的沟槽掩膜图形的遮挡，对在去除所述沟槽侧墙结构后露出的所述元胞区的P阱结和所述截止环的P环结进行离子注入掺杂和扩散退火工艺，形成N+发射极；
去除所述沟槽掩膜层。
6.如权利要求1所述的制作方法，其特征在于，在所述元胞区形成连接各N+发射极和P阱结的P+接触孔，具体包括：
通过一次构图工艺，形成具有接触孔图形的介质层；
利用所述介质层的遮挡，在所述接触孔图形处对所述元胞区的P阱结进行离子注入和扩散退火工艺，形成P+接触孔。
7.如权利要求1-6任一项所述的制作方法，其特征在于，还包括：
在所述第一正面金属图形和所述第二正面金属图形之上，通过一次构图工艺形成钝化层图形。
8.如权利要求1-6任一项所述的制作方法，其特征在于，在所述同时形成连接所述元胞区的N+发射极和P阱结的第一正面金属图形以及连接所述截止环的第二正面金属图形之后，还包括：
在所述硅片衬底背离所述第一正面金属图形和所述第二正面金属图形的表面形成集电极。
9.一种沟槽型金属氧化物半导体功率器件，其特征在于，包括：
硅片衬底；
设置于所述硅片衬底中的元胞区的P阱结、耐压环的P环结和截止环的P环结；
设置于所述元胞区的P阱结和所述截止环的P环结处的沟槽；
设置于所述元胞区的沟槽内和所述截止环的沟槽内的栅极；
设置于所述元胞区和所述截止环的栅极边缘处的N+发射极；
设置于所述元胞区内且用于连接各N+发射极和所述P阱结的P+接触孔；
设置于所述元胞区内且用于连接N+发射极和所述P阱结的第一正面金属图形以及用于连接所述截止环的第二正面金属图形；
以及，设置于所述硅片衬底背离所述第一正面金属图形和所述第二正面金属图形的表面之上的集电极。
10.如权利要求9所述的沟槽型金属氧化物半导体功率器件，其特征在于，还包括：设置于所述第一正面金属图形和所述第二正面金属图形之上的钝化层图形。
11.如权利要求9所述的沟槽型金属氧化物半导体功率器件，其特征在于，所述沟槽型金属氧化物半导体功率器件为沟槽型绝缘栅双极性晶体管或金属-氧化物半导体场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610942673.8A CN106571395A (zh) | 2016-10-31 | 2016-10-31 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610942673.8A CN106571395A (zh) | 2016-10-31 | 2016-10-31 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106571395A true CN106571395A (zh) | 2017-04-19 |
Family
ID=58534794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610942673.8A Pending CN106571395A (zh) | 2016-10-31 | 2016-10-31 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106571395A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106043A (zh) * | 2019-12-23 | 2020-05-05 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
| CN111463270A (zh) * | 2020-03-23 | 2020-07-28 | 珠海格力电器股份有限公司 | 一种igbt结构及其制备方法 |
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
| CN116646384A (zh) * | 2023-07-27 | 2023-08-25 | 深圳芯能半导体技术有限公司 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
| CN116646391A (zh) * | 2023-07-26 | 2023-08-25 | 深圳市锐骏半导体股份有限公司 | 一种沟槽功率器件及其制造方法 |
| CN117238770A (zh) * | 2023-11-01 | 2023-12-15 | 深圳市美浦森半导体有限公司 | 一种沟槽栅mosfet器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476931B2 (en) * | 2005-11-04 | 2009-01-13 | Infineon Technologies Ag | Vertical semiconductor device |
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| CN201655808U (zh) * | 2010-01-15 | 2010-11-24 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| CN106024857A (zh) * | 2015-03-31 | 2016-10-12 | 英飞凌科技股份有限公司 | 具有沟道截断环的半导体器件及生产其的方法 |
-
2016
- 2016-10-31 CN CN201610942673.8A patent/CN106571395A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476931B2 (en) * | 2005-11-04 | 2009-01-13 | Infineon Technologies Ag | Vertical semiconductor device |
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| CN201655808U (zh) * | 2010-01-15 | 2010-11-24 | 无锡新洁能功率半导体有限公司 | 一种沟槽型大功率mos器件 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| CN106024857A (zh) * | 2015-03-31 | 2016-10-12 | 英飞凌科技股份有限公司 | 具有沟道截断环的半导体器件及生产其的方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
| CN111106043A (zh) * | 2019-12-23 | 2020-05-05 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
| CN111106043B (zh) * | 2019-12-23 | 2022-08-19 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
| CN111463270A (zh) * | 2020-03-23 | 2020-07-28 | 珠海格力电器股份有限公司 | 一种igbt结构及其制备方法 |
| CN116646391A (zh) * | 2023-07-26 | 2023-08-25 | 深圳市锐骏半导体股份有限公司 | 一种沟槽功率器件及其制造方法 |
| CN116646384A (zh) * | 2023-07-27 | 2023-08-25 | 深圳芯能半导体技术有限公司 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
| CN116646384B (zh) * | 2023-07-27 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
| CN117238770A (zh) * | 2023-11-01 | 2023-12-15 | 深圳市美浦森半导体有限公司 | 一种沟槽栅mosfet器件及其制造方法 |
| CN117238770B (zh) * | 2023-11-01 | 2024-05-10 | 深圳市美浦森半导体有限公司 | 一种沟槽栅mosfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106571395A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| CN103493208B (zh) | 半导体装置及其制造方法 | |
| US8580640B2 (en) | Manufacturing process of a power electronic device integrated in a semiconductor substrate with wide band gap and electronic device thus obtained | |
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN106653824A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| JP4929579B2 (ja) | 半導体装置の製造方法 | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| CN106463539B (zh) | 半导体装置 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
| CN105990451A (zh) | 半导体装置 | |
| CN104617148B (zh) | 隔离型nldmos器件及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN103441152A (zh) | 沟槽型mos势垒肖特基二极管及制作方法 | |
| CN107680967B (zh) | 功率半导体芯片及其形成方法 | |
| CN113066866B (zh) | 碳化硅mosfet器件及其工艺方法 | |
| CN105990434A (zh) | 半导体装置及其制造方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108598159A (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170419 |