CN105990451A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105990451A
CN105990451A CN201510553416.0A CN201510553416A CN105990451A CN 105990451 A CN105990451 A CN 105990451A CN 201510553416 A CN201510553416 A CN 201510553416A CN 105990451 A CN105990451 A CN 105990451A
Authority
CN
China
Prior art keywords
semiconductor regions
regions
semiconductor
insulating barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510553416.0A
Other languages
English (en)
Other versions
CN105990451B (zh
Inventor
奥村秀树
土谷政信
三泽宽人
江崎朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105990451A publication Critical patent/CN105990451A/zh
Application granted granted Critical
Publication of CN105990451B publication Critical patent/CN105990451B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

实施方式的半导体装置具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一绝缘层、及第一绝缘区域。第二半导体区域设置在第一半导体区域之上。第一绝缘层与第二半导体区域相接。第一绝缘层包围第一半导体区域的至少一部分及第二半导体区域的至少一部分。第一绝缘区域包围第一绝缘层的至少一部分。

Description

半导体装置
相关申请案
本申请案以日本专利申请2015-51579号(申请日：2015年3月16日)为基础申请案并享受其优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
二极管、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、及IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等半导体装置例如用于电力转换电路等。这些半导体装置例如通过在n-型半导体区域的一部分之上形成p型半导体区域，使空乏层从该pn接合面朝向n-型半导体区域扩张而获得耐压。
然而，于在n-型半导体区域的一部分之上形成着p型半导体区域的情况下，pn接合面包含弯曲的部分。电场会集中在pn接合面的弯曲部分。因此，半导体装置的耐压会因为该弯曲部的电场集中而降低。
因此，要求能够抑制半导体装置的耐压的降低的技术。
发明内容
本发明的实施方式提供一种能够抑制耐压的降低的半导体装置。
实施方式的半导体装置具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一绝缘层、及第一绝缘区域。
第二半导体区域设置在第一半导体区域之上。
第一绝缘层与第二半导体区域相接。第一绝缘层包围第一半导体区域的至少一部分及第二半导体区域的至少一部分。
第一绝缘区域包围第一绝缘层的至少一部分。
附图说明
图1是第一实施方式的半导体装置的俯视图。
图2是图1的A-A'剖视图。
图3是放大图2的一部分的剖视图。
图4是表示第一实施方式的半导体装置的制造步骤的步骤俯视图。
图5是图4的A-A'剖视图。
图6是表示第一实施方式的半导体装置的制造步骤的步骤俯视图。
图7是图6的A-A'剖视图。
图8是表示第一实施方式的半导体装置的制造步骤的步骤剖视图。
图9是表示第一实施方式的半导体装置的制造步骤的步骤剖视图。
图10是表示第一实施方式的半导体装置的制造步骤的步骤剖视图。
图11是表示第一实施方式的半导体装置的制造步骤的步骤剖视图。
图12是表示第一实施方式的半导体装置的制造步骤的步骤俯视图。
图13是图12的A-A'剖视图。
图14是表示第一实施方式的半导体装置的制造步骤的步骤剖视图。
图15是例示第一实施方式的半导体装置的特性的放大剖视图。
图16是放大第二实施方式的半导体装置的一部分的剖视图。
图17是表示第二实施方式的半导体装置的制造步骤的步骤剖视图。
图18是放大第三实施方式的半导体装置的一部分的剖视图。
图19是第四实施方式的半导体装置的剖视图。
图20是第五实施方式的半导体装置的剖视图。
图21是表示第五实施方式的半导体装置的制造步骤的步骤剖视图。
图22是第六实施方式的半导体装置的剖视图。
图23是放大图22的一部分的剖视图。
图24是第七实施方式的半导体装置的剖视图。
图25是表示第七实施方式的半导体装置的制造步骤的步骤剖视图。
图26是第八实施方式的半导体装置的剖视图。
图27是放大图26的一部分的剖视图。
图28是第九实施方式的半导体装置的剖视图。
图29是第十实施方式的半导体装置的剖视图。
具体实施方式
以下，一边参照附图一边对本发明的各实施方式进行说明。
附图係模式性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比例等未必与现实相同。即便在表示相同部分的情况下，也存在根据附图不同而相互的尺寸或比例表现为不同的情况。
在本案说明书与各图中，对于与已经说明过的要素相同的要素标注同一符号并适当省略详细的说明。
在各实施方式的说明中，使用XYZ正交座标系统。例如，将相对于制作各实施方式的半导体装置时使用的衬底的主表面平行的方向且相互正交的两方向设为X方向(第二方向)及Y方向。而且，将相对于这些X方向及Y方向的二者正交的方向设为Z方向(第一方向)。
在各实施方式的说明中，n+、n、n-及p+、p、p-的表述表示各导电型的杂质浓度的相对高低。即，n+表示与n相比n型的杂质浓度相对较高，n-表示与n相比n型的杂质浓度相对较低。p+表示与p相比p型的杂质浓度相对较高，p-表示与p相比p型的杂质浓度相对较低。
对于以下说明的各实施方式，可将各半导体区域的p型与n型反转而实施各实施方式。
(第一实施方式)
图1是第一实施方式的半导体装置100的俯视图。
图2是图1的A-A'剖视图。
图3是放大图2的一部分的剖视图。
在图1中，省略绝缘部10的一部分、阳极电极22、及绝缘层31。
半导体装置100例如为二极管。
半导体装置100具有n+型半导体区域1(第一导电型的第三半导体区域)、n-型半导体区域2(第一半导体区域)、p型半导体区域3(第二导电型的第二半导体区域)、p+型半导体区域4(第五半导体区域)、第一绝缘层11、第一绝缘区域12、阴极电极21、阳极电极22、及绝缘层31。
如图1所示，p+型半导体区域4被p型半导体区域3包围。而且，p型半导体区域3被绝缘部10包围。n+型半导体区域1的一部分在从Z方向观察半导体装置100的情况下，设置在绝缘部10的周围。
如图1所示，半导体装置100的外缘(n+型半导体区域1的外缘)为四边形。但，并不限定于该示例，半导体装置100的外缘可为圆形，也可为角部具有较小曲率的四边形。
如图2所示，阴极电极21与n+型半导体区域1电连接。n-型半导体区域2例如设置在n+型半导体区域1的一部分之上。因此，n+型半导体区域1在X方向的长度L1长于n-型半导体区域2在X方向的长度L2。
p型半导体区域3设置在n-型半导体区域2之上。p+型半导体区域4选择性地设置在p型半导体区域3之上。p+型半导体区域4可设置在p型半导体区域3的整个面上。
在n+型半导体区域1的另一部分之上，设置着绝缘部10。绝缘部10例如沿着与n-型半导体区域2朝向p型半导体区域3的方向(Z方向)正交的X-Y面，包围n+型半导体区域1的一部分、n-型半导体区域2、及p型半导体区域3。
绝缘部10的-Z方向的端部例如到达n+型半导体区域1。n+型半导体区域1的一部分沿着X-Y面而包围绝缘部10的一部分。但，绝缘部10的-Z方向的端部与n+型半导体区域1之间可设置n-型半导体区域2的一部分。
在p型半导体区域3之上，设置着绝缘层31。在p+型半导体区域4之上及绝缘层31之上，设置着阳极电极22。p型半导体区域3的一部分在Z方向隔着绝缘层31与阳极电极22相对。如图2所示，绝缘部10的一部分可设置在p型半导体区域3之上。
图1的B-B'剖视图中的半导体装置100的构造例如与图2所示的A-A'剖视图为相同构造。
如图2及图3所示，绝缘部10具有第一绝缘层11、及第一绝缘区域12。第一绝缘层11例如与n+型半导体区域1、n-型半导体区域2、及p型半导体区域3相接。第一绝缘层11沿着X-Y面而包围n+型半导体区域1的一部分、n-型半导体区域2、及p型半导体区域3。第一绝缘层11可仅包围n-型半导体区域2的一部分及p型半导体区域3的一部分。
第一绝缘区域12沿着X-Y面而包围第一绝缘层11的一部分、n-型半导体区域2的至少一部分、及p型半导体区域3的至少一部分。第一绝缘区域12还可包围n+型半导体区域1的一部分。
如图2所示，n+型半导体区域1在X方向的长度L1例如长于第一绝缘层11在X方向的一端至另一端的距离D1。
第一绝缘层11例如包含第一部分11a及第二部分11b。第一部分11a及第二部分11b例如沿着Z方向。第二部分11b在p型半导体区域3朝向第一绝缘层11的方向，与第一部分11a分离。
以下，将p型半导体区域3朝向第一绝缘层11的方向称为第四方向。第四方向例如为沿着X-Y面的方向。
第一部分11a与n-型半导体区域2及p型半导体区域3相接。第一部分11a还可与n+型半导体区域1相接。第二部分11b沿着X-Y面而包围第一部分11a的至少一部分。第一绝缘区域12设置在第一部分11a与第二部分11b之间。
第一部分11a在第四方向的厚度T1例如大于第二部分11b在第四方向的厚度T2。但，厚度T1可小于厚度T2，厚度T1与T2也可相等。
为了降低附着在绝缘部10的外壁的杂质等对耐压产生的影响，具有第一绝缘层11与第一绝缘区域12的绝缘部10在第四方向的厚度理想的是设定为1μm以上。而且，如果绝缘部10较厚，那么半导体装置100的尺寸会变大，因此绝缘部10在第四方向的厚度理想的是1μm以上200μm以下。
图3是放大图1的A-A'剖视图的绝缘部10附近的图，图1的B-B'剖视图的绝缘部10附近的情况例如也与图3相同。
其次，参照图4～图14，对半导体装置100的制造方法的一例进行说明。
图4、图6、及图12是表示第一实施方式的半导体装置100的制造步骤的步骤俯视图。
图5、图7～图11、图13、及图14是表示第一实施方式的半导体装置100的制造步骤的步骤剖视图。
图5表示图4的A-A'截面。图7表示图6的A-A'截面。图13表示图12的A-A'截面。
图8～图11及图14是与图4、图6、及图12的标注A-A'线的位置对应的位置的剖视图。
首先，准备n+型的半导体衬底S(以下称为衬底S)。衬底S的主成分例如为硅(Si)。衬底S的主成分可为砷化镓、碳化硅、或氮化镓等。衬底S的一部分区域与图1～图3所示的n+型半导体区域1相对应。
以下的说明中，对衬底S的主成分为Si的情况进行说明。
在衬底S之上，形成n-型半导体层2a及p型半导体层3a。n-型半导体层2a例如是通过一边添加n型杂质一边使Si外延生长而形成。p型半导体层3a例如是通过一边添加p型杂质一边使Si外延生长而形成。作为n型杂质，例如可使用磷或砷。作为p型杂质，例如可使用硼。
其次，在p型半导体层3a之上形成绝缘层。然后，通过将该绝缘层图案化，而形成绝缘层31a及绝缘层32。将这时的情况表示在图4及图5中。
其次，如图6及图7所示，在n-型半导体层2a及p型半导体层3a形成开口OP1。如图6及图7所示，开口OP1可到达衬底S。通过该步骤，而例如将n-型半导体层2a及p型半导体层3a分断，获得图1～图3所示的n-型半导体区域2及p型半导体区域3。
开口OP1例如是使用光刻法及RIE(Reactive Ion Etching，反应性离子蚀刻)法形成。如图6所示，开口OP1形成为环状。开口OP1的形状及宽度并不限定于图6及图7所示的示例，可根据最终要形成的绝缘部10的形状及宽度而适当变更。
作为形成开口OP1时的蚀刻气体，例如可使用CF4等氟化碳系气体、或SF6等氟化硫系气体。
其次，通过热氧化，而如图8所示，在开口OP1的内壁形成作为氧化膜的第一绝缘层11。通过该步骤，而将露出于开口OP1的内壁的Si的悬键终止化。与此同时，能够通过热氧化在p型半导体区域3的上表面中未被绝缘层31a覆盖的部分也形成第一绝缘层11。
在进行热氧化前，可通过CDE(Chemical Dry Etching，化学干式蚀刻)法或湿式蚀刻法等，去除因RIE法而产生损伤的部分。通过去除产生损伤的部分，而能够进一步减少具有悬键的Si的数量。
其次，如图9所示，在形成着第一绝缘层11的开口OP1的内部埋入绝缘材料。这时，绝缘材料也堆积在绝缘层31a之上。堆积在绝缘层31a之上的绝缘材料例如是通过CMP(Chemical Mechanical Polishing，化学机械抛光)法而去除。通过这些步骤，而如图9所示，形成设置在开口OP1的内部的第一绝缘区域12。
其次，以使p型半导体区域3的一部分露出的方式，去除绝缘层31a的一部分。与此同时，去除绝缘层32。接着，通过在利用未图示的掩膜覆盖p型半导体区域3露出的区域以外的状态下，离子注入p型杂质，而如图10所示，形成p+型半导体区域4。
其次，在p+型半导体区域4之上形成金属层。通过将该金属层图案化，而如图11所示，形成阳极电极22。
其次，形成覆盖绝缘部10的至少一部分、阳极电极22、及绝缘层31的未图示的掩膜。接着，使用该掩膜，通过RIE法而去除由多个开口OP1划分的n-型半导体层2a及p型半导体层3a中n-型半导体区域2及p型半导体区域3以外的部分。通过该步骤，而如图12及图13所示，在绝缘部10的周围形成开口OP2。
如果蚀刻的残渣等附着于开口OP2的内壁，那么存在因该残渣而使半导体装置内部的电位的分布受影响，导致耐压降低的情况。因此，理想的是在形成开口OP2后，例如进行CDE等等向性蚀刻，去除附着于开口OP2的侧壁的残渣。
或，可使用Bosch工艺形成开口OP2。Bosch工艺是反复进行蚀刻步骤与保护膜形成步骤的方法。具体来说，首先，使用未图示的掩膜，进行Si的蚀刻。蚀刻例如使用SF6等氟化硫气体。其次，使用C4F8等氟化碳气体而形成保护膜。接着，去除堆积在未被掩膜覆盖的区域的保护膜，进行Si的蚀刻。接着，再次进行保护膜的形成。通过反复进行这些步骤，而形成开口OP2。
Bosch工艺中的蚀刻步骤包含等向性蚀刻。因此，通过使用Bosch工艺形成开口OP2，而可减少形成开口OP2后附着在开口OP2的侧壁的残渣。
或，可通过湿式蚀刻法来形成开口OP2。在该情况下，可使用氢氧化钾(KOH)等碱系溶液作为蚀刻液。
在形成开口OP2时，在绝缘部10中，第一绝缘层11能够作为保护第一绝缘区域12的掩膜而发挥功能。因此，理想的是形成开口OP2时所使用的蚀刻气体能够对第一绝缘层11选择性地去除n-型半导体区域2及p型半导体区域3。作为蚀刻气体，可与形成开口OP1时同样地，例如使用CF4等氟化碳系气体或SF6等氟化硫系气体。
在形成开口OP2时，第一绝缘层11中，第二部分11b暴露于蚀刻气体，与此相对，与p型半导体区域3相接的第一部分11a不暴露于蚀刻气体。因此，在形成开口OP2后的状态下，第一部分11a在第四方向的厚度能够变得大于第二部分11b在第四方向的厚度。
其次，对衬底S的背面进行研磨直到衬底S成为规定的厚度。接着，如图14所示，在衬底S的背面上形成阴极电极21a。其后，在图14的虚线所示的位置进行切割，将衬底S及阴极电极21a分断，由此获得图1～图3所示的半导体装置100。
作为切割的方法，可使用利用刀片的机械切割、或激光切割、使用RIE技术的等离子体切割等。
其次，对本实施方式的作用及效果进行说明。
根据本实施方式，能够抑制半导体装置的耐压的降低。
对于该理由，在以下进行详细说明。
首先，作为比较例，对p型半导体区域3设置在n-型半导体区域2的一部分之上，且n-型半导体区域2与p型半导体区域3的pn接合面的一部分弯曲的半导体装置进行说明。该比较例的半导体装置在pn接合面弯曲的部分会产生电场的集中。因此，因该弯曲部的电场的集中而导致半导体装置的耐压降低。
与此相对，参照图15对本实施方式的半导体装置100中的电位的分布进行说明。
图15是例示第一实施方式的半导体装置100的特性的放大剖视图。
图15中的虚线模式性地表示对阳极电极22施加相对于阴极电极21为正的电压的状态下的等电位线。
如图15所示，等电位线沿n-型半导体区域2与p型半导体区域3的pn接合面而扩张。在本实施方式中，由于p型半导体区域3与第一绝缘层11相接，因此pn接合面不具有弯曲的部分。
因此，如图15所示，沿pn接合面扩张的等电位线相对于第一绝缘层11与n-型半导体区域2的接触面大致垂直地交叉。其结果为，能够抑制在pn接合面的一部分局部地产生电场的集中，从而抑制半导体装置的耐压的降低。
根据本实施方式，由于与p型半导体区域3相接地设置第一绝缘层11及第一绝缘区域12，因此无须在p型半导体区域3的周围设置终止区域。因此，根据本实施方式，能够抑制半导体装置的耐压的降低，并且能够实现半导体装置的小型化。
p型半导体区域3设置在n-型半导体区域2的整个面上。通过采用这种构成，而与在p型半导体区域3的周围设置n-型半导体区域2的情况相比，能够降低产生在n-型半导体区域2与阳极电极22之间的电场的强度。
因此，根据本实施方式，无须在n-型半导体区域2与阳极电极22之间设置较厚的层间绝缘膜，能够使半导体装置小型化，并且也能够改善半导体装置的生产性。
进而，在本实施方式中，例如除了设置通过氧化处理形成的第一绝缘层11，还设置包围第一绝缘层11的至少一部分的第一绝缘区域12。由此，能够降低附着在第一绝缘区域12的周围的杂质对半导体装置的耐压造成的影响。
(第二实施方式)
图16是放大第二实施方式的半导体装置200的一部分的剖视图。
图16是放大半导体装置200的X-Z截面的一部分的图，半导体装置200在Y-Z截面的构造例如与图16所示的构造相同。
半导体装置200与半导体装置100相比，例如绝缘部10的构造不同。对于半导体装置200的绝缘部10以外的构造，可采用与半导体装置100相同的构造。
如图16所示，绝缘部10具有第一绝缘层11、第一绝缘区域12、及第二绝缘区域13。第一绝缘层11与第一实施方式同样地，具有第一部分11a及第二部分11b。在本实施方式中，第一绝缘区域12是空隙(气隙)。
在第一部分11a与第二部分11b之间，设置着第一绝缘区域12的至少一部分。在第一部分11a与第二部分11b之间、且绝缘部10的上端部分，设置着第二绝缘区域13的至少一部分。即，第二绝缘区域13的至少一部分设置在第一绝缘区域12之上。可在第一部分11a与第一绝缘区域12之间、及第二部分11b与第一绝缘区域12之间，设置第二绝缘区域13的一部分。
第一绝缘区域12例如沿着X-Y面而包围n-型半导体区域2的至少一部分与p型半导体区域3的至少一部分。第一绝缘区域12可仅包围n-型半导体区域2的至少一部分及p型半导体区域3的至少一部分中的一方。
其次，参照图17，对第二实施方式的半导体装置200的制造方法进行说明。
图17是表示第二实施方式的半导体装置200的制造步骤的步骤剖视图。
首先，进行与图4～图8所示的步骤相同的步骤，在开口OP1的内壁之上及p型半导体区域3的一部分之上，形成第一绝缘层11。接着，在第一绝缘层11之上及绝缘层31a之上，如图17所示，使用CVD(Chemical Vapor Deposition，化学气相沉积)法而形成绝缘层13a。绝缘层13a例如为硼磷硅酸玻璃(BPSG：Boron Phosphorus Silicon Glass)层。
其次，通过将绝缘层13a例如加热至700℃以上使其回流焊，而使BPSG流入开口OP1。通过该步骤，而由BPSG层覆盖开口OP1的上端，在由BPSG层与第一绝缘层11所包围的空间形成作为气隙的第一绝缘区域12。
为了在使绝缘层13a回流焊时抑制硼及磷从绝缘层13a向各半导体区域扩散，第一绝缘层11的膜厚(第四方向的厚度)理想的是0.5μm以上。
接着，将形成在绝缘层31a之上的多余的BPSG层去除。通过该步骤，形成图16所示的第二绝缘区域13。其后，通过进行与图10～图14所示的步骤相同的步骤，而获得半导体装置200。
可通过以在开口OP1的内部产生气隙的方式堆积绝缘材料，而形成第一绝缘区域12及第二绝缘区域13。在该情况下，例如可使用CVD法或PVD(Physical Vapor Deposition，物理气相沉积)法等。
作为气隙的第一绝缘区域12的相对介电常数具有接近1.0的值。与此相对，在第一绝缘层11包含例如氧化硅的情况下，第一绝缘层11的相对介电常数为3.5～4.0。即，第一绝缘区域12的相对介电常数小于第一绝缘层11的相对介电常数。
通过使绝缘部10包含相对介电常数较小的区域，而能够抑制从n-型半导体区域2与p型半导体区域3的pn接合面扩张的等电位线在绝缘部10弯曲。其结果为，能够抑制n-型半导体区域2与p型半导体区域3的pn接合面的端部的电场集中，从而能够进一步抑制半导体装置的耐压的降低。
(第三实施方式)
图18是放大第三实施方式的半导体装置300的一部分的剖视图。
图18是放大半导体装置300的X-Z截面的一部分的图，半导体装置300在Y-Z截面的构造例如与图18所示的构造相同。
半导体装置300与半导体装置100相比，例如绝缘部10的构造不同。对于半导体装置300的绝缘部10以外的构造，可采用与半导体装置100相同的构造。
如图18所示，绝缘部10具有第一绝缘层11、第一绝缘区域12、及第二绝缘层14。第一绝缘层11具有第一部分11a及第二部分11b。
第二绝缘层14设置在第一绝缘层11与第一绝缘区域12之间。第二绝缘层14的材料与第一绝缘层11的材料及第一绝缘区域12的材料相比，钝化性优异。
作为一例，在第一绝缘层11及第一绝缘区域12包含半导体的氧化物或金属的氧化物的情况下，第二绝缘层14包含半导体的氮化物或金属的氮化物。例如，第一绝缘层11及第一绝缘区域12包含氧化硅，第二绝缘层14包含氮化硅。
第一绝缘层11的内侧可均为第二绝缘层14。即，可在第一部分11a与第二部分11b之间的整个区域设置第二绝缘层14。
半导体装置300中的第二绝缘层14例如是通过在图8所示的步骤后，在第一绝缘层11之上使用CVD法形成氮化硅层而形成。其后，通过在第二绝缘层14的内侧形成第一绝缘区域12，进行与图10～图14所示的步骤相同的步骤，而获得半导体装置300。
如果例如水等杂质附着在绝缘部10的周围，那么存在这些杂质进入绝缘部10的内部的情况。如果进入绝缘部10的内部的杂质因半导体装置所产生的电场而极化，那么可能对半导体装置内部的电位的分布造成影响，而使半导体装置的耐压降低。
根据本实施方式，由于绝缘部10具有钝化性优异的第二绝缘层14，因此能够降低附着在绝缘部10的周围的杂质进入绝缘部10的内部的可能性。
(第四实施方式)
图19是第四实施方式的半导体装置400的剖视图。
图19是半导体装置400在X-Z截面的情况，半导体装置400在Y-Z截面的构造例如与图19所示的X-Z截面的构造相同。
半导体装置400与半导体装置100相比，不同之处在于例如还具备绝缘层15。对于半导体装置400的绝缘层15以外的构造，例如可采用与半导体装置100相同的构造。
绝缘层15的至少一部分设置在绝缘部10的周围。绝缘层15的一部分可设置在绝缘部10之上。绝缘层15的材料与半导体装置300中的第二绝缘层14同样地，使用钝化性优异的材料。作为一例，绝缘部10包含氧化硅，绝缘层15包含氮化硅。
半导体装置400例如是通过以下方法制作。
首先，进行与图4～图13所示的步骤相同的步骤，形成开口OP2。接着，在开口OP2的内壁，例如使用CVD法而形成氮化硅层。其后，将形成在阳极电极22之上的多余的氮化硅层去除，进行与图14所示的步骤相同的步骤，由此获得半导体装置400。
根据本实施方式，与半导体装置400同样地，能够降低附着在绝缘层15的周围的杂质进入绝缘部10的内部的可能性。
(第五实施方式)
图20是第五实施方式的半导体装置500的剖视图。
图20表示半导体装置500在X-Z截面的情况。半导体装置500在Y-Z截面的构造例如可与X-Z截面的构造相同。
半导体装置500与半导体装置100相比，例如n+型半导体区域1的形状不同。对于半导体装置500的n+型半导体区域1以外的构造，例如可采用与半导体装置100相同的构造。
在半导体装置500中，在Z方向的n+型半导体区域1的一部分与绝缘部10的一部分之间设置着间隙G。因此，n+型半导体区域1的与第一绝缘层11相接的部分在X方向的一端至另一端的长度L4短于n+型半导体区域1的另一部分在X方向的长度L1。第一绝缘层11在X方向的一端至另一端的距离D1例如长于长度L4，且短于长度L1。
空隙G可遍及n+型半导体区域1的上端部的外周整个面设置，也可仅设置在n+型半导体区域1的上端部的周围的一部分。
图21是表示第五实施方式的半导体装置500的制造步骤的步骤剖视图。
半导体装置500例如通过以下方法制作。
首先，进行与图4～图11所示的步骤相同的步骤，形成绝缘部10、p+型半导体区域4、及阳极电极22。这时，以开口OP1到达衬底S的方式形成开口OP1。
其次，使用RIE法形成开口OP2。这时，形成到达衬底S的开口OP2。接着，进而通过CDE法，对衬底S的露出的部分等向性地进行蚀刻，由此形成如图21所示的开口OP2，在Z方向的衬底S的一部分与绝缘部10的一部分之间形成间隙。
或，也可使用Bosch工艺。在开口OP2到达衬底S的状态下，使等向性蚀刻相对于保护膜的堆积量的蚀刻量变大，由此形成图21所示的开口OP2。
其后，通过进行与图14所示的步骤相同的步骤，而获得半导体装置500。
在本实施方式中，也能够与第一实施方式同样地，抑制半导体装置的耐压的降低。
(第六实施方式)
图22是第六实施方式的半导体装置600的剖视图。
图22表示半导体装置600在X-Z截面的情况。半导体装置600在Y-Z截面的构造例如与X-Z截面的构造相同。
图23是放大图22的一部分的剖视图。
半导体装置600与半导体装置100相比，不同之处在于例如阳极电极22的一部分设置在绝缘部10之上。对于半导体装置600的阳极电极22以外的构造，例如可采用与半导体装置100相同的构造。
阳极电极22的一部分设置在绝缘层31之上。阳极电极22的另一部分设置在绝缘部10之上。阳极电极22在Z方向隔着绝缘部10的一部分而与n+型半导体区域1的一部分重叠。
作为一例，如图23所示，第一部分11a在Z方向设置在阳极电极22与n+型半导体区域1之间。第一绝缘区域12的一部分在Z方向设置在阳极电极22与n+型半导体区域1之间。
如本实施方式般，通过将阳极电极22的一部分设置在绝缘部10的至少一部分之上，而能够抑制沿着n-型半导体区域2与p型半导体区域3的pn接合面扩张的等电位线在绝缘部10向阳极电极22侧弯曲。其结果为，与阳极电极22的一部分未设置在绝缘部10之上的情况相比，能够抑制pn接合面的端部的电场集中，从而能够进一步抑制半导体装置的耐压的降低。
(第七实施方式)
图24是第七实施方式的半导体装置700的剖视图。
图24表示半导体装置700在X-Z截面的情况。半导体装置700在Y-Z截面的构造例如与X-Z截面的构造相同。
半导体装置700与半导体装置100相比，不同之处在于例如还具备p-型半导体区域25(第四半导体区域)。对于半导体装置700的p-型半导体区域25以外的构造，例如可采用与半导体装置100相同的构造。
p-型半导体区域25的p型杂质浓度例如低于p型半导体区域3的p型杂质浓度。但，p-型半导体区域25的p型杂质浓度可与p型半导体区域3的p型杂质浓度相等。
p-型半导体区域25的Z方向的一端与p型半导体区域3相接。p-型半导体区域25例如设置在n-型半导体区域2的一部分的周围。即，在n-型半导体区域2之上及侧方，p型半导体区域是连续地设置。
p-型半导体区域25在第四方向的厚度与杂质浓度例如是以在对阴极电极21与阳极电极22施加反方向电压时，p-型半导体区域25全部空乏化的方式进行设定。
p-型半导体区域25可设置在所有n-型半导体区域2的周围。在该情况下，p-型半导体区域25的Z方向的另一端与n+型半导体区域1相接，p-型半导体区域25的一部分例如被n+型半导体区域1包围。即，p-型半导体区域25的至少一部分在X方向及Y方向设置在n-型半导体区域2的至少一部分与绝缘部10的一部分之间。
图25是表示第七实施方式的半导体装置700的制造步骤的步骤剖视图。
半导体装置700例如是通过以下制造方法制作。
首先，进行与图4～图7所示的步骤相同的步骤，形成开口OP1。
其次，如图25所示，通过开口OP1，对n-型半导体区域2的露出的部分离子注入p型杂质。通过该步骤，形成p-型半导体区域25。
p-型半导体区域25的形成步骤可在形成开口OP1，并形成第一绝缘层11后进行。但，为了对n-型半导体区域2的一部分有效率地离子注入p型杂质，理想的是在形成第一绝缘层11前形成p-型半导体区域25。
根据本实施方式，由于设置了与p型半导体区域3相接的p-型半导体区域25，因此等电位线在设置着p-型半导体区域25的区域中，向阴极电极21侧扩张。因此，能够抑制p型半导体区域3的端部的电场的集中，从而能够进一步抑制半导体装置的耐压的降低。
(第八实施方式)
图26是第八实施方式的半导体装置800的剖视图。
图27是放大图26的一部分的剖视图。图26是半导体装置800的X-Z截面，半导体装置800在Y-Z截面的构造也可具有与图26相同的构造。
半导体装置800与半导体装置100相比例如，n-型半导体区域2、p型半导体区域3、及绝缘部10的形状不同。对于半导体装置800的绝缘部10以外的构造，例如可采用与半导体装置100相同的构造。
如图26及图27所示，绝缘部10越朝向-Z方向，其宽度越增加。因此，由绝缘部10包围的n-型半导体区域2及p型半导体区域3的宽度例如越朝向-Z方向越减少。
即，n-型半导体区域2的至少一部分在X方向的长度短于p型半导体区域3的至少一部分在X方向的长度。具体来说，如图26所示，n-型半导体区域2的一部分在X方向的长度L6短于p型半导体区域3的至少一部分在X方向的长度L5。
绝缘部10中在X方向与n-型半导体区域2重叠的部分在第四方向的厚度T4，小于绝缘部10中在X方向与p型半导体区域3重叠的部分在第四方向的厚度T3。在绝缘部10在X方向与n+型半导体区域1重叠的情况下，绝缘部10中在X方向与n+型半导体区域1重叠的部分在第四方向的厚度T5大于T3。
在绝缘部10中，例如，第一绝缘层11在第四方向的厚度固定，第一绝缘区域12在第四方向的厚度变化。即，第一绝缘区域12中隔着第一绝缘层11在X方向与n-型半导体区域2重叠的部分在第四方向的厚度T7，大于第一绝缘区域12中隔着第一绝缘层11在X方向与p型半导体区域3重叠的部分在第四方向的厚度T6。
在第一绝缘区域12在X方向隔着第一绝缘层11与n+型半导体区域1重叠的情况下，第一绝缘区域12中隔着第一绝缘层11在X方向与n+型半导体区域1重叠的部分在第四方向的厚度T8大于厚度T7。
半导体装置800例如是通过以下制造方法制作。
首先，进行与图4及图5所示的步骤相同的步骤，形成绝缘层31a及绝缘层32。接着，形成开口OP1。这时，例如使用Bosch工艺，使侧壁保护膜的膜厚较厚，且使等向性蚀刻的蚀刻速率较大，由此能够形成朝向-Z方向宽度变大的开口OP1。
其后，通过进行与图8～图14所示的步骤相同的步骤，而获得图26及图27所示的半导体装置800。
在本实施方式中，越朝向-Z方向，绝缘部10的厚度越大。因此，如图27所示，p型半导体区域3与绝缘部10的接触面和n-型半导体区域2与p型半导体区域的pn接合面所成的角度α大于90度。
另一方面，n-型半导体区域2与绝缘部10的接触面和n-型半导体区域2与p型半导体区域的pn接合面所成的角度β小于90度。即，形成pn接合面的两个半导体区域中杂质浓度较低的半导体区域的端面(n-型半导体区域2与第一绝缘层11的接触面)和pn接合面所成的角度小于90度。
存在于pn接合面的端部附近，空乏层缩小，电场强度变高的情况。通过如本实施方式般，使角度β小于90度，而能够使端面附近的电场强度变弱。因此，根据本实施方式，能够进一步抑制半导体装置的耐压的降低。
(第九实施方式)
图28是第九实施方式的半导体装置900的剖视图。
半导体装置900例如为MOSFET。
半导体装置900具有n+型漏极区域1(第一导电型的第三半导体区域)、n-型半导体区域2(第一半导体区域)、p型基极区域3(第二导电型的第二半导体区域)、n+型源极区域5(第六半导体区域)、栅极绝缘层6、栅极电极7、第一绝缘层11、第一绝缘区域12、漏极电极21、源极电极22、及绝缘层31。
图28是半导体装置900在X-Z截面的情况，半导体装置900在Y-Z截面的构造例如可与图28所示的X-Z截面的构造相同。
在本实施方式中，对于n+型漏极区域1、n-型半导体区域2、绝缘部10、漏极电极21、及源极电极22的构造，例如可采用与第一实施方式～第八实施方式中任一实施方式中的n+型半导体区域1、n-型半导体区域2、绝缘部10、阴极电极21、及阳极电极22相同的构造。或，可相互组合采用第一实施方式～第八实施方式中说明的构造。
p型基极区域3选择性地设置在n-型半导体区域2中。n+型源极区域5选择性地设置在p型基极区域3之上。源极电极22设置在p型基极区域3之上及n+型源极区域5之上，与n+型源极区域5电连接。绝缘部10沿着X-Y面而包围n-型半导体区域2及p型基极区域3。
栅极电极7例如在X方向隔着栅极绝缘层6而与n-型半导体区域2的一部分、p型基极区域3、及n+型源极区域5的至少一部分重叠。半导体装置900可为平面型MOSFET，其中栅极电极7在Z方向隔着栅极绝缘层6而与n-型半导体区域2的一部分、基极区域3、及n+型源极区域5的一部分重叠。
通过在对漏极电极21施加相对于源极电极22为正的电压的状态下，对栅极电极7施加阈值以上的电压，而使MOSFET成为接通状态。这时，在p型基极区域3的栅极绝缘层6附近的区域形成信道(反转层)。
另一方面，在对漏极电极21施加相对于源极电极22为正的电压，且对栅极电极7施加的电压未达阈值的情况下，在p型基极区域3的栅极绝缘层6附近的区域未形成信道，而MOSFET成为断开状态。这时，空乏层从p型基极区域3与n-型半导体区域2的pn接合界面扩张，而保持耐压。
在本实施方式中，也能够与第一实施方式同样地，抑制pn接合面的端部的电场的集中，从而能够抑制半导体装置的耐压的降低。
(第十实施方式)
图29是第十实施方式的半导体装置1000的剖视图。
半导体装置1000例如为IGBT。
半导体装置1000具有p+型集极区域8(第八半导体区域)、n型半导体区域1a(第一导电型的第三半导体区域)、n-型半导体区域2(第一半导体区域)、p型基极区域3(第二导电型的第二半导体区域)、n+型射极区域5、p+型接触区域9(第七半导体区域)、栅极绝缘层6、栅极电极7、第一绝缘层11、第一绝缘区域12、集极电极21、射极电极22、及绝缘层31。
图29是半导体装置1000在X-Z截面情况，半导体装置1000在Y-Z截面的构造例如与图29所示的X-Z截面的构造相同。
p+型集极区域8与集极电极21电连接。在p+型集极区域8之上，设置着n型半导体区域1a。n型半导体区域1a例如设置在p+型集极区域8的整个面上。在n型半导体区域1a的一部分之上，设置着n-型半导体区域2。在n型半导体区域1a的另一部分之上，设置着绝缘部10。
在n-型半导体区域2之上，设置着p型基极区域3。在p型基极区域3之上，选择性地设置着n+型射极区域5。作为n+型射极区域5的构造，可采用与第九实施方式中的n+型源极区域5相同的构造。
在p型基极区域3之上，还设置着p+型接触区域9。p+型接触区域9例如可在X方向设置在n+型射极区域5之间。或也可于在X方向相邻的栅极绝缘层6之间，n+型射极区域5与p+型接触区域9在Y方向交错地设置。
绝缘部10例如沿着X-Y面而包围n型半导体区域1a的一部分、n-型半导体区域2、多个p型半导体区域3、多个n+型射极区域5、及多个p+型接触区域9。
在本实施方式中，也能够与第一实施方式同样地，抑制pn接合面的端部的电场的集中，从而能够抑制半导体装置的耐压的降低。
对于以上说明的各实施方式中的各半导体区域之间的杂质浓度的相对高低，例如能够使用SCM(扫描型静电电容显微镜)进行确认。各半导体区域中的载流子浓度可看作与在各半导体区域中活化的杂质浓度相等。因此，对于各半导体区域之间的载流子浓度的相对高低，也能够使用SCM进行确认。
以上，对本发明的若干个实施方式进行了例示，但这些实施方式是作为示例而提出的，并非意在限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，且能够在不脱离发明的主旨的范围内进行各种省略、置换、变更等。这些实施方式及其变化例包含在发明的范围或主旨内，且包含在权利要求书记载的发明及其均等的范围内。另外，所述各实施方式能够相互组合实施。

Claims (20)

1.一种半导体装置，其特征在于具备：
第一导电型的第一半导体区域；
第二导电型的第二半导体区域，设置在所述第一半导体区域之上；
第一绝缘层，与所述第二半导体区域相接，且包围所述第一半导体区域的至少一部分及所述第二半导体区域的至少一部分；及
第一绝缘区域，包围所述第一绝缘层的至少一部分。
2.根据权利要求1所述的半导体装置，其特征在于还具备：
第一导电型的第三半导体区域，所述第三半导体区域的第一导电型的载流子浓度高于所述第一半导体区域的第一导电型的载流子浓度，所述第一半导体区域设置在所述第三半导体区域的一部分之上，且所述第一绝缘层的一部分包围所述第一半导体区域的一部分。
3.根据权利要求2所述的半导体装置，其特征在于：
所述第一绝缘层包含：
第一部分，包围所述第一半导体区域的至少一部分及所述第二半导体区域的至少一部分；及
第二部分，在与第一方向正交的方向与所述第一部分分离地设置，所述第一方向从所述第一半导体区域朝向所述第二半导体区域，所述第二部分包围所述第一部分的至少一部分；且
所述第一绝缘区域设置在所述第一部分与所述第二部分之间。
4.根据权利要求3所述的半导体装置，其特征在于：所述第一部分的厚度大于所述第二部分的厚度。
5.根据权利要求3所述的半导体装置，其特征在于：所述第三半导体区域在与所述第一方向正交的第二方向的长度长于所述第一半导体区域在所述第二方向的长度。
6.根据权利要求5所述的半导体装置，其特征在于：所述第三半导体区域在所述第二方向的所述长度长于所述第一绝缘层在所述第二方向的一端部至另一端部的距离。
7.根据权利要求3所述的半导体装置，其特征在于：所述第一绝缘区域是气隙。
8.根据权利要求7所述的半导体装置，其特征在于还具备设置在所述第一部分与所述第二部分之间的第二绝缘区域，
所述第二绝缘区域的至少一部分设置在所述第一绝缘区域之上，且
所述第二绝缘区域包含硼磷硅酸玻璃。
9.根据权利要求2所述的半导体装置，其特征在于：从所述第一半导体区域朝向所述第二半导体区域的第一方向，在所述第一半导体区域的一部分与所述第一绝缘层的一部分之间设置着间隙。
10.根据权利要求1所述的半导体装置，其特征在于还具有包围所述第一绝缘层的至少一部分的第二绝缘层，且
所述第二绝缘层包含氮化物。
11.根据权利要求10所述的半导体装置，其特征在于：所述第二绝缘层的至少一部分设置在所述第一绝缘层与所述第一绝缘区域之间，且
所述第二绝缘层包含氮化硅。
12.根据权利要求1所述的半导体装置，其特征在于还具备设置在所述第二半导体区域之上的第一电极，且
所述第一电极的一部分设置在所述第一绝缘层之上。
13.根据权利要求1所述的半导体装置，其特征在于还具备设置在所述第一半导体区域的至少一部分与所述第一绝缘层的至少一部分之间的第二导电型的第四半导体区域。
14.根据权利要求13所述的半导体装置，其特征在于：所述第四半导体区域的第二导电型的载流子浓度低于所述第二半导体区域的第二导电型的载流子浓度。
15.根据权利要求1所述的半导体装置，其特征在于：所述第一半导体区域在第二方向的长度短于所述第二半导体区域在所述第二方向的长度，所述第二方向与从所述第一半导体区域朝向所述第二半导体区域的第一方向正交。
16.根据权利要求1所述的半导体装置，其特征在于还具备：
第二导电型的第五半导体区域，选择性地设置在所述第二半导体区域之上，且所述第五半导体区域的第二导电型的载流子浓度高于所述第二半导体区域的第二导电型的载流子浓度。
17.根据权利要求1所述的半导体装置，其特征在于还具备：
第一导电型的第六半导体区域，选择性地设置在所述第二半导体区域之上；
栅极电极；及
栅极绝缘层，设置在所述栅极电极与所述第二半导体区域之间。
18.根据权利要求17所述的半导体装置，其特征在于还具备：
第二导电型的第七半导体区域，选择性地设置在所述第二半导体区域之上，且所述第七半导体区域的第二导电型的载流子浓度高于所述第二半导体区域的第二导电型的载流子浓度。
19.根据权利要求18所述的半导体装置，其特征在于还具备：
第一导电型的第三半导体区域，设置在所述第一半导体区域之下，所述第三半导体区域的第一导电型的载流子浓度高于所述第一半导体区域的第一导电型的载流子浓度；及
第二导电型的第八半导体区域，设置在所述第三半导体区域之下。
20.根据权利要求19所述的半导体装置，其特征在于所述第八半导体区域的第二导电型的载流子浓度高于所述第三半导体区域的第一导电型的载流子浓度。
CN201510553416.0A 2015-03-16 2015-09-02 半导体装置 Expired - Fee Related CN105990451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-051579 2015-03-16
JP2015051579A JP6317694B2 (ja) 2015-03-16 2015-03-16 半導体装置

Publications (2)

Publication Number Publication Date
CN105990451A true CN105990451A (zh) 2016-10-05
CN105990451B CN105990451B (zh) 2019-06-11

Family

ID=56923938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553416.0A Expired - Fee Related CN105990451B (zh) 2015-03-16 2015-09-02 半导体装置

Country Status (5)

Country Link
US (1) US10141399B2 (zh)
JP (1) JP6317694B2 (zh)
KR (1) KR20160111302A (zh)
CN (1) CN105990451B (zh)
TW (1) TW201635537A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114226984A (zh) * 2021-12-06 2022-03-25 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523997B2 (ja) 2016-03-14 2019-06-05 株式会社東芝 半導体装置の製造方法
US10511135B2 (en) 2017-12-19 2019-12-17 Raytheon Company Laser system with mechanically-robust monolithic fused planar waveguide (PWG) structure
US11309349B2 (en) * 2018-08-21 2022-04-19 Hewlett-Packard Development Company, L.P. P-type semiconductor layers coupled to N-type semiconductor layers
JP7471250B2 (ja) 2021-03-19 2024-04-19 株式会社東芝 半導体装置
EP4131422A1 (en) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
CN101499421A (zh) * 2008-01-29 2009-08-05 三洋电机株式会社 台型半导体装置及其制造方法
US20100044839A1 (en) * 2006-10-13 2010-02-25 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012009489A (ja) * 2010-06-22 2012-01-12 Denso Corp 半導体装置の製造方法および半導体装置
CN103022088A (zh) * 2011-09-21 2013-04-03 株式会社东芝 具有沟道结构体的半导体装置及其制造方法
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008480B2 (ja) 1990-11-05 2000-02-14 日産自動車株式会社 半導体装置
JP3207559B2 (ja) 1992-10-27 2001-09-10 株式会社東芝 Ｍｏｓ駆動型半導体装置
JP2000332099A (ja) 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002289683A (ja) 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8445385B2 (en) * 2008-04-11 2013-05-21 Sandisk 3D Llc Methods for etching carbon nano-tube films for use in non-volatile memories
JP2009289791A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体装置
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8809942B2 (en) 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure
JP5951213B2 (ja) 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP5978781B2 (ja) 2012-06-05 2016-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
US20100044839A1 (en) * 2006-10-13 2010-02-25 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN101499421A (zh) * 2008-01-29 2009-08-05 三洋电机株式会社 台型半导体装置及其制造方法
JP2012009489A (ja) * 2010-06-22 2012-01-12 Denso Corp 半導体装置の製造方法および半導体装置
CN103022088A (zh) * 2011-09-21 2013-04-03 株式会社东芝 具有沟道结构体的半导体装置及其制造方法
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114226984A (zh) * 2021-12-06 2022-03-25 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法
CN114226984B (zh) * 2021-12-06 2022-11-18 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Also Published As

Publication number Publication date
US20160276430A1 (en) 2016-09-22
CN105990451B (zh) 2019-06-11
TW201635537A (zh) 2016-10-01
JP6317694B2 (ja) 2018-04-25
US10141399B2 (en) 2018-11-27
KR20160111302A (ko) 2016-09-26
JP2016171267A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
CN105990451A (zh) 半导体装置
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
CN103681354B (zh) 用于产生可控半导体元件的方法
JP2017162909A (ja) 半導体装置
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
US20150115314A1 (en) Semiconductor device and manufacturing method of the same
CN107403839A (zh) 适用于深沟槽的功率半导体器件结构及制造方法
CN110544723B (zh) 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法
CN109216446A (zh) 半导体器件及其制造方法
CN105938852A (zh) 半导体装置及半导体装置的制造方法
CN106571395A (zh) 一种沟槽型金属氧化物半导体功率器件及其制作方法
CN106206753A (zh) 包括半导体结构的半导体器件及该半导体器件的制造方法
CN105977295B (zh) 半导体装置
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN104900717A (zh) 半导体装置
CN105990455A (zh) 半导体装置
CN110085674A (zh) 一种垂直功率器件及其制作方法
CN105990432A (zh) 半导体装置及其制造方法
CN105655401A (zh) 相邻半导体鳍形部间有场电极的半导体器件及其制造方法
KR20120082441A (ko) 개선된 트렌치 종단 구조
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN101180713A (zh) 制造双极晶体管的方法
CN116435336B (zh) 沟槽型mosfet电场保护结构及制备方法
CN103839824A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190611

CF01 Termination of patent right due to non-payment of annual fee