CN104900717A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104900717A
CN104900717A CN201410306543.6A CN201410306543A CN104900717A CN 104900717 A CN104900717 A CN 104900717A CN 201410306543 A CN201410306543 A CN 201410306543A CN 104900717 A CN104900717 A CN 104900717A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
region
impurity concentration
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410306543.6A
Other languages
English (en)
Inventor
下条亮平
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104900717A publication Critical patent/CN104900717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

本发明提供一种能够提高恢复耐量的半导体装置。半导体装置具备：第1导电型的第1半导体层(11)，具有第1面(11a)和与第1面对置的第2面(11b)；第2导电型的第2半导体层(12)，设置于第1面侧；第2导电型的第3半导体层(13)，部分地设置在第2半导体层内；第1导电型的第4半导体层(14)，设置在第1半导体层与第2半导体层之间，具备与第3半导体层对置且具有第1杂质浓度的第1区域(14a)、以及具有比第1杂质浓度高的第2杂质浓度的第2区域(14b)；第1导电型的第5半导体层(15)，设置于第2面；导电体(16)，经由绝缘膜(17)与第1半导体层、第2半导体层以及第3半导体层相接。

Description

半导体装置
相关申请的交叉引用
本申请享受以日本专利申请2014－43040号(申请日：2014年3月5日)为基础申请的优先权。本申请通过参照该基础申请包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为高耐压且对大电流进行控制的功率半导体装置，广泛使用IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。在将IGBT作为开关元件来利用的情况下，一般将耐压系数(日语：耐圧系)相同的pin二极管并联连接。
近年来，将IGBT和pin二极管一体化的半导体装置的研究正在发展，但要求进一步提高关断时的pin二极管的恢复耐量。
发明内容
本发明提供一种能够提高恢复耐量的半导体装置。
根据一个实施方式，半导体装置具备：第1导电型的第1半导体层，具有第1面和与所述第1面对置的第2面；第2导电型的第2半导体层，设置于所述第1面侧；第2导电型的第3半导体层，部分地设置在所述第2半导体层内；第1导电型的第4半导体层，设置在所述第1半导体层与所述第2半导体层之间，具有与所述第3半导体层对置且具有第1杂质浓度的第1区域、以及具有比所述第1杂质浓度高的第2杂质浓度的第2区域；第1导电型的第5半导体层，设置于所述第2面；导电体，经由绝缘膜而与所述第1半导体层、所述第2半导体层、以及所述第3半导体层相接；第1电极，与所述第2半导体层、所述第3半导体层、以及所述导电体电连接；以及第2电极，与所述第5半导体层电连接。
附图说明
图1是表示第1实施方式的半导体装置的图，图1(a)是其俯视图，图1(b)是沿着图1(a)的A－A线切断并向箭头方向观察的截面图。
图2是将第1实施方式的半导体装置的动作与比较例的半导体装置对比而表示的截面图。
图3是将第1实施方式的半导体装置的制造工序依次表示的截面图。
图4是将第1实施方式的半导体装置的制造工序依次表示的截面图。
图5是将第1实施方式的半导体装置的制造工序依次表示的截面图。
图6是表示第2实施方式的半导体装置的图，图6(a)是其俯视图，图6(b)是沿着图6(a)的A－A线切断并向箭头方向观察的截面图。
图7是表示第3实施方式的半导体装置的图，图7(a)是其俯视图，图7(b)是沿着图7(a)的A－A线切断并向箭头方向观察的截面图。
图8是表示第4实施方式的半导体装置的图，图8(a)是其俯视图，图8(b)是沿着图8(a)的A－A线切断并向箭头方向观察的截面图。
图9是表示第4实施方式的半导体装置的图，图9(a)是其俯视图，图9(b)是沿着图9(a)的A－A线切断并向箭头方向观察的截面图。
具体实施方式
以下，参照附图对实施方式进行说明。
(第1实施方式)
利用图1对本实施方式的半导体装置进行说明。图1是本实施方式的半导体装置，图1(a)是其俯视图，图1(b)是沿着图1(a)的A－A线切断并向箭头方向观察的截面图。另外，俯视图中，最上层(后述的第1电极)被除去。
本实施方式的半导体装置是与功率半导体装置、例如IGBT(InsulatedGate Bipolar Transistor)进行集成而作为回流二极管(续流二极管)发挥功能的pin二极管。
如图1所示，本实施方式的半导体装置(以下，称为pin二极管)10具有第1导电型的第1半导体层11、第2导电型的第2半导体层12、第2电型的第3半导体层13、第1导电型的第4半导体层14、以及第1导电型的第5半导体层15。
以下的说明中，作为一例，设第1导电型为n型、第2导电型为p型。图1中的n+、n、n－、n－－以及p+、p、p－的标记表示各导电型中的杂质浓度的相对的高低。即，n+表示n型的杂质浓度比n相对高，n－表示n型的杂质浓度比n相对低，n－－表示n型的杂质浓度比n－相对低。p+表示p型的杂质浓度比p相对高，p－表示p型的杂质浓度比p相对低。
将贯穿第1至第5半导体层11、12、13、14、15的方向设为Z方向，将与Z方向正交的方向中的一个方向设为X方向，将与Z方向及X方向正交的方向设为Y方向。
n型的第1半导体层(以下称为n基极层)11具有第1面11a和与第1面11a对置的第2面11b。p型的第2半导体层(以下称为p阳极层)12设置在n基极层11的第1面11a的上方。
p型的第3半导体层(以下称为p发射极层)13在p阳极层12上部分地设置。p发射极层13的一端面与p阳极层12的上表面相接。p发射极层13在Y方向上延伸，经由后述的绝缘膜17而与后述的导电体16相接。
n型的第4半导体层(以下称为n阻挡层)14设置在n基极层11与p阳极层12之间。n阻挡层14中，将位于p发射极层13的下方的区域作为第1区域14a。将从n阻挡层14中去除第1区域14a后的区域作为第2区域14b。第1区域14a的第1杂质浓度比第2区域14b的第2杂质浓度低。即，n阻挡层14在X方向上具有杂质浓度的分布。
n型的第5半导体层(以下称为n阴极层)15设置于n基极层11的第2面11b。
导电体(第1阳极电极)16被设置成从p阳极层12达至n基极层11的内部。进而，第1阳极电极16被设置成在Y方向(第1方向)上延伸。即，第1阳极电极16从p阳极层12的上表面达至n基极层11的内部，在Y方向上延伸。第1阳极电极16以夹持p发射极层13的方式设有多个。
绝缘膜17设置在第1阳极电极16、与n基极层11、p阳极层12、p发射极层13以及n阻挡层14各自之间。
第1电极(以下称为第2阳极电极)18被设置成与p阳极层12、p发射极层13、以及第1阳极电极16接触。第2阳极电极18与p阳极层12、p发射极层13、以及第1阳极电极16欧姆接合而电连接。
第2电极(以下称为阴极电极)19被设置成与n阴极层15接触。阴极电极19与n阴极层15欧姆接合而电连接。
n基极层11、p阳极层12、p发射极层13、n阻挡层14、以及n阴极层15例如是掺杂有杂质的硅半导体层。第1阳极电极16例如是掺杂有杂质的多晶硅膜。
绝缘膜17例如是硅氧化膜。第2阳极电极18以及阴极电极19是能够与硅欧姆接合的金属，例如是金、铝等。
n基极层11的杂质浓度例如是1×1013cm－3以上且1×1015cm－3以下左右。n基极层11的厚度例如是50μm以上且500μm以下左右。
p阳极层12的杂质浓度例如是1×1017cm－3以上且1×1018cm－3以下左右。p阳极层12的厚度例如是0.5μm以上且5μm以下左右。
p发射极层13的杂质浓度比p阳极层12的杂质浓度高。p发射极层13的杂质浓度例如是1×1020cm－3左右。p发射极层13的厚度例如是2μm以下左右。
n阻挡层14的杂质浓度比n基极层11的杂质浓度高。n阻挡层14的第1区域14a的第1杂质浓度例如是0.5×1017cm－3以下左右。n阻挡层14的第2区域14b的第2杂质浓度例如是1×1017cm－3以下左右。n阻挡层14的厚度例如是0.5μm以上且6μm以下左右。
n阴极层15的杂质浓度比第1半导体层11的杂质浓度高。第5半导体层15的杂质浓度例如是1×1018cm－3以上且1×1021cm－3以下左右。n阴极层15的厚度例如是2μm以下左右。
第1阳极电极16间的X方向的间隔(中心间距离)例如是3μm以上且18μm以下左右。第1阳极电极16的宽度例如是0.5μm以上且2μm以下左右。绝缘膜17的厚度例如是0.1μm以上且0.5μm以下左右。
本实施方式的pin二极管10也可以以共用第1阳极电极16的构造在X方向上配置多个。
接着，对本实施方式的pin二极管10的功能以及动作进行说明。
n基极层11的杂质浓度非常低，因此被视为真性半导体层(i层)。因此，p阳极层12、n基极层11、以及n阴极层15作为pin二极管发挥功能。n基极层11非常厚，因此pin二极管10具有高的耐压。p发射极层13作为p阳极层12与第2阳极电极18的接触层发挥功能。
第1阳极电极16是为了在对pin二极管10施加了逆偏压时将pn结界面的耗尽层向横向扩展来确保耐压而设置的。此外，第1阳极电极16是为了作为沟槽分离(Trench Isolation，沟槽隔离)而将pin二极管10与其他半导体装置、例如IGBT电分离而设置的。
n阻挡层14是为了作为p(n)in构造，在pin二极管10被正向偏置时对注入到n基极层11中的载流子的注入效率进行控制而设置的。并且是为了在pin二极管10关断时，对将过剩地积蓄在n基极层11中的载流子向p发射极层13排出的排出路径进行控制而设置的。
n阻挡层14的第1区域14a主要贡献于排出路径的控制，n阻挡层14的第2区域14b主要贡献于载流子的注入效率的控制。
若对第2阳极电极18施加正电压、对阴极电极19施加负电压而使pin二极管10正向偏置，则空穴从p阳极层12注入至n基极层11，电子以满足电中性条件的方式从n阴极层15注入至n基极层11。
以下，将过剩地积蓄在n基极层11内的电子、空穴称为过剩载流子。结果，在n基极层11中发生基于过剩载流子的电导率调制，因此n基极层11的电阻变得极其小。n基极层11成为导通状态。
空穴从阳极层12首先注入至n阻挡层14，在n阻挡层14中空穴浓度衰减。这是因为n阻挡层14的杂质浓度比n基极层11高，因此空穴的扩散长度变短。即，来自p阳极层12的空穴注入效率因n阻挡层14的杂质浓度而变化。
另一方面，在作为从正向偏置状态向反向偏置状态转移的过程的关断时，n基极层11的过剩载流子优先从扩散长度长的区域、即杂质浓度低的区域排出。
图2是将pin二极管10的动作与比较例的pin二极管对比而表示的图，图2(a)是表示pin二极管10的动作的截面图，图2(b)是表示比较例的pin二极管30的动作的截面图。
比较例的pin二极管30是具有杂质浓度在X方向上均匀的n阻挡层31的pin二极管。首先，对比较例的pin二极管30的动作进行说明。
如图2(b)所示，比较例的pin二极管30中，由于n阻挡层31的杂质浓度均匀，因此在pin二极管30的关断时，n基极层11的过剩载流子的排出路径遍及n阻挡层31的整体。
p阳极层12的杂质浓度比p发射极层13低，因此p阳极层12与第2阳极电极18的接触电阻高。此外，p阳极层12与第2阳极电极18有时表现肖特基结特性。
结果，p阳极层12的上部的没有设置p发射极层13的区域、即被p发射极层13夹持的区域中，引起电流集中而恢复耐量下降。
另一方面，如图2(a)所示，本实施方式的pin二极管10中，n阻挡层14中，p发射极层13的下方的第1区域14a的第1杂质浓度比第2区域14b的第2杂质浓度低，因此在pin二极管10的关断时，n基极层11的过剩载流子优先从第1区域14a排出。即，过剩载流子的排出路径被限定于第1区域14a。
结果，能够使过剩载流子迅速地经由第1区域14a向p发射极层13排出，能够提高恢复耐量。第1区域14a的第1杂质浓度能够根据目标的恢复耐量而适当决定。
接着，对pin二极管10的制造方法进行说明。图3至图5是将pin二极管10的制造方法依次表示的截面图。
如图3(a)所示，准备n型的硅基板40。在硅基板40的第1面40a上，例如通过离子注入法注入磷离子(P+)而形成具有与n阻挡层14的第1区域41a的第1杂质浓度相同的杂质浓度的n硅层41。n硅层41的厚度为n阻挡层14的厚度与p阳极层12的厚度之和。
在硅基板40的第2面40b，例如通过离子注入法注入磷离子(P+)而形成n阴极层15。n硅层41与n阴极层15之间的硅基板40成为基极层11。n阴极层15也可以使杂质进行热扩散而形成。
如图3(b)所示，在n硅层41上例如通过光刻法形成具有与设置n阻挡层14的第2区域14b的预定区域对应的开口42a的抗蚀剂膜42。
将抗蚀剂膜42作为掩模，例如通过离子注入法向n硅层41注入P+而形成n阻挡层14的第2区域14b。没有被注入P+的区域成为第1区域14a。
如图3(c)所示，向n硅层41的上部例如通过离子注入法注入B+。由此，n硅层41的上部成为p阳极层12。n硅层41的下部成为具有第1区域14a和第2区域14b的n阻挡层14。
p阳极层12例如也可以通过作为工艺气体而使用硅烷(SiH4)、作为掺杂性气体而使用乙硼烷(B2H6)的气相生长法来形成。
如图4(a)所示，在p阳极层12上，例如通过光刻法形成具有与设置p发射极层13的预定区域对应的开口43a的抗蚀剂膜43。n阻挡层14的第1区域14a位于开口43a的下方。
将抗蚀剂膜43作为掩模，例如通过离子注入法向p阳极层12注入硼离子(B+)。由此，得到设置于p阳极层12、且一端面与p阳极层12的上表面相接的p发射极层13。
如图4(b)所示，在p阳极层12上，例如通过光刻法形成具有与设置第1阳极电极16的预定区域对应的开口44a的抗蚀剂膜44。
将抗蚀剂膜44作为掩模，例如通过使用了氟类气体的RIE(Reactive IonEtching，反应离子刻蚀)法蚀刻至p发射极层13、p阳极层12、n阻挡层14、以及n基极层11的中途。由此，形成从p阳极层12的上表面到达n基极层11的内部的沟槽45。
如图5(a)所示，在沟槽45的内面、p阳极层12的上表面、以及p发射极层13的上表面，例如通过热氧化法形成硅氧化膜46。例如通过作为工艺气体而使用硅烷(SiH4)、作为掺杂性气体而使用乙硼烷(B2H6)的CVD法，以填满沟槽45的内部的方式形成多晶硅膜47。
如图5(b)所示，例如通过CMP(Chemical Mechanical Polishing，化学机械抛光)法除去多晶硅膜47，直到硅氧化膜46露出。例如使用含有氟酸的水溶液对露出的硅氧化膜46进行湿蚀刻，直到p阳极层12以及p发射极层13露出。残留的硅氧化膜46成为绝缘膜17。残留的多晶硅膜47成为第1阳极电极16。
最后，在p阳极层12、p发射极层13、以及第1阳极电极16上，例如通过溅射法形成铝膜，得到第2阳极电极18。同样，在n阴极层15上得到阴极电极19。
由此，得到图1所示的pin二极管10。
如以上说明的那样，在本实施方式的pin二极管10中，n阻挡层14中的位于p发射极层13的下方的第1区域14a的第1杂质浓度比除去第1区域14a后的第2区域41b的第2杂质浓度低。
因而，在pin二极管10关断时，n基极层11的过剩载流子的排出路径被限定于第1区域14a。结果，能够使过剩载流子经由第1区域14a迅速地向p发射极层13排出，因此得到恢复耐量高的pin二极管10。
在此，对第1导电型为n型、第2导电型为p型的情况进行了说明，但即使第1导电型为p型、第2导电型为n型，也可得到同样的效果。
对n基极层11、p阳极层12、p发射极层13、n阻挡层14、以及n阴极层15为硅半导体层的情况进行了说明，但即使是其他的半导体层、例如SiC、GaN等的化合物半导体层，也可得到同样的效果。
(第2实施方式)
利用图6对本实施方式的半导体装置进行说明。图6是表示本实施方式的半导体装置的图，图6(a)是其俯视图，图6(b)是沿着图6(a)的A－A线切断并向箭头方向观察的截面图。
本实施方式中，对与上述第1实施方式相同的构成部分赋予相同的附图标记并省略该部分的说明，对不同的部分进行说明。本实施方式与第1实施方式的不同点在于，p发射极层与第1阳极电极隔开间隔而在Y方向上延伸。
即，如图6所示，本实施方式的pin二极管50中，p发射极层51与第1阳极电极16隔开间隔地在Y方向上延伸。p发射极层51以被相邻的第1阳极电极16夹持的方式设置在p阳极层12的中央部。
在p发射极层51的下方配置有n阻挡层52的第1区域52a。n阻挡层52的第2区域52b配置在第1区域52a的两侧。
p发射极层51只要与第1阳极电极16隔开间隔地在Y方向上延伸即可，因此在第1阳极电极16间的位置没有被特别限定。因而，有在pin二极管50的制造工序中，用于形成p发射极层51的光刻变得容易的优点。
另外，p发射极层51的面积只要与图1所示的p发射极层13的面积相同即可。例如，将p发射极层51的X方向的宽度设为p发射极层13的X方向的宽度的2倍。
如以上说明的那样，本实施方式的pin二极管50中，p发射极层51与第1阳极电极16隔开间隔地设置。结果，在pin二极管50的制造工序中，光刻变得容易。
另外，还能够将多个p发射极层51在X方向上隔开间隔地设置。在该情况下，只要使各p发射极层51的面积之和与图1所示的p发射极层13的面积相同即可。
(第3实施方式)
利用图7对本实施方式的半导体装置进行说明。图7是表示本实施方式的半导体装置的图，图7(a)是其俯视图，图7(b)是沿着图7(a)的A－A线切断并向箭头方向观察的截面图。A－A线不是直线，而是弯曲(crank)状。
本实施方式中，对与上述第1实施方式相同的构成部分附加相同的附图标记并省略该部分的说明，对不同的部分进行说明。本实施方式与第1实施方式的不同点在于，p发射极层在X方向上延伸。
即，如图7所示，本实施方式的pin二极管60中，p发射极层61在与Y方向正交的X方向(第2方向)上延伸。p发射极层61的两端经由绝缘膜17与第1阳极电极16相接。
多个p发射极层61在Y方向上隔开间隔地配置。在p发射极层61的下方配置有n阻挡层62的第1区域62a。n阻挡层62的第2区域62b配置在相邻的第1区域62a之间。
多个p发射极层61只要在Y方向上隔开间隔地配置即可，其间隔没有特别限定。
将在Y方向上延伸的p发射极层配置在第1阳极电极16间的情况下，若第1阳极电极16间的X方向的间隔(中心间距离)变短，则pin二极管的制造工序中的光刻变难。
另一方面，本实施方式中，由于p发射极层61在X方向上延伸，因此本质上pin二极管60的制造工序中的光刻不受第1阳极电极16间的X方向的间隔的影响。具有即使第1阳极电极16间的X方向的间隔变短，pin二极管60的制造工序中的光刻也容易的优点。
另外，p发射极层61的面积只要与图1所示的p发射极层13的面积相同即可。
如以上说明的那样，本实施方式的pin二极管60中，p发射极层61在X方向上延伸。结果，pin二极管60的制造工序中的光刻容易。是适合于第1阳极电极16间的X方向的间隔(中心间距离)短的情况的配置。
(第4实施方式)
利用图8对本实施方式的半导体装置进行说明。图8是表示本实施方式的半导体装置的图，图8(a)是其俯视图，图8(b)是沿着图8(a)的A－A线切断并向箭头方向观察的截面图。A－A线是弯曲状。
本实施方式中，对与上述第1实施方式相同的构成部分附加相同的附图标记并省略该部分的说明，对不同的部分进行说明。本实施方式与第1实施方式的不同点在于，使n阻挡层的第1区域的第1杂质浓度实质上与n基极层的杂质浓度相同。
即，如图8所示，本实施方式的pin二极管70中，p发射极层71是与图7所示的p发射极层61相同的配置。n阻挡层72中的位于p发射极层71的下方的第1区域72a的第1杂质浓度被设定为实质上与n基极层11的杂质浓度相同。n阻挡层72的第2区域72b配置在相邻的第1区域72a之间。
本实施方式的n阻挡层72中，由于第1区域72a的第1杂质浓度与第2区域72b的第2杂质浓度之差变大，因此提高在pin二极管70关断时n基极层11的过剩载流子的排出路径被限定于第1区域72a的效果。
如以上说明的那样，本实施方式的pin二极管70中，n阻挡层72的第1区域72a的第1杂质浓度被设定为实质上与n基极层11的杂质浓度相同。因而，第1区域72a与第2区域72b的杂质浓度之差变大，因此可得到进一步的恢复耐量的提高效果。
在此，对p发射极层71为与图7所示的p发射极层61相同的配置的情况进行了说明，但也可以为与图1所示的p发射极层13、以及图6所示p发射极层51相同的配置。
(第5实施方式)
利用图9对本实施方式的半导体装置进行说明。图9是表示本实施方式的半导体装置的图，图9(a)是其俯视图，图9(b)是沿着图9(a)的A－A线切断并向箭头方向观察的截面图。A－A线是弯曲状。
本实施方式中，对与上述第1实施方式相同的构成部分附加相同的附图标记并省略该部分的说明，对不同的部分进行说明。本实施方式与第1实施方式的不同点在于，使p发射极层正下方的p阳极层的杂质浓度比除了p发射极层正下方的p阳极层以外的p阳极层的杂质浓度高。
即，如图9所示，本实施方式的pin二极管80中，p发射极层81是与图7所示的p发射极层61相同的配置。在p阳极层82中，将p发射极层81的正下方的区域设为第3区域82a。将除了第3区域82a以外的区域设为第4区域82b。第3区域82a的第3杂质浓度被设定为比第4区域82b的杂质浓度高。
另一方面，n阻挡层83中，p发射极层81的下侧的第1区域83a的第1杂质浓度被设定为与第2区域83b的第2杂质浓度相同。
本实施方式中，也能够得到在pin二极管80关断时、n基极层11的过剩载流子的排出路径被限定于第1区域83a的效果。
如以上说明的那样，本实施方式的pin二极管80中，p阳极层82中的p发射极层81的正下方的第3区域82a的第3杂质浓度被设定为比第4区域82b的杂质浓度高。
本实施方式的pin二极管80中，也与第1实施方式的pin二极管10同样能够得到恢复耐量提高的效果。
在此，对p发射极层81为与图7所示的p发射极层61相同的配置的情况进行了说明，但也可以为与图1所示的p发射极层13、以及图6所示的p发射极层51相同的配置。
对在n阻挡层83中第1区域83a的第1杂质浓度与第2区域83b的第2杂质浓度相同的情况进行了说明，但只要使第1杂质浓度比第2杂质浓度低，就能够进一步增强恢复耐量的提高效果。
以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为例来提示的，并没有要限定发明的范围。这些新的实施方式能够以其他多种形态实施，并且在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求书记载的发明及其等效的范围中。

Claims (3)

1.一种半导体装置，其特征在于，具备：
第1导电型的第1半导体层，具有第1面和与所述第1面对置的第2面；
第2导电型的第2半导体层，设置于所述第1面侧；
第2导电型的第3半导体层，部分地设置在所述第2半导体层内；
第1导电型的第4半导体层，设置在所述第1半导体层与所述第2半导体层之间，具有与所述第3半导体层对置且具有第1杂质浓度的第1区域、以及具有比所述第1杂质浓度高的第2杂质浓度的第2区域；
第1导电型的第5半导体层，设置于所述第2面；
导电体，经由绝缘膜与所述第1半导体层、所述第2半导体层以及所述第3半导体层相接；
第1电极，与所述第2半导体层、所述第3半导体层以及所述导电体电连接；以及
第2电极，与所述第5半导体层电连接。
2.如权利要求1所述的半导体装置，其特征在于，
所述第1杂质浓度与所述第1半导体层的杂质浓度相同。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述第2半导体层具备第3区域和第4区域，该第3区域位于所述第3半导体层与所述第4半导体层之间，具有第3杂质浓度，该第4区域位于所述第1电极与所述第4半导体层之间，具有比所述第3杂质浓度低的第4杂质浓度。
CN201410306543.6A 2014-03-05 2014-06-30 半导体装置 Pending CN104900717A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014043040A JP2015170654A (ja) 2014-03-05 2014-03-05 半導体装置
JP2014-043040 2014-03-05

Publications (1)

Publication Number Publication Date
CN104900717A true CN104900717A (zh) 2015-09-09

Family

ID=54018234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410306543.6A Pending CN104900717A (zh) 2014-03-05 2014-06-30 半导体装置

Country Status (4)

Country Link
US (1) US20150255629A1 (zh)
JP (1) JP2015170654A (zh)
CN (1) CN104900717A (zh)
TW (1) TW201535722A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6293688B2 (ja) * 2015-03-02 2018-03-14 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
DE102017212673A1 (de) * 2017-07-24 2019-01-24 Robert Bosch Gmbh Halbleiteranordnung mit einer PIN-Diode
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
US11342469B2 (en) 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114570A1 (en) * 2002-10-31 2007-05-24 Masakazu Yamaguchi Power semiconductor device
CN1979818A (zh) * 2005-12-06 2007-06-13 丰田自动车株式会社 半导体器件及其制造方法
US20130124348A1 (en) * 2011-11-16 2013-05-16 Microsoft Corporation Plug-in based chip card payments

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP2008066708A (ja) * 2006-08-09 2008-03-21 Toshiba Corp 半導体装置
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
US7638839B2 (en) * 2007-03-09 2009-12-29 Hitachi, Ltd. Power semiconductor device and power conversion device using the same
JPWO2009122486A1 (ja) * 2008-03-31 2011-07-28 三菱電機株式会社 半導体装置
EP2442355B1 (en) * 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
JP5852555B2 (ja) * 2012-12-26 2016-02-03 株式会社豊田中央研究所 半導体装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114570A1 (en) * 2002-10-31 2007-05-24 Masakazu Yamaguchi Power semiconductor device
CN1979818A (zh) * 2005-12-06 2007-06-13 丰田自动车株式会社 半导体器件及其制造方法
US20130124348A1 (en) * 2011-11-16 2013-05-16 Microsoft Corporation Plug-in based chip card payments

Also Published As

Publication number Publication date
TW201535722A (zh) 2015-09-16
US20150255629A1 (en) 2015-09-10
JP2015170654A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
CN103887173B (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
US8723253B2 (en) Semiconductor device and method for manufacturing same
CN108604602A (zh) 半导体装置及半导体装置的制造方法
US20130248882A1 (en) Semiconductor device
US20140077293A1 (en) Semiconductor device
US9653557B2 (en) Semiconductor device
CN103367446A (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
US9716187B2 (en) Trench semiconductor device having multiple trench depths and method
CN103311242A (zh) 半导体器件
CN103035721B (zh) 超级结器件及其制造方法
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
CN104217936A (zh) 用于制造半导体部件的方法
CN103050541A (zh) 一种射频ldmos器件及其制造方法
CN109216446A (zh) 半导体器件及其制造方法
CN104218087A (zh) 半导体器件及其制造方法
CN106024915B (zh) 一种超级结肖特基二极管
CN202930388U (zh) 电荷补偿半导体器件
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
CN104900717A (zh) 半导体装置
CN105206607A (zh) 半导体装置及其制造方法
CN105409006A (zh) 半导体装置
CN103208529A (zh) 半导体二极管以及用于形成半导体二极管的方法
CN104078493A (zh) 半导体装置
CN112670340B (zh) P型栅hemt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150909

WD01 Invention patent application deemed withdrawn after publication