JP2016171267A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016171267A
JP2016171267A JP2015051579A JP2015051579A JP2016171267A JP 2016171267 A JP2016171267 A JP 2016171267A JP 2015051579 A JP2015051579 A JP 2015051579A JP 2015051579 A JP2015051579 A JP 2015051579A JP 2016171267 A JP2016171267 A JP 2016171267A
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor device
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015051579A
Other languages
English (en)
Other versions
JP6317694B2 (ja
Inventor
奥村　秀樹
Hideki Okumura
秀樹 奥村
土谷　政信
Masanobu Tsuchiya
政信 土谷
寛人 三沢
Hiroto Misawa
寛人 三沢
朗 江崎
Akira Ezaki
朗 江崎
達也 白石
Tatsuya Shiraishi
達也 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015051579A priority Critical patent/JP6317694B2/ja
Priority to KR1020150108040A priority patent/KR20160111302A/ko
Priority to CN201510553416.0A priority patent/CN105990451B/zh
Priority to TW104128893A priority patent/TW201635537A/zh
Priority to US14/846,916 priority patent/US10141399B2/en
Publication of JP2016171267A publication Critical patent/JP2016171267A/ja
Application granted granted Critical
Publication of JP6317694B2 publication Critical patent/JP6317694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】耐圧の低下を抑制できる半導体装置を提供する。【解決手段】第１導電形の第１半導体領域２と、第２導電形の第２半導体領域３と、第１絶縁層１１と、第１絶縁領域１２と、を有する。第２半導体領域３は、第１半導体領域２の上に設けられている。第１絶縁層１１は、第２半導体領域３に接している。第１絶縁層１１は、第１半導体領域２の少なくとも一部及び第２半導体領域３の少なくとも一部を囲んでいる。第１絶縁領域１２は、第１絶縁層１１の少なくとも一部を囲んでいる。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。
ダイオード、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、およびＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体装置は、例えば、電力変換回路等に用いられる。これらの半導体装置では、例えば、ｎ−形半導体領域の一部の上にｐ形半導体領域が形成され、このｐｎ接合面からｎ−形半導体領域に向けて空乏層を広げることで耐圧を得ている。
しかし、ｎ−形半導体領域の一部の上にｐ形半導体領域が形成されている場合、ｐｎ接合面は屈曲する部分を含む。電界は、ｐｎ接合面の屈曲部分に集中する。このため、半導体装置の耐圧は、この屈曲部における電界集中により低下してしまう。
従って、半導体装置の耐圧の低下を抑制できる技術が求められている。
米国特許第７７８１３１０号明細書
本発明が解決しようとする課題は、耐圧の低下を抑制できる半導体装置を提供することである。
実施形態に係る半導体装置は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１絶縁層と、第１絶縁領域と、を有する。
第２半導体領域は、第１半導体領域の上に設けられている。
第１絶縁層は、第２半導体領域に接している。第１絶縁層は、第１半導体領域の少なくとも一部および第２半導体領域の少なくとも一部を囲んでいる。
第１絶縁領域は、第１絶縁層の少なくとも一部を囲んでいる。
第１実施形態に係る半導体装置の平面図である。 図１のＡ−Ａ´断面図である。 図２の一部を拡大した断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程平面図である。 図４のＡ−Ａ´断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程平面図である。 図６のＡ−Ａ´断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程平面図である。 図１３のＡ−Ａ´断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の特性を例示する拡大断面図である。 第２実施形態に係る半導体装置の一部を拡大した断面図である。 第２実施形態に係る半導体装置の製造工程を表す工程断面図である。 第３実施形態に係る半導体装置の一部を拡大した断面図である。 第４実施形態に係る半導体装置の断面図である。 第５実施形態に係る半導体装置の断面図である。 第５実施形態に係る半導体装置の製造工程を表す工程断面図である。 第６実施形態に係る半導体装置の断面図である。 図２２の一部を拡大した断面図である。 第７実施形態に係る半導体装置の断面図である。 第７実施形態に係る半導体装置の製造工程を表す工程断面図である。 第８実施形態に係る半導体装置の断面図である。 図２６の一部を拡大した断面図である。 第９実施形態に係る半導体装置の断面図である。 第１０実施形態に係る半導体装置の断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。例えば、各実施形態に係る半導体装置を作製する際に用いられる基板の主面に対して平行な方向であって相互に直交する２方向をＸ方向（第２方向）及びＹ方向とする。そして、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向（第１方向）とする。
各実施形態の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置１００の平面図である。
図２は、図１のＡ−Ａ´断面図である。
図３は、図２の一部を拡大した断面図である。
なお、図１では、絶縁部１０の一部、アノード電極２２、および絶縁層３１が省略されている。
半導体装置１００は、例えば、ダイオードである。
半導体装置１００は、ｎ＋形半導体領域１（第１導電形の第３半導体領域）と、ｎ−形半導体領域２（第１半導体領域）と、ｐ形半導体領域３（第２導電形の第２半導体領域）と、ｐ＋形半導体領域４と、第１絶縁層１１と、第１絶縁領域１２と、カソード電極２１と、アノード電極２２と、絶縁層３１と、を有する。
図１に表すように、ｐ＋形半導体領域４は、ｐ形半導体領域３に囲まれている。そして、ｐ形半導体領域３は、絶縁部１０により囲まれている。ｎ＋形半導体領域１の一部は、Ｚ方向から半導体装置１００を見た場合に、絶縁部１０の周りに設けられている。
半導体装置１００の外縁（ｎ＋形半導体領域１の外縁）は、図１に表すように四角形である。ただし、この例に限らず、半導体装置１００の外縁は、円形であってもよいし、角部が小さな曲率を有する四角形であってもよい。
図２に表すように、カソード電極２１は、ｎ＋形半導体領域１と電気的に接続されている。ｎ−形半導体領域２は、例えば、ｎ＋形半導体領域１の一部の上に設けられている。従って、ｎ＋形半導体領域１のＸ方向における長さＬ１は、ｎ−形半導体領域２のＸ方向における長さＬ２よりも長い。
ｐ形半導体領域３は、ｎ−形半導体領域２の上に設けられている。ｐ＋形半導体領域４は、ｐ形半導体領域３の上に選択的に設けられている。ｐ＋形半導体領域４は、ｐ形半導体領域３の全面上に設けられていてもよい。
ｎ＋形半導体領域１の他の一部の上には、絶縁部１０が設けられている。絶縁部１０は、例えば、ｎ−形半導体領域２からｐ形半導体領域３に向かう方向（Ｚ方向）と直交するＸ−Ｙ面に沿って、ｎ＋形半導体領域１の一部、ｎ−形半導体領域２、およびｐ形半導体領域３を囲んでいる。
絶縁部１０の−Ｚ方向の端部は、例えば、ｎ＋形半導体領域１に達している。ｎ＋形半導体領域１の一部は、Ｘ−Ｙ面に沿って、絶縁部１０の一部に囲まれている。ただし、絶縁部１０の−Ｚ方向の端部と、ｎ＋形半導体領域１と、の間に、ｎ−形半導体領域２の一部が設けられていてもよい。
ｐ形半導体領域３の上には、絶縁層３１が設けられている。ｐ＋形半導体領域４の上および絶縁層３１の上には、アノード電極２２が設けられている。ｐ形半導体領域３の一部は、Ｚ方向において、絶縁層３１を介してアノード電極２２と対面している。図２に表すように、絶縁部１０の一部が、ｐ形半導体領域３の上に設けられていてもよい。
図１のＢ−Ｂ´断面図における半導体装置１００の構造は、例えば、図２に表すＡ−Ａ´断面図と同じ構造である。
絶縁部１０は、図２および図３に表すように、第１絶縁層１１と、第１絶縁領域１２と、を有する。第１絶縁層１１は、例えば、ｎ＋形半導体領域１、ｎ−形半導体領域２、およびｐ形半導体領域３と接している。第１絶縁層１１は、Ｘ−Ｙ面に沿って、ｎ＋形半導体領域１の一部、ｎ−形半導体領域２、およびｐ形半導体領域３を囲んでいる。第１絶縁層１１は、ｎ−形半導体領域２の一部およびｐ形半導体領域３の一部のみを囲んでいてもよい。
第１絶縁領域１２は、Ｘ−Ｙ面に沿って、第１絶縁層１１の一部、ｎ−形半導体領域２の少なくとも一部、およびｐ形半導体領域３の少なくとも一部を囲んでいる。第１絶縁領域１２は、さらに、ｎ＋形半導体領域１の一部を囲んでいてもよい。
ｎ＋形半導体領域１のＸ方向における長さＬ１は、例えば図２に表すように、第１絶縁層１１のＸ方向における一端から他端までの距離Ｄ１よりも長い。
第１絶縁層１１は、例えば、第１部分１１ａおよび第２部分１１ｂを含む。第１部分１１ａおよび第２部分１１ｂは、例えば、Ｚ方向に沿っている。第２部分１１ｂは、ｐ形半導体領域３から第１絶縁層１１に向かう方向において、第１部分１１ａと離間している。
なお、以降では、ｐ形半導体領域３から第１絶縁層１１に向かう方向を、第４方向とよぶ。第４方向は、例えば、Ｘ−Ｙ面に沿った方向である。
第１部分１１ａは、ｎ−形半導体領域２およびｐ形半導体領域３に接している。第１部分１１ａは、さらにｎ＋形半導体領域１と接していてもよい。第２部分１２ａは、Ｘ−Ｙ面に沿って、第１部分１１ａの少なくとも一部を囲んでいる。第１絶縁領域１２は、第１部分１１ａと第２部分１１ｂとの間に設けられている。
第１部分１１ａの第４方向における厚みＴ１は、例えば、第２部分１１ｂの第４方向における厚みＴ２よりも厚い。ただし、厚みＴ１は、厚みＴ２より薄くても良いし、厚みＴ１とＴ２が等しくてもよい。
第１絶縁層１１と第１絶縁領域１２とを有する絶縁部１０の、第４方向における厚みは、絶縁部１０の外壁に付着した不純物などが耐圧に及ぼす影響を低減するために、１μｍ以上に設定されることが望ましい。また、絶縁部１０が厚いと、半導体装置１００のサイズが大きくなってしまうため、絶縁部１０の第４方向における厚みは、１μｍ以上２００μｍ以下であることが望ましい。
図３は、図１のＡ−Ａ´断面図の絶縁部１０近傍を拡大したものであるが、図１のＢ−Ｂ´断面図の絶縁部１０近傍の様子も、例えば、図３と同様である。
次に、図４〜図１４を参照して、半導体装置１００の製造方法の一例について説明する。
図４、図６、および図１２は、第１実施形態に係る半導体装置１００の製造工程を表す工程平面図である。
図５、図７〜図１１、図１３、および図１４は、第１実施形態に係る半導体装置１００の製造工程を表す工程断面図である。
なお、図５は、図４のＡ−Ａ´断面を表している。図７は、図６のＡ−Ａ´断面を表している。図１３は、図１２のＡ−Ａ´断面を表している。
図８〜図１１および図１４は、図４、図６、および図１２のＡ−Ａ´線が付された位置に対応する位置における断面図である。
まず、ｎ＋形の半導体基板Ｓ（以下、基板Ｓという）を用意する。基板Ｓの主成分は、例えば、シリコン（Ｓｉ）である。基板Ｓの主成分は、ガリウムヒ素、炭化シリコン、または窒化ガリウムなどであってもよい。基板Ｓの一部の領域が、図１〜図３に表すｎ＋形半導体領域１に対応する。
以下の説明では、基板Ｓの主成分がＳｉである場合について、説明する。
基板Ｓの上に、ｎ−形半導体層２ａおよびｐ形半導体層３ａを形成する。ｎ−形半導体層２ａは、例えば、ｎ形不純物を添加しながらＳｉをエピタキシャル成長させることで、形成される。ｐ形半導体層３ａは、例えば、ｐ形不純物を添加しながらＳｉをエピタキシャル成長させることで、形成される。ｎ形不純物として、例えば、リンまたはヒ素を用いることができる。ｐ形不純物として、例えば、ボロンを用いることができる。
次に、ｐ形半導体層３ａの上に、絶縁層を形成する。そして、この絶縁層をパターニングすることで、絶縁層３１ａおよび絶縁層３２が形成される。このときの様子を、図４および図５に表す。
次に、図６および図７に表すように、ｎ−形半導体層２ａおよびｐ形半導体層３ａに開口ＯＰ１を形成する。開口ＯＰ１は、図６および図７に表すように、基板Ｓに達していてもよい。この工程により、例えば、ｎ−形半導体層２ａおよびｐ形半導体層３ａが分断され、図１〜図３に表す、ｎ−形半導体領域２およびｐ形半導体領域３が得られる。
開口ＯＰ１は、例えば、フォトリソグラフィ法およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて形成される。図６に表すように、開口ＯＰ１は、環状に形成される。開口ＯＰ１の形状および幅は、図６および図７に表す例に限られず、最終的に形成される絶縁部１０の形状および幅に応じて適宜変更可能である。
開口ＯＰ１を形成する際のエッチングガスとしては、例えば、ＣＦ４などのフッ化炭素系ガスや、ＳＦ６などのフッ化硫黄系ガスを用いることができる。
次に、熱酸化を行うことで、図８に表すように、開口ＯＰ１の内壁に酸化膜である第１絶縁層１１が形成される。この工程により、開口ＯＰ１の内壁に露出したＳｉのダングリングボンドが終端化される。また、このとき同時に、熱酸化によって、ｐ形半導体領域層３の上面のうち、絶縁層３１ａにより覆われていない部分にも第１絶縁層１１が形成されうる。
熱酸化を行う前に、ＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）法やウェットエッチング法などにより、ＲＩＥ法によってダメージが生じた部分を除去してもよい。ダメージが生じた部分を除去することで、ダングリングボンドを有するＳｉの数をより一層低減することができる。
次に、図９に表すように、第１絶縁層１１が形成された開口ＯＰ１の内部に絶縁材料を埋め込む。このとき、絶縁材料は、絶縁層３１ａの上にも堆積する。絶縁層３１ａの上に堆積した絶縁材料は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により除去される。これらの工程により、図９に表すように、開口ＯＰ１の内部に設けられた第１絶縁領域１２が形成される。
次に、ｐ形半導体領域３の一部を露出させるように、絶縁層３１ａの一部を除去する。このとき、同時に、絶縁層３２を除去する。続いて、ｐ形半導体領域３が露出した領域以外を不図示のマスクで覆った状態で、ｐ形不純物をイオン注入することで、図１０に表すように、ｐ＋形半導体領域４を形成する。
次に、ｐ＋形半導体領域４の上に金属層を形成する。この金属層をパターニングすることで、図１１に表すように、アノード電極２２が形成される。
次に、絶縁部１０の少なくとも一部、アノード電極２２、および絶縁層３１を覆う不図示のマスクを形成する。続いて、このマスクを用いて、ＲＩＥ法により、複数の開口ＯＰ１で区画された、ｎ−形半導体層２ａおよびｐ形半導体層３ａのうち、ｎ−形半導体領域２およびｐ形半導体領域３以外の部分を除去する。この工程により、図１２および図１３に表すように、絶縁部１０の周りに開口ＯＰ２が形成される。
開口ＯＰ２の内壁にエッチングの残差などが付着していると、この残渣によって、半導体装置内部における電位の分布が影響を受け、耐圧が低下する場合がある。従って、開口ＯＰ２を形成した後に、例えば、ＣＤＥなどの等方性エッチングを行い、開口ＯＰ２の側壁に付着した残渣を除去することが望ましい。
または、ボッシュ（ＢＯＳＣＨ）プロセスを用いて、開口ＯＰ２を形成してもよい。ボッシュプロセスは、エッチング工程と保護膜形成工程を繰り返し行う方法である。具体的には、まず、不図示のマスクを用いて、Ｓｉのエッチングが行われる。エッチングには、例えば、ＳＦ６などのフッ化硫黄ガスが用いられる。次に、Ｃ４Ｆ８などのフッ化炭素ガスを用いて、保護膜が形成される。続いて、マスクで覆われていない領域に堆積した保護膜を除去し、Ｓｉのエッチングを行う。続いて、再度、保護膜の形成を行う。これらの手順を繰り返すことで、開口ＯＰ２が形成される。
ボッシュプロセスにおけるエッチング工程は等方性エッチングを含む。このため、ボッシュプロセスを用いて開口ＯＰ２を形成することで、開口ＯＰ２を形成した後の、開口ＯＰ２の側壁に付着した残渣を低減することができる。
または、ウェットエッチング法により、開口ＯＰ２を形成してもよい。この場合、エッチング液としては、水酸化カリウム（ＫＯＨ）などのアルカリ系溶液を用いることができる。
開口ＯＰ２を形成する際に、絶縁部１０において、第１絶縁層１１は、第１絶縁領域１２を保護するマスクとして機能しうる。従って、開口ＯＰ２を形成する際に用いられるエッチングガスは、第１絶縁層１１に対して、ｎ−形半導体領域２およびｐ形半導体領域３を選択的に除去できるものであることが望ましい。エッチングガスとしては、開口ＯＰ１の形成時と同様に、例えば、ＣＦ４などのフッ化炭素系ガスや、ＳＦ６などのフッ化硫黄系ガスを用いることができる。
また、開口ＯＰ２を形成する際に、第１絶縁層１１のうち、第２部分１１ｂはエッチングガスに晒されるのに対して、ｐ形半導体領域３に接する第１部分１１ａはエッチングガスに晒されない。このため、開口ＯＰ２を形成後の状態において、第１部分１１ａの第４方向における厚みは、第２部分１１ｂの第４方向における厚みよりも厚くなりうる。
次に、基板Ｓが所定の厚みになるまで、基板Ｓの裏面を研磨する。続いて、図１４に表すように、基板Ｓの裏面上にカソード電極２１ａを形成する。その後、図１４の破線で表す位置でダイシングを行い、基板Ｓおよびカソード電極２１ａを分断することで、図１〜図３に表す半導体装置１００が得られる。
ダイシングの方法としては、ブレードを用いたメカニカルダイシングや、レーザーダイシング、ＲＩＥ技術を用いたプラズマダイシングなどを用いることができる。
次に、本実施形態による作用および効果について説明する。
本実施形態によれば、半導体装置の耐圧の低下を抑制することが可能となる。
この理由について、以下で詳細に説明する。
まず比較例として、ｐ形半導体領域３が、ｎ−形半導体領域２の一部の上に設けられ、ｎ−形半導体領域２とｐ形半導体領域３とのｐｎ接合面の一部が屈曲している半導体装置について説明する。この比較例に係る半導体装置では、ｐｎ接合面が屈曲している部分において電界の集中が生じる。このため、この屈曲部における電界の集中によって半導体装置の耐圧が低下してしまう。
これに対して、本実施形態に係る半導体装置１００における電位の分布について図１５を参照して説明する。
図１５は、第１実施形態に係る半導体装置１００の特性を例示する拡大断面図である。
図１５における破線は、アノード電極２２に、カソード電極２１に対して正の電圧が印加されている状態における等電位線を模式的に表したものである。
図１５に表されるように、等電位線は、ｎ−形半導体領域２とｐ形半導体領域３のｐｎ接合面に沿って広がる。本実施形態では、ｐ形半導体領域３と第１絶縁層１１が接しているため、ｐｎ接合面が屈曲した部分を有していない。
このため、ｐｎ接合面に沿って広がる等電位線は、図１５に表すように、第１絶縁層１１とｎ−形半導体領域２の接触面に対してほぼ垂直に交差する。この結果、ｐｎ接合面の一部において局所的に電界の集中が生じることが抑制され、半導体装置の耐圧の低下を抑制することが可能となる。
なお、本実施形態によれば、ｐ形半導体領域３に接して第１絶縁層１１および第１絶縁領域１２を設けるため、ｐ形半導体領域３の周りに終端領域を設ける必要が無い。従って、本実施形態によれば、半導体装置の耐圧の低下を抑制するとともに、半導体装置の小型化が可能となる。
また、ｐ形半導体領域３は、ｎ−形半導体領域２の全面上に設けられている。このような構成を採用することで、ｐ形半導体領域３の周りにｎ−形半導体領域２が設けられている場合に比べて、ｎ−形半導体領域２とアノード電極２２の間で生じる電界の強度を低減させることが可能となる。
このため、本実施形態によれば、ｎ−形半導体領域２とアノード電極２２の間に、厚い層間絶縁膜を設ける必要が無く、半導体装置を小型化できるとともに、半導体装置の生産性を改善することも可能である。
さらに、本実施形態では、例えば酸化処理によって形成される第１絶縁層１１に加えて、第１絶縁層１１の少なくとも一部を囲む第１絶縁領域１２を設けている。こうすることで、第１絶縁領域１２の周りに付着する不純物が半導体装置の耐圧に及ぼす影響を低減することが可能となる。
（第２実施形態）
図１６は、第２実施形態に係る半導体装置２００の一部を拡大した断面図である。
図１６は、半導体装置２００のＸ−Ｚ断面の一部を拡大したものであり、半導体装置２００のＹ−Ｚ断面における構造は、例えば、図１６に表す構造と同じである。
半導体装置２００は、半導体装置１００との比較において、例えば、絶縁部１０の構造が相違する。半導体装置２００の絶縁部１０以外の構造については、半導体装置１００と同様の構造を採用可能である。
図１６に表すように、絶縁部１０は、第１絶縁層１１、第１絶縁領域１２、および第２絶縁領域１３、を有する。第１絶縁層１１は、第１実施形態と同様に、第１部分１１ａおよび第２部分１１ｂを有する。本実施形態においては、第１絶縁領域１２は、空隙（エアギャップ）である。
第１部分１１ａと第２部分１１ｂの間には、第１絶縁領域１２の少なくとも一部が設けられている。また、第１部分１１ａと第２部分１１ｂの間であって、絶縁部１０の上端部分には、第２絶縁領域１３の少なくとも一部が設けられている。すなわち、第２絶縁領域１３の少なくとも一部は、第１絶縁領域１２の上に設けられている。第１部分１１ａと第１絶縁領域１２の間、および第２部分１１ｂと第１絶縁領域１２の間に、第２絶縁領域１３の一部が設けられていてもよい。
第１絶縁領域１２は、例えば、Ｘ−Ｙ面に沿って、ｎ−形半導体領域２の少なくとも一部とｐ形半導体領域３の少なくとも一部を囲んでいる。第１絶縁領域１２は、ｎ−形半導体領域２の少なくとも一部およびｐ形半導体領域３の少なくとも一部の一方のみを囲んでいてもよい。
次に、図１７を参照して、第２実施形態に係る半導体装置２００の製造方法について説明する。
図１７は、第２実施形態に係る半導体装置２００の製造工程を表す工程断面図である。
まず、図４〜図８に表す工程と同様の工程を行い、開口ＯＰ１の内壁の上およびｐ形半導体領域３の一部の上に、第１絶縁層１１を形成する。続いて、第１絶縁層１１の上および絶縁層３１ａの上に、図１７に表すように、ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法を用いて、絶縁層１３ａを形成する。絶縁層１３ａは、例えば、ボロンリン珪酸ガラス（ＢＰＳＧ：Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層である。
次に、絶縁層１３ａを、例えば、７００℃以上に加熱して、リフローさせることで、ＢＰＳＧを開口ＯＰ１に流し入れる。この工程により、開口ＯＰ１の上端がＢＰＳＧ層で覆われ、ＢＰＳＧ層と第１絶縁層１１で囲われた空間にエアギャップである第１絶縁領域１２が形成される。
なお、第１絶縁層１１の膜厚（第４方向における厚み）は、絶縁層１３ａをリフローさせる際、絶縁層１３ａから各半導体領域へのボロンおよびリンの拡散を抑制するために、０．５μｍ以上であることが望ましい。
続いて、絶縁層３１ａの上に形成された、余分なＢＧＳＧ層を除去する。この工程により、図１６に表す、第２絶縁領域１３が形成される。その後、図１０〜図１４に表す工程と同様の工程を行うことで、半導体装置２００が得られる。
なお、開口ＯＰ１の内部にエアギャップが生じるように、絶縁材料を堆積させることで、第１絶縁領域１２および第３絶縁部分１３を形成してもよい。この場合、例えば、ＣＶＤ法やＰＶＤ(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法などを用いることができる。
エアギャップである第１絶縁領域１２の比誘電率は、１．０に近い値を有する。これに対して、第１絶縁層１１が、例えば酸化シリコンを含む場合、第１絶縁層１１の比誘電率は、３．５〜４．０である。すなわち、第１絶縁領域１２の比誘電率は、第１絶縁層１１の比誘電率よりも小さい。
絶縁部１０が、比誘電率が小さい領域を含むことで、ｎ−形半導体領域２とｐ形半導体領域３のｐｎ接合面から広がる等電位線が、絶縁部１０において曲がることを抑制できる。この結果、ｎ−形半導体領域２とｐ形半導体領域３とのｐｎ接合面の端部における電界集中が抑制され、半導体装置の耐圧の低下をより一層抑制することが可能となる。
（第３実施形態）
図１８は、第３実施形態に係る半導体装置３００の一部を拡大した断面図である。
図１８は、半導体装置３００のＸ−Ｚ断面の一部を拡大したものであり、半導体装置３００のＹ−Ｚ断面における構造は、例えば、図１８に表す構造と同じである。
半導体装置３００は、半導体装置１００との比較において、例えば、絶縁部１０の構造が相違する。半導体装置３００の絶縁部１０以外の構造については、半導体装置１００と同様の構造を採用可能である。
図１８に表すように、絶縁部１０は、第１絶縁層１１、第１絶縁領域１２、および第２絶縁層１４を有する。第１絶縁層１１は、第１部分１１ａおよび第２部分１１ｂを有する。
第２絶縁層１４は、第１絶縁層１１と第１絶縁領域１２の間に設けられている。第２絶縁層１４の材料は、第１絶縁層１１の材料および第１絶縁領域１２の材料よりも、パッシベーション性に優れている。
一例として、第１絶縁層１１および第１絶縁領域１２が、半導体の酸化物または金属の酸化物を含む場合、第２絶縁層１４は、半導体の窒化物または金属の窒化物を含む。例えば、第１絶縁層１１および第１絶縁領域１２は、酸化シリコンを含み、第２絶縁層１４は、窒化シリコンを含む。
第１絶縁層１１の内側は、全て第２絶縁層１４であってもよい。すなわち、第１部分１１ａと第２部分１１ｂとの間の全ての領域に、第２絶縁層１４が設けられていてもよい。
半導体装置３００における第２絶縁層１４は、例えば、図８に表す工程の後、第１絶縁層１１の上にＣＶＤ法を用いて窒化シリコン層を形成することで、形成される。その後、第２絶縁層１４の内側に第１絶縁領域１２を形成し、図１０〜図１４に表す工程と同様の工程を行うことで、半導体装置３００が得られる。
絶縁部１０の周りに不純物、例えば水など、が付着すると、これらの不純物が、絶縁部１０の内部に入り込む場合がある。絶縁部１０の内部に入り込んだ不純物が半導体装置から生じる電界によって分極すると、半導体装置内部の電位の分布に影響を与え、半導体装置の耐圧を低下させうる。
本実施形態によれば、絶縁部１０がパッシベーション性に優れる第２絶縁層１４を有するため、絶縁部１０の周りに付着した不純物が絶縁部１０の内部に入り込む可能性を低減することができる。
（第４実施形態）
図１９は、第４実施形態に係る半導体装置４００の断面図である。
図１９は、半導体装置４００のＸ−Ｚ断面における様子であり、半導体装置４００のＹ−Ｚ断面における構造は、例えば、図１９に表すＸ−Ｚ断面における構造と同じである。
半導体装置４００は、半導体装置１００との比較において、例えば、絶縁層１５をさらに備える点で異なる。半導体装置４００の絶縁層１５以外の構造については、例えば、半導体装置１００と同様の構造を採用可能である。
絶縁層１５の少なくとも一部は、絶縁部１０の周りに設けられている。絶縁層１５の一部が、絶縁部１０の上に設けられていてもよい。絶縁層１５の材料には、半導体装置３００における第２絶縁層１４と同様、パッシベーション性に優れた材料が用いられる。一例として、絶縁部１０は、酸化シリコンを含み、絶縁層１５は、窒化シリコンを含む。
半導体装置４００は、例えば、以下の方法により作製される。
まず、図４〜図１３に表す工程と同様の工程を行い、開口ＯＰ２を形成する。続いて、開口ＯＰ２の内壁に、例えばＣＶＤ法を用いて窒化シリコン層を形成する。その後、アノード電極２２の上に形成された、余分な窒化シリコン層を除去し、図１４に表す工程と同様の工程を行うことで、半導体装置４００が得られる。
本実施形態によれば、半導体装置４００と同様に、絶縁層１５の周りに付着した不純物が、絶縁部１０の内部に入り込む可能性を低減することができる。
（第５実施形態）
図２０は、第５実施形態に係る半導体装置５００の断面図である。
図２０は、半導体装置５００のＸ−Ｚ断面における様子を表している。半導体装置５００のＹ−Ｚ断面における構造は、例えば、Ｘ−Ｚ断面における構造と同じでありうる。
半導体装置５００は、半導体装置１００との比較において、例えば、ｎ＋形半導体領域１の形状が異なる。半導体装置５００のｎ＋形半導体領域１以外の構造については、例えば、半導体装置１００と同様の構造を採用可能である。
半導体装置５００では、ｎ＋形半導体領域１の一部と絶縁部１０の一部とのＺ方向における間に、間隙Ｇが設けられている。このため、ｎ＋形半導体領域１の、第１絶縁層１１と接する部分の、Ｘ方向の一端から他端までの距離Ｄ２は、ｎ＋形半導体領域１の他の一部のＸ方向における長さＬ１よりも短い。また、第１絶縁層１１のＸ方向における一端から他端までの距離Ｄ１は、例えば、距離Ｄ２よりも長く、長さＬ１よりも短い。
空隙Ｇは、ｎ＋形半導体領域１の上端部の外周全面に亘って設けられていてもよいし、ｎ＋形半導体領域１の上端部の周りの一部にのみ設けられていてもよい。
図２１は、第５実施形態に係る半導体装置５００の製造工程を表す工程断面図である。
半導体装置５００は、例えば、以下の方法により作製される。
まず、図４〜図１１に表す工程と同様の工程を行い、絶縁部１０、ｐ＋形半導体領域４、およびアノード電極２２を形成する。このとき、開口ＯＰ１が基板Ｓに達するように、開口ＯＰ１を形成する。
次に、ＲＩＥ法を用いて開口ＯＰ２を形成する。このとき、基板Ｓまで達する開口ＯＰ２を形成する。続いて、さらにＣＤＥ法により、基板Ｓの露出した部分を等方的にエッチングすることで、図２１に表すような開口ＯＰ２が形成され、基板Ｓの一部と絶縁部１０の一部とのＺ方向における間に、間隙が形成される。
または、ボッシュプロセスを用いることも可能である。開口ＯＰ２が基板Ｓまで達している状態で、保護膜の堆積量に対する等方性エッチングのエッチング量を大きくすることで、図２１に表す開口ＯＰ２が形成される。
その後、図１４に表す工程と同様の工程を行うことで、半導体装置５００が得られる。
本実施形態においても、第１実施形態と同様に、半導体装置の耐圧の低下を抑制することが可能である。
（第６実施形態）
図２２は、第６実施形態に係る半導体装置６００の断面図である。
図２２は、半導体装置６００のＸ−Ｚ断面における様子を表している。半導体装置６００のＹ−Ｚ断面における構造は、例えば、Ｘ−Ｚ断面における構造と同じである。
図２３は、図２２の一部を拡大した断面図である。
半導体装置６００は、半導体装置１００との比較において、例えば、アノード電極２２の一部が絶縁部１０の上に設けられている点で異なる。半導体装置６００のアノード電極２２以外の構造については、例えば、半導体装置１００と同様の構造を採用可能である。
アノード電極２２の一部は、絶縁層３１の上に設けられている。アノード電極２２の他の一部は、絶縁部１０の上に設けられている。アノード電極２２は、Ｚ方向において、絶縁部１０の一部を介して、ｎ＋形半導体領域１の一部と重なっている。
一例として、図２３に表すように、第１部分１１ａは、Ｚ方向においてアノード電極２２とｎ＋形半導体領域１との間に設けられている。第１絶縁領域１２の一部は、Ｚ方向において、アノード電極２２とｎ＋形半導体領域１との間に設けられている。
本実施形態のように、アノード電極２２の一部が絶縁部１０の少なくとも一部の上に設けられていることで、ｎ−形半導体領域２とｐ形半導体領域３とのｐｎ接合面に沿って広がった等電位線が、絶縁部１０において、アノード電極２２側に曲がることを抑制できる。この結果、アノード電極２２の一部が、絶縁部１０の上に設けられていない場合に比べて、ｐｎ接合面の端部における電界集中が抑制され、半導体装置の耐圧の低下をより一層抑制することができる。
（第７実施形態）
図２４は、第７実施形態に係る半導体装置７００の断面図である。
図２４は、半導体装置７００のＸ−Ｚ断面における様子を表している。半導体装置７００のＹ−Ｚ断面における構造は、例えば、Ｘ−Ｚ断面における構造と同じである。
半導体装置７００は、半導体装置１００との比較において、例えば、ｐ−形半導体領域５をさらに備える点で異なる。半導体装置７００のｐ−形半導体領域５以外の構造については、例えば、半導体装置１００と同様の構造を採用可能である。
ｐ−形半導体領域５のｐ形不純物濃度は、例えば、ｐ形半導体領域３のｐ形不純物濃度よりも低い。ただし、ｐ−形半導体領域５のｐ形不純物濃度が、ｐ形半導体領域３のｐ形不純物濃度と等しくてもよい。
ｐ−形半導体領域５のＺ方向の一端は、ｐ形半導体領域３と接している。ｐ−形半導体領域５は、例えば、ｎ−形半導体領域２の一部の周りに設けられている。すなわち、ｎ−形半導体領域２の上および側方において、ｐ形の半導体領域が連続的に設けられている。
ｐ−形半導体領域５の第４方向における厚みと不純物濃度は、例えば、カソード電極２１とアノード電極２２への逆方向電圧印加時に、ｐ−形半導体領域５が全て空乏化するように設定される。
ｐ−形半導体領域５は、ｎ−形半導体領域２のすべての周りに設けられていてもよい。この場合、ｐ−形半導体領域５のＺ方向の他端は、ｎ＋形半導体領域１に接し、ｐ−形半導体領域５の一部は、例えば、ｎ＋形半導体領域１に囲まれている。すなわち、ｐ−形半導体領域５の少なくとも一部は、Ｘ方向およびＹ方向において、ｎ−形半導体領域２の少なくとも一部と、絶縁部１０の一部と、の間に設けられている。
図２５は、第７実施形態に係る半導体装置７００の製造工程を表す工程断面図である。
半導体装置７００は、例えば、以下の製造方法により作製される。
まず、図４〜図７に表す工程と同様の工程を行い、開口ＯＰ１を形成する。
次に、図２５に表すように、開口ＯＰ１を通して、ｎ−形半導体領域２の露出した部分に、ｐ形不純物をイオン注入する。この工程により、ｐ−形半導体領域５が形成される。
なお、ｐ−形半導体領域５の形成工程は、開口ＯＰ１を形成し、第１絶縁層１１を形成した後に行ってもよい。ただし、ｐ形不純物を効率的にｎ−形半導体領域２の一部にイオン注入するためには、第１絶縁層１１の形成前に、ｐ−形半導体領域５を形成することが望ましい。
本実施形態によれば、ｐ形半導体領域３に接するｐ−形半導体領域５が設けられているため、等電位線は、ｐ−形半導体領域５が設けられている領域において、カソード電極２１側に広がる。このため、ｐ形半導体領域３の端部における電界の集中が抑制され、半導体装置の耐圧の低下をより一層抑制することが可能となる。
（第８実施形態）
図２６は、第８実施形態に係る半導体装置８００の断面図である。
図２７は、図２６の一部を拡大した断面図である。図２６は、半導体装置８００のＸ−Ｚ断面であり、半導体装置８００のＹ−Ｚ断面における構造も、図２６と同様の構造を有しうる。
半導体装置８００は、半導体装置１００との比較において、例えば、ｎ−形半導体領域２、ｐ形半導体領域３、および絶縁部１０の形状が異なる。半導体装置８００の絶縁部１０以外の構造については、例えば、半導体装置１００と同様の構造を採用可能である。
図２６および図２７に表すように、絶縁部１０は、−Ｚ方向に向かうほど、その幅が増加している。このため、絶縁部１０に囲まれるｎ−形半導体領域２およびｐ形半導体領域３の幅は、例えば、−Ｚ方向に向かうほど減少している。
すなわち、ｎ−形半導体領域２の少なくとも一部のＸ方向における長さは、ｐ形半導体領域３の少なくとも一部のＸ方向における長さよりも短い。具体的には、図２６に表すように、ｎ−形半導体領域２の一部のＸ方向における長さＬ６は、ｐ形半導体領域３の少なくとも一部のＸ方向における長さＬ５よりも短い。
また、絶縁部１０のうち、Ｘ方向においてｎ−形半導体領域２と重なる部分の、第４方向における厚みＴ４は、絶縁部１０のうち、Ｘ方向においてｐ形半導体領域３と重なる部分の、第４方向における厚みＴ３よりも厚い。絶縁部１０がＸ方向においてｎ＋形半導体領域１と重なっている場合、絶縁部１０のうち、Ｘ方向においてｎ＋形半導体領域１と重なる部分の、第４方向における厚みＴ５は、Ｔ３よりも厚い。
絶縁部１０において、例えば、第１絶縁層１１の第４方向における厚みは一定であり、第１絶縁領域１２の第４方向における厚みが変化している。すなわち、第１絶縁領域１２のうち、第１絶縁層１１を介してＸ方向においてｎ−形半導体領域２と重なる部分の、第４方向における厚みＴ７は、第１絶縁領域１２のうち、第１絶縁層１１を介してＸ方向においてｐ形半導体領域３と重なる部分の、第４方向における厚みＴ６よりも厚い。
第１絶縁領域１２がＸ方向において第１絶縁層１１を介してｎ＋形半導体領域１と重なっている場合、第１絶縁領域１２のうち、第１絶縁層１１を介してＸ方向においてｎ＋形半導体領域１と重なる部分の、第４方向における厚みＴ８は、厚みＴ７よりも長い。
半導体装置８００は、例えば、以下の製造方法により作製される。
まず、図４および図５に表す工程と同様の工程を行い、絶縁層３１ａおよび絶縁層３２を形成する。続いて、開口ＯＰ１を形成する。このとき、例えば、ボッシュプロセスを用いて、側壁保護膜の膜厚を厚くし、かつ等方性エッチングのエッチングレートを大きくすることで、−Ｚ方向に向けて幅が広くなる開口ＯＰ１を形成することができる。
その後は、図８〜図１４に表す工程と同様の工程を行うことで、図２６および図２７に表す半導体装置８００が得られる。
本実施形態では、−Ｚ方向に向かうほど絶縁部１０の厚みが厚くなっている。このため、図２７に表すように、ｐ形半導体領域３と絶縁部１０の接触面と、ｎ−形半導体領域２とｐ形半導体領域のｐｎ接合面と、がなす角度αは、９０度より大きい。
一方で、ｎ−形半導体領域２と絶縁部１０の接触面と、ｎ−形半導体領域２とｐ形半導体領域のｐｎ接合面と、がなす角度βは、９０度よりも小さい。すなわち、ｐｎ接合面を形成している２つの半導体領域のうち不純物濃度が低い方の半導体領域の端面（ｎ−形半導体領域２と第１絶縁層１１との接触面）と、ｐｎ接合面と、のなす角度が９０度よりも小さい。
ｐｎ接合面の端部近傍では、空乏層が縮み、電界強度が高くなる場合がある。本実施形態のように、角度βを９０度よりも小さくすることで、端面近傍における電界強度を弱めることが可能となる。従って、本実施形態によれば、半導体装置の耐圧の低下をより一層抑制することが可能となる。
（第９実施形態）
図２８は、第９実施形態に係る半導体装置９００の断面図である。
半導体装置９００は、例えば、ＭＯＳＦＥＴである。
半導体装置９００は、ｎ＋形ドレイン領域１（第１導電形の第３半導体領域）と、ｎ−形半導体領域２（第１半導体領域）と、ｐ形ベース領域３（第２導電形の第２半導体領域）と、ｎ＋形ソース領域５と、ゲート絶縁層６と、ゲート電極７と、第１絶縁層１１と、第１絶縁領域１２と、ドレイン電極２１と、ソース電極２２と、絶縁層３１と、を有する。
図２８は、半導体装置９００のＸ−Ｚ断面における様子であり、半導体装置９００のＹ−Ｚ断面における構造は、例えば、図２８に表すＸ−Ｚ断面における構造と同じでありうる。
本実施形態において、ｎ＋形ドレイン領域１、ｎ−形半導体領域２、絶縁部１０、ドレイン電極２１、およびソース電極２２の構造については、例えば、第１実施形態〜第８実施形態のいずれかにおけるｎ＋形半導体領域１、ｎ−形半導体領域２、絶縁部１０、カソード電極２１、およびアノード電極２２と同様の構造を採用可能である。または、第１実施形態〜第８実施形態で説明した構造を相互に組み合わせて採用することも可能である。
ｐ形ベース領域３は、ｎ−形半導体領域２のうちに選択的に設けられている。ｎ＋形ソース領域５は、ｐ形ベース領域３の上に選択的に設けられている。ソース電極２２は、ｐ形ベース領域３の上およびｎ＋形ソース領域５の上に設けられ、ｎ＋形ソース領域５と電気的に接続されている。絶縁部１０は、Ｘ−Ｙ面に沿って、ｎ−形半導体領域２およびｐ形ベース領域３を囲んでいる。
ゲート電極７は、例えば、Ｘ方向においてゲート絶縁層６を介して、ｎ−形半導体領域２の一部、ｐ形ベース領域３、およびｎ＋形ソース領域５の少なくとも一部、と重なっている。半導体装置９００は、ゲート電極７が、Ｚ方向においてゲート絶縁層６を介して、ｎ−形半導体領域２の一部、ベース領域３、およびｎ＋形ソース領域５の一部、と重なる、プレーナ型ＭＯＳＦＥＴであってもよい。
ドレイン電極２１に、ソース電極２２に対して正の電圧が印加された状態で、ゲート電極７に閾値以上の電圧が加えられることで、ＭＯＳＦＥＴがオン状態となる。このとき、ｐ形ベース領域３のゲート絶縁層６近傍の領域にチャネル（反転層）が形成される。
一方、ドレイン電極２１に、ソース電極２２に対して正の電圧が印加され、ゲート電極７への印加電圧が閾値未満である場合、ｐ形ベース領域３のゲート絶縁層６近傍の領域にチャネルが形成されず、ＭＯＳＦＥＴがオフ状態となる。このとき、ｐ形ベース領域３とｎ−形半導体領域２のｐｎ接合界面から空乏層が広がり、耐圧が保持される。
本実施形態においても、第１実施形態と同様に、ｐｎ接合面の端部における電界の集中を抑制することができ、半導体装置の耐圧の低下を抑制することが可能となる。
（第１０実施形態）
図２９は、第１０実施形態に係る半導体装置１０００の断面図である。
半導体装置１０００は、例えば、ＩＧＢＴである。
半導体装置１０００は、ｐ＋形コレクタ領域８と、ｎ形半導体領域１ａ（第１導電形の第３半導体領域）と、ｎ−形半導体領域２（第１半導体領域）と、ｐ形ベース領域３（第２導電形の第２半導体領域）と、ｎ＋形エミッタ領域５と、ｐ＋形コンタクト領域９と、ゲート絶縁層６と、ゲート電極７と、第１絶縁層１１、第１絶縁領域１２、コレクタ電極２１と、エミッタ電極２２と、絶縁層３１と、を有する。
図２９は、半導体装置１０００のＸ−Ｚ断面における様子であり、半導体装置１０００のＹ−Ｚ断面における構造は、例えば、図２９に表すＸ−Ｚ断面における構造と同じである。
ｐ＋形コレクタ領域８は、コレクタ電極２１と電気的に接続されている。ｐ＋形コレクタ領域８の上には、ｎ形半導体領域１ａが設けられている。ｎ形半導体領域１ａは、例えば、ｐ＋形コレクタ領域８の全面上に設けられている。ｎ形半導体領域１ａの一部の上には、ｎ−形半導体領域２が設けられている。ｎ形半導体領域１ａの他の一部の上には、絶縁部１０が設けられている。
ｎ−形半導体領域２の上には、ｐ形ベース領域３が設けられている。ｐ形ベース領域３の上には、ｎ＋形エミッタ領域５が選択的に設けられている。ｎ＋形エミッタ領域５の構造として、第９実施形態におけるｎ＋形ソース領域５と同様の構造を採用可能である。
ｐ形ベース領域３の上には、さらにｐ＋形コンタクト領域９が設けられている。ｐ＋形コンタクト領域９は、例えば、Ｘ方向においてｎ＋形エミッタ領域５の間に設けられていてもよい。または、Ｘ方向において隣り合うゲート絶縁層６の間において、ｎ＋形エミッタ領域５とｐ＋形コンタクト領域９が、Ｙ方向において交互に設けられていてもよい。
絶縁部１０は、例えば、Ｘ−Ｙ面に沿って、ｎ形半導体領域１ａの一部、ｎ−形半導体領域２、複数のｐ形半導体領域３、複数のｎ＋形エミッタ領域５、および複数のｐ＋形コンタクト領域９を囲んでいる。
本実施形態においても、第１実施形態と同様に、ｐｎ接合面の端部における電界の集中を抑制することができ、半導体装置の耐圧の低下を抑制することが可能となる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００…半導体装置 １…ｎ＋形半導体領域 ２…ｎ−形半導体領域 ３…ｐ形半導体領域 ４…ｐ＋形半導体領域 ５…ｐ−形半導体領域 ６…ゲート絶縁層 ７…ゲート電極 ８…ｐ＋形コレクタ領域 ９…ｐ＋形コンタクト領域 １０…絶縁部 １１…第１絶縁層 １２…第１絶縁領域 ２１、２２…電極

Claims (15)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域に接し、前記第１半導体領域の少なくとも一部および前記第２半導体領域の少なくとも一部を囲む第１絶縁層と、
    前記第１絶縁層の少なくとも一部を囲む第１絶縁領域と、
    を備えた半導体装置。
  2. 第１導電形の第３半導体領域をさらに備え、
    前記第３半導体領域の第１導電形のキャリア濃度は、前記第１半導体領域の第１導電形のキャリア濃度よりも高く、
    前記第１半導体領域は、前記第３半導体領域の一部の上に設けられ、
    前記第１絶縁層の一部は、前記第１半導体領域の一部を囲む請求項１記載の半導体装置。
  3. 前記第１絶縁層は、
    前記第１半導体領域の少なくとも一部および前記第２半導体領域の少なくとも一部を囲む第１部分と、
    前記第１部分と、前記第１半導体領域から前記第２半導体領域に向かう第１方向と直交する方向に離間して設けられ、前記第１部分の少なくとも一部を囲む第２部分と、
    を有し、
    前記第１絶縁領域は、前記第１部分と前記第２部分との間に設けられた請求項２記載の半導体装置。
  4. 前記第１部分の厚みは、前記第２部分の厚みよりも厚い請求項３記載の半導体装置。
  5. 前記第３半導体領域の、前記第１方向に直交する第２方向における長さは、前記第１半導体領域の、前記第２方向における長さより長い請求項３または４に記載の半導体装置。
  6. 前記第３半導体領域の前記第２方向における前記長さは、前記第１絶縁層の前記第２方向における一方の端部から他方の端部までの距離よりも長い請求項５記載の半導体装置。
  7. 前記第１絶縁領域は、エアギャップである請求項３〜６のいずれか１つに記載の半導体装置。
  8. 前記第１部分と前記第２部分との間に設けられた第２絶縁領域をさらに備え、
    前記第２絶縁領域の少なくとも一部は、前記第１絶縁領域の上に設けられ、
    前記第２絶縁領域は、ボロンリン珪酸ガラスを含む請求項７記載の半導体装置。
  9. 前記第１半導体領域から前記第２半導体領域に向かう第１方向において、前記第１半導体領域の一部と前記絶縁部の一部との間に、間隙が設けられた請求項２〜８のいずれか１つに記載の半導体装置。
  10. 前記第１絶縁層の少なくとも一部を囲む第２絶縁層をさらに有し、
    前記第２絶縁層は、窒化物を含む請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第２絶縁層の少なくとも一部は、前記第１絶縁層と前記第１絶縁領域との間に設けられ、
    前記第２絶縁層は、窒化シリコンを含む請求項１０記載の半導体装置。
  12. 前記第２半導体領域の上に設けられた第１電極をさらに備え、
    前記第１電極の一部は、前記第１絶縁層の上に設けられた請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第１半導体領域の少なくとも一部と前記第１絶縁層の少なくとも一部との間に設けられた第２導電形の第４半導体領域をさらに備えた請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第４半導体領域の第２導電形のキャリア濃度は、前記第２半導体領域の第２導電形のキャリア濃度よりも低い請求項１３記載の半導体装置。
  15. 前記第１半導体領域の、前記第１半導体領域から前記第２半導体領域に向かう第１方向と直交する第２方向における長さは、前記第２半導体領域の前記第２方向における長さよりも短い請求項１〜１４のいずれか１つに記載の半導体装置。
JP2015051579A 2015-03-16 2015-03-16 半導体装置 Expired - Fee Related JP6317694B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015051579A JP6317694B2 (ja) 2015-03-16 2015-03-16 半導体装置
KR1020150108040A KR20160111302A (ko) 2015-03-16 2015-07-30 반도체 장치
CN201510553416.0A CN105990451B (zh) 2015-03-16 2015-09-02 半导体装置
TW104128893A TW201635537A (zh) 2015-03-16 2015-09-02 半導體裝置
US14/846,916 US10141399B2 (en) 2015-03-16 2015-09-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051579A JP6317694B2 (ja) 2015-03-16 2015-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2016171267A true JP2016171267A (ja) 2016-09-23
JP6317694B2 JP6317694B2 (ja) 2018-04-25

Family

ID=56923938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051579A Expired - Fee Related JP6317694B2 (ja) 2015-03-16 2015-03-16 半導体装置

Country Status (5)

Country Link
US (1) US10141399B2 (ja)
JP (1) JP6317694B2 (ja)
KR (1) KR20160111302A (ja)
CN (1) CN105990451B (ja)
TW (1) TW201635537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865680B2 (en) 2016-03-14 2018-01-09 Kabushiki Kaisha Toshiba Semiconductor device with peripheral void space and method of making the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10511135B2 (en) 2017-12-19 2019-12-17 Raytheon Company Laser system with mechanically-robust monolithic fused planar waveguide (PWG) structure
US11309349B2 (en) * 2018-08-21 2022-04-19 Hewlett-Packard Development Company, L.P. P-type semiconductor layers coupled to N-type semiconductor layers
JP7471250B2 (ja) 2021-03-19 2024-04-19 株式会社東芝 半導体装置
EP4131422A1 (en) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Semiconductor device
CN114226984B (zh) * 2021-12-06 2022-11-18 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci
JP2009206502A (ja) * 2008-01-29 2009-09-10 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2012009489A (ja) * 2010-06-22 2012-01-12 Denso Corp 半導体装置の製造方法および半導体装置
JP2013080893A (ja) * 2011-09-21 2013-05-02 Toshiba Corp 半導体装置
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008480B2 (ja) 1990-11-05 2000-02-14 日産自動車株式会社 半導体装置
JP3207559B2 (ja) 1992-10-27 2001-09-10 株式会社東芝 Ｍｏｓ駆動型半導体装置
JP2000332099A (ja) 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002289683A (ja) 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW201007836A (en) * 2008-04-11 2010-02-16 Sandisk 3D Llc Methods for etching carbon nano-tube films for use in non-volatile memories
JP2009289791A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体装置
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103022088A (zh) * 2011-09-21 2013-04-03 株式会社东芝 具有沟道结构体的半导体装置及其制造方法
JP5951213B2 (ja) 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP5978781B2 (ja) 2012-06-05 2016-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
WO2008044801A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif semiconducteur et procédé de fabrication de celui-ci
JP2009206502A (ja) * 2008-01-29 2009-09-10 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2012009489A (ja) * 2010-06-22 2012-01-12 Denso Corp 半導体装置の製造方法および半導体装置
JP2013080893A (ja) * 2011-09-21 2013-05-02 Toshiba Corp 半導体装置
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865680B2 (en) 2016-03-14 2018-01-09 Kabushiki Kaisha Toshiba Semiconductor device with peripheral void space and method of making the same

Also Published As

Publication number Publication date
CN105990451B (zh) 2019-06-11
JP6317694B2 (ja) 2018-04-25
CN105990451A (zh) 2016-10-05
US10141399B2 (en) 2018-11-27
TW201635537A (zh) 2016-10-01
US20160276430A1 (en) 2016-09-22
KR20160111302A (ko) 2016-09-26

Similar Documents

Publication Publication Date Title
JP6317694B2 (ja) 半導体装置
JP6426642B2 (ja) 半導体装置
US10020391B2 (en) Semiconductor device and manufacturing method of the same
JP6378220B2 (ja) 半導体装置
JPWO2017043608A1 (ja) 半導体装置
US9653557B2 (en) Semiconductor device
KR101339265B1 (ko) 반도체 소자의 제조 방법
US20150115314A1 (en) Semiconductor device and manufacturing method of the same
KR20110108256A (ko) 반도체장치와 그 제조방법
US9871131B2 (en) Semiconductor device with insulating section of varying thickness
CN104733301A (zh) 用于制造具有斜切边缘终止的半导体器件的方法
JP2016035989A (ja) 半導体装置
JP2016134546A (ja) 半導体装置と、その製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
US9508798B2 (en) Semiconductor device
JP6970068B2 (ja) 半導体装置
JP2016167559A (ja) 半導体装置
JP2012160601A (ja) 半導体装置の製造方法
KR20120082441A (ko) 개선된 트렌치 종단 구조
JP2012174852A (ja) 半導体装置およびその製造方法
JP2016174044A (ja) 半導体装置の製造方法
CN109390387B (zh) 半导体器件及其制造方法
JP2015177041A (ja) 半導体装置
JP2014154609A (ja) 半導体装置
JP2011082411A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180330

R150 Certificate of patent or registration of utility model

Ref document number: 6317694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees