JP2016167559A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016167559A JP2016167559A JP2015047417A JP2015047417A JP2016167559A JP 2016167559 A JP2016167559 A JP 2016167559A JP 2015047417 A JP2015047417 A JP 2015047417A JP 2015047417 A JP2015047417 A JP 2015047417A JP 2016167559 A JP2016167559 A JP 2016167559A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor region
- region
- type
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 330
- 238000011084 recovery Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】実施形態に係る半導体装置は、第1導電形の第1半導体領域と、第1電極と、第2電極と、第3電極と、第1絶縁部と、第2絶縁部と、第2導電形の第2半導体領域と、第1導電形の第3半導体領域と、第2導電形の第4半導体領域と、第4電極と、を有する。第2電極は、第1電極部分と、第2電極部分と、を有する。第2電極部分は、第1方向に延びている。第2電極部分は、第2方向において複数の第1電極部分と第1電極との間に設けられている。第4半導体領域は、第1方向において隣り合う第1電極部分の間に位置している。
【選択図】図4
Description
第1電極は、第1方向に延びている。
第2電極は、第1電極と離間して設けられている。第2電極は、第1電極部分と、第2電極部分と、を有する。第1電極部分は、第1方向と交差する第2方向に延びている。第1電極部分は、第1方向において複数設けられている。第2電極部分は、第1方向に延びている。第2電極部分は、第2方向において複数の第1電極部分と第1電極との間に設けられている。
第3電極は、第1電極および第2電極と離間して設けられている。
第1絶縁部は、第1半導体領域と第1電極との間および第1半導体領域と第3電極との間に設けられている。
第2絶縁部は、第1半導体領域と第2電極との間に設けられている。
第2半導体領域は、第1半導体領域の上に設けられている。第2半導体領域は、第2電極と第2絶縁部を介して対面している。
第3半導体領域は、第2半導体領域の上に選択的に設けられている。
第4半導体領域は、第1半導体領域の上に設けられている。第4半導体領域は、第1方向において隣り合う第1電極部分の間に位置している。
第4電極は、第3半導体領域の上に設けられている。第4電極は、第2半導体領域、第3半導体領域、第4半導体領域、第1電極、および第2電極と電気的に接続されている。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、XYZ直交座標系を用いる。半導体層Sの表面に対して平行な方向であって相互に直交する2方向をX方向(第2方向)及びY方向(第1方向)とし、これらX方向及びY方向の双方に対して直交する方向をZ方向とする。
以下の説明において、n+、n−及びp+、p、p−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、n+は、n−よりもn形の不純物濃度が相対的に高いことを示す。また、p+はpよりもp形の不純物濃度が相対的に高く、p−はpよりもp形の不純物濃度が相対的に低いことを示す。
以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形態を実施してもよい。
第1実施形態に係る半導体装置100について、図1〜図5を用いて説明する。
図1は、第1実施形態に係る半導体装置100を表す平面図である。
図2は、図1のA−A´断面図である。
図3は、図1のB−B´断面図である。
図4は、図1のC部分を拡大した平面図である。
図5は、図1のD部分を拡大した平面図である。
図6は、図1のE−E´断面図である。
図4では、絶縁層24、ソース電極31、第1絶縁部21の一部、および第2絶縁部22の一部が省略されている。
図5では、絶縁層24、ソース電極31、第2絶縁部22の一部、および第3絶縁部23の一部が省略されている。
第1実施形態に係る半導体装置100は、n+形ドレイン領域1と、n−形(第1導電形)の半導体領域2(第1半導体領域)と、p形(第2導電形)のベース領域3(第2半導体領域)と、n+形ソース領域4(第3半導体領域)と、p+形コンタクト領域5(第7半導体領域)と、p−形半導体領域6(第4半導体領域)と、p+形半導体領域7(第8半導体領域)と、p−形半導体領域8(第5半導体領域)と、n+形半導体領域9(第6半導体領域)と、ゲート電極11と、フィールドプレート電極12(第2電極)と、ゲート電極14(第3電極)と、フィールドプレート電極15(第1電極)と、ゲート電極16と、フィールドプレート電極17と、第1絶縁部21と、第2絶縁部22と、第3絶縁部23と、ドレイン電極30と、ソース電極31(第4電極)と、を有する。
第3絶縁部23は、複数の第3絶縁部分23cと、第4絶縁部分23dと、を有する。
第1絶縁部分21aおよび第3絶縁部分23cはY方向において複数設けられ、第1絶縁部分21aおよび第3絶縁部分23cのそれぞれはX方向に延びている。第2絶縁部分21bおよび第4絶縁部分23dは、Y方向に延びている。
X方向において、第1絶縁部21と第3絶縁部23の間には、複数の第2絶縁部22が設けられ、それぞれの第2絶縁部22はY方向に延びている。
ゲート電極11は、X方向において、FP電極12と、n−形半導体領域2の一部、p形ベース領域3、およびn+形ソース領域4の一部と、の間に設けられている。ゲート電極11およびFP電極12と、n−形半導体領域2、p形ベース領域3、およびn+形ソース領域4と、の間には、第1絶縁部21が設けられている。
ゲート電極16は、X方向において、FP電極17と、n−形半導体領域2の一部、p形ベース領域3、およびn+形ソース領域4の一部と、の間に設けられている。第3絶縁部23は、ゲート電極16およびFP電極17のそれぞれと、n−形半導体領域2、p形ベース領域3、およびn+形ソース領域4のそれぞれと、の間に、設けられている。
図7〜図12は、第1実施形態に係る半導体装置100の製造工程を表す工程断面図である。
なお、図7〜図12の左側の図は、図4のF−F´線に対応する位置における製造工程を表す工程断面図であり、図7〜図12の右側の図は、図4のG−G´線に対応する位置における製造工程を表す工程断面図である。
本実施形態によれば、半導体装置の耐圧の低下を抑制しつつ、逆回復状態において半導体装置の破壊が生じる可能性を低減することができる。
この理由について、以下で比較例について言及しつつ説明する。当該比較例に係る半導体装置は、本実施形態に係る半導体装置と比べて、p−形半導体領域6、p+形半導体領域7、第1電極部分12a、および第3電極部分17cを有していない。
第1実施形態に係る半導体装置110について、図13を用いて説明する。
図13は、第1実施形態の変形例に係る半導体装置110を表す断面図である。
本変形例に係る半導体装置110の平面図は、例えば、図1に表される平面図と同じである。図13は、図1のA−A´断面に対応する位置における半導体装置110の断面図である。
第2実施形態に係る半導体装置200について、図14〜図17を用いて説明する。
図14は、第2実施形態に係る半導体装置200を表す平面図である。
図15は、図14のA−A´断面図である。
図16は、図14のB−B´断面図である。
図17は、図14のC−C´断面図である。
なお、図14では、半導体層S中に設けられた、第1絶縁部21、第2絶縁部22、および第3絶縁部23のみが表され、その他の構成要素については省略されている。
FP電極13は、第5電極部分13eと、第6電極部分13fと、を有する。
FP電極12は、Z方向において、FP電極13とn−形半導体領域2の間に設けられている。第1電極部分12aおよび第5電極部分13eは、Y方向において複数設けられている。それぞれの第1電極部分12aおよびそれぞれの第5電極部分13eは、X方向に延びている。第2電極部分12bおよび第6電極部分13fは、第2絶縁部分21bに沿って、Y方向に延びている。第1電極部分12aは第2電極部分12bに接し、第5電極部分13eは第6電極部分13fに接している。
また、各半導体領域における不純物濃度については、例えば、SIMS(二次イオン質量分析法)により測定することが可能である。
Claims (12)
- 第1導電形の第1半導体領域と、
第1方向に延びる第1電極と、
前記第1方向と交差する第2方向に延び、前記第1方向において複数設けられた第1電極部分と、
前記第1方向に延び、前記第2方向において前記複数の第1電極部分と前記第1電極との間に設けられた第2電極部分と、
を有し、前記第1電極と離間して設けられた第2電極と、
前記第1電極および前記第2電極と離間して設けられた第3電極と、
前記第1半導体領域と前記第2電極との間に設けられた第1絶縁部と、
前記第1半導体領域と前記第1電極との間および前記第1半導体領域と前記第3電極との間に設けられた第2絶縁部と、
前記第1半導体領域の上に設けられ、前記第3電極と前記第2絶縁部を介して対面する第2導電形の第2半導体領域と、
前記第2半導体領域の上に選択的に設けられた第1導電形の第3半導体領域と、
前記第1半導体領域の上に設けられ、前記第1方向において隣り合う前記第1電極部分の間に位置する第2導電形の第4半導体領域と、
前記第3半導体領域の上に設けられ、前記第2半導体領域、前記第3半導体領域、前記第4半導体領域、前記第1電極、および前記第2電極と電気的に接続された第4電極と、
を備えた半導体装置。 - 前記第1絶縁部は、
前記第2方向に延び、前記第1方向において複数設けられた第1絶縁部分と、
前記第1方向に延び、前記第2方向において、前記複数の第1絶縁部分と前記第2絶縁部との間に設けられた第2絶縁部分と、
を有し、
それぞれの前記第1電極部分の少なくとも一部は、それぞれの前記第1絶縁部分に囲まれ、
前記第2電極部分は、前記第2絶縁部分に囲まれた請求項1記載の半導体装置。 - 前記第4半導体領域は、前記第1方向において隣り合う前記第1絶縁部分の間に設けられた請求項2記載の半導体装置。
- 前記第1半導体領域の上に設けられた第2導電形の複数の第5半導体領域を備え、
前記第5半導体領域の第2導電形のキャリア濃度は、前記第2半導体領域の第2導電形のキャリア濃度よりも低く、
前記第2半導体領域は、前記第1方向において、前記第5半導体領域同士の間に設けられた請求項1〜3のいずれか1つに記載の半導体装置。 - 前記第4半導体領域の第1導電形のキャリア濃度は、前記第5半導体領域の第1導電形のキャリア濃度と等しい請求項4記載の半導体装置。
- 前記第1半導体領域の上に設けられ、前記第2半導体領域、前記第3半導体領域、および前記第4半導体領域を囲む第1導電形の第6半導体領域をさらに備え、
前記第6半導体領域の第1導電形のキャリア濃度は、前記第1半導体領域の第1導電形のキャリア濃度よりも高い請求項1〜5のいずれか1つに記載の半導体装置。 - 隣り合う前記第1電極部分の間の前記第1方向における距離は、前記第1電極と前記第2電極との間の前記第2方向における距離と等しい請求項1〜6のいずれか1つに記載の半導体装置。
- 前記第3半導体領域の上に選択的に設けられた第2導電形の第7半導体領域と、
前記第4半導体領域の上に選択的に設けられた第2導電形の第8半導体領域と、
をさらに備え、
前記第7半導体領域の第2導電形のキャリア濃度は、前記第3半導体領域の第2導電形のキャリア濃度より高く、
前記第8半導体領域の第2導電形のキャリア濃度は、前記第4半導体領域の第2導電形のキャリア濃度よりも高い請求項1〜7のいずれか1つに記載の半導体装置。 - 前記第2方向において、前記第2半導体領域と前記第2電極との間に、前記第2電極と離間して設けられた第5電極をさらに備え、
前記第1絶縁部の一部は、前記第2半導体領域と前記第5電極との間に設けられた請求項1〜8のいずれか1つに記載の半導体装置。 - 前記第2方向に延び、前記第1方向において複数設けられた第3電極部分と、
前記第1方向に延び、前記第2方向において前記複数の第3電極部分と前記第1電極との間に設けられた第4電極部分と、
を有し、前記第1電極および前記第2電極と離間して設けられ、前記第4電極と電気的に接続された第5電極と、
前記第1半導体領域と前記第5電極との間に設けられた第3絶縁部と、
をさらに備え、
前記第2絶縁部は、前記第2方向において前記第1絶縁部と前記第3絶縁部の間に設けられた請求項1〜9のいずれか1つに記載の半導体装置。 - 前記第2絶縁部、前記第1電極、前記第3電極、前記第2半導体領域、および前記第3半導体領域は、前記第2方向において複数設けられ、
それぞれの前記第1電極およびそれぞれの前記第3電極は、それぞれの前記第2絶縁部に囲まれ、
前記複数の第2絶縁部は、前記第1絶縁部と前記第3絶縁部の間に設けられ、
それぞれの前記第2半導体領域およびそれぞれの前記第3半導体領域は、前記第1絶縁部と前記第2絶縁部との間、前記第2絶縁部同士の間、または前記第2絶縁部と前記第3絶縁部との間に設けられた請求項10記載の半導体装置。 - 第1導電形の第1半導体領域と、
第1方向に延びる第1電極と、
前記第1方向に交差する第2方向に延び、前記第1方向において複数設けられた第1電極部分と、
前記第1方向に延び、前記第2方向において前記複数の第1電極部分と前記第1電極との間に設けられた第2電極部分と、
を有し、前記第1電極と離間して設けられた第2電極と、
前記第1電極および前記第2電極と離間して設けられた第3電極と、
前記第1半導体領域と前記第2電極との間に設けられた第1絶縁部と、
前記第1半導体領域と前記第1電極との間および前記第1半導体領域と前記第3電極との間に設けられた第2絶縁部と、
前記第1半導体領域の上に設けられ、前記第3電極と前記第2絶縁部を介して対面する第2導電形の第2半導体領域と、
前記第2半導体領域の上に選択的に設けられた第1導電形の第3半導体領域と、
前記第1半導体領域の上に設けられ、前記第2方向において前記第3半導体領域との間に前記第1絶縁部が位置し、前記第1方向における位置が、隣り合う前記第1電極部分の前記第1方向における位置の間にある第2導電形の第4半導体領域と、
前記第3半導体領域の上に設けられ、前記第2半導体領域、前記第3半導体領域、前記第4半導体領域、前記第1電極、および前記第2電極と電気的に接続された第4電極と、
を備えた半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015047417A JP6334438B2 (ja) | 2015-03-10 | 2015-03-10 | 半導体装置 |
US14/819,049 US9614072B2 (en) | 2015-03-10 | 2015-08-05 | Semiconductor device |
CN201510541934.0A CN105977295B (zh) | 2015-03-10 | 2015-08-28 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015047417A JP6334438B2 (ja) | 2015-03-10 | 2015-03-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016167559A true JP2016167559A (ja) | 2016-09-15 |
JP6334438B2 JP6334438B2 (ja) | 2018-05-30 |
Family
ID=56888214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015047417A Active JP6334438B2 (ja) | 2015-03-10 | 2015-03-10 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9614072B2 (ja) |
JP (1) | JP6334438B2 (ja) |
CN (1) | CN105977295B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140310A (ja) * | 2018-02-14 | 2019-08-22 | 株式会社東芝 | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6649216B2 (ja) * | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP7224979B2 (ja) * | 2019-03-15 | 2023-02-20 | 株式会社東芝 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060118864A1 (en) * | 2004-10-29 | 2006-06-08 | Infineon Technologies Ag | Power trench transistor |
WO2006082617A1 (ja) * | 2005-01-31 | 2006-08-10 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
JP2013065749A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置 |
JP2013069783A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
GB0122121D0 (en) | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Edge termination in a trench-gate mosfet |
US6693011B2 (en) * | 2001-10-02 | 2004-02-17 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Power MOS element and method for producing the same |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US8546893B2 (en) * | 2010-01-12 | 2013-10-01 | Mohamed N. Darwish | Devices, components and methods combining trench field plates with immobile electrostatic charge |
CN101807574B (zh) * | 2010-03-30 | 2012-02-29 | 无锡新洁能功率半导体有限公司 | 一种沟槽型功率mos器件及其制造方法 |
JP2013062344A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2013201266A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 電力用半導体装置 |
JP2014067753A (ja) | 2012-09-24 | 2014-04-17 | Toshiba Corp | 電力用半導体素子 |
CN103151381A (zh) * | 2013-02-02 | 2013-06-12 | 张家港凯思半导体有限公司 | 沟槽型半导体功率器件及其制造方法和终端保护结构 |
-
2015
- 2015-03-10 JP JP2015047417A patent/JP6334438B2/ja active Active
- 2015-08-05 US US14/819,049 patent/US9614072B2/en active Active
- 2015-08-28 CN CN201510541934.0A patent/CN105977295B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060118864A1 (en) * | 2004-10-29 | 2006-06-08 | Infineon Technologies Ag | Power trench transistor |
WO2006082617A1 (ja) * | 2005-01-31 | 2006-08-10 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
JP2013065749A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置 |
JP2013069783A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140310A (ja) * | 2018-02-14 | 2019-08-22 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9614072B2 (en) | 2017-04-04 |
CN105977295A (zh) | 2016-09-28 |
US20160268419A1 (en) | 2016-09-15 |
JP6334438B2 (ja) | 2018-05-30 |
CN105977295B (zh) | 2019-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416142B2 (ja) | 半導体装置 | |
JP2017162909A (ja) | 半導体装置 | |
JP6378220B2 (ja) | 半導体装置 | |
WO2013128833A1 (ja) | 半導体装置 | |
JP6509673B2 (ja) | 半導体装置 | |
KR20160054408A (ko) | 탄화규소 반도체 장치 및 탄화규소 반도체 장치의 제조 방법 | |
JP6416056B2 (ja) | 半導体装置 | |
JP2014120656A (ja) | 半導体装置 | |
JP2014027182A (ja) | 半導体装置 | |
JP2014060362A (ja) | 半導体装置 | |
JP2016152357A (ja) | 半導体装置および半導体パッケージ | |
JP2019169543A (ja) | 半導体装置 | |
US20110284923A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2017038015A (ja) | 半導体装置 | |
US9871131B2 (en) | Semiconductor device with insulating section of varying thickness | |
US9905689B2 (en) | Semiconductor device | |
JP6334438B2 (ja) | 半導体装置 | |
JP6639365B2 (ja) | 半導体装置 | |
JP2016162861A (ja) | 半導体装置 | |
JP2021052161A (ja) | 半導体装置 | |
JP2017034156A (ja) | 半導体装置およびその製造方法 | |
JP7352360B2 (ja) | 半導体装置 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
JP2017045874A (ja) | 半導体装置 | |
JP6509674B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170307 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6334438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |