CN101807574B - 一种沟槽型功率mos器件及其制造方法 - Google Patents

Abstract

本发明涉及一种沟槽型功率MOS器件及其制造方法。其包括有源区和终端保护区；第一导电类型注入层与第二导电类型层均贯穿于整个终端保护区，终端保护区采用沟槽结构，在终端保护区内形成第一沟槽；所述第一沟槽内壁生长有绝缘氧化层，第一沟槽内两侧分别设置第一侧壁保护与第二侧壁保护，所述第一侧壁保护与第二侧壁保护利用绝缘介质层相隔离；第一侧壁保护邻近所述有源区，第二侧壁保护远离所述有源区；第一侧壁保护为零电位；终端保护区对应于第二侧壁保护的上方设置第二金属层第二金属层将第二侧壁保护与第一导电类型层衬底连接成等电位。本发明降低了MOS器件的制造成本，提高了MOS器件的耐压能力。

Description

一种沟槽型功率MOS器件及其制造方法

技术领域

本发明涉及一种功率半导体器件，尤其是一种沟槽型功率MOS器件及其制造方法。

背景技术

提高器件性能、降低器件成本，是推动功率半导体器件不断向前发展的两个重要动力。功率半导体器件中的一个重要组成部分：沟槽型功率MOS(金属-氧化物-半导体)器件经过不断的更新发展，通过四次光刻的工艺技术便可实现完整的器件制造加工工艺，并且已经广泛应用于产品大生产。

目前中国专利ZL 200710302461.4和ZL 200810019085.2中所公开了《一种深沟槽大功率MOS器件及其制造方法》，涉及了一种利用四次光刻技术制造的沟槽型功率MOS器件；所述沟槽型功率MOS器件的结构如中国专利ZL200710302461.4中附图4和ZL 200810019085.2中附图4所示。所述中国专利ZL 200710302461.4和ZL 200810019085.2发明的基本思想是：沟槽型功率MOS器件，在所述MOS器件的截面上，包括由沟槽型元胞构成的器件有源区和采用沟槽型结构形成的器件终端保护区；所述终端保护区包括沟槽型的保护环和沟槽型的截止环，并且所述保护环与截止环的相对应沟槽互相独立，即保护环内的分压沟槽与截止环内的截止沟槽间间隔一定距离。所述中国专利ZL200710302461.4和ZL 200810019085.2还公开了形成MOS器件结构的制造方法，所述制造方法公开了利用四次光刻形成MOS结构，其包括使用沟槽光刻版形成沟槽，使用源极光刻版形成源极，使用孔光刻版形成孔，使用金属光刻版形成金属电极。

减少光刻次数、缩小芯片尺寸是降低器件成本的两个重要手段，因此要求在不影响器件性能的前提下，减少器件结构中的任意光刻版层次已经变的难以实现，而且由于上述专利结构中的分压环与截止环采用的是相互独立的沟槽，因此分压环与截止环之间的间距将占据相当比重的终端保护区面积，事实上其比重已经达到30％以上。所以，中国专利ZL200710302461.4和ZL200810019085.2中所介绍的沟槽型功率MOS器件和制造方法中，采用所述的制造方法，使MOS器件的制造成本下降空间非常有限。

此外，中国专利ZL200710302461.4和ZL200810019085.2结构中的终端保护区包括至少一个沟槽结构的分压环，并且第二导电类型的阱层存在于整个终端保护区，如图16.a所示；但从实际仿真结果来看，当器件反向耐压时，靠近有源区的第一个沟槽结构分压环承担了绝大多数的电压降，而且由于耗尽层会沿所述第一个沟槽结构分压环的侧壁向上弯曲至硅表面，具体来讲，沿靠近有源区一侧的沟槽侧壁；因此，耗尽层宽度较原有平行于硅表面方向的耗尽层宽度收窄许多，导致平行于沟槽侧壁方向上的耗尽层内电势线过于密集，容易在所述位于沟槽侧壁上的薄绝缘栅氧化层表面上形成过强电场，降低器件的耐压可靠性。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种沟槽型功率MOS器件及其制造方法，其降低了MOS器件的制造成本，提高了MOS器件的耐压能力。

按照本发明提供的技术方案，在所述MOS器件的俯视平面上，包括有位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外围；所述终端保护区包括分压环和截止环；所述有源区采用沟槽结构，有源区通过元胞沟槽内的导电多晶硅并联成整体；其创新在于：

在所述MOS器件的截面上，所述终端保护区内采用沟槽结构，终端保护区内设置第一沟槽，所述第一沟槽形成终端保护区的分压环和截止环；所述第一沟槽位于第二导电类型层，深度伸入第二导电类型下方的第一导电类型外延层；

在所述MOS器件的截面上，所述第一导电类型注入层与第二导电类型层均贯穿于整个终端保护区；第一导电类型注入层位于第二导电类型层及第一沟槽槽底的上方，且被第一沟槽所述分割；

在所述MOS器件的截面上，所述第一沟槽内壁生长有绝缘氧化层，在生长有绝缘氧化层的第一沟槽内的两侧分别设置第一侧壁保护与第二侧壁保护，所述第一侧壁保护与第二侧壁保护利用绝缘介质层相隔离；所述绝缘介质层包括第一绝缘介质层与第二绝缘介质层；所述第一绝缘介质层位于第二绝缘介质层层的下方；

所述第一侧壁保护邻近所述有源区，第二侧壁保护远离所述有源区；所述终端保护区上覆盖有第二绝缘介质层；所述MOS器件电压反向偏置时，第一侧壁保护为零电位，终端保护区对应于第二侧壁保护的上方设置第二金属层，第二金属层覆盖在第二绝缘介质层上，所述第二金属层将第二侧壁保护与第一导电类型层衬底连接成等电位；

所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入层；所述第二导电类型层位于第一导电类型外延层的上部。

在所述MOS器件的截面上，所述第一侧壁保护上设置第一引线孔；所述第一引线孔从绝缘介质层表面伸入第一侧壁保护内；所述第一引线孔内填充有第一金属层，所述第一金属层覆盖在第二绝缘介质层上方；所述第一金属层与源极金属或栅极金属相连，使第一侧壁保护在MOS器件电压反向偏置时为零电位；所述第一侧壁保护包括导电多晶硅；所述源极金属覆盖在有源区上，栅极金属位于源极金属的外圈，覆盖在栅极引出端上。

在所述MOS器件的截面上，所述第二侧壁保护上设置第二引线孔；所述第二引线孔从绝缘介质层表面伸入第二侧壁保护内；所述第一沟槽对应于设置第二侧壁保护外壁的外侧设有第三引线孔，所述第三引线孔从第二绝缘介质层表面伸入第一导电类型注入层下方的第二导电类型层；所述第二引线孔与第三引线孔内均填充有第二金属层，所述第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位；所述第二侧壁保护包括导电多晶硅。

在所述MOS器件的截面上，所述有源区与终端保护区间设置有栅极引出端；所述栅极引出端采用沟槽结构，所述栅极引出端沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述栅极引出端沟槽内壁生长有绝缘氧化层，在生长有绝缘氧化层的栅极引出端沟槽内淀积导电多晶硅；所述栅极引出端沟槽的槽口由第二绝缘介质层覆盖，栅极引出端沟槽上部设置第七引线孔，所述第七引线孔内填充有栅极金属，所述栅极金属覆盖在第二绝缘介质层上，并与导电多晶硅电性连接；形成MOS器件的栅极端。

所述第一沟槽对应于设置第二侧壁保护的外侧设有第二沟槽，所述第二沟槽远离有源区；所述第二沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述第二沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第二沟槽内淀积导电多晶硅，所述第二沟槽内导电多晶硅与第二侧壁保护电性连接；所述第二沟槽的槽口由第二绝缘介质层覆盖；所述第二沟槽上部设置第四引线孔；所述第二沟槽的外侧设置第五引线孔，所述第五引线孔由第二绝缘介质层表面延伸进入第二导电类型层内；所述第五引线孔与第四引线孔内均填充第二金属层，所述第二金属层覆盖在第二绝缘介质层上，第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位。

所述第一沟槽对应于设置第一侧壁保护的外侧设置第三沟槽，所述第三沟槽邻近有源区；所述第三沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述第三沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第三沟槽内淀积导电多晶硅；所述第三沟槽的槽口覆盖第二绝缘介质层，第三沟槽的上部设置第八引线孔，所述第八引线孔内填充栅极金属；所述栅极金属通过第三沟槽内的导电多晶硅与第一侧壁保护电性连接，使第一侧壁保护在MOS器件反向偏置时为零电位。

所述MOS器件的制造方法包括如下步骤：

a、提供具有两个相对主面的第一导电类型半导体基板，所述两个相对主面包括第一主面与第二主面；所述半导体基板包括第一导电类型衬底与第一导电类型外延层；b、在上述第一主面上，淀积硬掩膜层；c、选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括第一沟槽、元胞沟槽及栅极引出端沟槽；d、去除所述半导体基板第一主面上的硬掩膜层；e、在上述沟槽内壁及半导体基板第一主面上，同时生长绝缘氧化层；f、在所述沟槽内壁生长有绝缘氧化层的沟槽内及第一主面上淀积导电多晶硅；g、刻蚀沟槽内及第一主面上对应的导电多晶硅，去除半导体基板第一主面上的导电多晶硅，得到位于元胞沟槽及栅极引出端沟槽内的导电多晶硅，同时在第一沟槽内形成多晶硅侧壁保护结构，所述侧壁保护结构包括第一侧壁保护与第二侧壁保护；所述第一侧壁保护与第二侧壁保护间不接触；h、在上述半导体基板的第一主面上及第一沟槽内淀积第一绝缘介质，所述第一绝缘介质填充在第一沟槽内对应于第一侧壁保护与第二侧壁保护间，并覆盖半导体基板的第一主面；i、去除所述半导体基板第一主面上第一绝缘介质，并在第一沟槽内形成第一绝缘介质层；j、在上述半导体基板的第一主面上注入第二导电类型杂质离子，通过高温推结形成第二导电类型层，所述第二导电类型外延层位于第一导电类型外延层的上部，且贯穿于第一导电类型外延层；k、在上述半导体基板的第一主面上注入第一导电类型杂质离子，通过高温推结形成第一导电类型注入层；所述第一导电类型层贯穿于第一导电类型外延层，第一导电类型注入层位于第二导电类型层的正上方，且第一导电类型注入层位于第一沟槽外壁的侧上方；l、在上述半导体基板的第一主面上淀积第二绝缘介质，在半导体基板的第一主面的表面及第一沟槽的上部均形成第二绝缘介质层；m、选择性的掩蔽和刻蚀第二绝缘介质层，在所述第二绝缘介质层表面形成引线孔，所述引线孔包括第六引线孔及第七引线孔；n、在上述第二绝缘介质层表面及引线孔内均淀积金属，选择性的掩蔽和刻蚀金属，得到金属层，所述金属层包括第二金属层、栅极金属及源极金属。

所述步骤m中，所述引线孔还包括第二引线孔及第三引线孔；所述第二引线孔位于第一沟槽内第二侧壁保护的上方，第二引线孔从第二绝缘介质层表面伸入第二侧壁保护内；所述第三引线孔位于第一沟槽对应于设置第二侧壁保护外壁的外侧，所述第三引线孔从第二绝缘介质层表面伸入第二导电类型层内；第二金属层覆盖在第二绝缘层上，并填充第二引线孔及第三引线孔内；所述第二金属层利用第二引线孔将第二侧壁保护与第一导电类型衬底连接成等电位。

所述步骤c中，沟槽还包括第二沟槽；所述步骤m中，所述引线孔还包括第四引线孔及第五引线孔；所述第二沟槽位于第一沟槽对应于设置第二侧壁保护外壁的外侧；所述第二沟槽位于第二导电类型内，深度伸入第二导电类型层下方的第一导电类型外延层；所述第二沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第二沟槽内淀积第二电极，所述第二电极与第一沟槽内的第二侧壁保护电性连接；所述第二沟槽的槽口由绝缘介质层覆盖；所述第二沟槽上部设置第四引线孔；所述第二沟槽的外侧设置第五引线孔，所述第五引线孔由绝缘介质层表面延伸进入第二导电类型层内；所述第五引线孔与第四引线孔内均填充第二金属层，所述第二金属层覆盖在绝缘介质层上，第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位。

所述步骤m中，所述引线孔包括第一引线孔；所述第一引线孔位于第一沟槽内第一侧壁保护的上方，第一引线孔从第二绝缘介质层表面伸入第一侧壁保护内；所述第一引线孔内填充第一金属，所述第一金属覆盖在第二绝缘介质层上；所述第一金属将第一侧壁保护连接成等电位。

所述步骤c中，沟槽还包括第三沟槽；所述步骤m中，所述引线孔还包括第八引线孔；所述第三沟槽位于第一沟槽对应于设置第一侧壁保护的外侧，所述第三沟槽邻近有源区；所述第三沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型外延层，所述第三沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第三沟槽内淀积导电多晶硅；所述第三沟槽的槽口覆盖绝缘介质层，第三沟槽的上部设置第八引线孔，所述第八引线孔内填充栅极金属；所述栅极金属通过第三沟槽内的导电多晶硅与第一侧壁保护电性连接。

所述“第一导电类型”和“第二导电类型”两者中，对于N型MOS场效应管，第一导电类型指N型，第二导电类型为P型；对于P型MOS场效应管，第一导电类型与第二导电类型所指的类型与N型MOS场效应管正好相反。

本发明的优点：

1、本发明所提供的沟槽型功率MOS器件的制造方法中，第一导电类型杂质离子的注入不通过光刻版，而是直接注入于对应于设置有第二导电类型层和沟槽的第一导电类型外延层层上部；所述第一导电类型注入层被沟槽与引线孔所分隔。省去了现有4层光刻版沟槽型功率MOS器件加工工艺中的源极光刻版，从而节省了25％的加工成本。

2、在终端保护区内设置第一沟槽，省去了将终端保护区划分为分压环和截止环的结构，减少了现有终端保护区结构中分压环与截止环之间的距离尺寸，从而节省了器件面积，降低了成本。

3、本发明器件终端保护区内设置第一沟槽结构，其中沟槽内第一侧壁保护设置为零电位，因此在反向耐压时，电势线不会指向第一侧壁保护；第一沟槽内第二侧壁保护设置与第一导电类型衬底等电位，因此在反向耐压时，电势线会指向于第一侧壁保护与第二侧壁保护间的厚绝缘介质层，从而增加了器件耐压性能。

附图说明

图1为本发明实施例1的俯视图。

图2为图1的A-A剖视图。

图3为本发明实施例2的俯视图。

图4为图3的B-B剖视图。

图5为本发明实施例3的俯视图。

图6为图5的C-C剖视图

图7～图15为本发明具体工艺步骤实施剖视图，其中：

图7为半导体基板的剖视图。

图8为形成沟槽后的剖视图。

图9为沟槽内淀积导电多晶硅后的剖视图。

图10为在第一沟槽内形成第一侧壁保护与第二侧壁保护后的剖视图。

图11为第一次淀积绝缘介质层后的剖视图。

图12为第一沟槽内形成第一绝缘介质层后的剖视图。

图13为形成第一导电类型注入层后的剖视图。

图14为形成引线孔后的剖视图。

图15为形成金属层后的剖视图。

图16a为现有MOS器件反向耐压仿真示意图。

图16b为本发明MOS器件反向耐压仿真示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1～图15所示：以N型MOS器件为例，本发明包括有源区1、栅极引出端2、终端保护区3、第三沟槽4、N+衬底5、N型外延层6、元胞沟槽7、栅极引出端沟槽8、第一沟槽9、第一侧壁保护10、第二侧壁保护11、第二金属层12、第三引线孔13、第二引线孔14、第一绝缘介质层15、第一引线孔16、第一金属层17、栅极金属18、第七引线孔19、导电多晶硅20、第二绝缘介质层21、N+注入层22、P阱层23、第六引线孔24、源极金属25、绝缘氧化层26、第二沟槽27、第四引线孔28、第五引线孔29及第八引线孔30。

实施例1

如图1所示：在所述MOS器件的俯视图上，有源区1位于半导体基板的中心区，所述有源区1采用沟槽结构，有源区1内通过元胞沟槽7内的导电多晶硅20并联成整体。图1中波浪线表示覆盖有源区1的源极金属25，为了清晰的勾勒出有源区1的结构，源极金属25下面的元胞沟槽7均用实线画出。为了清晰的表示栅极引出端2的结构，栅极金属18下面的栅极引出端沟槽8均用实现画出。为了清晰的表示第一沟槽9、第一沟槽9内第一侧壁保护10与第二侧壁保护11；所述第一沟槽9、第一侧壁保护10及第二侧壁保护11均用虚线表示。所述有源区1的外圈设置终端保护区3，所述终端保护区3环绕有源区1。所述有源区1与终端保护区3间设置栅极引出端2，用于形成MOS器件的栅电极。所述半导体基板包括N+衬底5与N型外延层6，所述N型外延层6邻接N+衬底5；N型外延层6的掺杂浓度要小于N+衬底的掺杂浓度。所述有源区1上覆盖有源极金属25，用于形成MOS器件的源极端；栅极引出端2上覆盖有栅极金属18，用于形成MOS器件的栅极端；所述N+衬底上设置MOS器件的漏极端，从而形成MOS器件结构。所述终端保护区3上分别覆盖有第一金属层17与第二金属层12，所述第一金属层17靠近有源区1，第二金属层12远离有源区1。所述第一金属层17与栅极金属18相接触，使第一金属层17与栅极金属18的具有等电位。

图2和图15为图1的A-A剖视图。如图2和图15所示：在所述MOS器件的截面上，半导体基板对应于N型外延层6的上部设置P阱层23及N+注入层22，所述N+注入层22与P阱层23均贯穿于整个N型外延层6；N+注入层22位于P阱层23的正上方。所述有源区1采用沟槽结构，元胞沟槽7位于P阱层23，深度伸入P阱层23下方的N型外延层6。元胞沟槽7内壁生长有绝缘氧化层26，在生长有绝缘氧化层26的元胞沟槽7内淀积导电多晶硅20，形成元胞沟槽7内的第一电极。所述N+注入层22位于元胞沟槽7外壁的侧上方。所述元胞沟槽7的两侧均设置有第六引线孔24，有源区1对应于设置第六引线孔24外的其余部分均有第二绝缘介质层21；第六引线孔24从第二绝缘介质层21的表面伸入P阱层23内。第六引线孔24内填充源极金属25。所述源极金属25填充在第六引线孔24内，并覆盖在有源区1上对应的第二绝缘介质层21上，所述源极金属25将元胞沟槽7两侧的P阱层23连接成等电位。所述有源区1通过元胞沟槽7内的导电多晶硅20并联成整体。

所述有源区1的外圈设置栅极引出端2，所述栅极引出端2采用沟槽结构。栅极引出端沟槽8内壁生长有绝缘氧化层26；在生长有绝缘氧化层26的栅极引出端沟槽8内淀积导电多晶硅20，形成栅电极。所述栅极引出端沟槽8位于P阱层23，深度伸入P阱层23下方的N型外延层6。所述栅极引出端沟槽8两侧外壁上方均设置N+注入层22，N+注入层22位于P阱层23正上方。栅极引出端沟槽8的上部设置第七引线孔19；所述栅极引出端2对应于设置第七引线孔19外的其余部分由第二绝缘介质层21覆盖。第七引线孔19从第二绝缘介质层21的表面伸入栅极引出端沟槽8内，所述第七引线孔19内填充有栅极金属18；所述栅极金属18覆盖在栅极引出端2对应的第二绝缘介质层21表面，栅极金属19与栅极引出端沟槽8内的导电多晶硅20电性连接。所述栅极引出端沟槽8由有源区1内对应的最外圈元胞沟槽7的延伸，栅极引出端沟槽8内填充有导电多晶硅20，所述导电多晶硅20与有源区1对应的元胞沟槽7内填充的导电多晶硅20相连。所述最外圈元胞沟槽7延伸的栅极引出端沟槽8构成梳状结构，在所述栅极引出端沟槽12的槽口上方设置第七引线孔19，通过在栅极引出端沟槽8及第二引线孔19内填充栅极金属18，就可以将有源区1内的栅极引出，形成MOS器件的栅极端。

在所述MOS器件的截面上，所述终端保护区2采用沟槽结构，终端保护区2内包括第一沟槽9，所述第一沟槽9位于P阱层23，深度伸入P阱层23下方的N型外延层6。所述第一沟槽9形成终端保护区2的分压环和截止环。所述第一沟槽9内壁生长有绝缘氧化层25，在第一沟槽9内淀积导电多晶硅20；通过去除第一沟槽9内部分导电多晶硅20，在第一沟槽9内形成侧壁保护结构。所述侧壁保护结构包括第一侧壁保护10与第二侧壁保护结构11，所述第一侧壁保护10与第二侧壁保护11分别位于第一沟槽9的两侧。所述第一侧壁保护10邻近有源区1，第二侧壁保护11相对远离有源区1。第一侧壁保护10与第二侧壁保护11利用绝缘介质层隔离，所述绝缘介质层包括第一绝缘介质层15与第二绝缘介质层21，所述第一绝缘介质层15位于第二绝缘介质层21的正下方。所述第二绝缘介质层21覆盖整个终端保护区2上。

所述第一沟槽9对应于设置第一侧壁保护10上方设置第一引线孔16，所述第一引线孔16从第二绝缘介质层21表面伸入进入第一侧壁保护10内。所述第一引线孔16内填充有第一金属层17，所述第一金属层17覆盖在第一沟槽9上第二绝缘介质层21的表面；第一金属层17与第一侧壁保护10电性连接，并使第一侧壁保护10在MOS器件电压反向偏置时为零电位。所述第一金属层17与栅极金属18相连接，第一金属层17也可以与源极金属25相连接，但不与栅极金属18及源极金属25同时连接。所述第一沟槽9对应于设置第二侧壁保护11上方设置第二引线孔14，所述第二引线孔14从第二绝缘介质层21表面伸入第二侧壁保护11内。第一沟槽9对应于设置第二侧壁保护11外壁的外侧设置第三引线孔13，所述第三引线孔13从第二绝缘介质层21的表面伸入P阱层23内。所述第二引线孔14与第三引线孔13内均填充有第二金属层12，所述第二金属层12覆盖在第二绝缘介质层21上方，所述第二金属层12与第一金属层17互不接触。所述第二金属层12与第二侧壁保护11电性连接，并使第二侧壁保护11与N+衬底5连接成等电位。

实施例2

图3和图4为本发明实施例2的结构示意图，具体地说为终端保护区2的另一种实现方式。其中图3为MOS器件任意一端的俯视图，图4为图3的B-B剖视图。图3中波浪线表示覆盖有源区1的源极金属25。为了清晰的表示第一沟槽9、第一沟槽9内第一侧壁保护10与第二侧壁保护11；所述第一沟槽9、第一侧壁保护10及第二侧壁保护11均用虚线表示。如图3所示：所述有源区1上覆盖有源极金属25，所述源极金属25外圈设置栅极金属18，栅极金属18与源极金属25不相接触。所述栅极金属18外圈设置第一金属层17，所述第一金属层17与栅极金属18相连接。所述第一金属层17覆盖在第一沟槽9对应于设置第一侧壁保护10的上方。所述第一沟槽9对应于设置第二侧壁保护11的上方设置第二金属层12。第一沟槽9对应于设置第二侧壁保护11的一侧设置第二沟槽27，所述第二沟槽27与第一沟槽9相连通。所述第二沟槽27的上部设置第四引线孔28，第四引线孔28内填充有第二金属层12，所述第二金属层12通过第二沟槽27内的导电多晶硅20与第二侧壁保护11电性连接。所述第二沟槽27外设置若干第五引线孔29，所述第五引线孔29内填充第二金属层12，所述第二金属层12将N+衬底5与第二侧壁保护11连接成等电位。

如图4所示：在所述MOS器件的终端保护区2上，所述第一沟槽9对应于设置第二侧壁保护11外壁外侧设置第二沟槽27，所述第二沟槽27位于P阱层23，深度伸入P阱层23下方的N型外延层6。所述第二沟槽27内壁生长有绝缘氧化层26，在生长有绝缘氧化层26的第二沟槽27内淀积导电多晶硅20。所述第二沟槽27内导电多晶硅20与与第一沟槽9内第二侧壁保护11电性连接。第二沟槽27对应于槽口及槽口外的部分均覆盖第二绝缘介质层21。第二沟槽21上部设置第四引线孔28，所述第二沟槽21外设置第五引线孔29，所述第五引线孔29从第二绝缘介质层21表面伸入P阱层23内。所述第四引线孔28与第五引线孔29内均填充有第二金属层12，所述第二金属层12覆盖在第二绝缘介质层21表面，第二金属层12通过第二沟槽27内的导电多晶硅20与第一沟槽9内的第二侧壁保护11连接成电性连接，并使第二侧壁保护11与N+衬底5等电位。

在所述MOS器件的有源区1采用沟槽结构，有源区1的外圈设置栅极引出端2，所述栅极引出端2也采用沟槽结构。所述元胞沟槽7与栅极引出端沟槽8的结构和功能均与实施例1相同。

实施例3

图5和图6为本发明实施例3的结构示意图，具体地说为终端保护区3的另一种实现方式。图5中波浪线表示覆盖有源区1的源极金属25，为了清晰的勾勒出有源区1的结构，源极金属25下面的元胞沟槽7均用实线画出。为了清晰的表示栅极引出端2的结构，栅极金属18下面的栅极引出端沟槽8均用实现画出。为了清晰的表示第一沟槽9、第一沟槽9内第一侧壁保护10与第二侧壁保护11；所述第一沟槽9、第一侧壁保护10及第二侧壁保护11均用虚线表示。图5为MOS器件的俯视图，图6为图5的C-C剖视图。如图5所示：所述有源区1上覆盖有源极金属25，所述源极金属25外圈设置栅极金属18，栅极金属18与源极金属25不相接触。所述终端保护区3设置第一沟槽9，所述第一沟槽9内的两侧分别设置第一侧壁保护10与第二侧壁保护11。第一沟槽9对应于设置第一侧壁保护10的一侧设置第三沟槽4，所述第三沟槽4邻近所述栅极引出端2。所述第三沟槽4上部设置第八引线孔30，所述第八引线孔30内填充栅极金属18；即栅极金属18覆盖在第三沟槽4上。栅极金属18与第三沟槽4内的导电多晶硅20电性连接，所述第三沟槽4内导电多晶硅20与第一侧壁保护10电性连接。所述栅极金属18通过第三沟槽4内的导电多晶硅20与第一侧壁保护10电性连接，从而使第一侧壁保护10在MOS器件电压反向偏置时为零电位。所述第一沟槽9对应于设置第二侧壁保护11的上方设置第二金属层12。

如图6所示：所述第一沟槽9对应于设置第一侧壁保护10外壁外侧设置第三沟槽4，第三沟槽4邻近有源区1；所述第三沟槽4与第一沟槽9相连通。所述第三沟槽4位于P阱层23，深度伸入P阱层23下方的N型外延层22；第三沟槽4内壁生长有绝缘氧化层26，在生长有绝缘氧化层26的第三沟槽4内淀积导电多晶硅20。，所述第三沟槽4内导电多晶硅20与第一侧壁保护10电性连接。第三沟槽4的槽口由第二绝缘介质层21覆盖；所述第三沟槽4上部设置第八引线孔30，第八引线孔30从第二绝缘介质层21表面伸入第三沟槽4内。所述第八引线孔20内填充有栅极金属18；所述栅极金属18将第一侧壁保护10连接成零电位。

在所述MOS器件的有源区1及位于有源区1的外圈设置栅极引出端2均采用沟槽结构。所述元胞沟槽7与栅极引出端沟槽8的结构和功能均与实施例1相同。

上述结构的沟槽型大功率MOS器件采用下述工艺步骤实现：

a、提供具有两个相对主面的第一导电类型半导体基板，所述两个相对主面包括第一主面与第二主面；所述半导体基板包括N+衬底5与N型外延层6；半导体基板对应于N型外延层6的上表面为第一主面，N+衬底5的下表面为第二主面，所述第一主面与第二主面相对应，如图7所示；

b、在上述第一主面上，淀积硬掩膜层；所述硬掩膜层可以采用LPTEOS(低压原硅酸四乙酯)、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成硬掩膜；

c、选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括第一沟槽9、元胞沟槽7及栅极引出端沟槽8，如图8所示；

当采用图3和图4中终端保护区2的结构时，所述沟槽还包括第二沟槽27；所述第二沟槽27与第一沟槽9相连通；所述第二沟槽27的宽度小于第一沟槽9的宽度；

当采用图5和图6中终端保护区2的结构时，所述沟槽还包括第三沟槽4，所述第三沟槽4与第一沟槽9相连通，所述第三沟槽4的宽度小于第一沟槽9的宽度；

d、去除所述半导体基板第一主面上的硬掩膜层；

e、在上述沟槽内壁及半导体基板第一主面上，同时生长绝缘氧化层26；

f、在所述沟槽内壁生长有绝缘氧化层26的沟槽内及第一主面上淀积导电多晶硅20，如图9所示；

g、刻蚀沟槽内及第一主面上对应的导电多晶硅20，去除半导体基板第一主面上的导电多晶硅20，得到位于元胞沟槽7及栅极引出端沟槽8内的导电多晶硅20，同时在第一沟槽9内形成多晶硅侧壁保护结构，所述侧壁保护结构包括第一侧壁保护10与第二侧壁保护11；所述第一侧壁保护10与第二侧壁保护11间不接触，如图10所示；

所述元胞沟槽7内的导电多晶硅20形成第一电极，所述栅极引出端沟槽8内导电多晶硅20形成栅电极；

h、在上述半导体基板的第一主面上及第一沟槽内淀积第一绝缘介质，所述绝缘介质填充在第一沟槽9内对应于第一侧壁保护10与第二侧壁保护11间，并覆盖半导体基板的第一主面，如图11所示；

i、去除所述半导体基板第一主面上绝缘介质，在第一沟槽9内形成第一绝缘介质层15，如图12所示；

j、在上述半导体基板的第一主面上注入P型杂质离子，通过高温推结形成P阱层23，所述P阱层23位于N型外延层6的上部，且贯穿于N型外延层6；

k、在上述半导体基板的第一主面上注入N型杂质离子，通过高温推结形成N型注入层22；所述N型注入层22贯穿于N型外延层6，N型注入层22位于P阱层23的正上方，且N型注入层22位于第一沟槽9外壁的侧上方；利用第一沟槽9内的第一绝缘介质层15，能够避免在第一沟槽9底部形成N型注入层22；如图13所示；

l、在上述半导体基板的第一主面上淀积第二绝缘介，在半导体基板的第一主面的表面及第一沟槽9的上部均形成第二绝缘介质层21；

m、选择性的掩蔽和刻蚀第二绝缘介质层21，在所述第二绝缘介质层21表面形成引线孔，所述引线孔包括第六引线孔24及第七引线孔19，如图14所示；

当采用图1和图2所示的终端保护区2结构时，所述引线孔包括第一引线孔16、第二引线孔14、第三引线孔13、第六引线孔24及第七引线孔19；所述第一引线孔16伸入第一侧壁保护10内，第二引线孔14伸入第二侧壁保护11内；所述第三引线孔13位于第一沟槽9的外侧，第三引线孔13的底部位于P阱层23内；

当采用图3和图4所示的终端保护区2结构时，所述引线孔包括第一引线孔16、第四引线孔28、第五引线孔29、第六引线孔24及第七引线孔19；所述第四引线孔28位于第二沟槽27的上部，所述第五引线孔29位于第二沟槽27的外侧，第五引线孔29的底部位于P阱层23内；

当采用图5和图6所示的终端保护区2结构时，所述引线孔包括第六引线孔24、第七引线孔19及第八引线孔20；所述第八引线孔20位于第三沟槽4的上部；

n、在上述第二绝缘介质层21表面及引线孔内均淀积金属层，选择性的掩蔽和刻蚀金属层，同时形成第一金属层17、第二金属层12、栅极金属18及源极金属25；所述第一金属层17与第一沟槽9内的第一侧壁保护10电性连接，所述第二金属层12与第一沟槽9内的第二侧壁保护11电性连接；所述栅极金属18填充第七引线孔19，并与栅极引出沟槽8内的导电多晶硅20电性连接，所述源极金属25填充第六引线孔24，源极金属24将元胞沟槽7两侧的P阱层23连接成等电位；如图15所示；

当采用图5和图6所示的终端保护区2的结构时，所述第三沟槽4上部的第八引线孔30内填充栅极金属18，同时去除了第一沟槽9对应于第一侧壁保护10上方的第一金属层17。

所述终端保护区2具体实现时，将第一侧壁保护10连接成零电位；第二侧壁保护11与N+衬底连接成等电位；所述第一侧壁保护10与第二侧壁保护11的电位关系可以采用图1和图2中所示结构，在第一侧壁保护10与第二侧壁保护11上分别设置第一引线孔16、第二引线孔14结构，在第一引线孔16内填充第一金属层17，在第二引线孔14内填充第二金属层；也可以采用在图3和图4中所示结构，在第一沟槽9对应于远离有源区1的方向引出第二沟槽27，第二沟槽27内导电多晶硅20与第二侧壁保护11电性连接；第二金属层12将第二侧壁保护11与N+衬底连接成等电位；还可以采用图5和图6中所示的结构，在第一沟槽9对应于靠近有源区1的方向引出第三沟槽4，所述第三沟槽4内的导电多晶硅20与第一侧壁保护10电性连接；所述第三沟槽4的导电多晶硅20与栅极金属18电性连接，从而使栅极金属18与第一侧壁保护10电性连接，将第一侧壁保护10连接成零电位。所述实现第一侧壁保护10与第二侧壁保护11的电位关系时，可以任意组合图1、图2、图3、图4、图5和图6中所示的实现方案，或是类似的技术方案。

如图2、图4和图6所示：所述MOS器件的工作机理为：使用时，在源极金属25、栅极金属18及N+衬底5上均设置电极，分别形成MOS器件的源极端、栅极端及漏极端。所述N+注入层22与P阱层23均存在于整个终端保护区内。当N型MOS器件反向耐压时，即N+衬底5上设置的漏极端加正向电压，漏极端与源极端、栅极端间具有正向的电势差，N型外延层与P阱层23、P阱层23与N+注入层间均形成耗尽层31，且有源区1与终端保护区3间电势线最密集的区域为有源区1最外圈的元胞沟槽7与第一沟槽9间。所述邻近有源区1的第一侧壁保护10被连接为零电位，第二侧壁保护11通过第二金属层12与N+衬底5间连接成等电位；因此有源区1发出的电势线32多数指向第一沟槽9底部的第一绝缘介质层15，增加了终端保护区3的耐压可靠性。本发明利用三块光刻版即可形成，工艺上简单可靠；同时，所述第一侧壁保护10与第二侧壁保护11间的电势关系可以通过不同方式实现，操作方便。

图16为现有4层光刻版结构(图16.a)与本发明结构(图16.b)在反向耐压时的仿真对比图。其中，31表示为耗尽层，32为电势线，33表示电流线。从图16.a中可以看出，现有结构的终端保护区2结构在反向耐压时，绝大多数电势线32都集中于仅靠邻近有源区1的一个分压环的外侧耗尽层中，且此处耗尽层宽度远窄于水平处的耗尽层宽度，因此所述邻近有源区1的分压环侧壁薄绝缘氧化层26将承受很大的电场强度；过度的电场集中容易发生击穿。然而从图16.b中可以看出，本发明终端保护区2的结构在反向耐压时，电势线都位于第一沟槽9下方的耗尽层中，此处耗尽层宽度与水平处耗尽层宽度相差不大，且电势线均指向于第一沟槽9内的第一绝缘介质层15，能够承受很大的电压强度，增加了耐压可靠性。

本发明提供的沟槽型功率MOS器件的制造方法中，N型杂质离子的注入不通过光刻版，而是直接注入于对应于设置有P阱层23和沟槽的N型外延层6的上部；所述N+注入层22被沟槽与引线孔所分隔。省去了现有4层光刻版沟槽型功率MOS器件加工工艺中的源极光刻版，从而节省了25％的加工成本。在终端保护区2内设置第一沟槽9，去除了将终端保护区2划分为分压环和截止环的结构，减少了现有终端保护区结构中分压环与截止环之间的距离尺寸，从而节省了器件面积，降低了成本。终端保护区2内设置第一沟槽9结构，其中第一沟槽9内第一侧壁保护10设置为零电位，因此在反向耐压时，电势线不会指向第一侧壁保护10；第一沟槽9内第二侧壁保护11设置与N+衬底5等电位，因此在反向耐压时，电势线会指向于第一侧壁保护10与第二侧壁保护11间的第一绝缘介质层21，从而增加了器件耐压性能。

Claims (11)

1.一种沟槽型功率MOS器件，在所述MOS器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外围；所述终端保护区包括分压环和截止环；所述有源区采用沟槽结构，有源区通过元胞沟槽内的导电多晶硅并联成整体；其特征是：

在所述MOS器件的截面上，所述终端保护区内采用沟槽结构，终端保护区内设置第一沟槽，所述第一沟槽形成终端保护区的分压环和截止环；所述第一沟槽位于第二导电类型层，深度伸入第二导电类型下方的第一导电类型外延层；

在所述MOS器件的截面上，第一导电类型注入层与第二导电类型层均贯穿于整个终端保护区；第一导电类型注入层位于第二导电类型层及第一沟槽槽底的上方，且被第一沟槽分割；

在所述MOS器件的截面上，所述第一沟槽内壁生长有绝缘氧化层，在生长有绝缘氧化层的第一沟槽内的两侧分别设置第一侧壁保护与第二侧壁保护，所述第一侧壁保护与第二侧壁保护利用绝缘介质层相隔离；所述绝缘介质层包括第一绝缘介质层与第二绝缘介质层；所述第一绝缘介质层位于第二绝缘介质层层的下方；

所述第一侧壁保护邻近所述有源区，第二侧壁保护远离所述有源区；所述终端保护区上覆盖有第二绝缘介质层；所述MOS器件电压反向偏置时，第一侧壁保护为零电位，终端保护区对应于第二侧壁保护的上方设置第二金属层，第二金属层覆盖在第二绝缘介质层上，所述第二金属层将第二侧壁保护与第一导电类型层衬底连接成等电位；

所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入层；所述第二导电类型层位于第一导电类型外延层的上部。

2.根据权利要求1所述的沟槽型功率MOS器件，其特征是：在所述MOS器件的截面上，所述第一侧壁保护上设置第一引线孔；所述第一引线孔从绝缘介质层表面伸入第一侧壁保护内；所述第一引线孔内填充有第一金属层，所述第一金属层覆盖在第二绝缘介质层上方；所述第一金属层与源极金属或栅极金属相连，使第一侧壁保护在MOS器件电压反向偏置时为零电位；所述第一侧壁保护包括导电多晶硅；所述源极金属覆盖在有源区上，栅极金属位于源极金属的外圈，覆盖在栅极引出端上。

3.根据权利要求1所述的沟槽型功率MOS器件，其特征是：在所述MOS器件的截面上，所述第二侧壁保护上设置第二引线孔；所述第二引线孔从绝缘介质层表面伸入第二侧壁保护内；所述第一沟槽对应于设置第二侧壁保护外壁的外侧设有第三引线孔，所述第三引线孔从第二绝缘介质层表面伸入第一导电类型注入层下方的第二导电类型层；所述第二引线孔与第三引线孔内均填充有第二金属层，所述第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位；所述第二侧壁保护包括导电多晶硅。

4.根据权利要求1所述的沟槽型功率MOS器件，其特征是：在所述MOS器件的截面上，所述有源区与终端保护区间设置有栅极引出端；所述栅极引出端采用沟槽结构，所述栅极引出端沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述栅极引出端沟槽内壁生长有绝缘氧化层，在生长有绝缘氧化层的栅极引出端沟槽内淀积导电多晶硅；所述栅极引出端沟槽的槽口由第二绝缘介质层覆盖，栅极引出端沟槽上部设置第七引线孔，所述第七引线孔内填充有栅极金属，所述栅极金属覆盖在第二绝缘介质层上，并与导电多晶硅电性连接；形成MOS器件的栅极端。

5.根据权利要求1所述的沟槽型功率MOS器件，其特征是：所述第一沟槽对应于设置第二侧壁保护的外侧设有第二沟槽，所述第二沟槽远离有源区；所述第二沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述第二沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第二沟槽内淀积导电多晶硅，所述第二沟槽内导电多晶硅与第二侧壁保护电性连接；所述第二沟槽的槽口由第二绝缘介质层覆盖；所述第二沟槽上部设置第四引线孔；所述第二沟槽的外侧设置第五引线孔，所述第五引线孔由第二绝缘介质层表面延伸进入第二导电类型层内；所述第五引线孔与第四引线孔内均填充第二金属层，所述第二金属层覆盖在第二绝缘介质层上，第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位。

6.根据权利要求1所述的沟槽型功率MOS器件，其特征是：所述第一沟槽对应于设置第一侧壁保护的外侧设置第三沟槽，所述第三沟槽邻近有源区；所述第三沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述第三沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第三沟槽内淀积导电多晶硅；所述第三沟槽的槽口覆盖第二绝缘介质层，第三沟槽的上部设置第八引线孔，所述第八引线孔内填充栅极金属；所述栅极金属通过第三沟槽内的导电多晶硅与第一侧壁保护电性连接，使第一侧壁保护在MOS器件反向偏置时为零电位。

7.一种沟槽型功率MOS器件的制造方法，其特征是，所述MOS器件的制造方法包括如下步骤：

(a)、提供具有两个相对主面的第一导电类型半导体基板，所述两个相对主面包括第一主面与第二主面；所述半导体基板包括第一导电类型衬底与第一导电类型外延层；

(b)、在上述第一主面上，淀积硬掩膜层；

(c)、选择性地掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括第一沟槽、元胞沟槽及栅极引出端沟槽；

(d)、去除所述半导体基板第一主面上的硬掩膜层；

(e)、在上述沟槽内壁及半导体基板第一主面上，同时生长绝缘氧化层；

(f)、在所述沟槽内壁生长有绝缘氧化层的沟槽内及第一主面上淀积导电多晶硅；

(g)、刻蚀沟槽内及第一主面上对应的导电多晶硅，去除半导体基板第一主面上的导电多晶硅，得到位于元胞沟槽及栅极引出端沟槽内的导电多晶硅，同时在第一沟槽内形成多晶硅侧壁保护结构，所述侧壁保护结构包括第一侧壁保护与第二侧壁保护；所述第一侧壁保护与第二侧壁保护间不接触；

(h)、在上述半导体基板的第一主面上及第一沟槽内淀积第一绝缘介质，所述第一绝缘介质填充在第一沟槽内对应于第一侧壁保护与第二侧壁保护间，并覆盖半导体基板的第一主面；

(i)、去除所述半导体基板第一主面上第一绝缘介质，并在第一沟槽内形成第一绝缘介质层；

(j)、在上述半导体基板的第一主面上注入第二导电类型杂质离子，通过高温推结形成第二导电类型层，第二导电类型外延层位于第一导电类型外延层的上部，且贯穿于第一导电类型外延层；

(k)、在上述半导体基板的第一主面上注入第一导电类型杂质离子，通过高温推结形成第一导电类型注入层；第一导电类型层贯穿于第一导电类型外延层，第一导电类型注入层位于第二导电类型层的正上方，且第一导电类型注入层位于第一沟槽外壁的侧上方；

(1)、在上述半导体基板的第一主面上淀积第二绝缘介质，在半导体基板的第一主面的表面及第一沟槽的上部均形成第二绝缘介质层；

(m)、选择性的掩蔽和刻蚀第二绝缘介质层，在所述第二绝缘介质层表面形成引线孔，所述引线孔包括第六引线孔及第七引线孔；

(n)、在上述第二绝缘介质层表面及引线孔内均淀积金属，选择性的掩蔽和刻蚀金属，得到金属层，所述金属层包括第二金属层、栅极金属及源极金属。

8.根据权利要求7所述的沟槽型功率MOS器件的制造方法，其特征是：所述步骤(m)中，所述引线孔还包括第二引线孔及第三引线孔；所述第二引线孔位于第一沟槽内第二侧壁保护的上方，第二引线孔从第二绝缘介质层表面伸入第二侧壁保护内；所述第三引线孔位于第一沟槽对应于设置第二侧壁保护外壁的外侧，所述第三引线孔从第二绝缘介质层表面伸入第二导电类型层内；第二金属层覆盖在第二绝缘介质层上，并填充第二引线孔及第三引线孔内；所述第二金属层利用第二引线孔将第二侧壁保护与第一导电类型衬底连接成等电位。

9.根据权利要求7所述的沟槽型功率MOS器件的制造方法，其特征是：所述步骤(c)中，沟槽还包括第二沟槽；所述步骤(m)中，所述引线孔还包括第四引线孔及第五引线孔；所述第二沟槽位于第一沟槽对应于设置第二侧壁保护外壁的外侧；所述第二沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型外延层；所述第二沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第二沟槽内淀积第二电极，所述第二电极与第一沟槽内的第二侧壁保护电性连接；所述第二沟槽的槽口由绝缘介质层覆盖；所述第二沟槽上部设置第四引线孔；所述第二沟槽的外侧设置第五引线孔，所述第五引线孔由绝缘介质层表面延伸进入第二导电类型层内；所述第五引线孔与第四引线孔内均填充第二金属层，所述第二金属层覆盖在绝缘介质层上，第二金属层将第二侧壁保护与第一导电类型衬底连接成等电位。

10.根据权利要求7所述的沟槽型功率MOS器件的制造方法，其特征是：所述步骤(m)中，所述引线孔包括第一引线孔；所述第一引线孔位于第一沟槽内第一侧壁保护的上方，第一引线孔从第二绝缘介质层表面伸入第一侧壁保护内；所述第一引线孔内填充第一金属，所述第一金属覆盖在第二绝缘介质层上；所述第一金属将第一侧壁保护连接成等电位。

11.根据权利要求7所述的沟槽型功率MOS器件的制造方法，其特征是：所述步骤(c)中，沟槽还包括第三沟槽；所述步骤(m)中，所述引线孔还包括第八引线孔；所述第三沟槽位于第一沟槽对应于设置第一侧壁保护的外侧，所述第三沟槽邻近有源区；所述第三沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型外延层，所述第三沟槽内壁生长有绝缘氧化层，在所述生长有绝缘氧化层的第三沟槽内淀积导电多晶硅；所述第三沟槽的槽口覆盖绝缘介质层，第三沟槽的上部设置第八引线孔，所述第八引线孔内填充栅极金属；所述栅极金属通过第三沟槽内的导电多晶硅与第一侧壁保护电性连接。

Images