CN110676306B - 低emi深沟槽隔离平面功率半导体器件及其制备方法 - Google Patents

低emi深沟槽隔离平面功率半导体器件及其制备方法 Download PDF

Info

Publication number
CN110676306B
CN110676306B CN201910932545.9A CN201910932545A CN110676306B CN 110676306 B CN110676306 B CN 110676306B CN 201910932545 A CN201910932545 A CN 201910932545A CN 110676306 B CN110676306 B CN 110676306B
Authority
CN
China
Prior art keywords
substrate
terminal
metal
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910932545.9A
Other languages
English (en)
Other versions
CN110676306A (zh
Inventor
白玉明
杨飞
吴凯
张广银
朱阳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Chip Long March Microelectronics Group Co ltd
Nanjing Xinchangzheng Technology Co ltd
Original Assignee
Nanjing Xinchangzheng Technology Co ltd
Jiangsu Chip Long March Microelectronics Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xinchangzheng Technology Co ltd, Jiangsu Chip Long March Microelectronics Group Co ltd filed Critical Nanjing Xinchangzheng Technology Co ltd
Priority to CN201910932545.9A priority Critical patent/CN110676306B/zh
Publication of CN110676306A publication Critical patent/CN110676306A/zh
Application granted granted Critical
Publication of CN110676306B publication Critical patent/CN110676306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种功率半导体器件及其制备方法，尤其是一种低EMI深沟槽隔离平面功率半导体器件及其制备方法，属于功率半导体器件的技术领域。其元胞区的元胞采用平面结构，用终端通孔隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将衬底栅极金属和背面电极结构放置在半导体衬底的背面，衬底源极金属位于半导体衬底的正面，封装时，将衬底源极金属焊接在封装基板上，衬底栅极金属和背面电极结构通过打线引出。由于衬底源极金属是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。

Description

低EMI深沟槽隔离平面功率半导体器件及其制备方法
技术领域
本发明涉及一种功率半导体器件及其制备方法，尤其是一种低EMI深沟槽隔离平面功率半导体器件及其制备方法，属于功率半导体器件的技术领域。
背景技术
功率半导体器件工作的电压和电流比较高，用于能量转换以及传输，一般做开关器件。MOSFET为一种场效应单极性导电功率半导体器件，通过栅极控制源极和漏极之间的导通和关断。IGBT为一种双极性导电功率半导体器件，通过栅极控制集电极和发射极导通的。和N型MOSFET器件的最主要区别在于：N型IGBT器件的背面有P型掺杂注入，其他结构基本相同。
EMI干扰为电磁干扰，功率器件的漏端处在高电位，会向外发射电磁场。如果封装时漏极是焊接在基板上，那么这种向外发射电磁场的效应会非常显著，引起EMI干扰。功率半导体器件分为元胞区和终端区。元胞区主要是实现器件的基本功能，终端主要是实现高的阻断电压，防止器件在终端过早击穿。目前最常用的终端结是场限环+场板结构。
如图1～图8所示，为现有平面型MOSFET器件的具体制备工艺步骤图，以N型MOSFET器件为例，具体包括如下步骤：
步骤S1、提供N导电类型的半导体基板1，并在半导体基板1的终端区进行离子的注入与推进，以在半导体基板1的终端区得到终端环2，如图1所示。
步骤S2、在上述半导体基板1的正面制备基板场氧化层，选择性地掩蔽和刻蚀所述基板场氧化层，以得到位于半导体基板1终端区的基板正面场氧化层3，所述基板正面场氧化层3为二氧化硅层，基板正面场氧化层3覆盖在半导体基板1的终端区，如图2所示。
步骤S3、在上述半导体基板1的元胞区制备得到元胞区氧化层4，并进行多晶硅淀积，以得到基板多晶硅层5，所述基板多晶硅层5覆盖在元胞区氧化层4以及基板正面场氧化层3上，如图3所示。
步骤S4、对上述基板多晶硅层5以及元胞区氧化层4进行刻蚀，以得到位于元胞区上的基板元胞绝缘栅氧化层15以及位于所述基板元胞绝缘栅氧化层15正上方的基板元胞导电多晶硅14，在基板元胞绝缘栅氧化层15、基板元胞导电多晶硅14的两侧形成离子注入槽6，通过离子注入槽6能使得半导体基板1的正面露出，如图4所示。
步骤S5、利用上述离子注入槽6在上述半导体基板1的正面进行P型杂质离子、N型杂质离子的注入与推进，以在半导体基板1内得到基板P型基区7以及位于所述基板P型基区7内的基板N+源区8，如图5所示。
步骤S6、在上述半导体基板1的正面进行介质层的淀积，并对淀积后的介质层进行接触孔刻蚀，以得到基板正面介质层9以及基板源极接触孔，其中，元胞区内的基板正面介质层9对基板元胞绝缘栅氧化层15以及基板元胞多晶硅14进行包覆，终端区内的基板正面介质层9能对基板正面场氧化层3进行包覆，且在元胞区设置基板源极接触孔49，如图6所示。
步骤S7、在上述半导体基板1的正面进行金属淀积，以得到基板源极金属10，所述基板源极金属10填充在基板源极接触孔49内，基板源极金属10还覆盖在基板正面介质层9上，填充在基板源极接触孔49内的基板源极金属10能与基板P型基区7以及基板N+源区8欧姆接触；
对终端区的基板源极金属10刻蚀并进行钝化层淀积，以得到基板钝化层11，对元胞区的基板钝化层11进行刻蚀，以得到基板钝化层窗口12，通过基板钝化层窗口12能使得元胞区的基板源极金属10露出，如图7所示。
步骤S8、在上述半导体基板1的背面淀积基板漏极金属13，所述基板漏极金属13与半导体基板1欧姆接触，如图8所示。
在形成的上述MOSFET器件中，通过基板漏极金属13能形成MOSFET器件的漏电极，通过基板源极金属10能形成MOSFET器件的源电极，通过基板元胞多晶硅14与栅极金属的配合能形成MOSFET器件的栅电极，具体形成栅电极的过程为本技术领域人员所熟知。
综上，对于现有平面功率半导体器件，其主要存在两方面的问题：
1)、功率半导体器件的栅电极和源电极同时在半导体基板1的正面，漏电极位于半导体基板1的背面。封装时，由于漏电极是焊接在封装基板上，而且漏电极是高电位，因此，功率半导体器件的漏电极相当于天线效应，会向外辐射电磁场，造成EMI干扰；
2)、终端区采用场限环结构，这种结构需要多个环来实现高的击穿电压，而多个环会占据比较大的面积，从而降低器件器件电流密度，增加器件成本。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种低EMI深沟槽隔离平面功率半导体器件及其制备方法，其结构紧凑，能有效降低EMI干扰，能降低芯片面积，降低成本，增加电流密度。
按照本发明提供的技术方案，所述低EMI深沟槽隔离平面功率半导体器件，包括具有第一导电类型的半导体衬底，在所述半导体衬底的中心区设置元胞区以及位于所述元胞区外圈的终端区；元胞区内的元胞采用平面结构，在半导体衬底的正面设置用于将元胞区内的元胞并联成一体的衬底源极金属，在半导体衬底的背面设置背面电极结构；
在所述功率半导体器件的截面上，在终端区内的上部设置贯穿所述终端区的衬底第二导电类型基区，在所述终端区内设置若干终端通孔，所述终端通孔贯通终端区内的衬底第二导电类型基区以及与终端区相对应的半导体衬底，在终端通孔内填充有终端通孔导电多晶硅，终端通孔内的终端通孔导电多晶硅通过终端通孔绝缘氧化层与所在终端通孔的内壁绝缘隔离，终端通孔绝缘氧化层覆盖终端通孔的内壁；在半导体衬底的背面还设置衬底栅极金属，所述衬底栅极金属与终端通孔导电多晶硅以及元胞区内每个元胞的衬底元胞导电多晶硅欧姆接触，衬底栅极金属与背面电极结构中的背面金属绝缘隔离。
在功率半导体器件的截面上，衬底元胞导电多晶硅位于半导体衬底的正面，衬底元胞导电多晶硅通过正下方的衬底元胞绝缘栅氧化层与半导体衬底绝缘隔离；所述衬底元胞绝缘氧化层的两端均与半导体衬底内的一衬底第二导电类型基区接触，在与衬底元胞绝缘氧化层接触的每个衬底第二导电类型基区内均设置衬底第一导电类型源区，所述衬底第一导电类型源区与衬底绝缘氧化层相应的端部接触；
衬底源极金属位于半导体衬底的正面，衬底源极金属与每个元胞的衬底第二导电类型基区以及位于所述衬底第二导电类型基区内的衬底第一导电类型源区欧姆接触，且衬底源极金属通过衬底正面介质层与衬底元胞导电多晶硅以及终端通孔导电多晶硅绝缘隔离；
终端通孔导电多晶硅的上端部位于半导体衬底的正面上方，且终端通孔导电多晶硅的上端部通过终端衬底绝缘氧化层与半导体衬底内的衬底第二导电类型基区绝缘隔离。
功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为衬底漏极金属，所述衬底漏极金属与半导体衬底欧姆接触，在半导体衬底的背面设置背面介质层，衬底栅极金属通过背面介质层与半导体衬底绝缘隔离；衬底栅极金属通过半导体衬底背面的栅漏金属钝化层与衬底漏极金属绝缘隔离，且栅漏金属钝化层还覆盖在衬底栅极金属、衬底漏极金属上。
功率半导体器件为IGBT器件时，背面电极结构中的背面金属为衬底集电极金属，在半导体衬底的背面设置背面介质层，衬底栅极金属通过背面介质层与半导体衬底以及背面电极结构绝缘隔离，衬底栅极金属通过半导体衬底背面的栅集金属钝化层与衬底集电极金属绝缘隔离，且栅集金属钝化层还覆盖在衬底栅极金属、衬底集电极金属上；所述衬底集电极金属还与第二导电类型集电区欧姆接触，第二导电类型集电区通过第一导电类型场截止层与半导体衬底连接。
所述终端通孔绝缘氧化层的厚度大于衬底元胞绝缘氧化层的厚度，终端通孔绝缘氧化层、衬底元胞绝缘氧化层均为二氧化硅层；
终端通孔导电多晶硅与衬底元胞导电多晶硅为同一工艺步骤层，衬底元胞绝缘栅氧化层以及终端衬底绝缘氧化层为同一工艺步骤层
一种低EMI深沟槽隔离平面功率半导体器件的制备方法，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体衬底，选择性地掩蔽和刻蚀半导体衬底的正面，以在半导体衬底的终端区内刻蚀得到终端沟槽，所述终端沟槽的深度小于半导体衬底的厚度；
步骤2、在所述终端沟槽内生长得到终端沟槽绝缘氧化层，所述终端沟槽绝缘氧化层覆盖终端沟槽的侧壁以及底壁；
步骤3、在上述半导体衬底的正面制备得到衬底正面氧化层，并进行多晶硅淀积，以得到衬底正面多晶硅体，衬底正面氧化层覆盖半导体衬底的正面，衬底正面多晶硅体覆盖在衬底正面氧化层上，且衬底正面多晶硅体还填充在终端沟槽内，填充在终端沟槽内的衬底正面多晶硅体通过终端沟槽绝缘氧化层与终端沟槽的侧壁以及底壁绝缘隔离；
步骤4、对上述的衬底正面多晶硅体以及衬底正面氧化层进行刻蚀，以得到位于元胞区的衬底元胞导电多晶硅以及位于所述衬底元胞导电多晶硅正下方的衬底元胞绝缘栅氧化层，且得到填充在终端沟槽内的终端沟槽导电多晶硅，位于终端沟槽槽口处的终端沟槽导电多晶硅通过终端衬底绝缘氧化层与半导体衬底的正面绝缘隔离，终端沟槽导电多晶硅与衬底元胞导电多晶硅相互连接；
步骤5、在上述半导体衬底的正面进行第二导电类型杂质离子、第一导电类型杂质离子的注入以及推进，以在半导体衬底内得到的衬底第二导电类型基区以及衬底第一导电类型源区，衬底第二导电类型基区从半导体衬底的正面垂直向下延伸；在终端区内，衬底第二导电类型基区贯穿终端区的半导体衬底，且衬底第二导电类型基区位于终端沟槽的槽底上方；在元胞区内，衬底元胞绝缘栅氧化层的端部均与一衬底第二导电类型基区接触，且在与衬底元胞绝缘栅氧化层接触的衬底第二导电类型基区内均设置衬底第一导电类型源区，所述衬底第一导电类型源区与衬底元胞绝缘栅氧化层相应的端部接触；
步骤6、在上述半导体衬底的正面进行介质层淀积，并刻蚀后得到衬底正面介质层以及贯通所述衬底正面介质层的衬底正面源极接触孔，衬底正面介质层支撑在半导体衬底的正面；终端区的衬底正面介质层包覆终端沟槽导电多晶硅，元胞区的衬底正面介质层包覆衬底元胞导电多晶硅以及衬底元胞绝缘栅氧化层，衬底正面源极接触孔位于衬底元胞导电多晶硅的两侧，通过衬底正面源极接触孔能使得元胞区内的衬底第一导电类型源区以及所述衬底第一导电类型源区所在的衬底第二导电类型基区露出；
步骤7、在上述半导体衬底的正面进行金属淀积，以得到衬底源极金属，所述衬底源极金属支撑在衬底正面介质层上，且衬底源极金属填充在衬底正面源极接触孔内，衬底源极金属能与衬底第一导电类型源区以及所述衬底第一导电类型源区所在的衬底第二导电类型基区欧姆接触，衬底源极金属通过衬底正面介质层与衬底元胞导电多晶硅以及终端沟槽导电多晶硅绝缘隔离；
步骤8、对上述的半导体衬底的背面进行减薄，以使得上述终端沟槽内的终端沟槽导电多晶硅从半导体衬底的背面露出，以在终端区内得到终端通孔、位于所述终端通孔内的终端通孔导电多晶硅以及覆盖终端通孔内壁的终端通孔绝缘氧化层，所述终端通孔贯通与终端区对应的半导体衬底；
步骤9、在上述半导体衬底的背面制备得到与终端通孔导电多晶硅欧姆接触的衬底栅极金属以及与元胞区对应的背面电极结构，衬底栅极金属还与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底栅极金属与与背面电极结构绝缘隔离。
沟槽型功率半导体器件为MOSFET器件时，步骤9具体包括如下步骤：
步骤m1、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤m2、在上述半导体衬底的背面制备得到衬底栅极金属以及衬底漏极金属，所述衬底栅极金属填充在背面介质层终端区窗口内，衬底漏极金属填充在背面介质层元胞区窗口，衬底栅极金属与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底漏极金属与半导体衬底欧姆接触，且衬底栅极金属与衬底漏极金属绝缘隔离；
步骤m3、在上述半导体衬底的背面制备得到覆盖在衬底栅极金属、衬底漏极金属上的栅漏金属钝化层、以及贯通所述栅漏金属钝化层的栅漏钝化层栅极金属窗口与栅漏钝化层漏极金属窗口，衬底栅极金属通过栅漏金属钝化层与衬底漏极金属间隔，通过栅漏钝化层栅极金属窗口能使得衬底栅极金属露出，通过栅漏钝化层漏极金属窗口能使得衬底漏极金属露出。
沟槽型功率半导体器件为IGBT器件时，步骤9具体包括如下步骤：
步骤n1、在半导体衬底背面的元胞区制备所需的第二导电类型集电区；
步骤n2、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤n3、在上述半导体衬底的背面制备得到衬底栅极金属以及衬底集电极金属，所述衬底栅极金属填充在背面介质层终端区窗口内，衬底集电极金属填充在背面介质层元胞区窗口，衬底栅极金属与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底集电极金属与第二导电类型集电区欧姆接触，且衬底栅极金属与衬底集电极金属绝缘隔离；
步骤n4、在上述半导体衬底的背面制备得到覆盖在衬底栅极金属、衬底集电极金属上的栅集金属钝化层、以及贯通所述栅集金属钝化层的栅集钝化层栅极金属窗口与栅集钝化层集电极金属窗口，衬底栅极金属通过栅集金属钝化层与衬底集电极金属间隔，通过栅集钝化层栅极金属窗口能使得衬底栅极金属露出，通过栅集钝化层集电极金属窗口能使得衬底集电极金属露出。
所述终端通孔绝缘氧化层的厚度大于元胞沟槽绝缘氧化层的厚度，终端通孔绝缘氧化层、元胞沟槽绝缘氧化层均为二氧化硅层。
所述半导体衬底的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型功率半导体器件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本发明的优点：元胞区的元胞采用平面结构，用终端通孔隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将衬底栅极金属和背面电极结构放置在半导体衬底的背面，衬底源极金属位于半导体衬底的正面，封装时，将衬底源极金属焊接在封装基板上，衬底栅极金属和背面电极结构通过打线引出。由于衬底源极金属是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。
附图说明
图1～图8为现有N型MOSFET器件的具体制备工艺步骤剖视图，其中：
图1为得到终端环后的剖视图。
图2为得到基板正面场氧化层后的剖视图。
图3为得到基板多晶硅层后的剖视图。
图4为得到基板元胞绝缘栅氧化层、基板元胞导电多晶硅后的剖视图。
图5为得到基板N+源区后的剖视图。
图6为得到基板源极接触孔后的剖视图。
图7为得到基板钝化层后的剖视图。
图8为得到基板漏极金属后的剖视图。
图9～图19为本发明N型MOSFET器件的具体工艺步骤剖视图，其中：
图9为本发明得到终端沟槽后的剖视图。
图10为本发明得到终端沟槽绝缘氧化层后的剖视图。
图11为本发明得到衬底正面多晶硅体后的剖视图。
图12为本发明得到衬底元胞导电多晶硅以及位衬底元胞绝缘栅氧化层后的剖视图。
图13为本发明得到衬底N+源区后的剖视图。
图14为本发明得到衬底正面源极接触孔后的剖视图。
图15为本发明得到衬底源极金属后的剖视图。
图16为本发明得到终端通孔后的剖视图。
图17为本发明制备得到背面介质层后的剖视图。
图18为本发明得到衬底栅极金属以及衬底漏极金属后的剖视图。
图19为本发明得到栅漏金属钝化层后的剖视图。
图20为本发明N型IGBT器件的具体剖视图。
附图标记说明：1-半导体基板、2-终端环、3-正面场氧化层、4-元胞区氧化层、5-基板多晶硅层、6-离子注入槽、7-基板P型基区、8-基板N+源区、9-基板正面介质层、10-基板源极金属、11-基板钝化层、12-基板钝化层窗口、13-基板漏极金属、14-基板元胞导电多晶硅、15-基板元胞绝缘栅氧化层、16-半导体衬底、17-衬底掩膜层、18-终端沟槽、19-终端沟槽绝缘氧化层、20-衬底正面氧化层、21-衬底正面多晶硅体、22-终端沟槽导电多晶硅、23-衬底元胞导电多晶硅、24-衬底元胞绝缘栅氧化层、25-终端衬底绝缘氧化层、26-衬底P型基区、27-衬底N+源区、28-衬底正面介质层、29-衬底正面源极接触孔、30-衬底源极金属、31-终端通孔导电多晶硅、32-终端通孔绝缘氧化层、33-终端通孔、34-背面介质层、35-背面介质层终端区窗口、36-背面介质层元胞区窗口、37-衬底栅极金属、38-衬底漏极金属、39-栅漏金属间隔窗口、40-栅漏金属钝化层、41-栅漏钝化层栅极金属窗口、42-栅漏钝化层漏极金属窗口、43-衬底集电极金属、44-N型场截止层、45-P+集电区、46-栅集金属钝化层、47-栅集钝化层栅极金属窗口、48-栅集钝化层集电极金属窗口以及49-基板源极接触孔。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能有效降低EMI干扰，能降低芯片面积，降低成本，增加电流密度，以N型功率半导体器件为例，本发明包括具有N导电类型的半导体衬底16，在所述半导体衬底16的中心区设置元胞区以及位于所述元胞区外圈的终端区；元胞区内的元胞采用平面结构，在半导体衬底的正面设置用于将元胞区内的元胞并联成一体的衬底源极金属30，在半导体衬底16的背面设置背面电极结构；
在所述功率半导体器件的截面上，在终端区内的上部设置贯穿所述终端区的衬底P型基区26，在所述终端区内设置若干终端通孔33，所述终端通孔33贯通终端区内的衬底P型基区26以及与终端区相对应的半导体衬底16，在终端通孔33内填充有终端通孔导电多晶硅31，终端通孔33内的终端通孔导电多晶硅31通过终端通孔绝缘氧化层32与所在终端通孔33的内壁绝缘隔离，终端通孔绝缘氧化层32覆盖终端通孔33的内壁；在半导体衬底16的背面还设置衬底栅极金属37，所述衬底栅极金属37与终端通孔导电多晶硅31以及元胞区内每个元胞的衬底元胞导电多晶硅23欧姆接触，衬底栅极金属37与背面电极结构中的背面金属绝缘隔离。
具体地，半导体衬底16的材料包括硅，当然，半导体衬底16还可以其他常用的半导体材料，具体可以根据需要进行选择，此处不再赘述。在功率半导体器件中，一般包括元胞区以及终端区，元胞区位于半导体衬底16的中心区，终端区位于元胞区的外圈，元胞区、终端区具体配合的形式，以及在半导体衬底16上的位置关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。源极金属30位于半导体衬底16的正面，通过源极金属30能将元胞区内的元胞并联成一体，通过源极金属30能形成半导体功率器件的源电极，背面电极结构形成于半导体衬底16的背面。
本发明实施例中，元胞区内的元胞采用平面结构，在终端区内的上部设置衬底P型基区26，衬底P型基区26贯穿半导体衬底16的终端区上部，衬底P型基区26从半导体衬底16的正面垂直向下延伸，P型基区26的深度小于半导体衬底16的厚度。在终端区内设置若干终端通孔33，终端通孔33的深度与终端区对应的半导体衬底16厚度相一致，即终端通孔33贯通衬底P型基区26以及终端区的半导体衬底16。在终端通孔33内填充有终端通孔导电多晶硅31，在终端通孔33的内壁上覆盖有终端通孔绝缘氧化层32，终端通孔导电多晶硅31通过终端通孔绝缘氧化层32与终端通孔33的内壁绝缘隔离。
为了能形成功率半导体器件的栅电极，在半导体衬底16的背面还设置衬底栅极金属37，所述栅极金属37与终端通孔导电多晶硅31以及元胞区内每个元胞的衬底元胞导电多晶硅23欧姆接触，衬底栅极金属37与半导体衬底16以及背面电极结构均绝缘隔离，不会影响背面电极结构。
综上，本发明用终端通孔33隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将衬底栅极金属37和背面电极结构放置在半导体衬底16的背面，衬底源极金属30位于半导体衬底1的正面，封装时，将衬底源极金属30焊接在封装基板上，衬底栅极金属37和背面电极结构通过打线引出。由于衬底源极金属30是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。
如图19和图20所示，在功率半导体器件的截面上，衬底元胞导电多晶硅23位于半导体衬底16的正面，衬底元胞导电多晶硅23通过正下方的衬底元胞绝缘栅氧化层24与半导体衬底16绝缘隔离；所述衬底元胞绝缘氧化层24的两端均与半导体衬底16内的一衬底P型基区26接触，在与衬底元胞绝缘氧化层24接触的每个衬底P型基区26内均设置衬底N+源区27，所述衬底N+源区27与衬底绝缘氧化层24相应的端部接触；
衬底源极金属30位于半导体衬底16的正面，衬底源极金属30与每个元胞的衬底P型基区26以及位于所述衬底P型基区26内的衬底N+源区27欧姆接触，且衬底源极金属30通过衬底正面介质层28与衬底元胞导电多晶硅23以及终端通孔导电多晶硅31绝缘隔离；
终端通孔导电多晶硅31的上端部位于半导体衬底16的正面上方，且终端通孔导电多晶硅31的上端部通过终端衬底绝缘氧化层25与半导体衬底16内的衬底P型基区26绝缘隔离。
本发明实施例中，在元胞区内，每个元胞均包括一衬底元胞导电多晶硅23以及一衬底元胞绝缘栅氧化层24，衬底元胞绝缘栅氧化层24位于衬底元胞导电多晶硅23的正下方，衬底元胞导电多晶硅23通过衬底元胞绝缘栅氧化层24能与半导体衬底16绝缘隔离。此外，在每个元胞内，还包括两衬底P型基区26，同一元胞内的两衬底P型基区26间不接触，即由半导体衬底16间隔，元胞内的两衬底P型基区26与衬底绝缘栅氧化层24的端部接触，即衬底绝缘栅氧化层24每个端部均与一个衬底P型基区26接触，元胞区内的衬底P型基区26与终端区内的衬底P型基区26为同一工艺步骤层。在元胞内，每个衬底P型基区26内均设置衬底N+源区27，衬底N+源区27的深度以及长度均小于所在衬底P型基区26相应的深度与长度，且衬底N+源区27以及所在的衬底P型基区26均与衬底绝缘栅氧化层24的同一端部部分接触，衬底N+源区27以及所在衬底P型基区26还有部分区域位于衬底绝缘栅氧化层24的外侧。
衬底源极金属30位于半导体衬底16的正面，衬底源极金属30与每个元胞的衬底P型基区26以及位于所述衬底P型基区26内的衬底N+源区27欧姆接触，从而通过衬底源极金属30能将元胞区内的所有元胞并联成一体，且通过衬底源极金属30能形成功率半导体器件的源电极。衬底源极金属30通过衬底正面介质层28与衬底元胞导电多晶硅23以及终端通孔导电多晶硅31绝缘隔离。
具体实施时，终端通孔导电多晶硅31呈T型，终端通孔导电多晶硅31的上端位于半导体衬底16正面的上方，终端通孔导电多晶硅31位于半导体衬底16正面的部分大于位于终端通孔导电多晶硅31位于终端通孔33内的部分，端通孔导电多晶硅31的上端部通过终端衬底绝缘氧化层25与半导体衬底16内的衬底P型基区26绝缘隔离。本发明实施例中，所述终端通孔绝缘氧化层32的厚度大于衬底元胞绝缘氧化层24的厚度，终端通孔绝缘氧化层32、衬底元胞绝缘氧化层24均为二氧化硅层；终端通孔导电多晶硅31与衬底元胞导电多晶硅23为同一工艺步骤层，衬底元胞绝缘栅氧化层24以及终端衬底绝缘氧化层25为同一工艺步骤层。
如图19所示，功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为衬底漏极金属38，所述衬底漏极金属38与半导体衬底16欧姆接触，在半导体衬底16的背面设置背面介质层34，衬底栅极金属37通过背面介质层34与半导体衬底16绝缘隔离；衬底栅极金属37通过半导体衬底16背面的栅漏金属钝化层40与衬底漏极金属38绝缘隔离，且栅漏金属钝化层40还覆盖在衬底栅极金属37、衬底漏极金属38上。
本发明实施例中，功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为衬底漏极金属38，即通过衬底漏极金属38能形成MOSFET器件的漏电极。衬底漏极金属38与半导体衬底16的背面欧姆接触，背面介质层34覆盖在在半导体衬底16的背面，衬底栅极金属37通过背面介质层34能与半导体衬底16绝缘隔离，栅漏金属钝化层40覆盖在衬底栅极金属37以及衬底漏极金属38上，通过栅漏金属钝化层40能对衬底栅极金属37、衬底漏极金属38进行保护。通过栅漏钝化层栅极金属窗口41能使得衬底栅极金属37露出，通过栅漏钝化层漏极金属窗口42能使得衬底漏极金属38露出，从而能便于将衬底栅极金属37、衬底漏极金属38引出。
如图20所示，功率半导体器件为IGBT器件时，背面电极结构中的背面金属为衬底集电极金属43，在半导体衬底16的背面设置背面介质层34，衬底栅极金属37通过背面介质层34与半导体衬底16以及背面电极结构绝缘隔离，衬底栅极金属37通过半导体衬底16背面的栅集金属钝化层46与衬底集电极金属43绝缘隔离，且栅集金属钝化层46还覆盖在衬底栅极金属37、衬底集电极金属43上；所述衬底集电极金属43还与P+集电区45欧姆接触，P+集电区45通过N型场截止层44与半导体衬底16连接。
本发明实施例中，当功率半导体器件为IGBT器件时，背面电极结构中的背面金属则为衬底集电极金属43，通过衬底集电极金属43能形成IGBT器件的集电极。衬底栅极金属37与背面介质层34的关系以及作用均与上述相同。具体实施时，背面电极结构还包括P+集电区45，衬底集电极金属43与P+集电区45欧姆接触。在半导体衬底16内还设置N+场截止层44，P+集电区45通过N+场截止层44与半导体衬底16连接，N+场截止层44呈L型，通过N+场截止层44能实现将P+集电区45与半导体衬底16间隔，衬底集电极金属43与P+集电区45、N+场截止层44的具体配合关系与现有相一致，此处不再赘述。
如图9～图18所示，上述低EMI深沟槽隔离平面功率半导体器件可以通过下述工艺步骤制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供具有N导电类型的半导体衬底16，选择性地掩蔽和刻蚀半导体衬底16的正面，以在半导体衬底16的终端区内刻蚀得到终端沟槽18，所述终端沟槽18的深度小于半导体衬底16的厚度；
具体地，半导体衬底16的材料包括硅。在刻蚀得到终端沟槽18时，需要在半导体衬底16的正面制备终端沟槽刻蚀掩膜层17，终端沟槽刻蚀掩膜层17一般为二氧化硅层或氮化硅层，终端沟槽刻蚀掩膜层17覆盖在半导体衬底16的正面。在制备得到沟槽刻蚀掩膜层17后，在沟槽刻蚀掩膜层17上涂覆光刻胶，对光刻胶进行光刻后，在对终端沟槽刻蚀掩膜层17进行刻蚀，利用刻蚀后的终端沟槽刻蚀掩膜层17对半导体衬底16的正面进行刻蚀，以在半导体衬底16的终端区内得到终端沟槽18，终端沟槽3为深沟槽，一般地，终端沟槽3的为10μm，终端沟槽3的深度100μm，但终端沟槽18的深度小于半导体衬底16的厚度，如图9所示。
步骤2、在所述终端沟槽18内生长得到终端沟槽绝缘氧化层19，所述终端沟槽绝缘氧化层19覆盖终端沟槽18的侧壁以及底壁；
具体地，在得到终端沟槽18后，去除上述终端沟槽刻蚀掩膜层17上的光刻胶，然后通过通过热氧化等常规的技术手段在终端沟槽18的内壁以及底壁生长终端沟槽绝缘氧化层19，终端沟槽绝缘氧化层19一般为二氧化硅层，终端沟槽绝缘氧化层19在终端沟槽18内小于终端沟槽18的宽度，如图10所示。
步骤3、在上述半导体衬底16的正面制备得到衬底正面氧化层20，并进行多晶硅淀积，以得到衬底正面多晶硅体21，衬底正面氧化层20覆盖半导体衬底16的正面，衬底正面多晶硅体21覆盖在衬底正面氧化层20上，且衬底正面多晶硅体21还填充在终端沟槽18内，填充在终端沟槽18内的衬底正面多晶硅体21通过终端沟槽绝缘氧化层19与终端沟槽18的侧壁以及底壁绝缘隔离；
具体地，在制备衬底正面氧化层20之前，需要先将半导体衬底16正面上的终端沟槽刻蚀掩膜层17去除，去除终端沟槽刻蚀掩膜层17的具体工艺过程与现有相一致，此处不再赘述。可以通过对半导体衬底16的正面进行热氧化，以制备得到衬底正面氧化层20，衬底正面氧化层20覆盖半导体衬底16的正面。衬底正面氧化层20为二氧化硅层。
在制备得到衬底正面氧化层20后，进行多晶硅淀积，以得到衬底正面多晶硅体21，衬底正面多晶硅体21覆盖在衬底正面氧化层20上，且能填满终端沟槽18，填充在终端沟槽18内的衬底正面多晶硅体21通过终端沟槽绝缘氧化层19与终端沟槽18的侧壁以及底壁绝缘隔离，如图11所示。
步骤4、对上述的衬底正面多晶硅体21以及衬底正面氧化层20进行刻蚀，以得到位于元胞区的衬底元胞导电多晶硅23以及位于所述衬底元胞导电多晶硅23正下方的衬底元胞绝缘栅氧化层24，且得到填充在终端沟槽18内的终端沟槽导电多晶硅22，位于终端沟槽18槽口处的终端沟槽导电多晶硅22通过终端衬底绝缘氧化层25与半导体衬底16的正面绝缘隔离，终端沟槽导电多晶硅22与衬底元胞导电多晶硅23相互连接；
具体地，采用本技术领域常用的技术手段对衬底正面多晶硅体21以及衬底正面氧化层20进行刻蚀，在刻蚀后，得到位于元胞区的衬底元胞导电多晶硅23以及衬底元胞绝缘栅氧化层24，即通过衬底正面多晶硅体21能得到元胞区的衬底元胞导电多晶硅23，通过衬底正面氧化层20能得到衬底元胞绝缘栅氧化层24。同时，通过衬底正面多晶硅体21还能得到终端沟槽导电多晶硅22，终端沟槽导电多晶硅22呈T型，终端沟槽18槽口处的终端沟槽导电多晶硅22通过终端衬底绝缘氧化层25与半导体衬底16的正面绝缘隔离，终端衬底绝缘氧化层25也由衬底正面氧化层20刻蚀后得到，如图12所示。在版图上，终端沟槽导电多晶硅22与衬底元胞导电多晶硅23相互连接。
步骤5、在上述半导体衬底16的正面进行P型杂质离子、N型杂质离子的注入以及推进，以在半导体衬底16内得到的衬底P型基区26以及衬底N+源区27，衬底P型基区26从半导体衬底16的正面垂直向下延伸；在终端区内，衬底P型基区26贯穿终端区的半导体衬底16，且衬底P型基区26位于终端沟槽18的槽底上方；在元胞区内，衬底元胞绝缘栅氧化层24的端部均与一衬底P型基区26接触，且在与衬底元胞绝缘栅氧化层24接触的衬底P型基区26内均设置衬底N+源区27，所述衬底N+源区27与衬底元胞绝缘栅氧化层24相应的端部接触；
具体地，在得到终端沟槽导电多晶硅22以及衬底元胞导电多晶硅23后，在终端沟槽导电多晶硅22、以及衬底元胞导电多晶硅23的两侧得到离子注入孔，通过离子注入孔能使得半导体衬底16的正面相应的区域露出。
采用本技术领域常用的离子注入与推进工艺，即离子通过离子注入孔能注入到半导体衬底16内，从而能在半导体衬底16内能得到衬底P型基区26以及衬底N+源区27，其中，衬底P型基区26从半导体衬底16的正面垂直向下延伸；在终端区内，衬底P型基区26贯穿终端区的半导体衬底16，且衬底P型基区26位于终端沟槽18的槽底上方；在元胞区内，衬底元胞绝缘栅氧化层24的端部均与一衬底P型基区26接触，且在与衬底元胞绝缘栅氧化层24接触的衬底P型基区26内均设置衬底N+源区27，所述衬底N+源区27与衬底元胞绝缘栅氧化层24相应的端部接触，在衬底元胞绝缘栅氧化层24的正下方为半导体衬底16，衬底元胞绝缘栅氧化层24两端接触的衬底P型基区26通过半导体衬底16间隔，衬底N+源区27的深度小于衬底P型基区26的深度，且衬底P型基区26以及衬底N+源区27还有部分位于衬底元胞绝缘栅氧化层24的外侧，如图13所示。
步骤6、在上述半导体衬底16的正面进行介质层淀积，并刻蚀后得到衬底正面介质层28以及贯通所述衬底正面介质层28的衬底正面源极接触孔29，衬底正面介质层28支撑在半导体衬底16的正面；终端区的衬底正面介质层28包覆终端沟槽导电多晶硅22，元胞区的衬底正面介质层28包覆衬底元胞导电多晶硅23以及衬底元胞绝缘栅氧化层24，衬底正面源极接触孔29位于衬底元胞导电多晶硅23的两侧，通过衬底正面源极接触孔29能使得元胞区内的衬底N+源区27以及所述衬底N+源区27所在的衬底P型基区26露出；
具体地，采用本技术领域常用的技术手段能进行介质层淀积，且在淀积后的介质层进行刻蚀，能得到衬底正面介质层28，且在所需的位置形成衬底正面源极接触孔29，衬底正面源极接触孔29贯通衬底正面介质层28，通过衬底正面源极接触孔29能使得元胞区相应的衬底P型基区26以及衬底N+源区27露出，如图14所示。
步骤7、在上述半导体衬底16的正面进行金属淀积，以得到衬底源极金属30，所述衬底源极金属30支撑在衬底正面介质层28上，且衬底源极金属30填充在衬底正面源极接触孔29内，衬底源极金属30能与衬底N+源区27以及所述衬底N+源区27所在的衬底P型基区26欧姆接触，衬底源极金属30通过衬底正面介质层28与衬底元胞导电多晶硅23以及终端沟槽导电多晶硅22绝缘隔离；
具体地，采用本技术领域常用的技术手段进行金属淀积，从而能制备得到衬底源极金属30，衬底源极金属30支撑在衬底正面介质层28上，填充在衬底正面源极接触孔29内的衬底源极金属20能与衬底P型基区26以及衬底N+源区27欧姆接触，从而通过衬底源极金属20能形成功率半导体器件的源电极。衬底源极金属30通过衬底正面介质层28与衬底元胞导电多晶硅23以及终端沟槽导电多晶硅22绝缘隔离，即通过衬底正面介质层28能对终端沟槽导电多晶硅22以及衬底元胞导电多晶硅23进行包覆，实现与衬底源极金属30的绝缘隔离，如图15所示。
步骤8、对上述的半导体衬底16的背面进行减薄，以使得上述终端沟槽18内的终端沟槽导电多晶硅22从半导体衬底16的背面露出，以在终端区内得到终端通孔33、位于所述终端通孔33内的终端通孔导电多晶硅31以及覆盖终端通孔33内壁的终端通孔绝缘氧化层32，所述终端通孔33贯通与终端区对应的半导体衬底16；
具体地，本技术领域常用的技术手段实现对半导体衬底16的背面进行减薄，具体方式如采用机械化学抛光，具体技术手段可以根据需要进行选择，此处不再赘述。对半导体衬底16背面进行减薄的厚度，以能使得使得终端沟槽18内的终端沟槽导电多晶硅22从半导体衬底16的背面露出为准，从而通过终端沟槽18能形成终端通孔33，终端沟槽导电多晶硅22能形成终端通孔导电多晶硅31，通过终端沟槽绝缘氧化层19能形成终端通孔绝缘氧化层32，如图16所示。
步骤9、在上述半导体衬底16的背面制备得到与终端通孔导电多晶硅31欧姆接触的衬底栅极金属37以及与元胞区对应的背面电极结构，衬底栅极金属37还与终端通孔导电多晶硅31、衬底元胞导电多晶硅23欧姆接触，衬底栅极金属37与与背面电极结构绝缘隔离。
具体地，在半导体衬底16的背面进行衬底栅极金属37以及背面电极结构的工艺，其中，衬底栅极金属37与终端通孔导电多晶硅31、衬底元胞导电多晶硅23欧姆接触，且衬底栅极金属37与背面电极结构绝缘隔离。
下面根据功率半导体器件的具体类型对具体工艺过程进行详细说明。具体地：
沟槽型功率半导体器件为MOSFET器件时，步骤9具体包括如下步骤：
步骤m1、在上述半导体衬底16的背面设置背面介质层34，背面介质层34覆盖半导体衬底16的背面；对背面介质层34进行刻蚀，以得到贯通背面介质层34的背面介质层终端区窗口35以及背面介质层元胞区窗口36，所述背面介质层终端区窗口35与终端通孔33内的终端通孔导电多晶硅31对应，背面介质层元胞区窗口36与半导体衬底16的元胞区对应；
具体地，通过本技术领域常用的技术手段能制备得到背面介质层34，所述背面介质层34的具体材料以及制备工艺为本技术领域人员所熟知，此处不再赘述。背面介质层34覆盖半导体衬底16的背面，通过本技术领域常用的技术工艺对背面介质层34进行刻蚀后，能得到背面介质层终端区窗口35以及背面介质层元胞区窗口36，背面介质层终端窗口35贯通背面介质层34且与终端区内相应终端通孔33内的终端通孔导电多晶硅31对应，背面介质层元胞区窗口36与半导体衬底16的元胞区对应，如图17所示。
步骤m2、在上述半导体衬底16的背面制备得到衬底栅极金属37以及衬底漏极金属38，所述衬底栅极金属37填充在背面介质层终端区窗口35内，衬底漏极金属38填充在背面介质层元胞区窗口36内，衬底栅极金属37与终端通孔导电多晶硅31、衬底元胞导电多晶硅23欧姆接触，衬底漏极金属38与半导体衬底16欧姆接触，且衬底栅极金属37与衬底漏极金属38绝缘隔离；
具体地，采用本技术领域常用的工艺能制备得到衬底栅极金属37以及衬底漏极金属38，一般地，衬底栅极金属37与衬底漏极金属38为同一工艺步骤层，衬底栅极金属37覆盖在背面介质层34上并填充在背面介质层终端区窗口35内，从而衬底栅极金属37能与终端通孔导电多晶硅31以及元胞导电多晶硅23欧姆接触。衬底漏极金属38覆盖在背面介质层34上并填充在背面介质层元胞区窗口36内，衬底漏极金属38填充在背面介质层元胞区窗口36内后能与半导体衬底16欧姆接触，衬底栅极金属37与衬底漏极金属38绝缘隔离，如图18所示。
一般地，在元胞区，半导体衬底16包括N型漂移区以及与所述N型漂移区邻接的N+场截止层，N+场截止层的掺杂浓度大于N型漂移区的掺杂浓度，衬底漏极金属38与N+场截止层欧姆接触。在终端区，半导体衬底16可以仅包括N型漂移区；半导体衬底16的具体情况可以根据需要进行选择，此处不再赘述。
步骤m3、在上述半导体衬底16的背面制备得到覆盖在衬底栅极金属37、衬底漏极金属38上的栅漏金属钝化层40、以及贯通所述栅漏金属钝化层40的栅漏钝化层栅极金属窗口41与栅漏钝化层漏极金属窗口42，衬底栅极金属37通过栅漏金属钝化层40与衬底漏极金属38间隔，通过栅漏钝化层栅极金属窗口41能使得衬底栅极金属37露出，通过栅漏钝化层漏极金属窗口42能使得衬底漏极金38属露出。
具体地，采用本技术领域常用的技术工艺能制备得栅漏金属钝化层40，栅漏金属钝化层40采用常用的钝化保护材料，栅漏金属钝化层40覆盖在背面介质层34、衬底栅极金属37以及衬底漏极金属38上。为了能便于衬底栅极金属37、衬底漏极金属38的引出，对栅漏金属钝化层40进行刻蚀，从而能得到栅漏钝化层栅极金属窗口41与栅漏钝化层漏极金属窗口42，衬底栅极金属37通过栅漏金属钝化层40与衬底漏极金属40间隔，通过栅漏钝化层栅极金属窗口41能使得衬底栅极金属37露出，通过栅漏钝化层漏极金属窗口42能使得衬底漏极金属38露出
当沟槽型功率半导体器件为IGBT器件时，步骤9具体包括如下步骤：
步骤n1、在半导体衬底16背面的元胞区制备所需的P+集电区45；
具体地，通过在半导体衬底16的背面进行P型杂质离子的注入，能在半导体衬底16背面的元胞区制备得到P+集电区45，具体制备得到P+集电区45的过程以及工艺条件均与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。当然，在具体实施时，在制备得到P+集电区45时，则需要在半导体衬底16的背面内制备得到N+场截止层44，P+集电区45通过N+场截止层44与半导体衬底16间隔，N+场截止层44的掺杂浓度大于半导体衬底16的掺杂浓度；具体制备得到N+场截止层44、P+集电区45的过程为本技术领域的技术人员所熟知，此处不再赘述。
步骤n2、在上述半导体衬底16的背面设置背面介质层34，背面介质层34覆盖半导体衬底16的背面；对背面介质层34进行刻蚀，以得到贯通背面介质层34的背面介质层终端区窗口35以及背面介质层元胞区窗口36，所述背面介质层终端区窗口35与终端通孔33内的终端通孔导电多晶硅31对应，背面介质层元胞区窗口36与半导体衬底16的元胞区对应；
具体地，制备得到背面介质层34、背面介质层终端区窗口35以及背面介质层元胞区窗口36的工艺过程均可参考上述说明，此处不再赘述。
步骤n3、在上述半导体衬底16的背面制备得到衬底栅极金属37以及衬底集电极金属43，所述衬底栅极金属37填充在背面介质层终端区窗口35内，衬底集电极金属43填充在背面介质层元胞区窗口36内，衬底栅极金属37与终端通孔导电多晶硅31、衬底元胞导电多晶硅23欧姆接触，衬底集电极金属43与P+集电区45欧姆接触，且衬底栅极金属37与衬底集电极金属43绝缘隔离；
具体地，制备得到衬底栅极金属37、衬底集电极金属43的过程可以参考上述衬底栅极金属37、衬底漏极金属38的说明，此处不再赘述。
步骤n4、在上述半导体衬底16的背面制备得到覆盖在衬底栅极金属37、衬底集电极金属43上的栅集金属钝化层46、以及贯通所述栅集金属钝化层46的栅集钝化层栅极金属窗口47与栅集钝化层集电极金属窗口48，衬底栅极金属37通过栅集金属钝化层46与衬底集电极金属48间隔，通过栅集钝化层栅极金属窗口47能使得衬底栅极金属37露出，通过栅集钝化层集电极金属窗口48能使得衬底集电极金属43露出。
具体地，制备得到栅集金属钝化层46、栅集钝化层栅极金属窗口47与栅集钝化层集电极金属窗口48的具体过程可以参考上述栅漏金属钝化层40的说明，此处不再赘述。

Claims (8)

1.一种低EMI深沟槽隔离平面功率半导体器件，包括具有第一导电类型的半导体衬底，在所述半导体衬底的中心区设置元胞区以及位于所述元胞区外圈的终端区；元胞区内的元胞采用平面结构，在半导体衬底的正面设置用于将元胞区内的元胞并联成一体的衬底源极金属，在半导体衬底的背面设置背面电极结构；其特征是：
在所述功率半导体器件的截面上，在终端区内的上部设置贯穿所述终端区的衬底第二导电类型基区，在所述终端区内设置若干终端通孔，所述终端通孔贯通终端区内的衬底第二导电类型基区以及与终端区相对应的半导体衬底，在终端通孔内填充有终端通孔导电多晶硅，终端通孔内的终端通孔导电多晶硅通过终端通孔绝缘氧化层与所在终端通孔的内壁绝缘隔离，终端通孔绝缘氧化层覆盖终端通孔的内壁；在半导体衬底的背面还设置衬底栅极金属，所述衬底栅极金属与终端通孔导电多晶硅以及元胞区内每个元胞的衬底元胞导电多晶硅欧姆接触，衬底栅极金属与背面电极结构中的背面金属绝缘隔离；
在功率半导体器件的截面上，衬底元胞导电多晶硅位于半导体衬底的正面，衬底元胞导电多晶硅通过正下方的衬底元胞绝缘栅氧化层与半导体衬底绝缘隔离；所述衬底元胞绝缘栅氧化层的两端均与半导体衬底内的一衬底第二导电类型基区接触，在与衬底元胞绝缘栅氧化层接触的每个衬底第二导电类型基区内均设置衬底第一导电类型源区，所述衬底第一导电类型源区与衬底元胞绝缘栅氧化层相应的端部接触；
衬底源极金属位于半导体衬底的正面，衬底源极金属与每个元胞的衬底第二导电类型基区以及位于所述衬底第二导电类型基区内的衬底第一导电类型源区欧姆接触，且衬底源极金属通过衬底正面介质层与衬底元胞导电多晶硅以及终端通孔导电多晶硅绝缘隔离；
终端通孔导电多晶硅的上端部位于半导体衬底的正面上方，且终端通孔导电多晶硅的上端部通过终端衬底绝缘氧化层与半导体衬底内的衬底第二导电类型基区绝缘隔离；
所述终端通孔绝缘氧化层的厚度大于衬底元胞绝缘氧化层的厚度，终端通孔绝缘氧化层、衬底元胞绝缘氧化层均为二氧化硅层；
终端通孔导电多晶硅与衬底元胞导电多晶硅为同一工艺步骤层，衬底元胞绝缘栅氧化层以及终端衬底绝缘氧化层为同一工艺步骤层。
2.根据权利要求1所述的低EMI深沟槽隔离平面功率半导体器件，其特征是：功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为衬底漏极金属，所述衬底漏极金属与半导体衬底欧姆接触，在半导体衬底的背面设置背面介质层，衬底栅极金属通过背面介质层与半导体衬底绝缘隔离；衬底栅极金属通过半导体衬底背面的栅漏金属钝化层与衬底漏极金属绝缘隔离，且栅漏金属钝化层还覆盖在衬底栅极金属、衬底漏极金属上。
3.根据权利要求1所述的低EMI深沟槽隔离平面功率半导体器件，其特征是：功率半导体器件为IGBT器件时，背面电极结构中的背面金属为衬底集电极金属，在半导体衬底的背面设置背面介质层，衬底栅极金属通过背面介质层与半导体衬底以及背面电极结构绝缘隔离，衬底栅极金属通过半导体衬底背面的栅集金属钝化层与衬底集电极金属绝缘隔离，且栅集金属钝化层还覆盖在衬底栅极金属、衬底集电极金属上；所述衬底集电极金属还与第二导电类型集电区欧姆接触，第二导电类型集电区通过第一导电类型场截止层与半导体衬底连接。
4.一种低EMI深沟槽隔离平面功率半导体器件的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体衬底，选择性地掩蔽和刻蚀半导体衬底的正面，以在半导体衬底的终端区内刻蚀得到终端沟槽，所述终端沟槽的深度小于半导体衬底的厚度；
步骤2、在所述终端沟槽内生长得到终端沟槽绝缘氧化层，所述终端沟槽绝缘氧化层覆盖终端沟槽的侧壁以及底壁；
步骤3、在上述半导体衬底的正面制备得到衬底正面氧化层，并进行多晶硅淀积，以得到衬底正面多晶硅体，衬底正面氧化层覆盖半导体衬底的正面，衬底正面多晶硅体覆盖在衬底正面氧化层上，且衬底正面多晶硅体还填充在终端沟槽内，填充在终端沟槽内的衬底正面多晶硅体通过终端沟槽绝缘氧化层与终端沟槽的侧壁以及底壁绝缘隔离；
步骤4、对上述的衬底正面多晶硅体以及衬底正面氧化层进行刻蚀，以得到位于元胞区的衬底元胞导电多晶硅以及位于所述衬底元胞导电多晶硅正下方的衬底元胞绝缘栅氧化层，且得到填充在终端沟槽内的终端沟槽导电多晶硅，位于终端沟槽槽口处的终端沟槽导电多晶硅通过终端衬底绝缘氧化层与半导体衬底的正面绝缘隔离，终端沟槽导电多晶硅与衬底元胞导电多晶硅相互连接；
步骤5、在上述半导体衬底的正面进行第二导电类型杂质离子、第一导电类型杂质离子的注入以及推进，以在半导体衬底内得到的衬底第二导电类型基区以及衬底第一导电类型源区，衬底第二导电类型基区从半导体衬底的正面垂直向下延伸；在终端区内，衬底第二导电类型基区贯穿终端区的半导体衬底，且衬底第二导电类型基区位于终端沟槽的槽底上方；在元胞区内，衬底元胞绝缘栅氧化层的端部均与一衬底第二导电类型基区接触，且在与衬底元胞绝缘栅氧化层接触的衬底第二导电类型基区内均设置衬底第一导电类型源区，所述衬底第一导电类型源区与衬底元胞绝缘栅氧化层相应的端部接触；
步骤6、在上述半导体衬底的正面进行介质层淀积，并刻蚀后得到衬底正面介质层以及贯通所述衬底正面介质层的衬底正面源极接触孔，衬底正面介质层支撑在半导体衬底的正面；终端区的衬底正面介质层包覆终端沟槽导电多晶硅，元胞区的衬底正面介质层包覆衬底元胞导电多晶硅以及衬底元胞绝缘栅氧化层，衬底正面源极接触孔位于衬底元胞导电多晶硅的两侧，通过衬底正面源极接触孔能使得元胞区内的衬底第一导电类型源区以及所述衬底第一导电类型源区所在的衬底第二导电类型基区露出；
步骤7、在上述半导体衬底的正面进行金属淀积，以得到衬底源极金属，所述衬底源极金属支撑在衬底正面介质层上，且衬底源极金属填充在衬底正面源极接触孔内，衬底源极金属能与衬底第一导电类型源区以及所述衬底第一导电类型源区所在的衬底第二导电类型基区欧姆接触，衬底源极金属通过衬底正面介质层与衬底元胞导电多晶硅以及终端沟槽导电多晶硅绝缘隔离；
步骤8、对上述的半导体衬底的背面进行减薄，以使得上述终端沟槽内的终端沟槽导电多晶硅从半导体衬底的背面露出，以在终端区内得到终端通孔、位于所述终端通孔内的终端通孔导电多晶硅以及覆盖终端通孔内壁的终端通孔绝缘氧化层，所述终端通孔贯通与终端区对应的半导体衬底；
步骤9、在上述半导体衬底的背面制备得到与终端通孔导电多晶硅欧姆接触的衬底栅极金属以及与元胞区对应的背面电极结构，衬底栅极金属还与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底栅极金属与与背面电极结构绝缘隔离。
5.根据权利要求4所述低EMI深沟槽隔离平面功率半导体器件的制备方法，其特征是：沟槽型功率半导体器件为MOSFET器件时，步骤9具体包括如下步骤：
步骤m1、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤m2、在上述半导体衬底的背面制备得到衬底栅极金属以及衬底漏极金属，所述衬底栅极金属填充在背面介质层终端区窗口内，衬底漏极金属填充在背面介质层元胞区窗口，衬底栅极金属与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底漏极金属与半导体衬底欧姆接触，且衬底栅极金属与衬底漏极金属绝缘隔离；
步骤m3、在上述半导体衬底的背面制备得到覆盖在衬底栅极金属、衬底漏极金属上的栅漏金属钝化层、以及贯通所述栅漏金属钝化层的栅漏钝化层栅极金属窗口与栅漏钝化层漏极金属窗口，衬底栅极金属通过栅漏金属钝化层与衬底漏极金属间隔，通过栅漏钝化层栅极金属窗口能使得衬底栅极金属露出，通过栅漏钝化层漏极金属窗口能使得衬底漏极金属露出。
6.根据权利要求4所述低EMI深沟槽隔离平面功率半导体器件的制备方法，其特征是，沟槽型功率半导体器件为IGBT器件时，步骤9具体包括如下步骤：
步骤n1、在半导体衬底背面的元胞区制备所需的第二导电类型集电区；
步骤n2、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤n3、在上述半导体衬底的背面制备得到衬底栅极金属以及衬底集电极金属，所述衬底栅极金属填充在背面介质层终端区窗口内，衬底集电极金属填充在背面介质层元胞区窗口，衬底栅极金属与终端通孔导电多晶硅、衬底元胞导电多晶硅欧姆接触，衬底集电极金属与第二导电类型集电区欧姆接触，且衬底栅极金属与衬底集电极金属绝缘隔离；
步骤n4、在上述半导体衬底的背面制备得到覆盖在衬底栅极金属、衬底集电极金属上的栅集金属钝化层、以及贯通所述栅集金属钝化层的栅集钝化层栅极金属窗口与栅集钝化层集电极金属窗口，衬底栅极金属通过栅集金属钝化层与衬底集电极金属间隔，通过栅集钝化层栅极金属窗口能使得衬底栅极金属露出，通过栅集钝化层集电极金属窗口能使得衬底集电极金属露出。
7.根据权利要求4所述低EMI深沟槽隔离平面功率半导体器件的制备方法，其特征是，所述终端通孔绝缘氧化层的厚度大于衬底元胞绝缘栅氧化层的厚度，终端通孔绝缘氧化层、衬底元胞绝缘栅氧化层均为二氧化硅层。
8.根据权利要求4所述低EMI深沟槽隔离平面功率半导体器件的制备方法，其特征是，所述半导体衬底的材料包括硅。
CN201910932545.9A 2019-09-29 2019-09-29 低emi深沟槽隔离平面功率半导体器件及其制备方法 Active CN110676306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910932545.9A CN110676306B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离平面功率半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910932545.9A CN110676306B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离平面功率半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN110676306A CN110676306A (zh) 2020-01-10
CN110676306B true CN110676306B (zh) 2022-11-25

Family

ID=69080006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910932545.9A Active CN110676306B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离平面功率半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110676306B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883494B (zh) * 2020-07-21 2022-11-29 联合微电子中心有限责任公司 功率mosfet器件及其形成方法
CN113380692B (zh) * 2021-08-12 2021-11-05 晶芯成(北京)科技有限公司 沟槽隔离结构及其制备方法
CN114121665B (zh) * 2021-11-08 2024-02-23 长江存储科技有限责任公司 半导体器件的制作方法、半导体器件、存储器及存储系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807574A (zh) * 2010-03-30 2010-08-18 无锡新洁能功率半导体有限公司 一种沟槽型功率mos器件及其制造方法
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN103794649A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 半导体器件和用于制造半导体器件的方法
CN104701180A (zh) * 2013-12-10 2015-06-10 英飞凌科技股份有限公司 用于形成半导体器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466061B2 (en) * 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807574A (zh) * 2010-03-30 2010-08-18 无锡新洁能功率半导体有限公司 一种沟槽型功率mos器件及其制造方法
CN103794649A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 半导体器件和用于制造半导体器件的方法
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN104701180A (zh) * 2013-12-10 2015-06-10 英飞凌科技股份有限公司 用于形成半导体器件的方法

Also Published As

Publication number Publication date
CN110676306A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
US11824090B2 (en) Back side dopant activation in field stop IGBT
US20210057556A1 (en) Igbt devices with 3d backside structures for field stop and reverse conduction
CN110676306B (zh) 低emi深沟槽隔离平面功率半导体器件及其制备方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
WO2021057415A1 (zh) 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法
CN113130633A (zh) 沟槽型场效应晶体管结构及其制备方法
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
CN110419111A (zh) 自对准且稳健的绝缘栅双极晶体管器件
EP4336561A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN113097297A (zh) 功率器件结构及制作方法
US11862676B2 (en) Semiconductor device and preparation method thereof
US11799024B2 (en) Semiconductor device and preparation method therefor
JPH10335630A (ja) 半導体装置及びその製造方法
CN110444583B (zh) 低成本高可靠性的功率半导体器件及其制备方法
CN107658342B (zh) 非对称的屏蔽栅mosfet结构及其制备方法
EP3690952A1 (en) Trench gate semiconductor device and method of manufacture
CN114156180A (zh) 绝缘栅双极型晶体管及其制造方法
CN117116975A (zh) 一种半导体器件及其制备方法
CN117810245A (zh) 晶体管结构和其形成方法
CN118073206A (zh) 半导体器件的制备方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220916

Address after: Room 1106-3, No. 62, Suyuan Avenue, Jiangning Development Zone, Nanjing City, Jiangsu Province, 211100 (Jiangning Development Zone)

Applicant after: Jiangsu Chip Long March Microelectronics Group Co.,Ltd.

Applicant after: Nanjing Xinchangzheng Technology Co.,Ltd.

Address before: 211100 block A2, Jiulonghu international enterprise headquarters park, 19 Suyuan Avenue, Nanjing City, Jiangsu Province (Jiangning Development Zone)

Applicant before: Nanjing Xinchangzheng Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant