CN103794649A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN103794649A
CN103794649A CN201310527101.XA CN201310527101A CN103794649A CN 103794649 A CN103794649 A CN 103794649A CN 201310527101 A CN201310527101 A CN 201310527101A CN 103794649 A CN103794649 A CN 103794649A
Authority
CN
China
Prior art keywords
type surface
groove
substrate
semiconductor device
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310527101.XA
Other languages
English (en)
Other versions
CN103794649B (zh
Inventor
A.迈泽尔
M.佩尔茨尔
T.施勒泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103794649A publication Critical patent/CN103794649A/zh
Application granted granted Critical
Publication of CN103794649B publication Critical patent/CN103794649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和用于制造半导体器件的方法。一种半导体器件被至少部分地形成在半导体衬底中，该衬底包括第一和第二相对主表面。该半导体器件包括单元场部分和接触区域，该接触区域被电耦合到该单元场部分，该单元场部分包括至少晶体管。该接触区域包括：与其它衬底部分绝缘且包括半导体衬底的一部分的连接衬底部分；与第二主表面邻近且与连接衬底部分接触的电极；和在第一主表面上设置的金属层，连接衬底部分被电耦合到金属层以在电极和金属层之间形成欧姆接触。连接衬底部分未通过在第一和第二主表面之间设置的导电材料而被电耦合到单元场部分的部件。

Description

半导体器件和用于制造半导体器件的方法
技术领域
本公开涉及半导体器件并且涉及用于制造这种半导体器件的方法。
背景技术
功率MOSFET（金属氧化物半导体场效应晶体管）是用于开关功率源、逆变器装置等等的高击穿电压半导体器件的示例。例如，功率MOSFET被认为以低电阻负载切换高电压，以便具有非常小的开关和传导损耗。源极在下（source-down）结构中的垂直场效应晶体管（FET）是垂直FET，其中漏极和源极端子被定位在半导体衬底的一侧（顶侧）上，而源极端子被定位在半导体衬底的另一侧（背侧）上。这些FET在其中半导体器件的源极端子处于参考电势的应用中以及在需要良好冷却的应用中是有益的。这些半导体器件的一个可能的应用领域是在汽车工业中。由于源极在下结构，能量可能被高效地耗散，这导致Ron的进一步缩小。在这些器件中，期望将与源极电势不同的电势引导到衬底的顶侧。
相应地，期望开发半导体器件的新构思。此外，期望开发用于制造这种半导体器件的新方法。
发明内容
根据实施例，一种半导体器件被至少部分地形成在半导体衬底中，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对。所述半导体器件包括单元场部分（cell field portion）和接触区域，所述接触区域被电耦合到所述单元场部分，所述单元场部分包括至少晶体管。所述接触区域包括：与其它衬底部分绝缘且包括所述半导体衬底的一部分的连接衬底部分，所述连接衬底部分未通过在所述第一主表面和所述第二主表面之间设置的导电材料而被电耦合到所述单元场部分的部件；与所述第二主表面邻近且与所述连接衬底部分接触的电极；设置在所述第一主表面上的金属层，所述连接衬底部分被电耦合到所述金属层以形成所述电极和所述金属层之间的接触。
根据另一实施例，一种半导体器件被至少部分地形成在半导体衬底中，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对。所述半导体器件包括单元场部分和接触区域，所述接触区域被电耦合到所述单元场部分，所述单元场部分包括至少晶体管，所述接触区域包括与其它衬底部分绝缘且包括所述半导体衬底的一部分的连接衬底部分。所述接触区域进一步包括：与所述第二主表面邻近且与所述连接衬底部分接触的电极；设置在所述第一主表面上的金属层，所述连接衬底部分被电耦合到所述金属层以形成所述电极和所述金属层之间的接触；设置在所述第一主表面和所述金属层之间的绝缘层；和在所述第一主表面中形成的沟槽，所述沟槽被填充有导电材料，所述连接衬底部分经由所述沟槽而被电耦合到所述金属层。
根据实施例，一种至少部分地在半导体衬底中制造半导体器件的方法，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对，所述方法包括形成单元场部分和接触区域，所述接触区域被电耦合到所述单元场部分。形成单元场部分包括至少形成晶体管。所述方法进一步包括：将所述半导体衬底的一部分与其它衬底部分绝缘以形成连接衬底部分；形成与所述第二主表面邻近的电极以便与所述连接衬底部分接触；在所述第一主表面上形成绝缘层；在所述绝缘层上形成金属层；在所述第一主表面中形成沟槽，并用导电材料填充所述沟槽；以及经由所述沟槽将所述连接衬底部分电耦合到所述金属层。
本领域技术人员在阅读下面的详细描述时并且在查看附图时将认识到附加特征和优点。
附图说明
附图被包括以提供对本发明的实施例的进一步理解并且被并入到本说明书中并构成本说明书的一部分。附图示出本发明的实施例并与描述一起用于解释原理。本发明的其它实施例和许多预期优点将被容易地理解，因为通过参照下面的详细描述，它们变得更好理解。附图的元件不必相对于彼此按比例绘制。相似的附图标记指代对应的相似部分。
图1示意地示出半导体器件的布局的一般示例；
图2A示出半导体器件的部分的平面图；
图2B示出半导体器件的部分的横截面图；
图3A至3D示出根据实施例的制造半导体器件的部分的步骤；
图4示出根据另一实施例的制造半导体器件时的另外步骤；
图5A示出根据另一实施例的半导体器件的部分的平面图；
图5B示出在图5A中示出的半导体器件的横截面图；
图5C示出在图5A中示出的半导体器件的横截面图；和
图6示意地示出制造半导体器件的方法。
具体实施方式
在下面的详细描述中，参照了附图，其形成该详细描述的一部分，并且在其中通过说明的方式示出了其中本发明可以被实施的具体实施例。在这点上，诸如“顶”，“底”，“前”，“后”，“首”，“尾”等的方向性术语是参照所描述的图的定向来使用的。因为本发明的实施例的部件可以以多个不同定向而定位，所以方向性术语被用于说明的目的并且决不是限制性的。应当理解，在不偏离由权利要求限定的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑改变。
实施例的描述不是限制性的。特别地，下文描述的实施例的元件可以与不同实施例的元件相结合。
在下面描述中使用的术语“晶片”，“衬底”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构应被理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂半导体，由基半导体基础支撑的硅的外延层、和其它半导体结构。半导体不需要是基于硅的。半导体也可以是硅锗、锗或砷化镓。根据本申请的实施例，通常，碳化硅（SiC）或氮化镓（GaN）是半导体衬底材料的另一示例。
如在本说明书中采用的那样，术语“耦合”和/或“电耦合”不意图意指元件必须被直接地耦合在一起——可以在“耦合”或“电耦合”元件之间提供居间元件。术语“电连接”旨在描述被电连接在一起的元件之间的低电阻电连接。
如本文使用的那样，术语“具有”，“包含”，“包括”，“含有”等等是指示所声明的元件或特征的存在的开放性术语，但不排除附加元件或特征。冠词“一”，“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
附图和描述通过紧接着掺杂类型“n”或“P”指示“-”或“+”来示出相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同相对掺杂浓度的掺杂区不必然具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好理解，掺杂部分通常被指定为“p”或“n”掺杂的。如应当清楚地理解的那样，该指定决不旨在限制。只要实现所描述的功能，掺杂类型就可以是任意的。此外，在所有实施例中，掺杂类型可被反转。
如在本说明书中使用的术语“横向的”和“水平的”旨在描述与半导体衬底或半导体本体的第一表面平行的定向。这可以是例如晶片或管芯的表面。
如在本说明书中使用的术语“垂直的”旨在描述被布置成垂直于半导体衬底或半导体本体的第一表面的定向。
图1示出半导体器件100的部分的平面图，该半导体器件100包括单元场部分110和接触区域120，单元场部分110包括多个垂直场效应晶体管，接触区域120包围该单元场部分110。如应当清楚地理解的那样，接触区域120和单元场部分110的所示的形状仅作为示例。例如，接触区域120可以被分段并可以具有任何任意形状。如在所示出的矩形“A”内指示的那样，在单元场部分110和接触区域120之间存在接触部162。例如，接触部162可以被实施为沟槽或者可以被设置在半导体衬底的上方。
图2A示出在图1中示出的矩形“A”的平面图。在图2A中示出的半导体器件100包括单元场部分110的部分和接触区域120的部分。源极金属层170被设置在单元场部分110上，并且所谓的栅极滑道（runner）金属板160被设置在接触区域120上。栅极滑道160通常是与接触结构接触地设置的金属板，所述接触结构与单元场部分110中的栅电极连接。栅极滑道160用于将栅极电压快速地施加到单元场部分110的全部栅电极。隔离沟槽121被设置在接触区域120中并在第一方向上延伸。此外，衬底接触沟槽122被设置在接触区域120中并且也在第一方向上延伸。在两个隔离沟槽121之间设置一个衬底接触沟槽122。栅极接触沟槽151也在第一方向上延伸。栅极接触沟槽151利用接触沟槽162而与在单元场区域110中设置的单元场沟槽173连接。接触沟槽162在相对于第一方向垂直的第二方向上延伸。此外，单元场沟槽173也在第二方向上延伸。
图2B示出在图2A中示出的半导体器件的横截面图。如在图2A中所示的I和I'之间以及II和III之间作出图2B的横截面图。如所示出的那样，在图2B中示出的半导体器件被至少部分地形成在半导体衬底10，半导体衬底10包括第一和第二主表面12、11，第一和第二主表面12、11彼此相对。接触区域120包括与其它衬底部分绝缘的连接衬底部分13。连接衬底部分13包括半导体衬底10的一部分。连接衬底部分13未利用在第一和第二表面12之间设置的导电或半导体材料而被电耦合到在单元场部分110中设置的部件。如将在下文解释的那样，通过半导体衬底10外部的连接（例如通过在半导体衬底10的第一或第二表面12、11上形成的导电层）来实现与在单元场部分110中设置的任何部件的任何接触。电极186与连接衬底部分13的第二主表面11邻近地设置。术语“电极”指的是实现与未形成半导体器件的一部分的部件的电接触的任何导电元件。例如，“电极”可以是导电层的一部分或者可以是接触焊盘。电极186与连接衬底部分13接触。金属层（栅极滑道）160被设置在第一主表面12上。连接衬底部分13被电耦合到金属层160。连接衬底部分13可以形成电极186和金属层160之间的欧姆接触。
金属层160可以包括任何金属、金属化合物或金属合金。金属层160包括金属元件。根据实施例，金属层160不包括多晶硅或者其它硅基材料。根据另一实施例，金属层160确实包括多晶硅或者其它硅基材料。在本公开的上下文中，电极186和金属层160之间的术语“欧姆接触”指的是具有电压/电流的大致恒定比率的接触，该比率不依赖于所施加的电压的极性。例如，连接衬底部分的电阻不依赖于所施加的电压。此外，连接衬底部分13的电阻例如不通过施加控制电压而被控制。根据实施例，在连接衬底部分13内缺少用于控制连接衬底部分13的电阻的任何种类的控制元件。术语“欧姆接触”还包括具有不严格线性但包括较小非线性的电压/电流特性的接触。例如，连接衬底部分13形成具有小于1 欧姆的电阻的低电阻互连。连接衬底部分13包括半导体衬底10的一部分。相应地，连接衬底部分13具有相似的成分并可以具有与半导体衬底10相同的晶体结构。例如，连接衬底部分13可以包括单晶硅。例如，连接衬底部分13可以被进一步掺杂，并因此具有更高掺杂浓度或者可以被掺杂有与其他衬底部分的掺杂材料不同的材料。
绝缘层165可以被设置在第一主表面12和金属层160之间。半导体器件100可以进一步包括将连接衬底部分13电耦合到金属层160的导电元件141、142。
如在II和II'之间的图2B的右手部分中示出的那样，该半导体器件进一步包括在单元场部分110中布置的晶体管14。晶体管14包括源极区181、漏极区182、栅电极183和漂移区15。源极区181利用源极接触部171而被连接到源电极170。漏极区182被连接到漏电极185。源极区181可以与第一主表面12邻近地设置，并且漏极部分182可以与第二主表面11邻近地设置。栅电极183被设置在衬底10的第一主表面12中形成的沟槽中。栅电极183利用栅极介电层172与邻近的半导体材料绝缘。场电极184可以被设置在栅极沟槽内。场电极184可以被电耦合到栅电极173或者可以与其绝缘。当合适的电压被施加到栅电极183时，在与栅电极183邻近的本体区16中形成导电沟道，从而产生从源极部分181经由导电沟道和漂移区15到漏极区182的电流流动。
如在图2A和2B中所示，栅电极183形成在第二方向上延伸的单元场沟槽173中布置的导电材料的一部分。在所描绘的横截面后面的横截面中，该导电材料经由接触部161而被连接到在栅极接触沟槽151内设置的导电材料152。栅极接触沟槽151中的导电材料经由接触部161而被连接到栅极滑道160。栅极滑道160经由对衬底接触沟槽122内的导电材料142的接触部141而被连接到连接衬底部分13。
连接衬底部分13通常被重度掺杂并因而具有高电导率。因为连接衬底部分13与其余的衬底部分绝缘，所以仅连接衬底部分13与栅极电势连接。
在图2B中示出的实施例中，连接衬底部分13利用隔离沟槽121与其余衬底部分10绝缘。隔离沟槽121从第一主表面12延伸到第二主表面11，并可以被填充有利用绝缘层133而与邻近衬底部分绝缘的导电材料132。在图2B中示出的实施例中，导电材料132经由接触部131而被连接到栅极滑道160。此外，在衬底10的第二主表面11处，导电材料132与电极186连接。在图2B中示出的实施例中，连接衬底部分13和隔离沟槽121的导电材料132被电耦合到被保持在栅极电势处的电极186。相应地，隔离沟槽中的导电材料132也被保持在栅极电势处。
然而，根据另外的实施例，隔离沟槽121中的导电材料132也可以被保持在不同的电势（例如，源极电势）处。
在图2B中，源极金属化部170和栅极金属化部（栅极滑道）160与衬底10的第一主表面12邻近地设置。此外，漏极金属化部185和另一栅极金属化部186被设置在半导体衬底10的第二主表面11上。单元场部分110中的栅电极183经由单元场接触沟槽161而被连接到栅极滑道160，并进一步经由衬底接触沟槽122和连接衬底部分13而被连接到栅极金属化部186。
如所示出的那样，在图2B中示出的半导体器件利用与其它衬底部分绝缘的连接衬底部分13实现从第一主表面12到第二主表面11的电接触。跨越半导体衬底10的接触部在两侧上均与金属层连接，由此电阻被减小。例如，可以利用导电材料132填充隔离沟槽121，由此实现提高的机械稳定性。如下面将解释的那样，为了形成半导体器件的若干沟槽，采用标准工艺，以使得可以使用被执行以形成半导体器件的正常加工步骤来实现制造方法。
根据另一实施例，半导体器件被至少部分地形成在半导体衬底中。半导体衬底包括第一和第二主表面。第一和第二主表面彼此相对。该半导体器件包括单元场部分和接触区域。接触区域被电耦合到单元场部分，并且单元场部分包括至少晶体管。接触区域包括：与其它衬底部分绝缘的连接衬底部分，该连接衬底部分包括半导体衬底的一部分；与第二主表面邻近且与连接衬底部分接触的电极；和在第一主表面上设置的金属层，该连接衬底部分被电耦合到金属层以形成电极和金属层之间的接触；在第一主表面和金属层之间设置的绝缘层；和在第一主表面中形成的沟槽，该沟槽被填充有导电材料，连接衬底部分经由沟槽而被电耦合到金属层。
图3A至3D示出用于制造半导体器件的部件的方法。如在图2A中所示的I和I'之间以及II和III之间作出图2B的横截面图。在半导体衬底10的第一主表面12中蚀刻沟槽300。沟槽300将充当完整半导体器件的隔离沟槽。沟槽300可以被蚀刻到50μm的深度t并可以具有3μm的宽度w。如应当清楚地理解的那样，根据加工和器件需求，可以采用沟槽300的不同尺寸。此后，在衬底10的表面上形成绝缘层133。例如，绝缘层133可以是氧化硅层，其通过由LPCVD方法（例如，使用TEOS（原硅酸四乙酯）作为起始材料）沉积的热氧化而形成。例如，氧化硅层133可以具有约500nm的厚度。此后，在沟槽300中填充导电材料132。例如，导电材料132可以是多晶硅。此后，执行CMP（化学机械抛光）步骤以便从衬底10的主表面去除其余导电材料132。图3A示出所得到的结构的示例。
此后，执行蚀刻步骤以便凹陷沟槽300内的多晶硅填充物132。例如，约500nm的导电材料132可以被去除，被蚀刻的硅的厚度对应于衬底表面12上的水平绝缘层133的厚度。此后，执行蚀刻步骤以便蚀刻氧化硅层133。
图3B示出所得到的结构的示例。如所示出的那样，沟槽300被设置在半导体衬底10的第一主表面12中。沟槽300的侧壁被绝缘层133覆盖，并且沟槽300的内部被填充有导电材料132。
此后，在半导体衬底的第一主表面12中形成另外的沟槽。例如，衬底接触沟槽122被蚀刻到半导体衬底10的第一主表面12中。此外，蚀刻栅极接触沟槽151，并且在单元场部分110中蚀刻栅极沟槽173。根据实施例，衬底接触沟槽122被蚀刻到比栅极沟槽173更深的深度。例如，可以蚀刻衬底接触沟槽122以达到重度掺杂的衬底部分。由于与重度掺杂的衬底部分的接触，接触电阻可以被进一步减小。
然后，将绝缘层153、172、143（诸如氧化硅）沉积在所得到的半导体衬底10表面上。使用光刻掩模，实现各向异性间隔物蚀刻以便去除衬底接触沟槽122内的氧化硅层143的水平部分。因此，氧化硅层143保持处于沟槽310的侧壁处，而在沟槽122的底侧处不存在氧化硅层。
可替代地，可以采用各向同性蚀刻方法，使得还从衬底10的侧壁去除绝缘材料。由于光刻掩模的使用，氧化硅层143保持处于沟槽320、330中以及半导体衬底10的第二表面12上。可选地，可以使用砷或磷离子作为注入材料来执行注入步骤，并且可以执行退火步骤，以便实现与连接衬底部分13的低电阻接触。此后，将导电材料（诸如多晶硅）沉积在沟槽122、320、330中。
图3C示出所得到的结构的横截面图。如在图3C中所示，导电材料142存在于衬底接触沟槽122中，导电材料154被设置在栅极连接沟槽320中，并且导电材料184被形成在单元场沟槽330中。
此后，执行另外的CMP步骤，以从衬底表面去除其余多晶硅材料。然后，限定对沟槽中的导电材料的接触部。例如，形成对隔离沟槽121中的导电材料132的接触部131。此外，形成对衬底接触沟槽122中的导电材料142的接触部141。此外，如传统的那样，形成对栅极接触沟槽151中的导电材料的接触部161。此外，如传统的那样，在栅极沟槽330内形成栅电极。例如，这可以通过下述操作完成：回蚀刻存在于这些沟槽内的导电材料和绝缘材料，沉积另一氧化层以使场板184与栅电极183绝缘，并且沉积另一导电材料。如在图3D中所示，在栅极接触沟槽151中形成导电材料（诸如多晶硅152）。此外，在单元场沟槽173中形成栅电极183。
然后，形成金属化层并对其进行图案化，使得栅极滑道160被设置为与衬底连接材料142和隔离沟槽121中的导电材料132接触。此外，栅极滑道160与栅极接触沟槽151连接。此外，形成源电极170以便利用源极接触部171与晶体管的源极区181接触。可以形成另外的绝缘层（诸如酰亚胺层187），以使源极金属层170和栅极滑道160彼此绝缘。此外，可以形成功率Cu层188，以与源极金属170接触，以便实现低电阻连接。
图3D示出所得到的结构的横截面图的示例。
此后，在半导体衬底10的背侧11上执行加工步骤。例如，半导体衬底10的顶表面12可以由适当的载体支撑，并且，可以执行研磨步骤以便去除与第二主表面11邻近的衬底材料的较低部分并开放隔离沟槽300。在接下来的步骤中，执行CMP抛光步骤以便矫正或补偿可能由研磨引起的损坏。CMP抛光步骤还可以去除沟槽300的底部分处的氧化硅层。然后，可以在半导体衬底10的第二主表面11上形成金属层。例如，可以沉积并可以以光刻方式图案化包括AlTiCu、AuSn或CuSn的金属层。此后，可以形成钝化层以便使邻近的金属部分彼此绝缘。图2B示出所得到的结构的示例。根据另一实施例，可以在半导体衬底10的第二主表面11上形成绝缘层（诸如氧化硅），接着在绝缘层和一个或多个金属层中形成接触孔，以便完成电背面接触。
图4示出另一实施例，根据该实施例，在相应沟槽中沉积绝缘层172以及导电层132、154、142和184之前蚀刻所有沟槽300、310、320、330。根据该实施例，首先，沉积氧化层，该氧化层具有约75至120nm的厚度。然后执行光刻步骤以便从衬底接触沟槽310去除绝缘材料。根据图4中示出的实施例，可以从沟槽310的侧壁和底部去除绝缘层。可替代地，可以仅从沟槽310的底部去除绝缘层。此后，在所有沟槽300、310、320、330中填充导电材料。例如，硅层可以具有约1.5μm的厚度。下面，执行CMP步骤以便去除多晶硅层的水平部分。此后，执行如参照图3D描述的另外的步骤。在衬底接触沟槽310的侧壁上不存在氧化硅层。因此，从导电材料142到连接衬底部分13的电阻被进一步减小。
图5A至5C示出本申请的另一实施例，根据该实施例，隔离沟槽内的导电材料与源电极连接，并且因此，隔离沟槽被保持在源极电势处。在图5A中，示出单元区域510的图的右手部分与图2A的右手部分的部件非常相似。然而，在图5A的左手部分上，金属板560、575以与图2A中左手部分中的形成栅极滑道160的金属板不同的方式被图案化。更具体地，接触区域520上的金属层被图案化以使得衬底接触沟槽554中的导电材料542（在图5B和5C中示出）利用接触部555与栅极滑道560连接。此外，在栅极滑道和隔离沟槽中的导电材料532之间没有电接触。隔离沟槽中的导电材料532与在第二方向上延伸的源极接触板575接触。源极接触板575被耦合到存在于单元场部分510中的源极金属570。与栅极滑道560接触的导电材料565利用接触部555来接触衬底接触沟槽554并利用接触部551来接触栅极接触沟槽552。
图5B和5C示出在图5A中示出的实施例的横截面图。如在图5A中所示的III和III'之间以及IV和IV'之间作出图5B的横截面图。如在图5A中所示的V和V'之间以及IV和IV'之间作出图5C的横截面视图。在图5B和5C中，具有与在图2至4中示出的数字相同的数字的部件示出了相同的部件。
图5B示出一横截面，其中导电材料565经由衬底接触沟槽554与连接衬底部分13接触。此外，导电材料565被耦合到栅极接触沟槽552。
图5C示出一横截面，其中隔离沟槽521中的导电材料532被耦合到源极接触板575。源极接触板575被耦合到存在于单元场部分510中的源极金属570。如在图5A中所示，隔离沟槽521具有“U”形，使得在连接衬底部分13的右手侧上设置的隔离沟槽121和在连接衬底部分13的左手侧上设置的隔离沟槽121电耦合。
图6示出至少部分地在半导体衬底中制造半导体器件的方法。半导体衬底包括第一和第二主表面，第一和第二主表面彼此相对。如所示出的那样，该方法包括使半导体衬底的一部分与其它衬底部分绝缘以形成连接衬底部分（S101），形成与第二主表面邻近的电极以便与连接衬底部分接触（S102），在第一主表面上形成金属层（S103），以及将连接衬底部分电耦合到金属层（S104），从而形成电极和金属层之间的欧姆接触。
在图3和4的实施例中，已经描述与晶体管的互连。然而，该互连也可以适用于另外的应用，诸如通过这种互连方案接触的传感器应用。相应地，半导体器件可以进一步包括与第一主表面12邻近地设置的传感器。在这种情况下，传感器信号可以经由上面描述的半导体衬底的元件而被馈送到第二主表面11。
虽然上面已经描述了本发明的实施例，但是显而易见，可以实施另外的实施例。例如，另外的实施例可以包括权利要求中记载的特征的任何子组合或者在上面给出的示例中描述的元件的任何子组合。相应地，所附权利要求的这种精神和范围不应被限制于本文包含的实施例的描述。

Claims (25)

1.一种半导体器件，被至少部分地形成在半导体衬底中，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对，所述半导体器件包括单元场部分和接触区域，所述接触区域被电耦合到所述单元场部分，所述单元场部分包括至少晶体管，所述接触区域包括：
与其它衬底部分绝缘且包括所述半导体衬底的一部分的连接衬底部分，所述连接衬底部分未利用在所述第一主表面和所述第二主表面之间设置的导电材料而被电耦合到所述单元场部分的部件；
与所述第二主表面邻近且与所述连接衬底部分接触的电极；以及
在所述第一主表面上设置的金属层，所述连接衬底部分被电耦合到所述金属层以形成所述电极和所述金属层之间的接触。
2.根据权利要求1的半导体器件，进一步包括：在所述第一主表面和所述金属层之间设置的绝缘层；和导电元件，所述连接衬底部分经由所述导电元件而被电耦合到所述金属层。
3.根据权利要求1的半导体器件，其中所述单元场部分的晶体管包括源极区、漏极区和栅电极。
4.根据权利要求3的半导体器件，其中所述栅电极被设置在所述半导体衬底的所述第一主表面中形成的沟槽中，所述栅电极被电耦合到所述第一主表面上的金属层。
5.根据权利要求3的半导体器件，其中所述源极区与所述第一主表面邻近，并且所述漏极区与所述第二主表面邻近，所述半导体器件进一步包括由在所述第一主表面上设置的金属层形成的源电极，所述源电极被电耦合到所述源极区。
6.根据权利要求4的半导体器件，进一步包括由在所述第二主表面上设置的金属层形成的漏电极，所述漏电极被电耦合到所述漏极区。
7.根据权利要求1的半导体器件，进一步包括从所述第一主表面延伸到所述第二主表面的隔离沟槽，其中所述连接衬底部分通过所述隔离沟槽与其它衬底部分绝缘。
8.根据权利要求7的半导体器件，其中所述隔离沟槽被填充有与所述半导体衬底绝缘的导电材料。
9.根据权利要求7的半导体器件，其中所述单元场部分的所述晶体管包括源极区、漏极区和栅电极，并且其中所述隔离沟槽内部的所述导电材料被电耦合到所述栅电极。
10.根据权利要求7的半导体器件，其中所述单元场部分中的所述晶体管包括源极区、漏极区和栅电极，并且其中所述隔离沟槽的所述导电材料被电耦合到所述源极区。
11.根据权利要求1的半导体器件，进一步包括与所述第一主表面邻近地设置且与所述金属层连接的传感器。
12.根据权利要求2的半导体器件，其中所述导电元件包括在所述第一主表面中形成的沟槽，所述沟槽被填充有导电材料。
13.根据权利要求12的半导体器件，进一步包括与所述第二主表面邻近的掺杂衬底部分，其中所述沟槽延伸到所述掺杂衬底部分。
14.根据权利要求4的半导体器件，其中所述栅电极经由栅极接触沟槽而被电耦合到所述第一表面上的所述金属层。
15.一种半导体器件，被至少部分地形成在半导体衬底中，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对，所述半导体器件包括单元场部分和接触区域，所述接触区域被电耦合到所述单元场部分，所述单元场部分包括至少晶体管，所述接触区域包括：
与其它衬底部分绝缘且包括所述半导体衬底的一部分的连接衬底部分；
与所述第二主表面邻近且与所述连接衬底部分接触的电极；
在所述第一主表面上设置的金属层，所述连接衬底部分被电耦合到所述金属层以形成所述电极和所述金属层之间的接触；
在所述第一主表面和所述金属层之间设置的绝缘层；和
在所述第一主表面中形成的沟槽，所述沟槽被填充有导电材料，所述连接衬底部分经由所述沟槽而被电耦合到所述金属层。
16.根据权利要求15的半导体器件，进一步包括与所述第二主表面邻近的掺杂衬底部分，其中所述沟槽延伸到所述掺杂衬底部分。
17.一种至少部分地在半导体衬底中制造半导体器件的方法，所述半导体衬底包括第一主表面和第二主表面，所述第一主表面和所述第二主表面彼此相对，所述方法包括形成单元场部分和接触区域，所述接触区域被电耦合到所述单元场部分，并且通过至少形成晶体管来形成所述单元场部分，所述方法进一步包括：
将所述半导体衬底的一部分与其它衬底部分绝缘以形成连接衬底部分；
形成与所述第二主表面邻近的电极以便与所述连接衬底部分接触；
在所述第一主表面上形成绝缘层；
在所述绝缘层上形成金属层；
在所述第一主表面中形成沟槽，并且用导电材料填充所述沟槽；
经由所述沟槽将所述连接衬底部分电耦合到所述金属层。
18.根据权利要求17的方法，进一步包括：在所述第一主表面和所述金属层之间形成绝缘层；以及形成导电元件，所述连接衬底部分经由所述导电元件而被电耦合到所述金属层。
19.根据权利要求17的方法，进一步包括形成从所述第一主表面延伸到所述第二主表面的隔离沟槽，其中所述连接衬底部分通过所述隔离沟槽与其它衬底部分绝缘。
20.根据权利要求19的方法，进一步包括用导电材料填充所述隔离沟槽，所述导电材料与所述半导体衬底绝缘。
21.根据权利要求17的方法，进一步包括形成晶体管，包括形成源极区、漏极区和栅电极。
22.根据权利要求21的方法，其中形成栅电极包括：在所述半导体衬底的所述第一主表面中形成沟槽；以及将所述栅电极电耦合到所述第一主表面上的金属层。
23.根据权利要求18的方法，其中形成导电元件包括：在所述第一主表面中形成沟槽；以及用导电材料填充所述沟槽。
24.根据权利要求19的方法，进一步包括：形成单元场栅极接触沟槽；以及经由所述单元场栅极接触沟槽将所述栅电极电耦合到所述金属层。
25.根据权利要求23的方法，进一步包括形成晶体管，包括形成源极区、漏极区、和所述第一主表面中的栅极沟槽中的栅电极，
进一步包括形成单元场栅极接触沟槽以及经由所述单元场栅极接触沟槽将所述栅电极电耦合到所述金属层，并且其中
形成单元场栅极接触沟槽、在所述第一主表面中形成沟槽和形成栅极沟槽是通过联合工艺来执行的。
CN201310527101.XA 2012-10-31 2013-10-31 半导体器件和用于制造半导体器件的方法 Active CN103794649B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/664,792 2012-10-31
US13/664792 2012-10-31
US13/664,792 US9231100B2 (en) 2012-10-31 2012-10-31 Semiconductor device and method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
CN103794649A true CN103794649A (zh) 2014-05-14
CN103794649B CN103794649B (zh) 2017-06-27

Family

ID=50479854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310527101.XA Active CN103794649B (zh) 2012-10-31 2013-10-31 半导体器件和用于制造半导体器件的方法

Country Status (3)

Country Link
US (2) US9231100B2 (zh)
CN (1) CN103794649B (zh)
DE (1) DE102013112012B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914149A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 沟槽栅超结功率器件的制造方法
CN106024891A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 包括辅助沟槽结构的半导体器件和集成电路
CN110676306A (zh) * 2019-09-29 2020-01-10 南京芯长征科技有限公司 低emi深沟槽隔离平面功率半导体器件及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142655B2 (en) * 2013-03-12 2015-09-22 Infineon Technologies Ag Semiconductor device
US9224854B2 (en) * 2013-10-03 2015-12-29 Texas Instruments Incorporated Trench gate trench field plate vertical MOSFET
US9799659B2 (en) 2015-04-20 2017-10-24 SK Hynix Inc. Semiconductor device having air gap, a method for manufacturing the same, a memory cell having the same and an electronic device having the same
KR20160124581A (ko) 2015-04-20 2016-10-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10109634B2 (en) * 2015-04-20 2018-10-23 SK Hynix Inc. Semiconductor device having air gap and method for manufacturing the same, memory cell having the same and electronic device having the same
US9397049B1 (en) 2015-08-10 2016-07-19 International Business Machines Corporation Gate tie-down enablement with inner spacer
DE102015122938B4 (de) 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016108943B4 (de) 2016-05-13 2019-03-07 Infineon Technologies Austria Ag Verfahren zum Bilden von Halbleiterbauelementen, Halbleiterbauelemente und Leistungshalbleiterbauelemente
DE102016113124B4 (de) * 2016-07-15 2021-04-29 Infineon Technologies Ag Halbleitervorrichtung mit einer Gateelektrode in einem Gategraben und Verfahren zum Herstellen der Halbleitervorrichtung
DE102018116332B4 (de) * 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044788A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
US20120146133A1 (en) * 2010-12-10 2012-06-14 Infineon Technologies Ag Method for Producing a Semiconductor Component with Insulated Semiconductor Mesas
CN102549754A (zh) * 2009-07-24 2012-07-04 飞兆半导体公司 屏蔽栅极mosfet中的屏蔽接触

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291958B2 (ja) 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
DE10338696A1 (de) 2003-08-22 2005-03-17 Siemens Ag Verfahren zur Erzeugung und Wiedergabe einer Mediendatei
GB0419558D0 (en) * 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
DE102012003747B4 (de) 2011-03-01 2016-08-18 Infineon Technologies Austria Ag Ein Verfahren zur Herstellung eines Halbleiterbauelements
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US8546953B2 (en) * 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044788A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
CN102549754A (zh) * 2009-07-24 2012-07-04 飞兆半导体公司 屏蔽栅极mosfet中的屏蔽接触
US20120146133A1 (en) * 2010-12-10 2012-06-14 Infineon Technologies Ag Method for Producing a Semiconductor Component with Insulated Semiconductor Mesas

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024891A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 包括辅助沟槽结构的半导体器件和集成电路
CN106024891B (zh) * 2015-03-31 2019-05-07 英飞凌科技股份有限公司 包括辅助沟槽结构的半导体器件和集成电路
CN105914149A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 沟槽栅超结功率器件的制造方法
CN105914149B (zh) * 2016-06-24 2019-01-04 上海华虹宏力半导体制造有限公司 沟槽栅超结功率器件的制造方法
CN110676306A (zh) * 2019-09-29 2020-01-10 南京芯长征科技有限公司 低emi深沟槽隔离平面功率半导体器件及其制备方法
CN110676306B (zh) * 2019-09-29 2022-11-25 江苏芯长征微电子集团股份有限公司 低emi深沟槽隔离平面功率半导体器件及其制备方法

Also Published As

Publication number Publication date
DE102013112012B4 (de) 2023-06-15
US20140117438A1 (en) 2014-05-01
CN103794649B (zh) 2017-06-27
US9231100B2 (en) 2016-01-05
US20160093529A1 (en) 2016-03-31
DE102013112012A1 (de) 2014-04-30
US9852945B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN103794649A (zh) 半导体器件和用于制造半导体器件的方法
CN103367446B (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
CN103915499B (zh) 半导体器件和制造半导体器件的方法
CN103855221A (zh) 半导体器件和制造半导体器件的方法
CN103681864A (zh) 半导体器件和用于制作半导体器件的方法
TWI471942B (zh) 半導體裝置及其製造方法
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
US9276107B2 (en) Semiconductor device having buried gate electrode structures
CN103681866A (zh) 场效应半导体器件及其制造方法
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN104956489B (zh) 半导体装置、集成电路和形成半导体装置的方法
CN103022132A (zh) 具有半导体通孔的半导体器件
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104347715B (zh) 包括边缘端接的半导体器件
CN103579233A (zh) 半导体器件以及用于制造半导体器件的方法
CN103855222A (zh) 半导体器件和制造半导体器件的方法
CN103456790A (zh) 垂直功率mosfet及其形成方法
CN104299987A (zh) 具有掩埋栅极电极和栅极接触的半导体器件
CN104979401A (zh) 半导体器件和集成电路
CN104465656A (zh) 半导体器件以及其制造方法
CN104752492A (zh) 用于制造半导体器件的方法和半导体器件
CN104282626A (zh) 制造具有器件分离结构的半导体器件的方法及半导体器件
TWI224871B (en) Semiconductor device
CN102569175B (zh) 用于在半导体本体中制造插塞的方法
CN104600067B (zh) 集成电路和制造集成电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant