CN103367446B - 应力降低的场效应半导体器件和用于形成该器件的方法 - Google Patents

应力降低的场效应半导体器件和用于形成该器件的方法 Download PDF

Info

Publication number
CN103367446B
CN103367446B CN201310099144.2A CN201310099144A CN103367446B CN 103367446 B CN103367446 B CN 103367446B CN 201310099144 A CN201310099144 A CN 201310099144A CN 103367446 B CN103367446 B CN 103367446B
Authority
CN
China
Prior art keywords
cavity
field
region
semiconductor device
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310099144.2A
Other languages
English (en)
Other versions
CN103367446A (zh
Inventor
J.鲍姆加特尔
O.布兰克
F.希尔勒
M.胡茨勒
A.毛德
S.泽尔德迈尔
R.西米尼克
M.聪德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103367446A publication Critical patent/CN103367446A/zh
Application granted granted Critical
Publication of CN103367446B publication Critical patent/CN103367446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及应力降低的场效应半导体器件和用于形成该器件的方法。提供了一种场效应半导体器件。该场效应半导体器件包括具有限定垂直方向的第一表面的半导体主体。在垂直截面中，该场效应半导体器件进一步包括从第一表面延伸到半导体主体中的垂直沟槽。该垂直沟槽包括场电极、至少部分地被场电极包围的腔体以及基本上包围至少该场电极的绝缘结构。此外，提供了一种用于产生场效应半导体器件的方法。

Description

应力降低的场效应半导体器件和用于形成该器件的方法
技术领域
本发明的实施例涉及具有半导体主体和延伸到半导体主体中的电介质区的场效应半导体器件，尤其涉及具有延伸到半导体主体中的电介质区的功率场效应半导体器件，并且涉及用于产生这样的场效应半导体器件的有关方法。
背景技术
半导体晶体管，尤其是诸如金属氧化物半导体场效应晶体管（MOSFET）或者绝缘栅双极晶体管（IGBT）之类的场效应控制开关器件已经用于各种应用，包括但不限于用作电源和功率转换器、电动汽车、空调以及甚至立体声系统中的开关。尤其是对于能够开关大电流和/或操作于较高电压下的功率器件，在下文中也称为接通电阻Ron的低接通状态电阻以及高电压阻断能力经常是所希望的。由于结构效率和低接通电阻Ron的原因，尤其是在功率应用中广泛使用了垂直沟槽MOSFET。沟槽MOSFET的击穿电压可以通过优化沟槽的形状和深度以及尤其是通过在垂直沟槽中将绝缘场电极设置在沟槽MOSFET的绝缘栅极电极之下而提高。场电极典型地连接到源极电位并且通过场氧化物与漏极电位绝缘。因此，两个相邻垂直沟槽之间的漂移区中的电荷至少部分地被补偿并且因而改进了阻断能力。典型地，这样的MOSFET的阻断能力随着沟槽的垂直延伸以及场氧化物的厚度而增大。然而，由相应半导体-绝缘体界面处的张力产生的内部机械应力典型地也分别随着沟槽的垂直延伸和场氧化物厚度而增大。这尤其是在晶片级制造期间可能导致MOSFET的半导体衬底的弯曲。
垂直沟槽MOSFET的另一种配置是所谓的TEDFET（沟槽延伸漏极场效应晶体管），其通过由漂移控制区控制漂移区中的传导率而允许与常规MOSFET相比改进电压阻断能力和接通电阻Ron的解耦，所述漂移控制区通过沿着漂移区垂直延伸的累积电介质而与漂移区分离。尤其是对于较高阻断能力的功率TEDFETS而言，深入半导体材料延伸的累积电介质也可能导致可能对制造有影响的机械应力水平。
为了降低器件制造期间的晶片弯曲，可以例如通过在垂直沟槽之下提供附加的外延层而增加晶片的厚度。然而，这增加了成本并且可能增大接通电阻Ron。可替换地或者此外，可以在器件制造期间在晶片的后侧施加预加应力层。然而，这也增加了成本。此外，在不同的工艺步骤期间可能需要不同的压缩和拉伸层以补偿所述弯曲。甚至进一步，补偿晶片弯曲典型地增大了晶片中的机械应力。因此，在外延工艺期间形成晶体缺陷的风险增加。这甚至可能对于器件性能具有影响。
因此，存在提供机械应力降低的垂直MOSFET和有关制造方法的需要。
发明内容
依照场效应半导体器件的一个实施例，该场效应半导体器件包括具有限定垂直方向的第一表面的半导体主体。在垂直截面中，该场效应半导体器件进一步包括从第一表面延伸到半导体主体中的垂直沟槽。该垂直沟槽包括场电极、至少部分地被场电极包围的腔体以及基本上包围至少该场电极的绝缘结构。
依照场效应半导体器件的一个实施例，该场效应半导体器件包括半导体主体，该半导体主体包括限定垂直方向的第一表面、基本上垂直取向的外边缘以及有源区域，该有源区域与外边缘隔开并且包括被设置成紧靠第一表面且延伸到半导体主体中的多个绝缘栅极电极以及与绝缘栅极电极隔开并且从第一表面延伸到半导体主体中并且垂直地处于绝缘栅极电极之下的多个电介质区。场效应半导体器件进一步包括设置在第一表面之下且在外边缘与有源区域之间的腔体、设置在第一表面之下且在切口区中的腔体、被设置成紧靠所述多个电介质区中的至少一个的最下面的部分的腔体以及在垂直截面中包括最大水平延伸和大于最大水平延伸的最大垂直延伸的腔体中的至少一个。
依照场效应半导体器件的一个实施例，该场效应半导体器件包括半导体主体，该半导体主体包括限定垂直方向的第一表面、从第一表面延伸到半导体主体中并且通过栅极电介质区与半导体主体绝缘的沟槽栅极电极以及在垂直方向上被设置成至少部分地处于沟槽栅极电极之下并且被配置成降低半导体主体中的机械应力的腔体。
依照用于产生场效应半导体器件的方法的一个实施例，该方法包括：提供具有限定垂直方向的第一表面的半导体主体，限定有源区域；形成从第一表面进入半导体主体中的垂直沟槽；至少在垂直沟槽的侧壁和底壁上形成场电介质层；在场电介质层上沉积传导层；在垂直沟槽中的传导层上形成封闭腔体；以及在垂直沟槽中的封闭腔体上形成绝缘栅极电极。
依照用于产生场效应半导体器件的方法的一个实施例，该方法包括：提供具有限定垂直方向的第一表面的半导体晶片；限定场效应半导体器件的有源区域；在有源区域中形成至少一个沟槽栅极电极和栅极电介质区，使得栅极电介质区将沟槽栅极电极与半导体晶片绝缘；在有源区域中形成比栅极电介质区更深地从第一表面垂直延伸到半导体晶片中的电介质区；以及形成比栅极电介质区更深地从第一表面垂直延伸到半导体晶片中的垂直沟槽以便形成伸缩接头。
在阅读以下具体实施方式时并且在查看附图时，本领域技术人员将会认识到附加的特征和优点。
附图说明
附图中的部件不一定符合比例，相反地，重点放在图解说明本发明的原理。而且，在附图中，相似的附图标记指明相应的部分。在附图中：
图1A和图1B图解说明了通过依照实施例的场效应半导体器件的垂直截面；
图2图解说明了与图1B的场效应半导体器件相应的机械应力；
图3A-5C图解说明了在依照实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图6A-7B图解说明了在依照实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图8图解说明了在依照实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图9-10图解说明了在依照实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图11-16图解说明了在依照实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图17和图18图解说明了在依照另外的实施例的方法的方法步骤期间通过半导体主体的垂直截面；
图19和图20图解说明了在依照另外的实施例的方法的方法步骤期间通过半导体主体的垂直截面。
具体实施方式
在以下具体实施方式中，参照了形成其一部分并且其中通过例证方式示出可以实施本发明的特定实施例的附图。关于这点，参照所描述的附图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“前导”、“尾部”等等之类的方向术语。由于实施例的部件可以置于许多不同取向下，因而方向术语用于说明的目的而绝不是限制性的。要理解的是，可以利用其他的实施例并且可以做出结构或逻辑的变化而不脱离本发明的范围。因此，以下具体实施方式不要在限制意义上来理解，并且本发明的范围由所附权利要求书限定。
现在，详细地参照各个实施例，附图中图解说明了其中的一个或多个实例。每个实例通过解释方式而提供，并非意在作为本发明的限制。例如，被图解说明或者描述为一个实施例的部分的特征可以用在其他实施例上或者与其他实施例结合使用以便得到又一个实施例。预期的是，本发明包括这样的修改和变动。实例使用特定的语言而加以描述，该语言不应当被解释为限制了所附权利要求书的范围。附图未按照比例并且仅仅用于说明的目的。为了清楚起见，如果没有另外说明的话，在不同附图中相同的元件或制造步骤由相同的附图标记指明。
当在本说明书中使用时，措词“水平”意在描述基本上与半导体衬底或主体的第一或主要水平表面平行的取向。这可以例如是晶片或管芯的表面。
当在本说明书中使用时，措词“垂直”意在描述基本上被设置成与半导体衬底或主体的第一表面垂直（即与第一表面的法线方向平行）的取向。
在本说明书中，半导体主体的半导体衬底的第二表面被认为由下面的或后侧表面形成，而第一表面被认为由半导体衬底的上面的、前面或主要表面形成。因此，当在本说明书中使用时，措词“之上”和“之下”描述了在考虑到该取向的情况下一个结构特征和另一个结构特征的相对位置。
在本说明书中，n掺杂称为第一传导类型，而p掺杂称为第二传导类型。可替换地，半导体器件可以以相反的掺杂关系形成，使得第一传导类型可以是p掺杂并且第二传导类型可以是n掺杂。此外，一些附图通过紧靠掺杂类型指示“-”或“+”来图解说明相对掺杂浓度。例如，“n-”表示比“n”掺杂区的掺杂浓度更小的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，除非另有说明，指示相对掺杂浓度并不意味着相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区可以具有不同的绝对掺杂浓度。这同样例如适用于n+掺杂和p+掺杂区。
本说明书中描述的特定实施例非限制性地涉及半导体器件，尤其是涉及场效应半导体晶体管及其制造方法。在本说明书内，术语“半导体器件”和“半导体部件”同义地使用。形成的半导体器件典型地为诸如垂直MOSFET之类的垂直半导体器件，其具有设置在第一表面上的源极金属化物、紧靠第一表面设置在垂直沟槽中的绝缘栅极电极以及设置在与第一表面相对的第二表面上的漏极金属化物。典型地，形成的半导体器件为具有有源区域的功率半导体器件，该有源区域具有多个用于携带和/或控制负载电流的MOSFET晶胞（cell）。此外，功率半导体器件典型地具有外围区域，该外围区域具有在从上方观看时至少部分地包围有源区域的至少一个边缘终止结构。
当在本说明书中使用时，术语“功率半导体器件”意在描述单个芯片上的具有高电压和/或高电流开关能力的半导体器件。换言之，功率半导体器件预期用于典型地处于安培范围内的高电流。在本说明书内，术语“功率半导体器件”和“功率半导体部件”同义地使用。
当在本说明书中使用时，术语“场效应”意在描述第一传导类型的传导“沟道”的电场介导的形成和/或第二传导类型的半导体区（典型地第二传导类型的主体区）中的沟道的传导率和/或形状的控制。由于场效应的原因，在第一传导类型的源极区或发射极区与第一传导类型的漂移区之间形成和/或控制通过沟道区的单极电流路径。漂移区可以分别与漏极区或者集电极区接触。漏极区或集电极区与漏极或集电极电极低电阻式电接触。源极区或发射极区与源极或发射极电极低电阻式电接触。在本说明书的上下文中，术语“低电阻式电接触”意在描述当没有向和/或跨半导体器件施加电压时在半导体器件的各元件或部分之间存在低欧姆式欧姆电流路径。在本说明书内，术语“低电阻式电接触”、“电耦合”和“低电阻式电连接”同义地使用。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应当被理解为包括更上位的术语“MIS”（金属绝缘体半导体）。例如，术语MOSFET（金属氧化物半导体场效应晶体管）应当被理解为包括具有不是氧化物的栅极绝缘体的FET，即术语MOSFET分别用在IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更上位的术语含义中。
在本说明书的上下文中，术语“栅极电极”意在描述毗邻主体区且与主体区绝缘并且被配置成通过主体区形成和/或控制沟道区的电极。
在本说明书的上下文中，术语“场电极”和“场板”意在描述被设置成紧靠半导体区（典型地为漂移区）、与半导体区绝缘并且被配置成通过施加适当的电压（对于n型半导体区而言典型地为正电压）扩展半导体区中的耗尽部分的电极。
在本说明书的上下文中，术语“台面”或“台面区”意在描述在垂直截面内延伸到半导体衬底或主体中的两个邻近沟槽之间的半导体区。
当在本说明书中使用时，术语“换向”意在描述双极半导体器件的电流从其中pn负载结（例如MOSFET的主体区与漂移区之间的pn结）正向偏置的正向方向或传导方向切换到其中pn负载结反向偏置的相反方向或反向方向。
在下文中，主要参照硅（Si）半导体器件解释涉及半导体器件和用于形成半导体器件的制造方法的实施例。因此，单晶半导体区或层典型地为单晶Si区或Si层。然而，应当理解的是，半导体主体40可以由适合于制造半导体器件的任何半导体材料制成。这样的材料的实例包括但不限于，举几个例子来说，诸如硅（Si）或锗（Ge）之类的元素半导体材料，诸如碳化硅（SiC）或硅锗（SiGe）之类的IV族化合物半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或者磷化砷镓铟（InGaAsP）之类的二元、三元或四元III-V族半导体材料，以及诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）之类的二元或三元II-VI族半导体材料。上面提到的半导体材料也称为同质结半导体材料。当结合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的实例包括但不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体应用而言，当前主要使用Si、SiC、GaAs和GaN材料。如果半导体主体包括分别具有高击穿电压和高临界雪崩场强的诸如SiC或GaN之类的高带隙材料，那么对应半导体区的掺杂可以选择得较高，这降低了下文中的接通电阻Ron。
图1A图解说明了通过垂直场效应半导体器件100的垂直截面。半导体器件100包括在第一表面101和与第一表面101相对地设置的第二表面102之间延伸的半导体主体40。第一表面101限定垂直方向en。垂直沟槽50从第一表面101延伸到半导体主体40中。在下文中，垂直沟槽50也称为沟槽50。指出的是，图1A仅仅与通过半导体器件100的截面相应。因此，图1A中仅仅图解说明了沟槽50的左半部以及两个沟槽50之间的台面的右半部。
半导体100典型地为这样的功率半导体器件，其具有设置在有源区域中用于切换和/或控制垂直电流的多个垂直沟槽和台面。当从上方观看时，有源区域典型地由延伸到外边缘的外围区域包围。此外，可以例如在有源区域与外围区域之间提供栅极垫和/或栅极流道（runner）区域，以便接触有源区域的栅极电极。典型地，半导体器件100在晶片级下制造。因此，典型地在晶片的半导体器件100之间提供适于通过芯片切割而破坏的切口区。
在图1A图解说明的示例性实施例中，半导体主体40包括垂直沟槽50延伸到其中的n型漂移区4。漂移区4经由延伸到第二表面102的n+型漏极区9以及可选的n型基极层和/或可选的n型场阻止层（图1A中未示出）与设置在第二表面102上的漏极金属化物11电连接。可选的n型基极层可以被提供来增加机械强度并且有利于制造。p型主体区设置在漂移区4上并且分别与漂移区4形成pn结和体二极管。此外，与主体区5形成另一pn结的n+型源极区8设置在主体区5上并且延伸到第一表面101。层间电介质35（例如氧化硅）设置在第一表面101上。源极金属化物10设置在层间电介质35上并且使用传导塞10a（例如高掺杂多晶硅塞10a）电连接到源极区8和主体区5，以便形成浅沟槽接触。p+型主体接触区6设置在主体区5与传导塞10a之间以便确保源极电极10与主体区5之间的低电阻连接。栅极电极2设置在垂直沟槽50的上部中并且与半导体主体40绝缘。栅极电介质区31设置在栅极电极2与源极区8、主体区5与漂移区4之间。栅极电极2典型地连接到也设置在第一表面101上但是与源极金属化物10绝缘的栅极金属化物（图1A中未示出）。因此，半导体器件100具有绝缘沟槽栅极电极2并且可以作为n沟道沟槽MOSFET而操作。指出的是，掺杂关系也可以相反以便形成p沟道沟槽MOSFET100。
在其他实施例中，源极金属化物10和传导塞10a分别在第一表面101处电接触源极区8和主体接触区6。在这些实施例中，主体接触区6以及典型地还有主体区5延伸到第一表面101。
场电极1设置在垂直沟槽50的下部中。场电极1通过场电介质区3与半导体主体40绝缘并且例如在不同的垂直截面中典型地连接到源极金属化物10。此外，场电极1和栅极电极2典型地通过电极间电介质区32而彼此绝缘。场电介质区3和电极间电介质区32形成包围场电极1并且将场电极1与漂移区4和栅极电极1绝缘的电介质结构。场电介质区3和电极间电介质区32至少在它们之间的界面处甚至可以由相同的电介质材料（例如氧化硅）组成。出于这个原因，场电介质区3与电极间电介质区32之间的界面没有一直在下面的附图中示出。
绝缘沟槽场电极1通过在与场电介质区3的界面处提供阻挡模式下（即体二极管反向偏置时）平衡n型漂移区4的施主所需的移动电荷而显著地改进了器件的性能。尽管没有场电极的MOS结构表现出在主体区5与漂移区4之间的pn结处具有最大场强的线性减小的垂直电场，但是也存在电场的横向分量并且漂移区4中的空间电荷区主要在沟槽场板半导体器件100中的横向方向上扩展。因此，得到几乎恒定的垂直电场分布并且显著地降低了所需的垂直漂移区长度以及因而用于给定击穿电压的接通电阻Ron。如上面所解释的，可以分别使用更厚的场电介质区3和/或更大垂直延伸的场电介质区3和场电极1获得更高的击穿电压。
依照一个实施例，在垂直沟槽50中设置腔体15。因此，至少降低了由场电介质区3与半导体主体40之间的界面张力引起的机械应力。这有利于半导体器件100的制造，因为至少降低了晶片弯曲。此外，半导体器件100的寿命可以增加，因为在半导体器件100的制造和寿命期间机械应力降低。
为了确保足够大地降低机械应力，腔体15具有至少大约20nm、更典型地至少大约50nm、更典型地至少大约100nm、更典型地至少大约200nm以及甚至更典型地至少大约500nm的垂直延伸。
在垂直截面内，当在相同的垂直深度上测量时，腔体的水平延伸典型地至少比垂直沟槽50小大约4倍。例如，垂直沟槽50的水平延伸可以为大约200nm并且腔体15的垂直延伸在至少一个垂直深度上可以为大约50nm。在垂直截面内并且在所述至少一个垂直深度上，腔体15的水平延伸典型地至少大约为垂直沟槽50的水平延伸的五分之一。
出于相同的原因，腔体15在基本上与垂直截面正交、基本上与场电极1平行和/或沿着场电极1的方向上延伸。换言之，腔体15和场电极1在垂直截面的法线方向上的延伸可以基本上匹配并且可以大于1μm（微米）、大于10μm或者甚至大于大约100μm。
依照一个实施例，使用多个较小的具有相同总体积和/或相同总延伸的腔体以代替一个较大的腔体15。
在图1A图解说明的示例性实施例中，腔体15部分地被场电极1包围，并且由场电介质区3和电极间电介质区32形成的绝缘结构包围场电极1和腔体15。
腔体15在垂直截面中的水平延伸可以相对小，例如仅仅大约50nm至大约100nm。这在图1B中进行了图解说明，图1B示出了通过也可以作为MOSFET操作的类似垂直场效应半导体器件150的垂直截面。图1B仅仅图解说明了如图1A和图1B中的水平面所指示的通过场效应半导体器件150的上段。此外，在场电极1与腔体15之间可能形成薄氧化物层。该氧化物层在场电极1由多晶硅组成时可能归因于热过程。然而，薄氧化物层对于机械应力降低仅仅具有微小的影响。
由于在图1A和图1B的所示的垂直截面中，垂直沟槽50在垂直方向上与水平方向相比具有更大的延伸，因而腔体15在垂直截面中典型地也具有大于最大水平延伸的最大垂直延伸。这也确保了足够大地降低半导体主体40中的机械应力。
典型地，腔体15具有大于如图1A和图1B中图解说明的垂直沟槽50的最大垂直延伸的大约三分之一或者甚至大约超过一半的最大垂直延伸。这确保了足够大地降低半导体主体40中的机械应力。
为了对称地降低半导体主体40的内部应力——这对于在制造期间降低晶片弯曲是尤其重要的，腔体15在垂直截面中基本上关于场电极1的中心垂直轴是居中的。
图2A和图2B图解说明了图1B的场效应半导体器件150以及类似的但没有腔体的场效应半导体器件150’的机械应力分量Syy。在图2A和图2B中，机械应力张量的数值确定的分量Syy利用如图1C中所示的线性标度示为密度图。y坐标与垂直方向相应。如图可见，腔体15分别显著地降低了漂移区4和台面中的机械应力分量Syy。这对于x坐标与图解说明的垂直截面的水平方向相应的机械应力分量Sxx也为真。因此，降低了半导体主体40中的内部机械应力并且因而至少降低了任何弯曲。
图3A-5C图解说明了在用于制造如上面关于图1B所解释的场效应半导体器件150的方法的方法步骤期间通过半导体主体40的垂直截面。为了清楚起见，图3A-5C中仅仅图解说明了有源区域的单位晶胞的一半的上段。在第一过程中，提供具有第一表面101以及与第一表面101相对的第二或后侧表面的半导体主体40（例如晶片或衬底）。第一表面101的法线方向en基本上与垂直方向平行。如图3A中所图解说明的，半导体主体40典型地包括延伸到第一表面101的n型漂移区4。漂移区4与延伸到第二表面的n+型漏极区9低电阻连接。然而，漏极区9未在图3A中图解说明，图3A图解说明了仅仅在第一表面101与通过半导体主体40的水平面之间的半导体主体40。此外，可选的n型基极层和/或可选的n型场阻止层（二者都未在图3A中示出）可以设置在漂移区4与漏极区之间。
图3A图解说明了限定有源区域、典型地通过蚀刻而形成从第一表面101进入半导体主体40中的垂直沟槽50以及在垂直沟槽50的侧壁和底壁上形成场电介质层3的另外的过程之后的半导体主体40。指出的是，图3A中仅仅图解说明了所述多个垂直沟槽50之一的一半。场电介质层3可以通过沉积或者通过热氧化来形成。场电介质层3的下部典型地形成要制造的半导体器件100中的场电介质区。
参照图3B，传导材料（例如高掺杂多晶硅）沉积在场氧化物层3上以便利用传导层1部分地填充垂直沟槽50。典型地，传导层1共形地沉积在场氧化物层3上。
参照图3C，相对于传导层1和场电介质层3可选择性地蚀刻的填充材料17沉积在传导层1上以便填充垂直沟槽50。例如，当场氧化物层3由氧化硅组成时，可以将氮化硅用作填充材料。
参照图3D，将填充材料17和传导层1选择性地回蚀到场氧化物层3。
参照图3E，将场电介质层3选择性地回蚀到填充材料17和传导层1以便暴露垂直沟槽50的侧壁的上部。
参照图4A，使用各向同性蚀刻工艺相对于传导层1和场电介质层3选择性地回蚀填充材料17。
参照图4B，再次沉积传导材料以便在传导层1上形成由与传导层1相同材料组成的另一传导层1a。
参照图4C，典型地使用其后是各向异性蚀刻工艺的各向同性蚀刻工艺回蚀该传导材料。
之后，典型地通过蚀刻完全移除剩余的填充材料17。因此，在垂直沟槽50的传导层1中形成开口腔体15a。图4D中图解说明了得到的半导体结构150。
之后，封闭开口腔体15a以便在垂直沟槽50的传导层1上形成封闭腔体。在图4E图解说明的示例性实施例中，典型地通过沉积或者热氧化形成另一氧化物层以便封闭开口腔体15并且在形成要制造的器件中的场电极的传导层1与要在其上形成的栅极电极之间形成电极间电介质。
封闭腔体15典型地这样形成，使得腔体15具有大于大约50nm的水平延伸以及大于水平延伸的垂直延伸。因此，降低了由场电介质区3与半导体主体40之间的界面张力引起的机械应力。这有利于在晶片级下制造半导体器件150，因为至少降低了晶片弯曲。指出的是，可以在功率半导体器件100的垂直沟槽50中的每一个或者仅仅在它们中的一些内形成封闭腔体。
参照图5A，从沟槽侧壁的上部移除所述另一氧化物层。
之后，典型地执行热氧化以便在垂直沟槽50的侧壁上形成栅极电介质区31并且使电极间电解质变厚。图5B中图解说明了得到的半导体结构150。当所述另一氧化物层形成为热氧化物时，可以省略移除所述另一氧化物层和热氧化的过程。在该实施例中，在垂直沟槽50的侧壁上形成的所述另一氧化物层形成栅极电介质区3。
之后，典型地通过注入和随后的驱入，紧靠垂直沟槽50地在漂移区4中形成p型主体区5并且在主体区5上形成n+型源极区8。此外，可以通过注入在主体区5中形成p+型主体接触区6。栅极电极2可以例如通过沉积和回蚀多晶硅而设置在垂直沟槽50的上部中。层间电介质35（例如氧化硅）可以设置在第一表面101上。之后，可以通过层间电介质35至少到第一表面101，例如分别延伸到主体区5和主体接触区6中，形成浅沟槽。主体接触区6也可以在形成该浅沟槽之后形成。源极金属化物10设置在层间电介质35上并且电连接到源极区8和主体区5。这可以使用传导塞（未示出）（例如高掺杂多晶硅塞）进行以便形成浅沟槽接触。此外，栅极电极2与设置在第一表面101上的栅极金属化物（未示出）之间的栅极接触可以通过层间电介质35形成。此外，可以在第二表面上形成漏极金属化物。图5C中图解说明了得到的半导体器件150并且其可以作为MOSFET操作。
可替换地，以下过程可以在如上面关于图3B所解释的类似地形成传导层1之后执行。然而，传导层1这样形成，使得至少垂直沟槽50的下部完全被填充。回蚀传导层1以便至少在第一表面101之上以及在回蚀传导层1之上的垂直沟槽50的上部中使场电介质层3暴露。之后，在暴露的场电介质层3上形成可以由氧化硅或氮化硅制成的间隔区。之后，使用等离子体蚀刻以大于90°的锥度回蚀传导区1以便在传导层1中形成垂直伸长的开口腔体。之后，移除间隔区。得到的半导体结构与下面在图7A中图解说明的类似。
之后，可以选择性地蚀刻场电介质区3以便在上部中暴露垂直沟槽50的侧壁。之后，可以例如通过热氧化在暴露的侧壁上形成栅极电介质区31。在这样做时，封闭腔体15。在其中通过热氧化形成栅极电介质区31并且其中传导层1由多晶硅制成的实施例中，传导层1的内表面覆盖有氧化物层。形成栅极电介质区31可以包括在暴露的侧壁上形成和移除牺牲氧化物层。
进一步的处理典型地包括与如上面关于图5C所解释的类似地形成p型主体区5、n+型源极区8、p+型主体接触区6、栅极电极2、层间电介质35、传导塞、源极金属化物10、漏极金属化物和栅极金属化物。
为了避免可能在处理期间在表面腔体上形成的表面电荷的电影响，封闭腔体典型地完全被场电极1包围。在下文中，解释用于形成这样的半导体器件的另外的过程。
图6A-7B图解说明了在用于制造场效应半导体器件200的方法的方法步骤期间通过半导体主体40的垂直截面。在如上面关于图3A解释的类似地形成到半导体主体40中的垂直沟槽50以及形成场电介质层3的过程之后，沉积传导材料（典型地为多晶硅）并且将其部分地回蚀以便形成填充垂直沟槽50的下部的传导层1。图6A中图解说明了得到的半导体结构200，其可以与通过半导体器件200的有源区域的典型单位晶胞的上段相应。
参照图6B，在传导层1上形成背靠其可选择性地蚀刻传导材料1的间隔区13，例如氧化硅间隔物或者氮化硅间隔物。这可以包括共形沉积。
之后，例如使用等离子体蚀刻以大于90°的锥度回蚀传导层1以便形成垂直伸长的开口腔体15a，该开口腔体在垂直截面中具有基本上凸的表面。
之后，典型地移除间隔区13。图7A中图解说明了得到的半导体结构200。
参照图7B，传导材料的上部1a通过沉积而形成以便封闭腔体15。该封闭腔体15在垂直截面中完全被传导材料1、1a包围。
之后，可以典型地使用各向同性蚀刻回蚀传导材料1、1a。
之后，可以在形成要制造的半导体器件中的场电极的剩余传导材料1、1a上形成电极间电介质。
此外，可以在邻接垂直沟槽50的台面中形成主体区、主体接触区和源极区。绝缘栅极电极可以在场电极之上形成，层间电介质35可以在第一表面101上形成，并且主体接触区和源极区可以通过层间电介质35例如经由浅沟槽接触与第一表面101上的源极金属化物接触。
参照图解说明了通过半导体主体40的垂直截面的图8，解释用于形成场效应半导体器件250的方法的方法步骤。在如上面关于图3A和图3B解释的类似地形成到半导体主体40中的垂直沟槽50、在垂直沟槽50中形成场电介质层3以及在场电介质层3上形成传导层1的过程之后，可以执行平坦化工艺，例如CMP工艺（化学机械抛光）。
之后，例如使用等离子体增强化学汽相沉积工艺（PECVD）沉积诸如BPSG（硼磷硅酸盐玻璃）或TEOS（正硅酸乙酯）之类的电介质材料32，使得传导层1由薄层电介质材料32覆盖并且封闭腔体15由于靠近第一表面101的电介质材料32的聚结而形成。此外，图8中图解说明了可以用于接触主体区和源极区的浅沟槽53。所示的场电极结构典型地与没有图示在场电极1之上的栅极电极的包括腔体15的外围区域的沟槽部分相应。
然而，不言而喻，利用电介质材料32封闭腔体15也可以在有源区域内的类似垂直沟槽50的下部中回蚀场电介质层3和传导层1之后进行。在形成栅极电极之前，可以例如使用CMP工艺和回蚀从第一表面移除电介质材料32。
例如，可以在CMP工艺之后形成氮化硅掩模以便覆盖封闭腔体15之上的电介质材料32。之后，可以蚀刻场电介质层以便暴露垂直沟槽50的侧壁的上部。之后，可以分别在封闭腔体15和暴露的侧壁上形成电极间电介质和栅极电介质区。之后，可以在栅极电介质区上形成栅极电极。
参照图解说明了通过半导体主体40的垂直截面的图9和图10，解释用于形成场效应半导体器件300的方法的方法步骤。要制造的半导体典型地为功率半导体器件，其具有设置在有源区域中用于切换和/或控制垂直电流的多个单位晶胞。为了清楚起见，图9A-9C中仅仅示出了通过单位晶胞之一的段。在如上面关于图3A和图3B解释的类似地形成到半导体主体40中的垂直沟槽50、在垂直沟槽50中形成场电介质层3以及在场电介质层3上形成薄传导层1的过程之后，在垂直沟槽50的下部中的薄传导层1上形成可以包括封闭腔体15的电介质区17。例如，沉积氮化硅并且将其选择性地回蚀到薄传导层1的材料以便形成电介质区17。薄传导层1可以例如通过沉积多晶硅而形成。之后，沉积由与薄传导层1相同的传导材料组成的另一薄传导层1a。图9A中图解说明了得到的半导体结构300。之后，可以使用CMP工艺从第一表面移除薄传导层1和所述另一薄传导层1a。
参照图9B，典型地通过使用各向异性蚀刻工艺回蚀传导材料1、1a。
之后，回蚀场电介质层3以便暴露垂直沟槽50的侧壁的上部。之后，典型地在垂直沟槽50的侧壁和回蚀的传导材料1、1a上形成栅极电介质区31和电极间电介质区33，所述回蚀的传导材料典型地在要制造的半导体器件中形成场电极。之后，典型地例如通过沉积高掺杂多晶硅和平坦化工艺和/或回蚀在垂直沟槽50的剩余部分中形成栅极电极2。图9C中图解说明了得到的半导体结构。
参照图10，解释用于移除电介质区17的工艺步骤。图10在通过半导体主体40的基本上与图9A-9C的垂直截面正交的垂直截面中图解说明了分别紧靠边缘18并且延伸到包括可选的边缘终止结构（图10中未示出）的外围区域120中的垂直沟槽50的端部。掩模18（例如TEOS掩模或抗蚀剂掩模）在第一表面101上形成以便保护所形成的栅极电极2和栅极电介质区31。
之后，场电极的传导材料1、1a的各向异性蚀刻用来移除在垂直沟槽50的端部中延伸到第一表面101中的传导材料的部分1a’并且暴露电介质区17。
之后，可以通过蚀刻部分地或者甚至完全地移除电介质区17。因此，可以形成大的腔体。典型地，湿法化学蚀刻用来移除电介质区17。指出的是，在形成大的腔体期间毛细作用有利于湿法化学蚀刻。
之后，可以在使用多晶硅作为场电极的传导材料1、1a的材料的实施例中执行短的热氧化。因此，可以在场电极1、1a上形成限定的绝缘表面。
此外，可以例如在形成绝缘栅极电极2之前在邻接垂直沟槽50的台面中形成主体区、主体接触区和源极区。层间电介质35可以在第一表面101上形成，并且主体接触区和源极区可以通过层间电介质35例如经由浅沟槽接触与第一表面101上的源极金属化物接触。此外，栅极金属化物可以在第一表面101上形成。形成的半导体器件300可以作为MOSFET操作。
如上面所解释的形成的半导体器件的共同之处在于，它们都包括具有限定垂直方向的第一表面的半导体主体。半导体主体40在垂直截面内包括垂直沟槽，该垂直沟槽从第一表面延伸到半导体主体中并且包括场电极、至少部分地被场电极包围的腔体以及至少包围场电极的绝缘结构。典型地，绝缘栅极电极在场电极之上形成。
腔体在垂直截面内典型地具有大于大约20nm、更典型地大于大约50nm、更典型地大于大约100nm、更典型地大于大约200nm以及甚至更典型地大于大约500nm的垂直延伸。指出的是，腔体被形成以便降低机械应力，而不是可能导致高达数nm的小腔体的工艺变化或工艺失败的不希望的产品。
典型地，腔体在垂直截面内具有最大水平延伸以及大于最大水平延伸的最大垂直延伸。然而，取决于半导体器件的尺寸，在基本上与垂直截面正交的水平方向上，腔体的延伸可以甚至更大，例如处于mm范围内。
半导体器件可以包括均匀地降低机械应力的多个腔体，例如形成栅格的多个腔体。
图11-16图解说明了在用于形成场效应半导体器件400的方法的方法步骤期间通过半导体主体40的垂直截面。在第一过程中，提供具有第一表面101以及与第一表面101相对的第二或后侧表面102的半导体主体40，例如晶片或衬底。第一表面101的法线方向en基本上与垂直方向平行。如图11中图解说明的，半导体主体40典型地包括延伸到第一表面101的n-型漂移区4。漂移区4与延伸到第二表面102的n+型漏极区9低电阻连接。
图11图解说明了限定有源区域110和延伸到外边缘18并且典型地从周围包围有源区域110的外围区域120、形成从第一表面101进入半导体主体40中的宽垂直沟槽51以及在宽垂直沟槽51的侧壁上形成电介质区或层3a的另外的过程之后的半导体主体40。典型地，宽垂直沟槽51通过穿过漂移区4并且部分地进入漏极区9中蚀刻而形成。取决于要制造的半导体器件400的希望的阻挡能力，漂移区4可以具有大约50μm至大约60μm的垂直延伸。宽垂直沟槽51的水平延伸在垂直截面内可以范围从大约1μm至大约6μm。电介质区3a可以通过沉积或者通过热氧化而形成，并且在垂直截面内可以具有大约50nm至大约150nm的水平延伸。此外，例如使用各向异性蚀刻工艺移除在宽垂直沟槽51的底部形成的任何电介质区。
在该示例性实施例中，p型外延层4a、n-型外延层4b、n+型外延层4c和n-型外延层4d通过宽垂直沟槽51中的选择性外延而形成。此外，可以随后使用CMP工艺来移除从第一表面101突出的任何半导体材料。因此，形成通过电介质区3a与有源区120中的相邻漂移区4分离的漂移控制区4d，所述电介质区3a典型地在要制造的半导体器件中形成累积氧化物。此外，在漂移控制区4d与漏极区9之间通过外延层4a、4b、4c形成隐埋pin二极管结构。图12中图解说明了得到的半导体结构400。所形成的隐埋pin二极管结构仅仅是一个实例。可替换地，可以在漂移控制区4d中的每一个与漏极区9之间形成电介质区。
之后，典型地在第一表面101上形成掩模18，第一表面在外围区域120内的电介质区3a之上具有凹陷。掩模18用作用于移除暴露的电介质区3a的蚀刻掩模，该暴露的电介质区形成用于要形成的腔体的占位物3a。在这样做时，垂直沟槽50和开口腔体15a分别在外围区域120中形成。图13中图解说明了得到的半导体结构400。
在图13中图解说明的示例性实施例中，垂直沟槽50和开口腔体15a分别从第一表面101部分地延伸到漏极区9中。因此，垂直沟槽50在垂直截面内具有大于大约5或者甚至大于大约10的相对高的深宽比，即最大垂直延伸与最大水平延伸之间的比值。然而，腔体深度与腔体宽度之间的比值可以在宽范围内变化。
之后，可以移除掩模18。
参照图14，电介质层3b在第一表面101上形成。典型地，例如TEOS的非共形沉积用来形成电介质层3b。于是，电介质层3b的部分延伸到垂直沟槽50中并且形成电介质塞。由此，形成封闭腔体15。典型地，封闭腔体15具有相对高的深宽比。腔体15的深宽比可以高于大约2，更典型地高于大约5并且甚至更典型地高于大约10。
封闭腔体15典型地形成用于降低半导体器件400中的机械应力的伸缩接头。
可选地，在封闭之前，垂直沟槽50和腔体15可以分别填充有诸如树脂、掺杂或非掺杂氧化物、酰亚胺、气凝胶等等之类的弹性材料。
参照图15，从第一表面101移除电介质层3b，使得电介质塞3b保留在垂直沟槽50的最上面的部分中。电介质塞3b也可以由诸如氮化硅、氧氮化硅等等之类的其他电介质材料制成。
典型地，在晶片级下制造半导体器件400。在图15图解说明的示例性实施例中，分别在有源区域110与外边缘18之间形成封闭腔体15以及在不同半导体器件400之间形成晶片的锯切边缘18。可替换地或者此外，封闭腔体15可以在不同半导体器件400之间的晶片的切割区或切口区中形成。因此，可以降低晶片弯曲并且因而有利于半导体器件400的制造。
甚至进一步，封闭腔体15可以在有源区域110中和/或栅极垫和/或栅极流道（未示出）之下形成。例如，封闭腔体15可以在有源区域110的每一个、每两个或者每三个单位晶胞之间（即在有源区域110的每n个单位晶胞之间）形成，和/或在有源区域110的每一个、每两个或者每三个单位晶胞中（即在有源区域110的每n个单位晶胞中）形成，其中n为正自然数。因此，封闭腔体15可以形成分别均匀地降低机械应力和弯曲的栅格。
如图16中图解说明的，封闭腔体15的垂直延伸典型地为封闭腔体15的水平延伸的例如超过大约两倍的倍数，更典型地超过大约四倍或者甚至超过大约五倍或十倍的倍数。
之后，绝缘沟槽栅极电极2可以在有源区域110中形成。例如，另外的垂直沟槽在漂移区4中形成，栅极电介质区31在所述另外的垂直沟槽的侧壁和底壁处形成，并且栅极电极2在分别将沟槽栅极电极2与半导体主体40和半导体晶片绝缘的栅极电介质区31上形成。栅极电介质区31从第一表面101延伸到半导体主体40中，但是不像电介质区3a那样深地垂直延伸。
换言之，在有源区域110中，形成比栅极电介质区31更深地从第一表面101垂直延伸到半导体主体或晶片40中的电介质区3a。
典型地，电介质区3a到第一表面101的最大距离基本上匹配腔体15到第一表面101的最大距离。因此，实现了对机械应力的充分降低。
之后，典型地至少紧靠绝缘沟槽栅极电极2地形成p型主体区5、p+型主体接触区6以及n+型源极区8。图16中图解说明了得到的半导体器件400。
之后，层间电介质可以在第一表面101上形成，并且主体接触区6和源极区8可以通过层间电介质35与第一表面101上的源极金属化物接触。此外，栅极金属化物可以在第一表面101上形成并且与绝缘沟槽栅极电极2接触，并且漏极金属化物可以在第二表面102上形成以便接触漏极区9。因此，形成了可以作为TEDFET操作的三终端半导体器件400。
依照一个实施例，半导体器件400包括源极区8，至少与源极区形成pn结的主体区5和漂移区4，通过邻接源极区8、主体区5和漂移区4的栅极电介质区31与半导体主体40绝缘的栅极电极2，以及至少沿着漂移区4延伸的电介质区3a。
图解说明的半导体器件的掺杂关系也可以是相反的。此外，漂移区4可以与主体区5的掺杂类型独立地为n-型或p-型。这出于以下原因。漂移控制区4d的功能是在MOSFET结构处于其接通状态的情况下控制漂移区4中的沿着电介质区3a的传导沟道。因此，漂移控制区4b用来降低整个晶体管部件的接通电阻。与在通常的MOSFET中不同的是，漂移区4因此可以是n掺杂的或p掺杂的，而不管MOS晶体管结构的类型如何。如果例如在n型MOSFET结构中漂移区4是n掺杂的，那么累积沟道沿着电介质区3a形成并且由漂移控制区4d控制。在该实施例中，电介质区3a也分别称为累积层和累积氧化物。如果在n型MOSFET结构中漂移区4是p掺杂的，那么在部件处于其接通状态的情况下在漂移区4中沿着电介质区3a形成反转沟道。与通常的MOSFET相似的是，该部件在以下情况下处于其接通状态：分别在源极区8与漏极区9之间以及在源极金属化物与漏极金属化物之间施加电压，并且向栅极电极2施加影响源极区8与漂移区4之间的主体区5中的传导沟道的适当电位。
图17和图18图解说明了在用于形成场效应半导体器件500的方法的方法步骤期间通过半导体主体40的垂直截面。图17图解说明了在具有n+型漏极区9的晶片上形成的氧化物区3c的外延过生长、限定有源区域110和延伸到外边缘18的外围区域120、形成从第一表面101进入半导体主体40中的宽垂直沟槽51以及在宽垂直沟槽51的侧壁上形成电介质区或层3a的过程之后的半导体主体40。在这样做时，形成漂移控制区4d。形成宽垂直沟槽51和电介质区3a可以与上面关于图11解释的类似地进行。然而，宽垂直沟槽51的蚀刻在外围区域120中停止在氧化物区3c处，而外围区域110的宽垂直沟槽51至少延伸到漏极层9。因此，后续选择性外延的过程仅仅填充有源区域110中的宽垂直沟槽51。
图18图解说明了从第一表面101移除任何外延沉积的半导体材料的CMP工艺之后的半导体结构500。于是，漂移区4在有源区域110中形成。此外，开口腔体15a和伸缩接头15a分别在外围区域120中形成。在图解说明的垂直截面中，开口腔体15a的水平延伸可以通过用于蚀刻宽垂直沟槽51的蚀刻掩模进行调节。
与上面关于图14和图15所解释的类似，开口腔体15a可以利用弹性材料封闭和/或填充。指出的是，开口腔体可以可替换地或者附加地在有源区域110和/或切口区中形成。依照一个实施例，多个腔体在栅格上形成以便分别均匀地降低机械应力和弯曲。
之后，可以与上面关于图16所解释的类似地形成绝缘沟槽栅极电极、主体区、主体接触区、源极区、层间电介质、源极金属化物、栅极金属化物和漏极金属化物。于是，可以提供具有伸缩接头的TEDFET500。
图19和图20图解说明了在用于形成场效应半导体器件600的方法的方法步骤期间通过半导体主体40的垂直截面。前面的过程与上面关于图11所解释的类似。之后，典型地使用具有蚀刻半导体材料的高选择性的湿法化学蚀刻来加宽垂直沟槽51的底部部分。于是，形成电介质区3a的最下面部分的底切。之后，使用热氧化工艺以便在垂直沟槽51的加宽的底部部分上形成例如20nm至大约150nm厚度的薄氧化物层3d。在从垂直沟槽51的底部的中心部分移除薄氧化物层3d以便暴露漏极层9的另一可选过程之后，图19中图解说明了得到的半导体结构600。
参照图20，通过加宽的垂直沟槽51中的选择性外延而形成n-型外延层4e、p型外延层4a、n-型外延层4b、n+型外延层4c和n-型外延层4d。此外，随后可以使用CMP工艺以便移除从第一表面101突出的任何半导体材料。于是，形成通过电介质区3a与有源区域120中的相邻漂移区4分离的漂移控制区4d。此外，通过漂移控制区4d与漏极区9之间的外延层4a、4b、4c形成可选的pin二极管结构。可替换地，可以在漂移控制区4d中的每一个与漏极区9之间形成电介质区。此外，分别紧靠电介质区3c的最下面的部分形成封闭腔体15和伸缩接头15。
在基本上与图20的垂直截面正交并且穿过腔体15的垂直截面中，腔体15的最大水平延伸典型地超过所述腔体15的最大水平延伸，典型地倍数为至少大约2倍，更典型地倍数为至少大约5倍以及甚至更典型地倍数为至少大约2倍。腔体15的最大垂直延伸典型地大于大约20nm，并且更典型地大于大约50nm。
之后，可以与上面关于图16所解释的类似地形成绝缘沟槽栅极电极、主体区、主体接触区、源极区、层间电介质、源极金属化物、栅极金属化物和漏极金属化物。于是，可以提供具有伸缩接头的TEDFET600。
所形成的上面关于图11-20解释的半导体器件的共同之处在于，半导体主体包括限定垂直方向的第一表面、基本上垂直取向的外边缘以及与外边缘隔开的有源区域。有源区域包括被设置成紧靠第一表面并且延伸到半导体主体中的多个绝缘栅极电极以及与绝缘栅极电极隔开并且从第一表面延伸到半导体主体中并且垂直地处于绝缘栅极电极之下的多个电介质区。半导体主体进一步包括设置在第一表面之下和外边缘与有源区域之间的腔体和/或被设置成紧靠所述多个电介质区中的至少一个的最下面的部分的腔体。
所形成的如本文所解释的半导体器件的共同之处在于，它们都包括具有限定垂直方向的第一表面的半导体主体。该半导体主体包括从第一表面延伸到半导体主体中并且通过栅极电介质区与半导体主体绝缘的沟槽栅极电极，以及被设置成在垂直方向上至少部分地处于沟槽栅极电极之下并且被配置成降低半导体主体中的机械应力的腔体。
指出的是，如本文所解释的形成半导体器件的过程被执行，从而确定无疑地产生一个或多个腔体。这不同于由于不希望的工艺变化的原因而形成高达数nm的小孔。
典型地，腔体在垂直截面内具有大于大约20nm、更典型地大于大约50nm的水平延伸以及为水平延伸的典型地至少大约2倍的倍数、更典型地至少大约5倍的倍数以及甚至更典型地至少大约10倍的倍数的垂直延伸。
在基本上与垂直截面正交的方向上，腔体典型地具有为垂直截面中的水平延伸的例如大于大约五倍的倍数的水平延伸。典型地，在基本上与垂直截面正交的方向上的腔体的水平延伸可以大于1μm、大于10μm或者甚至大于大约100μm。这也不同于由于工艺变化或者工艺失败的原因意外地形成小孔。
典型地，半导体器件包括形成栅格的多个腔体。例如，所述多个腔体可以在有源区域、外围区域和/或切口区中形成规则栅格。指出的是，腔体的间距、垂直延伸以及还有水平延伸在有源区域、外围区域和切口区中可以是不同的。
依照一个实施例，腔体在从下面观看时完全设置在沟槽栅极电极内。例如，腔体可以完全由在沟槽栅极电极之下形成的沟槽场电极围住。
依照一个实施例，腔体可以填充有弹性材料。
尽管公开了本发明的各个示例性实施例，但是本领域技术人员将清楚的是，可以在不脱离本发明的精神和范围的情况下做出将实现本发明的一些优点的各种变化和修改。对于本领域技术人员将明显的是，可以适当地替换执行相同功能的其他部件。应当提到的是，参照特定附图解释的特征可以与其他附图的特征结合，即使在其中这没有被显式提及的那些情况下也是如此。此外，本发明的方法可以在使用适当的处理器指令的所有软件实现方式中或者在利用硬件逻辑和软件逻辑以实现相同结果的混合实现方式中实现。对于本发明构思的这样的修改预期由所附权利要求书覆盖。
为了便于描述，使用诸如“下方”、“之下”、“下面”、“上方”、“上面”等等之类的空间相对措词来解释一个元件相对于第二元件的定位。除了与附图中所绘的取向不同的取向之外，这些措词意在涵盖器件的不同取向。此外，诸如“第一”、“第二”等等之类的措词也用来描述各个元件、区、段等等并且也不预期是限制性的。在整个说明书中，相同的措词表示相同的元件。
当在本文中使用时，措词“具有”、“含有”、“包含”、“包括”等等是开放式措词，其表明存在所述的元件或特征，但是并没有排除附加的元件或特征。冠词“一”和“该”意在包括复数和单数，除非上下文另有明确指示。
记住上面的变化和应用范围，应当理解的是，本发明不受前面的描述限制，也不受附图限制。相反地，本发明仅由所附权利要求书及其合法等效物限制。

Claims (24)

1.一种场效应半导体器件，包括具有限定垂直方向的第一表面的半导体主体，该半导体器件在垂直截面中进一步包括：
-垂直沟槽，其从第一表面延伸到半导体主体中并且包括场电极、至少部分地被场电极包围的腔体以及包围至少该场电极的绝缘结构；
-其中绝缘结构与包围半导体主体之间的界面处于张应力下，且腔体被填充有弹性材料或未被填充以便降低张应力，并且该腔体是封闭腔体。
2.权利要求1的场效应半导体器件，其中腔体具有大于20nm的垂直延伸。
3.权利要求1的场效应半导体器件，其中腔体在垂直截面中具有最大水平延伸和大于最大水平延伸的最大垂直延伸。
4.权利要求1的场效应半导体器件，其中垂直沟槽具有最大垂直延伸，并且其中腔体具有大于垂直沟槽的最大垂直延伸的三分之一的最大垂直延伸。
5.权利要求1的场效应半导体器件，其中腔体邻接场电极。
6.权利要求1的场效应半导体器件，其中腔体完全被场电极包围。
7.权利要求1的场效应半导体器件，其中腔体在垂直截面中关于场电极的中心垂直轴居中。
8.权利要求1的场效应半导体器件，其中绝缘结构包括不同的电介质材料。
9.权利要求1的场效应半导体器件，其中腔体在与垂直截面正交的方向上与场电极平行延伸。
10.一种半导体器件，包括：
-半导体主体，其包括限定垂直方向的第一表面、垂直取向的外边缘以及与外边缘隔开的有源区域，该有源区域包括被设置成紧靠第一表面且延伸到半导体主体中的多个绝缘栅极电极以及与绝缘栅极电极隔开并且从第一表面延伸到半导体主体中并且至少部分地垂直地处于绝缘栅极电极之下的多个电介质区；以及
-设置在第一表面之下且在外边缘与有源区域之间的腔体、设置在第一表面之下且在切口区中的腔体、被设置成紧靠所述多个电介质区中的至少一个的最下面的部分的腔体以及在垂直截面中包括最大水平延伸和大于最大水平延伸的最大垂直延伸的腔体中的至少一个；
-其中电介质区与包围半导体主体之间的界面处于张应力下，且腔体被填充有弹性材料或未被填充以便降低张应力，并且该腔体是封闭腔体。
11.权利要求10的半导体器件，其中电介质区到第一表面的最大距离匹配腔体到第一表面的最大距离。
12.权利要求10的半导体器件，其中该半导体器件包括形成栅格的多个腔体。
13.权利要求10的半导体器件，其中半导体主体包括源极区、漂移区以及与源极区和漂移区形成分别的pn结的主体区，其中绝缘栅极电极中的每一个通过邻接源极区、主体区和漂移区的栅极电介质区与半导体主体绝缘，并且其中电介质区至少沿着漂移区延伸。
14.一种场效应半导体器件，包括半导体主体，该半导体主体包括：
-第一表面，其限定垂直方向；
-沟槽栅极电极，其从第一表面延伸到半导体主体中并且通过栅极电介质区与半导体主体绝缘；以及
-腔体，其在垂直方向上被设置成至少部分地处于沟槽栅极电极之下；
-其中栅极电介质区与包围半导体主体之间的界面处于张应力下，且腔体被填充有弹性材料或未被填充以便降低张应力，并且该腔体是封闭腔体。
15.权利要求14的场效应半导体器件，其中腔体在垂直截面中具有大于20nm的最大水平延伸以及大于最大水平延伸的最大垂直延伸。
16.权利要求14的场效应半导体器件，其中沟槽栅极电极、栅极电介质区和腔体在垂直沟槽中形成，该垂直沟槽在垂直截面中和在垂直深度上包括水平延伸，并且其中腔体在垂直截面中和在垂直深度上包括至少为垂直沟槽的水平延伸的五分之一的水平延伸。
17.一种用于产生场效应半导体器件的方法，包括：
-提供具有限定垂直方向的第一表面的半导体主体；
-限定有源区域；
-形成从第一表面进入半导体主体中的垂直沟槽；
-至少在垂直沟槽的侧壁和底壁上形成场电介质层；
-在场电介质层上沉积传导层；
-在垂直沟槽中的传导层上形成封闭腔体；以及
-在垂直沟槽中的封闭腔体上形成绝缘栅极电极；
-其中场电介质层与包围半导体主体之间的界面处于张应力下，且腔体被填充有弹性材料或未被填充以便降低张应力。
18.权利要求17的方法，其中沉积传导层包括沉积多晶硅。
19.权利要求17的方法，其中共形地沉积传导层。
20.权利要求17的方法，其中形成封闭腔体包括以下至少一个：
-利用相对于传导层和场电介质层可选择性地蚀刻的填充材料来填充垂直沟槽；
-回蚀填充材料和传导层；
-回蚀场电介质层；
-相对于传导层和场电介质层选择性地各向同性回蚀填充材料；
-在传导层上沉积由与传导层相同材料组成的另一传导层；
-在传导层中形成开口腔体；
-在电介质层中形成开口腔体；以及
-封闭开口腔体，包括在开口腔体上沉积另一传导层、从第一表面沉积BPSG层以及热氧化中的至少一个。
21.权利要求17的方法，其中形成封闭腔体，使得该腔体具有大于20nm的水平延伸以及大于水平延伸的垂直延伸。
22.一种用于产生场效应半导体器件的方法，包括：
-提供具有限定垂直方向的第一表面的半导体晶片；
-限定场效应半导体器件的有源区域；
-在有源区域中形成至少一个沟槽栅极电极和栅极电介质区，该栅极电介质区将沟槽栅极电极与半导体晶片绝缘；
-在有源区域中形成比栅极电介质区更深地从第一表面垂直延伸到半导体晶片中的电介质区；以及
-形成比栅极电介质区更深地从第一表面垂直延伸到半导体晶片中的垂直沟槽以便形成伸缩接头
-其中栅极电介质区与包围半导体晶片之间的界面处于张应力下，且伸缩接头被填充有弹性材料或未被填充以便降低张应力，并且该伸缩接头是封闭腔体。
23.权利要求22的方法，进一步包括以下至少一个：
-利用弹性材料填充垂直沟槽；以及
-在垂直沟槽上形成电介质塞以便形成封闭腔体。
24.权利要求22的方法，其中形成电介质区和形成垂直沟槽包括以下共同的步骤中的至少一个：
-蚀刻从第一表面进入半导体晶片中的宽垂直沟槽；以及
-使宽垂直沟槽的侧壁绝缘以便形成有源区域中的电介质区和垂直沟槽的占位物。
CN201310099144.2A 2012-03-26 2013-03-26 应力降低的场效应半导体器件和用于形成该器件的方法 Active CN103367446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/429,525 US8907408B2 (en) 2012-03-26 2012-03-26 Stress-reduced field-effect semiconductor device and method for forming therefor
US13/429525 2012-03-26

Publications (2)

Publication Number Publication Date
CN103367446A CN103367446A (zh) 2013-10-23
CN103367446B true CN103367446B (zh) 2016-08-03

Family

ID=49112370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310099144.2A Active CN103367446B (zh) 2012-03-26 2013-03-26 应力降低的场效应半导体器件和用于形成该器件的方法

Country Status (3)

Country Link
US (3) US8907408B2 (zh)
CN (1) CN103367446B (zh)
DE (1) DE102013103099B4 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907408B2 (en) * 2012-03-26 2014-12-09 Infineon Technologies Austria Ag Stress-reduced field-effect semiconductor device and method for forming therefor
US8956960B2 (en) * 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
JP5935948B2 (ja) * 2013-08-06 2016-06-15 富士電機株式会社 トレンチゲートｍｏｓ型半導体装置およびその製造方法
DE102014112001A1 (de) * 2014-08-21 2016-02-25 Infineon Technologies Austria Ag Integrierte Schaltung mit einem Eingangstransistor einschließlich einer Ladungsspeicherstruktur
DE102016108949B4 (de) * 2016-05-13 2023-02-09 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
US9691864B1 (en) 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
JP6815237B2 (ja) * 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
JP6817895B2 (ja) * 2017-05-24 2021-01-20 株式会社東芝 半導体装置
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
EP3435420B1 (en) * 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistor device with a rectifier element between a field electrode and a source electrode
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) * 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
DE102018113573B4 (de) * 2018-06-07 2022-11-03 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Diode mit einem Halbleiterkörper
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
JP7118914B2 (ja) 2019-03-15 2022-08-16 株式会社東芝 半導体装置及びその製造方法
CN112151354A (zh) * 2019-06-26 2020-12-29 陕西坤同半导体科技有限公司 一种多晶硅薄膜表面处理方法
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
EP4064364A1 (en) * 2021-03-23 2022-09-28 Infineon Technologies Austria AG Semiconductor device including a trench strucure
JP7572928B2 (ja) * 2021-09-16 2024-10-24 ウィル セミコンダクター （シャンハイ） カンパニー リミテッド 電界効果トランジスタおよび電界効果トランジスタの製造方法
US11908928B2 (en) 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223327A (en) * 1975-10-29 1980-09-16 Mitsubishi Denki Kabushiki Kaisha Nickel-palladium Schottky junction in a cavity
CN1599959A (zh) * 2001-12-08 2005-03-23 皇家飞利浦电子股份有限公司 沟槽半导体器件及其制造
CN1806337A (zh) * 2004-01-10 2006-07-19 HVVi半导体股份有限公司 功率半导体器件及其方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102005041285B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102006007729A1 (de) 2006-02-20 2007-08-23 Robert Bosch Gmbh Verfahren zur Herstellung eines MEMS-Substrats, entsprechendes MEMS-Substrat und MEMS-Prozess unter Verwendung des MEMS-Substrats
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US8120074B2 (en) 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8466513B2 (en) * 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8907408B2 (en) * 2012-03-26 2014-12-09 Infineon Technologies Austria Ag Stress-reduced field-effect semiconductor device and method for forming therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223327A (en) * 1975-10-29 1980-09-16 Mitsubishi Denki Kabushiki Kaisha Nickel-palladium Schottky junction in a cavity
CN1599959A (zh) * 2001-12-08 2005-03-23 皇家飞利浦电子股份有限公司 沟槽半导体器件及其制造
CN1806337A (zh) * 2004-01-10 2006-07-19 HVVi半导体股份有限公司 功率半导体器件及其方法

Also Published As

Publication number Publication date
DE102013103099B4 (de) 2017-05-11
US9941365B2 (en) 2018-04-10
US20150137222A1 (en) 2015-05-21
DE102013103099A1 (de) 2013-09-26
US20130248993A1 (en) 2013-09-26
US9406763B2 (en) 2016-08-02
US20160300914A1 (en) 2016-10-13
US8907408B2 (en) 2014-12-09
CN103367446A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN103367446B (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
JP4068597B2 (ja) 半導体装置
US9245995B2 (en) Semiconductor device having power metal-oxide-semiconductor transistor
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
CN105609409B (zh) 在底部分上选择性地具有厚电介质的沟槽
TWI471942B (zh) 半導體裝置及其製造方法
US11574840B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9660047B2 (en) Method for forming semiconductor components having self-aligned trench contacts
CN105431949A (zh) 半导体装置以及半导体装置的制造方法
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
CN104599971B (zh) 用于制造竖直半导体器件的方法和竖直半导体器件
CN103579236B (zh) 横向半导体器件及其制造方法
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
CN103208419B (zh) 具有沟槽触点的半导体晶体管及其形成方法
CN103531614B (zh) 电荷补偿半导体器件
CN103972101B (zh) 用于产生具有垂直电介质层的半导体器件的方法
CN102956704B (zh) 准垂直功率mosfet及其形成方法
CN114864677A (zh) 晶体管器件及其制造方法
CN116741797A (zh) 半导体结构以及埋入式场板结构的制造方法
CN111129134B (zh) Igbt芯片及其制造方法
CN103839824A (zh) 制造半导体器件的方法
US20170154965A1 (en) Semiconductor Device
CN110416302B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant