DE102013103099B4 - Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung - Google Patents

Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013103099B4
DE102013103099B4 DE102013103099.8A DE102013103099A DE102013103099B4 DE 102013103099 B4 DE102013103099 B4 DE 102013103099B4 DE 102013103099 A DE102013103099 A DE 102013103099A DE 102013103099 B4 DE102013103099 B4 DE 102013103099B4
Authority
DE
Germany
Prior art keywords
vertical
cavity
semiconductor device
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013103099.8A
Other languages
English (en)
Other versions
DE102013103099A1 (de
Inventor
Stefan Sedlmaier
Markus Zundel
Franz Hirler
Johannes Baumgartl
Anton Mauder
Ralf Siemieniec
Oliver Blank
Michael Hutzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013103099A1 publication Critical patent/DE102013103099A1/de
Application granted granted Critical
Publication of DE102013103099B4 publication Critical patent/DE102013103099B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/765Making of isolation regions between components by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/515Insulating materials associated therewith with cavities, e.g. containing a gas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Feldeffekt-Halbleitervorrichtung, welche einen Halbleiterkörper (40) mit einer eine vertikale Richtung definierenden ersten Oberfläche (101) aufweist, wobei die Halbleitervorrichtung in einem vertikalen Querschnitt ferner aufweist: – einen vertikalen Graben (50), der sich von der ersten Oberfläche (101) in den Halbleiterkörper (40) erstreckt und eine Feldelektrode (1), einen Hohlraum (15), der von der Feldelektrode (1) zumindest teilweise umgeben ist, und eine Isolationsstruktur (3, 31, 32), welche zumindest die Feldelektrode (1) umgibt, aufweist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Feldeffekt-Halbleitervorrichtungen mit einem Halbleiterkörper und dielektrischen Bereichen, die sich in den Halbleiterkörper erstrecken, insbesondere Leistungs-Feldeffekt-Halbleitervorrichtungen mit dielektrischen Bereichen, die sich in den Halbleiterkörper erstrecken, sowie Verfahren zum Herstellen solcher Feldeffekt-Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitertransistoren, insbesondere Feldeffekt-gesteuerte Schaltvorrichtungen, wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs) wurden für verschiedene Anwendungen verwendet, einschließlich, jedoch ohne Einschränkung, für die Verwendung als Schalter in Stromversorgungen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereoanlagen. Insbesondere sind in Bezug auf Leistungsvorrichtungen, die in der Lage sind, hohe Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, häufig ein niedriger spezifischer Durchlasswiderstand, der im Folgenden auch als Durchlasswiderstand Ron bezeichnet wird, und eine Hochspannungs-Sperrfähigkeit erwünscht. Infolge ihrer strukturellen Effizienz und ihres niedrigen Durchlasswiderstands Ron werden weit verbreitet Vertikaler-Graben-MOSFETs verwendet, insbesondere bei Leistungsanwendungen. Die Durchbruchspannung von Graben-MOSFETs kann durch Optimieren der Form und Tiefe des Grabens und insbesondere durch Anordnen einer isolierten Feldelektrode in dem vertikalen Graben unterhalb der isolierten Gate-Elektrode des Graben-MOSFETs erhöht werden. Die Feldelektrode wird typischerweise mit dem Source-Potential verbunden und durch ein Feldoxid vom Drain-Potential isoliert. Demgemäß werden Ladungen im Drift-Bereich zwischen zwei benachbarten vertikalen Gräben zumindest teilweise kompensiert und auf diese Weise die Sperrfähigkeit verbessert. Typischerweise nimmt die Sperrfähigkeit eines solchen MOSFETs mit der vertikalen Ausdehnung des Grabens und der Dicke des Feldoxids zu. Die inneren mechanischen Spannungen, die sich aus Spannungen an den entsprechenden Halbleiter-Isolator-Grenzflächen ergeben, nehmen jedoch typischerweise auch mit der vertikalen Ausdehnung des Grabens bzw. der Dicke des Feldoxids zu. Dies kann zu einem Durchbiegen des Halbleitersubstrats des MOSFETs, insbesondere während der Herstellung auf der Waferebene, führen.
  • Die US 7033889 B2 beschreibt Feldeffekt-Leistungstransistoren mit einer in einem Graben angeordneten isolierten Grabengateelektrode, wobei eine Kavität zwischen dem Boden des Grabens und der Grabengateelektrode vorgesehen ist, um die dielektrische Kopplung zwischen der Grabengateelektrode und einem am Boden des Grabens angeordneten Bodygebiet in einer kompakten Art und Weise zu reduzieren. Außerdem beschreibt die DE 102005041285 B4 eine Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung, wobei bei der Herstellung einer unteren Feldelektrodeneinrichtung der Grabenstrukturhalbleitereinrichtung temporär eine später wieder verfüllte Ausnehmung im Material für die untere Feldelektrodeneinrichtung entsteht.
  • Eine andere Konfiguration eines Vertikaler-Graben-MOSFETs ist der so genannte TEDFET (Feldeffekttransistor mit einer Graben-erweiterten Drain-Elektrode – "Trench Extended Drain Field-Effect Transistor"), der, verglichen mit herkömmlichen MOSFETs, eine verbesserte Entkopplung der Spannungssperrfähigkeit und des Durchlasswiderstands Ron ermöglicht, indem die Leitfähigkeit im Drift-Bereich durch einen Driftsteuerbereich gesteuert wird, der durch ein Akkumulationsdielektrikum, das sich vertikal entlang dem Drift-Bereich erstreckt, von dem Drift-Bereich getrennt ist. Das sich tief in das Halbleitermaterial erstreckende Akkumulationsdielektrikum kann, insbesondere bei Leistungs-TEDFETs mit einer höheren Sperrfähigkeit, auch zu mechanischen Spannungsniveaus führen, die einen Einfluss auf die Herstellung haben können.
  • Um das Durchbiegen von Wafern während der Vorrichtungsherstellung zu verringern, kann die Dicke des Wafers erhöht werden, beispielsweise durch Bereitstellen einer zusätzlichen Epitaxialschicht unterhalb des vertikalen Grabens. Hierdurch werden jedoch die Kosten erhöht, und es kann dadurch der Durchlasswiderstand Ron erhöht werden. Alternativ oder zusätzlich können vorgespannte Schichten während der Vorrichtungsherstellung auf die Rückseite des Wafers aufgebracht werden. Hierdurch werden die Kosten jedoch auch erhöht. Ferner können während verschiedener Prozessschritte verschiedene komprimierende und dehnende Schichten erforderlich sein, um das Durchbiegen zu kompensieren. Ferner erhöht die Kompensation der Waferdurchbiegung typischerweise die mechanischen Spannungen in dem Wafer. Demgemäß nimmt das Risiko der Bildung von Kristallfehlern während Epitaxieprozessen zu. Dies kann sogar einen Einfluss auf die Funktionsweise der Vorrichtungen haben.
  • Dementsprechend besteht ein Bedarf daran, vertikale MOSFETs mit verringerten mechanischen Spannungen und verwandte Herstellungsverfahren bereitzustellen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung weist die Feldeffekt-Halbleitervorrichtung einen Halbleiterkörper mit einer eine vertikale Richtung definierenden ersten Oberfläche auf. In einem vertikalen Querschnitt weist die Feldeffekt-Halbleitervorrichtung ferner einen vertikalen Graben auf, der sich von der ersten Oberfläche in den Halbleiterkörper erstreckt. Der vertikale Graben umfasst eine Feldelektrode, einen Hohlraum, der zumindest teilweise von der Feldelektrode umgeben ist, und eine Isolationsstruktur, welche die Feldelektrode umgibt.
  • Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung umfasst die Feldeffekt-Halbleitervorrichtung einen Halbleiterkörper, der eine eine vertikale Richtung definierende erste Oberfläche, einen vertikal orientierten Außenrand, d.h. einen zu ersten Oberfläche senkrecht orientierten Außenrand, und einen aktiven Bereich aufweist, der von dem Außenrand beabstandet ist und mehrere isolierte Gate-Elektroden, die benachbart zu der ersten Oberfläche angeordnet sind und sich in den Halbleiterkörper erstrecken, und mehrere dielektrische Bereiche, die von den isolierten Gate-Elektroden beabstandet sind und sich von der ersten Oberfläche in den Halbleiterkörper und vertikal bis unterhalb der isolierten Gate-Elektroden erstrecken, aufweist. Die Feldeffekt-Halbleitervorrichtung umfasst ferner zumindest einen von einem Hohlraum, der unterhalb der ersten Oberfläche und zwischen dem Außenrand und dem aktiven Bereich angeordnet ist, einem Hohlraum, der unterhalb der ersten Oberfläche und in einem Sägeschlitzbereich angeordnet ist, einem Hohlraum, der neben einem untersten Abschnitt wenigstens einer von den mehreren dielektrischen Bereichen angeordnet ist, und einem Hohlraum, der in einem vertikalen Querschnitt eine maximale horizontale Ausdehnung und eine maximale vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist, aufweist.
  • Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung umfasst die Feldeffekt-Halbleitervorrichtung einen Halbleiterkörper, welcher aufweist: eine erste Oberfläche, die eine vertikale Richtung definiert, eine Graben-Gate-Elektrode, die sich von der ersten Oberfläche in den Halbleiterkörper erstreckt und von dem Halbleiterkörper durch einen Gate-Dielektrikum-Bereich isoliert ist, und einen Hohlraum, der in vertikaler Richtung zumindest teilweise unterhalb der Graben-Gate-Elektrode angeordnet ist, eine vertikale Ausdehnung von mindestens 200 nm aufweist und dafür ausgelegt ist, mechanische Spannungen in dem Halbleiterkörper zu verringern.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Feldeffekt-Halbleitervorrichtung weist das Verfahren folgende Schritte auf: Bereitstellen eines Halbleiterkörpers mit einer ersten Oberfläche, welche eine vertikale Richtung definiert, Definieren eines aktiven Bereichs, Bilden eines vertikalen Grabens von der ersten Oberfläche in den Halbleiterkörper, Bilden einer Felddielektrikumschicht zumindest auf einer Seitenwand und einer Bodenwand des vertikalen Grabens, Aufbringen einer leitenden Schicht auf die Felddielektrikumschicht, Bilden eines geschlossenen Hohlraums auf der leitenden Schicht im vertikalen Graben und Bilden einer isolierten Gate-Elektrode auf dem geschlossenen Hohlraum im vertikalen Graben.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Feldeffekt-Halbleitervorrichtung weist das Verfahren folgende Schritte auf: Bereitstellen eines Halbleiterwafers mit einer ersten Oberfläche, welche eine vertikale Richtung definiert, Definieren eines aktiven Bereichs der Feldeffekt-Halbleitervorrichtung, Bilden zumindest einer Graben-Gate-Elektrode und eines Gate-Dielektrikum-Bereichs in dem aktiven Bereich, wobei der Gate-Dielektrikum-Bereich die Graben-Gate-Elektrode von dem Halbleiterwafer isoliert, Bilden dielektrischer Bereiche, die sich von der ersten Oberfläche vertikal tiefer in den Halbleiterwafer erstrecken als der Gate-Dielektrikum-Bereich, in dem aktiven Bereich und Bilden eines vertikalen Grabens, der sich von der ersten Oberfläche vertikal tiefer in den Halbleiterwafer erstreckt als der Gate-Dielektrikum-Bereich, um eine Dehnungsfuge zu bilden.
  • Fachleute werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der anliegenden Zeichnung zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf die Erläuterung der Grundgedanken der Erfindung gelegt ist. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
  • die 1A und 1B vertikale Querschnitte durch eine Feldeffekt-Halbleitervorrichtung gemäß Ausführungsformen,
  • 2A bis 2C eine mechanische Spannung, die der Feldeffekt-Halbleitervorrichtung aus 1B entspricht,
  • die 3A bis 5C vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß Ausführungsformen,
  • die 6A bis 7B vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß Ausführungsformen,
  • 8 einen vertikalen Querschnitt durch einen Halbleiterkörper während eines Schritts eines Verfahrens gemäß Ausführungsformen,
  • die 9A bis 10 vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß Ausführungsformen,
  • die 11 bis 16 vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß Ausführungsformen,
  • die 17 und 18 vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß weiteren Ausführungsformen und
  • die 19 und 20 vertikale Querschnitte durch einen Halbleiterkörper während Schritten eines Verfahrens gemäß weiteren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die anliegende Zeichnung Bezug genommen, die Teil hiervon ist und in der zur Erläuterung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. In dieser Hinsicht werden die Richtung betreffende Begriffe, wie "oben", "unten", "vorne", "hinten", "vorderste", "hinterste" usw., mit Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, werden die die Richtung betreffenden Begriffe nur zur Erläuterung verwendet und sollten in keiner Weise als einschränkend angesehen werden. Es sei bemerkt, dass auch andere Ausführungsformen verwendet werden können, und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht als einschränkend anzusehen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert.
  • Es wird nun detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel dient der Erklärung und soll die Erfindung nicht einschränken. Beispielsweise können Merkmale, die als Teil einer Ausführungsform erläutert oder beschrieben sind, bei anderen Ausführungsformen oder in Zusammenhang mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Abänderungen enthält. Die Beispiele werden unter Verwendung eines spezifischen Sprachgebrauchs beschrieben, der nicht als den Schutzumfang der anliegenden Ansprüche einschränkend auszulegen ist. Die Zeichnung ist nicht maßstabsgerecht und dient nur der Veranschaulichung. Aus Gründen der Klarheit wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungsbestandteilen mit den gleichen Bezugszahlen bezeichnet, sofern nichts anderes angegeben ist.
  • Der in dieser Beschreibung verwendete Begriff "horizontal" soll eine Orientierung beschreiben, die im Wesentlichen zu einer ersten horizontalen Oberfläche oder einer horizontalen Hauptoberfläche eines Halbleitersubstrats oder -körpers parallel ist. Hierbei kann es sich beispielsweise um die Oberfläche eines Wafers oder eines Einzelchips handeln.
  • Der in dieser Beschreibung verwendete Begriff "vertikal" soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers angeordnet ist.
  • In dieser Beschreibung wird davon ausgegangen, dass eine zweite Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers durch die untere oder rückseitige Oberfläche gebildet ist, während davon ausgegangen wird, dass die erste Oberfläche durch die obere Oberfläche, die vordere Oberfläche oder die HauptOberfläche des Halbleitersubstrats gebildet ist. Die Begriffe "oberhalb" und "unterhalb", die in dieser Beschreibung verwendet werden, beschreiben daher einen relativen Ort eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner zeigen einige Figuren relative Dotierungskonzentrationen durch Angeben von "-" oder "+" neben dem Dotierungstyp. Beispielsweise bedeutet "n" eine Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration eines "n"-Dotierungsbereichs, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als der "n"-Dotierungsbereich. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsbereiche mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, sofern nichts anderes erwähnt ist. Beispielsweise können zwei verschiedene "n+"-Dotierungsbereich unterschiedliche absolute Dotierungskonzentration haben. Das Gleiche gilt beispielsweise für einen n+-Dotierungsbereich und einen p+-Dotierungsbereich.
  • Spezifische Ausführungsformen, die in dieser Beschreibung dargelegt sind, betreffen ohne Einschränkung Halbleitervorrichtungen, insbesondere einen Feldeffekt-Halbleitertransistor und Verfahren zu seiner Herstellung. In dieser Beschreibung werden die Begriffe "Halbleitervorrichtung" und "Halbleiterbauelement" synonym verwendet. Die gebildete Halbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung in der Art eines vertikalen MOSFETs mit einer auf der ersten Oberfläche angeordneten Source-Metallisierung, einer in einem vertikalen Graben neben der ersten Oberfläche angeordneten isolierten Gate-Elektrode und einer auf einer zweiten Oberfläche, die der ersten Oberfläche entgegengesetzt ist, angeordneten Drain-Metallisierung. Typischerweise ist die gebildete Halbleitervorrichtung eine Leistungshalbleitervorrichtung mit einem aktiven Bereich, der mehrere MOSFET-Zellen zum Übertragen und/oder Steuern eines Laststroms aufweist. Ferner hat die Leistungshalbleitervorrichtung typischerweise einen peripheren Bereich mit mindestens einer Randabschlussstruktur, welche den aktiven Bereich bei Betrachtung von oben zumindest teilweise umgibt.
  • Der in der Beschreibung verwendete Begriff "Leistungshalbleitervorrichtung" soll eine Halbleitervorrichtung auf einem Einzelchip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleitervorrichtungen für einen hohen Strom, typischerweise im Ampere-Bereich, vorgesehen. In dieser Beschreibung werden die Begriffe "Leistungshalbleitervorrichtung" und "Leistungshalbleiterbauelement" synonym verwendet.
  • Der in dieser Beschreibung verwendete Begriff "Feldeffekt" soll die durch ein elektrisches Feld vermittelte Bildung eines leitenden "Kanals" eines ersten Leitfähigkeitstyps und/oder Steuerung der Leitfähigkeit und/oder Form des Kanals in einem Halbleiterbereich eines zweiten Leitfähigkeitstyps, typischerweise einem Bodybereich des zweiten Leitfähigkeitstyps, beschreiben. Infolge des Feldeffekts wird ein unipolarer Stromweg durch den Kanalbereich zwischen einem Source-Bereich oder einem Emitter-Bereich des ersten Leitfähigkeitstyps und einem Drift-Bereich des ersten Leitfähigkeitstyps gebildet und/oder gesteuert. Der Drift-Bereich kann in Kontakt mit einem Drain-Bereich oder einem Kollektor-Bereich stehen. Der Drain-Bereich oder der Kollektor-Bereich steht in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt mit einer Drain- oder Kollektor-Elektrode. Der Source-Bereich oder Emitter-Bereich steht in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt mit einer Source- oder Emitter-Elektrode. In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff "in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt" beschreiben, dass sich ein niederohmiger Stromweg zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung befindet, wenn keine Spannungen an und/oder über die Halbleitervorrichtung angelegt sind. In dieser Beschreibung werden die Begriffe "in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt", "elektrisch gekoppelt" und "in einer einen niedrigen Widerstand aufweisenden elektrischen Verbindung" synonym verwendet.
  • In Zusammenhang mit der vorliegenden Beschreibung sollte der Begriff "MOS" (Metall-Oxid-Halbleiter – "metal-oxide-semiconductor") als den allgemeineren Begriff "MIS" (Metall-Isolator-Halbleiter – "metal-insulator-semiconductor") einschließend verstanden werden. Beispielsweise sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor – "metal-oxide-semiconductor field-effect transistor") als FETs einschließend verstanden werden, die einen Gate-Isolator aufweisen, der kein Oxid ist, so dass der Begriff MOSFET in der allgemeineren Bedeutung von IGFET (Feldeffekttransistor mit isoliertem Gate – "insulated-gate field-effect transistor") bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor – "metal-insulator-semiconductor field-effect transistor") verwendet wird.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff "Gate-Elektrode" eine Elektrode beschreiben, die sich neben dem Bodybereich befindet und davon isoliert ist und dafür ausgelegt ist, einen Kanalbereich durch den Bodybereich zu bilden und/oder zu steuern.
  • In Zusammenhang mit der vorliegenden Beschreibung sollen die Begriffe "Feldelektrode" und "Feldplatte" eine Elektrode beschreiben, die neben einem Halbleiterbereich, typischerweise dem Drift-Bereich angeordnet ist, der von dem Halbleiterbereich isoliert ist und dafür ausgelegt ist, einen verarmten Abschnitt im Halbleiterbereich durch Anlegen einer geeigneten Spannung, typischerweise einer positiven Spannung für einen n-Halbleiterbereich, auszudehnen.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff "Mesa" oder "Mesa-Bereich" einen Halbleiterbereich zwischen zwei benachbarten Gräben beschreiben, der sich in einem vertikalen Querschnitt in das Halbleitersubstrat oder den Halbleiterkörper erstreckt.
  • Der in dieser Beschreibung verwendete Begriff "kommutierend" soll das Schalten des Stroms einer Bipolar-Halbleitervorrichtung aus der Durchlassrichtung oder Leitrichtung, in der ein pn-Last-Übergang, beispielsweise der pn-Übergang zwischen dem Bodybereich und dem Driftbereich eines MOSFETs in Durchlassrichtung vorgespannt ist, in die entgegengesetzte Richtung oder Sperrrichtung, in der der pn-Last-Übergang in Sperrrichtung vorgespannt ist, beschreiben.
  • Nachfolgend werden Ausführungsformen, die Halbleitervorrichtungen und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen betreffen, hauptsächlich mit Bezug auf Silicium-(Si)-Halbleitervorrichtungen erklärt. Dementsprechend ist ein einkristalliner Halbleiterbereich oder eine einkristalline Halbleiterschicht typischerweise ein einkristalliner Si-Bereich oder eine einkristalline Si-Schicht. Es ist allerdings zu verstehen, dass der Halbleiterkörper 40 aus einem beliebigen Halbleitermaterial bestehen kann, das für die Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen ohne Einschränkung elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV, wie Siliciumcarbid (SiC) oder Silicium-germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumiondiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die vorstehend erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen ohne Einschränkung Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN)-, Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN)-, Silicium-Siliciumcarbid (SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit einer hohen Bandlücke, wie SiC oder GaN, aufweist, das eine hohe Durchbruchspannung bzw. eine hohe kritische Lawinenfeldstärke hat, kann die Dotierung der jeweiligen Halbleiterbereiche höher gewählt werden, wodurch der Durchlasswiderstand Ron im folgenden Teil verringert wird.
  • 1A zeigt einen vertikalen Schnitt durch eine vertikale Feldeffekt-Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 umfasst einen Halbleiterkörper 40, der sich zwischen einer ersten Oberfläche 101 und einer zweiten Oberfläche 102, die entgegengesetzt zur ersten Oberfläche 101 angeordnet ist, erstreckt. Die erste Oberfläche 101 definiert eine vertikale Richtung en. Ein vertikaler Graben 50 erstreckt sich von der ersten Oberfläche 101 in den Halbleiterkörper 40. Nachfolgend wird der vertikale Graben 50 auch als Graben 50 bezeichnet. Es sei bemerkt, dass 1A nur einem Schnitt durch die Halbleitervorrichtung 100 entspricht. Dementsprechend sind in 1A nur eine linke Hälfte des Grabens 50 und eine rechte Hälfte einer Mesa zwischen zwei Gräben 50 dargestellt.
  • Der Halbleiter 100 ist typischerweise eine Leistungshalbleitervorrichtung mit mehreren vertikalen Gräben und Mesas, die in einem aktiven Bereich zum Schalten und/oder Steuern eines vertikalen Stroms angeordnet sind. Der aktive Bereich ist typischerweise von einem peripheren Bereich umgeben, der sich bei Betrachtung von oben zu einem Außenrand erstreckt. Ferner kann eine Gate-Kontaktstelle und/oder ein Gate-Rinnenbereich bereitgestellt sein, beispielsweise zwischen dem aktiven Bereich und dem peripheren Bereich, um Gate-Elektroden des aktiven Bereichs zu kontaktieren. Typischerweise wird die Halbleitervorrichtung 100 auf der Waferebene hergestellt. Dementsprechend wird typischerweise ein Sägeschlitzbereich, der durch die Chip-Zerlegung zerstört werden soll, zwischen den Halbleitervorrichtungen 100 des Wafers bereitgestellt.
  • Gemäß der in 1A dargestellten als Beispiel dienenden Ausführungsform weist der Halbleiterkörper 40 einen n-Drift-Bereich 4 auf, in den sich der vertikale Graben 50 erstreckt. Der Drift-Bereich 4 ist elektrisch mit einer Drain-Metallisierung 11 verbunden, die über einen (n+)-Drain-Bereich 9, der sich zur zweiten Oberfläche 102 erstreckt, und eine optionale n-Basisschicht und/oder eine optionale n-Feldstoppschicht (in 1A nicht dargestellt) auf der zweiten Oberfläche 102 angeordnet ist. Die optionale n-Basisschicht kann bereitgestellt sein, um die mechanische Stärke zu erhöhen und die Herstellung zu erleichtern. Ein p-Bodybereich ist auf dem Drift-Bereich 4 angeordnet und bildet damit einen pn-Übergang bzw. eine Körperdiode. Ferner ist ein (n+)-Source-Bereich 8, der mit einem Bodybereich 5 einen weiteren pn-Übergang bildet, auf dem Bodybereich 5 angeordnet und erstreckt sich zu der ersten Oberfläche 101. Ein Zwischenschichtdielektrikum 35, beispielsweise ein Siliciumoxid, ist auf der ersten Oberfläche 101 angeordnet. Eine Source-Metallisierung 10 ist auf dem Zwischenschichtdielektrikum 35 angeordnet und unter Verwendung eines leitenden Stopfens 10a, beispielsweise eines hochdotierten Polysiliciumstopfens 10a, um einen flachen Grabenkontakt zu bilden, elektrisch mit dem Source-Bereich 8 und dem Bodybereich 5 verbunden. Ein (p+)-Körperkontaktbereich 6 ist zwischen dem Bodybereich 5 und dem leitenden Stopfen 10a angeordnet, um eine Verbindung mit einem niedrigen spezifischen Widerstand zwischen der Source-Elektrode 10 und dem Bodybereich 5 zu gewährleisten. Eine Gate-Elektrode 2 ist in einem oberen Abschnitt des vertikalen Grabens 50 angeordnet und von dem Halbleiterkörper 40 isoliert. Ein Gate-Dielektrikum-Bereich 31 ist zwischen der Gate-Elektrode 2 und dem Source-Bereich 8, dem Bodybereich 5 und dem Drift-Bereich 4 angeordnet. Das Gate-Dielektrikum 2 ist typischerweise mit einer Gate-Metallisierung (in 1A nicht dargestellt) verbunden, die auch auf der ersten Oberfläche 101 angeordnet ist, jedoch von der Source-Metallisierung 10 isoliert. Demgemäß hat die Halbleitervorrichtung 100 eine isolierte Graben-Gate-Elektrode 2 und kann als ein n-Kanal-Graben-MOSFET betrieben werden. Es sei bemerkt, dass die Dotierungsbeziehungen auch umgekehrt sein können, so dass ein p-Kanal-Graben-MOSFET 100 gebildet ist.
  • Gemäß anderen Ausführungsformen kontaktiert die Source-Metallisierung 10 bzw. der leitende Stopfen 10a den Source-Bereich 8 und den Körperkontaktbereich 6 elektrisch an der ersten Oberfläche 101. Gemäß diesen Ausführungsformen erstrecken sich der Körperkontaktbereich 6 und typischerweise auch der Bodybereich 5 zur ersten Oberfläche 101.
  • Eine Feldelektrode 1 ist in einem unteren Abschnitt des vertikalen Grabens 50 angeordnet. Die Feldelektrode 1 ist durch einen Felddielektrikumbereich 3 gegenüber dem Halbleiterkörper 40 isoliert und typischerweise mit der Source-Metallisierung 10 verbunden, beispielsweise in einem anderen vertikalen Querschnitt. Ferner sind die Feldelektrode 1 und die Gate-Elektrode 2 typischerweise durch einen Inter-Elektroden-Dielektrikumbereich 32 voneinander isoliert. Der Felddielektrikumbereich 3 und der Inter-Elektroden-Dielektrikumbereich 32 bilden eine dielektrische Struktur, welche die Feldelektrode 1 umgibt und die Feldelektrode 1 vom Drift-Bereich 4 und der Gate-Elektrode 2 isoliert. Der Felddielektrikumbereich 3 und der Inter-Elektroden-Dielektrikumbereich 32 können sogar, zumindest an einer Grenzfläche zwischen ihnen, aus dem gleichen dielektrischen Material, beispielsweise Siliciumoxid, bestehen. Aus diesem Grund ist die Grenzfläche zwischen dem Felddielektrikumbereich 3 und dem Inter-Elektroden-Dielektrikumbereich 32 nicht immer in den folgenden Figuren dargestellt.
  • Die Isolierter-Graben-Feldelektrode 1 verbessert erheblich die Funktionsfähigkeit der Vorrichtung, indem sie an der Grenzfläche zum Felddielektrikumbereich 3 bewegliche Ladungen bereitstellt, welche die Donatoren des n-Drift-Bereichs 4 im Sperrmodus, d.h. wenn die Körperdiode in Sperrrichtung vorgespannt ist, ausgleichen müssen. Wenngleich MOS-Strukturen ohne eine Feldelektrode ein linear abnehmendes vertikales elektrisches Feld aufweisen, das die maximale Feldstärke am pn-Übergang zwischen dem Bodybereich 5 und dem Drift-Bereich 4 hat, gibt es auch eine seitliche Komponente des elektrischen Felds, und der Raumladungsbereich im Drift-Bereich 4 dehnt sich in der Graben-Feldplatten-Halbleitervorrichtung 100 hauptsächlich in seitlicher Richtung aus. Folglich wird eine fast konstante vertikale elektrische Feldverteilung erhalten, und die erforderliche Länge des vertikalen Drift-Bereichs und damit der Durchlasswiderstand Ron für eine gegebene Durchbruchspannung wird erheblich verringert. Wie vorstehend erklärt wurde, können höhere Durchbruchspannungen durch die Verwendung eines dickeren Felddielektrikumbereichs 3 und/oder einer größeren vertikalen Ausdehnung des Felddielektrikumbereichs 3 bzw. der Feldelektrode 1 erhalten werden.
  • Gemäß einer Ausführungsform ist ein Hohlraum 15 in dem vertikalen Graben 50 angeordnet. Dementsprechend wird eine mechanische Spannung, die sich aus Grenzflächenspannungen zwischen dem Felddielektrikumbereich 3 und dem Halbleiterkörper 40 ergibt, zumindest verringert. Dies erleichtert die Herstellung der Halbleitervorrichtung 100, weil das Biegen des Wafers zumindest verringert wird. Ferner kann die Lebensdauer der Halbleitervorrichtung 100 erhöht werden, weil mechanische Spannungen während der Herstellung und der Lebensdauer der Halbleitervorrichtung 100 verringert werden.
  • Um eine ausreichend große Verringerung der mechanischen Spannung zu gewährleisten, hat der Hohlraum 15 eine vertikale Ausdehnung von mindestens etwa 20 nm, typischer von mindestens etwa 50 nm, typischer von mindestens etwa 100 nm, typischer von mindestens etwa 200 nm und noch typischer von mindestens etwa 500 nm.
  • Im vertikalen Querschnitt ist die horizontale Ausdehnung des Hohlraums 15 typischerweise mindestens etwa 4 Mal kleiner als der vertikale Graben 50, wenn in der gleichen vertikalen Tiefe gemessen wird. Beispielsweise kann die horizontale Ausdehnung des vertikalen Grabens 50 etwa 200 nm betragen, und die vertikale Ausdehnung des Hohlraums 15 in mindestens einer vertikalen Tiefe etwa 50 nm betragen. Im vertikalen Querschnitt und in der mindestens einen vertikalen Tiefe ist die horizontale Ausdehnung des Hohlraums 15 typischerweise mindestens etwa ein Fünftel der horizontalen Ausdehnung des vertikalen Grabens 50.
  • Aus dem gleichen Grund erstreckt sich der Hohlraum 15 in einer Richtung, die im Wesentlichen senkrecht zum vertikalen Querschnitt ist, im Wesentlichen parallel zu der Feldelektrode 1 und/oder entlang dieser. Mit anderen Worten können die Ausdehnungen des Hohlraums 15 und der Feldelektrode 1 in einer Normalenrichtung des vertikalen Querschnitts im Wesentlichen übereinstimmen und größer als 1 µm (Mikrometer), größer als 10 µm oder sogar größer als etwa 100 µm sein.
  • Gemäß einer Ausführungsform werden mehrere kleinere Hohlräume mit dem gleichen Gesamtvolumen und/oder der gleichen Gesamtausdehnung an Stelle eines größeren Hohlraums 15 verwendet.
  • Gemäß der in 1A dargestellten als Beispiel dienenden Ausführungsform ist der Hohlraum 15 teilweise von der Feldelektrode 1 umgeben und umgibt die durch den Felddielektrikumbereich 3 und den Inter-Elektroden-Dielektrikumbereich 32 gebildete Isolationsstruktur die Feldelektrode 1 und den Hohlraum 15.
  • Die horizontale Ausdehnung des Hohlraums 15 im vertikalen Querschnitt kann verhältnismäßig klein sein, beispielsweise nur etwa 50 nm bis etwa 100 nm. Dies ist in 1B dargestellt, worin ein vertikaler Querschnitt durch eine ähnliche vertikale Feldeffekt-Halbleitervorrichtung 150 dargestellt ist, die auch als ein MOSFET betrieben werden kann. 1B zeigt nur einen oberen Schnitt durch die Feldeffekt-Halbleitervorrichtung 150, wie durch die horizontale Ebene s in den 1A und 1B dargestellt ist. Ferner kann eine dünne Oxidschicht zwischen der Feldelektrode 1 und dem Hohlraum 15 ausgebildet sein. Diese Oxidschicht kann sich aus thermischen Prozessen ergeben, wenn die Feldelektrode 1 aus Polysilicium besteht. Die dünne Oxidschicht hat jedoch nur einen geringen Einfluss auf die Verringerung der mechanischen Spannungen.
  • Weil der vertikale Graben 50 in den dargestellten vertikalen Querschnitten aus den 1A und 1B in vertikaler Richtung eine größere Ausdehnung hat als in horizontaler Richtung, hat der Hohlraum 15 im vertikalen Querschnitt typischerweise auch eine maximale vertikale Ausdehnung, die größer ist als eine maximale horizontale Ausdehnung. Dies soll auch eine ausreichende Verringerung der mechanischen Spannungen im Halbleiterkörper 40 gewährleisten.
  • Typischerweise hat der Hohlraum 15 eine maximale vertikale Ausdehnung, die größer als etwa ein Drittel oder sogar etwas größer als die Hälfte der maximalen vertikalen Ausdehnung des vertikalen Grabens 50 ist, wie in den 1A und 1B dargestellt ist. Dies gewährleistet eine ausreichend große Verringerung der mechanischen Spannungen im Halbleiterkörper 40.
  • Um die inneren Spannungen des Halbleiterkörpers 40 symmetrisch zu verringern, was besonders wichtig ist, um das Biegen des Wafers während der Herstellung zu verringern, ist der Hohlraum 15 im vertikalen Querschnitt im Wesentlichen in Bezug auf eine vertikale Mittelachse der Feldelektrode 1 zentriert.
  • Die 2A und 2B zeigen mechanische Spannungskomponenten Syy der Feldeffekt-Halbleitervorrichtung 150 aus 1B und einer ähnlichen Feldeffekt-Halbleitervorrichtung 150’, jedoch ohne einen Hohlraum. In den 2A und 2B ist die numerisch bestimmte Komponente Syy des mechanischen Spannungstensors als eine Dichteauftragung mit einer linearen Skalierung dargestellt, wie in 1C gezeigt ist. Die y-Koordinate entspricht der vertikalen Richtung. Wie ersichtlich ist, verringert der Hohlraum 15 erheblich die mechanischen Spannungskomponenten Syy im Drift-Bereich 4 bzw. in der Mesa. Dies gilt auch für die mechanischen Spannungskomponenten Sxx, wobei die x-Koordinate der horizontalen Richtung der dargestellten vertikalen Querschnitte entspricht. Demgemäß werden die inneren mechanischen Spannungen in dem Halbleiterkörper 40 verringert und jegliches Durchbiegen zumindest verringert.
  • Die 3A bis 5C zeigen vertikale Querschnitte durch einen Halbleiterkörper 40 während Schritten eines Verfahrens zum Herstellen einer Feldeffekt-Halbleitervorrichtung 150, wie vorstehend mit Bezug auf 1B erklärt wurde. Aus Gründen der Klarheit ist in den 3A bis 5C nur ein oberer Abschnitt der Hälfte einer Einheitszelle eines aktiven Bereichs dargestellt. Beim ersten Prozess wird der Halbleiterkörper 40, beispielsweise ein Wafer oder ein Substrat, mit einer ersten Oberfläche 101 und einer zweiten oder rückseitigen Oberfläche entgegengesetzt zur ersten Oberfläche 101 bereitgestellt. Die Normalenrichtung en der ersten Oberfläche 101 verläuft im Wesentlichen parallel zur vertikalen Richtung. Wie in 3A dargestellt ist, weist der Halbleiterkörper 40 typischerweise einen n-Drift-Bereich 4 auf, der sich zur ersten Oberfläche 101 erstreckt. Der Drift-Bereich 4 steht in einer einen niedrigen spezifischen Widerstand aufweisenden Verbindung mit einem (n+)-Drain-Bereich 9, der sich zur zweiten Oberfläche erstreckt. Der Drain-Bereich 9 ist in 3A jedoch nicht dargestellt, worin der Halbleiterkörper 40 lediglich zwischen der ersten Oberfläche 101 und einer horizontalen Ebene durch den Halbleiterkörper 40 dargestellt ist. Ferner können eine optionale n-Basisschicht und/oder eine optionale n-Feldstoppschicht (beide in 3A nicht dargestellt) zwischen dem Drift-Bereich 4 und dem Drain-Bereich angeordnet werden.
  • 3A zeigt den Halbleiterkörper 40 nach weiteren Prozessen zum Definieren eines aktiven Bereichs, Bilden vertikaler Gräben 50 von der ersten Oberfläche 101 in den Halbleiterkörper 40, typischerweise durch Ätzen, und Bilden einer Felddielektrikumschicht 3 auf Seitenwänden und Bodenwänden der vertikalen Gräben 50. Es sei bemerkt, dass in 3A nur die Hälfte von einem der mehreren vertikalen Gräben 50 dargestellt ist. Die Felddielektrikumschicht 3 kann durch Aufbringen oder durch thermische Oxidation gebildet werden. Ein unterer Abschnitt der Felddielektrikumschicht 3 bildet typischerweise einen Felddielektrikumbereich in der herzustellenden Halbleitervorrichtung 100.
  • Mit Bezug auf 3B sei bemerkt, dass ein leitendes Material, beispielsweise hochdotiertes Polysilicium, auf die Feldoxidschicht 3 aufgebracht wird, um den vertikalen Graben bzw. die vertikalen Gräben 50 mit einer leitenden Schicht 1 teilweise zu füllen. Typischerweise wird die leitende Schicht 1 konform auf die Feldoxidschicht 3 aufgebracht.
  • Mit Bezug auf 3C sei bemerkt, dass ein Füllmaterial 17, das in Bezug auf die leitende Schicht 1 und die Felddielektrikumschicht 3 selektiv ätzbar ist, auf die leitende Schicht 1 aufgebracht wird, um den vertikalen Graben 50 zu füllen. Beispielsweise kann Siliciumnitrid als Füllmaterial verwendet werden, wenn die Feldoxidschicht 3 aus Siliciumoxid besteht.
  • Mit Bezug auf 3D sei bemerkt, dass das Füllmaterial 17 und die leitende Schicht 1 bis zur Feldoxidschicht 3 selektiv zurückgeätzt werden.
  • Mit Bezug auf 3E sei bemerkt, dass die Felddielektrikumschicht 3 bis zum Füllmaterial 17 und bis zur leitenden Schicht 1 selektiv zurückgeätzt wird, um einen oberen Abschnitt der Seitenwände des vertikalen Grabens 50 freizulegen.
  • Mit Bezug auf 4A sei bemerkt, dass das Füllmaterial 17 unter Verwendung eines isotropen Ätzprozesses in Bezug auf die leitende Schicht 1 und die Felddielektrikumschicht 3 selektiv zurückgeätzt wird.
  • Mit Bezug auf 4B sei bemerkt, dass das leitende Material wieder aufgebracht wird, um eine weitere leitende Schicht 1a auf der leitenden Schicht 1 zu bilden, die aus dem gleichen Material wie diese besteht.
  • Mit Bezug auf 4C sei bemerkt, dass das leitende Material typischerweise unter Verwendung eines isotropen Ätzprozesses, gefolgt von einem anisotropen Ätzprozess, zurückgeätzt wird.
  • Anschließend wird das restliche Füllmaterial 17 vollständig entfernt, typischerweise durch Ätzen. Dementsprechend wird ein offener Hohlraum 15a in der leitenden Schicht 1 des vertikalen Grabens 50 gebildet. Die sich ergebende Halbleiterstruktur 150 ist in 4D dargestellt.
  • Anschließend wird der offene Hohlraum 15a geschlossen, um einen geschlossenen Hohlraum auf der leitenden Schicht 1 des vertikalen Grabens 50 zu bilden. Gemäß der in 4E dargestellten als Beispiel dienenden Ausführungsform wird eine weitere Oxidschicht, typischerweise durch Aufbringen oder thermische Oxidation, gebildet, um offene Hohlräume 15 zu schließen und ein Zwischenelektrodendielektrikum zwischen der eine Feldelektrode in der herzustellenden Vorrichtung bildenden leitenden Schicht 1 und einer darauf zu bildenden Gate-Elektrode auszubilden.
  • Der geschlossene Hohlraum 15 wird typischerweise so gebildet, dass er eine horizontale Ausdehnung hat, die größer als etwa 50 nm ist, und eine vertikale Ausdehnung hat, die größer als die horizontale Ausdehnung ist. Dementsprechend werden die sich aus Grenzflächenspannungen zwischen dem Felddielektrikumbereich 3 und dem Halbleiterkörper 40 ergebenden mechanischen Spannungen verringert. Dies erleichtert die Herstellung der Halbleitervorrichtung 150 auf der Waferebene, weil das Biegen des Wafers zumindest verringert wird. Es sei bemerkt, dass geschlossene Hohlräume in jedem der vertikalen Gräben 50 einer Leistungshalbleitervorrichtung 100 oder nur in einigen von ihnen gebildet werden können.
  • Mit Bezug auf 5A sei bemerkt, dass die weitere Oxidschicht von oberen Abschnitten der Grabenseitenwände entfernt wird.
  • Danach wird typischerweise eine thermische Oxidation ausgeführt, um einen Gate-Dielektrikum-Bereich 31 auf der Seitenwand des vertikalen Grabens 50 zu bilden und das Zwischenelektrodendielektrikum zu verdicken. Die sich ergebende Halbleiterstruktur 150 ist in 5B dargestellt. Die Prozesse zum Entfernen der weiteren Oxidschicht und zur thermischen Oxidation können fortgelassen werden, wenn die weitere Oxidschicht als ein thermisches Oxid gebildet wird. Gemäß dieser Ausführungsform bildet die auf den Seitenwänden der vertikalen Gräben 50 gebildete weitere Oxidschicht den Gate-Dielektrikum-Bereich 3.
  • Anschließend werden ein p-Bodybereich 5 in dem Drift-Bereich 4 neben dem vertikalen Graben 50 gebildet und ein (n+)-Source-Bereich 8 auf dem Bodybereich 5 gebildet, typischerweise durch Implantation und anschließendes Eintreiben. Ferner kann ein (p+)-Körperkontaktbereich 6 durch Implantation in dem Bodybereich 5 gebildet werden. Eine Gate-Elektrode 2 kann in einem oberen Abschnitt des vertikalen Grabens 50, beispielsweise durch Aufbringen und Zurückätzen von Polysilicium, angeordnet werden. Ein Zwischenschichtdielektrikum 35, beispielsweise Siliciumoxid, kann auf der ersten Oberfläche 101 angeordnet werden. Anschließend kann ein flacher Graben durch das Zwischenschichtdielektrikum 35, zumindest bis zur ersten Oberfläche 101 gebildet werden, wobei er sich beispielsweise in den Bodybereich 5 bzw. den Körperkontaktbereich 6 erstreckt. Der Körperkontaktbereich 6 kann auch nach dem Bilden des flachen Grabens gebildet werden. Eine Source-Metallisierung 10 wird auf dem Zwischenschichtdielektrikum 35 angeordnet und elektrisch mit dem Source-Bereich 8 und dem Bodybereich 5 verbunden. Dies kann unter Verwendung eines leitenden Stopfens (nicht dargestellt), beispielsweise eines hochdotierten Polysiliciumstopfens, zur Bildung eines flachen Grabenkontakts erfolgen. Ferner kann ein Gate-Kontakt zwischen den Gate-Elektroden 2 und einer auf der ersten Oberfläche 101 angeordneten Gate-Metallisierung (nicht dargestellt) durch das Zwischenschichtdielektrikum 35 gebildet werden. Ferner kann eine Drain-Metallisierung auf der zweiten Oberfläche gebildet werden. Die sich ergebende Halbleitervorrichtung 150 ist in 5C dargestellt und kann als ein MOSFET betrieben werden.
  • Alternativ können die folgenden Prozesse, ähnlich wie vorstehend mit Bezug auf 3B erklärt, nach der Bildung einer leitenden Schicht 1 ausgeführt werden. Die leitende Schicht 1 wird jedoch so gebildet, dass zumindest ein unterer Abschnitt des vertikalen Grabens 50 vollständig gefüllt wird. Die leitende Schicht 1 wird zurückgeätzt, um die Felddielektrikumschicht 3 zumindest oberhalb der ersten Oberfläche 101 und in einem oberen Abschnitt des vertikalen Grabens 50 oberhalb der zurückgeätzten leitenden Schicht 1 freizulegen. Anschließend wird ein Abstandsbereich, der aus Siliciumoxid oder Siliciumnitrid bestehen kann, auf der freigelegten Felddielektrikumschicht 3 gebildet. Danach wird der leitende Bereich 1 unter Verwendung von Plasmaätzen mit einer Verengung von mehr als 90° zurückgeätzt, um einen vertikal lang gestreckten offenen Hohlraum in der leitenden Schicht 1 zu bilden. Danach wird der Abstandsbereich entfernt. Die sich ergebende Halbleiterstruktur ähnelt der nachstehend in 7A dargestellten.
  • Danach kann der Felddielektrikumbereich 3 selektiv geätzt werden, um die Seitenwände des vertikalen Grabens 50 im oberen Abschnitt freizulegen. Danach kann ein Gate-Dielektrikum-Bereich 31, beispielsweise durch thermische Oxidation, auf den freigelegten Seitenwänden gebildet werden. Dabei wird der Hohlraum 15 geschlossen. Bei Ausführungsformen, bei denen der Gate-Dielektrikum-Bereich 31 durch thermische Oxidation gebildet wird und die leitende Schicht 1 aus Polysilicium besteht, wird eine Innenfläche der leitenden Schicht 1 mit einer Oxidschicht bedeckt. Bei der Bildung des Gate-Dielektrikum-Bereichs 31 kann eine Opferoxidschicht auf den freigelegten Seitenwänden gebildet und entfernt werden.
  • Die Weiterverarbeitung umfasst typischerweise die Bildung eines p-Bodybereichs 5, eines (n+)-Source-Bereichs 8, eines (p+)-Körperkontaktbereichs 6, einer Gate-Elektrode 2, eines Zwischenschichtdielektrikums 35, eines leitenden Stopfens, einer Source-Metallisierung 10, einer Drain-Metallisierung und einer Gate-Metallisierung, ähnlich wie vorstehend mit Bezug auf 5C erklärt wurde.
  • Um den elektrischen Einfluss von Oberflächenladungen, die während der Verarbeitung auf der Oberfläche des Hohlraums gebildet werden könnten, zu vermeiden, wird der geschlossene Hohlraum typischerweise vollständig von der Feldelektrode 1 umgeben. Nachfolgend werden weitere Prozesse zur Bildung einer solchen Halbleitervorrichtung erklärt.
  • Die 6A bis 7B zeigen vertikale Querschnitte durch einen Halbleiterkörper 40 während Schritten eines Verfahrens zur Herstellung einer Feldeffekt-Halbleitervorrichtung 200. Nach Prozessen zur Bildung eines vertikalen Grabens 50 in den Halbleiterkörper 40 hinein und zur Bildung einer Felddielektrikumschicht 3 ähnlich wie vorstehend mit Bezug auf 3A erklärt wurde, wird ein leitendes Material, typischerweise Polysilicium, aufgebracht und teilweise zurückgeätzt, um eine leitende Schicht 1 zu bilden, die einen unteren Abschnitt des vertikalen Grabens 50 füllt. Die sich ergebende Halbleiterstruktur 200 ist in 6A dargestellt, was einem oberen Abschnitt einer typischen Einheitszelle durch einen aktiven Bereich der Halbleitervorrichtung 200 entsprechen kann.
  • Mit Bezug auf 6B sei bemerkt, dass ein Abstandsbereich 13, gegen den das leitende Material 1 selektiv geätzt werden kann, beispielsweise ein Siliciumoxid-Abstandselement oder ein Siliciumnitrid-Abstandselement, auf der leitenden Schicht 1 gebildet wird. Dies kann ein konformes Aufbringen einschließen.
  • Anschließend wird die leitende Schicht 1 mit einer Verengung von mehr als 90°, beispielsweise unter Verwendung eines Plasmaätzens, zurückgeätzt, um einen vertikal lang gestreckten oberen Hohlraum 15a zu bilden, der im vertikalen Querschnitt eine im Wesentlichen konvexe Oberfläche hat.
  • Anschließend wird der Abstandsbereich 13 typischerweise entfernt. Die sich ergebende Halbleiterstruktur 200 ist in 7A dargestellt.
  • Mit Bezug auf 7B sei bemerkt, dass ein oberer Abschnitt 1a des leitenden Materials durch Aufbringen gebildet wird, um den Hohlraum 15 zu schließen. Der geschlossene Hohlraum 15 ist im vertikalen Querschnitt vollständig von dem leitenden Material 1, 1a umgeben.
  • Anschließend kann das leitende Material 1, 1a, typischerweise unter Verwendung eines isotropen Ätzens, zurückgeätzt werden.
  • Danach kann ein Zwischenelektrodendielektrikum auf dem restlichen leitenden Material 1, 1a gebildet werden, wodurch eine Feldelektrode in der herzustellenden Halbleitervorrichtung gebildet wird.
  • Ferner können ein Bodybereich, ein Körperkontaktbereich und ein Source-Bereich in der an den vertikalen Graben 50 angrenzenden Mesa gebildet werden. Eine isolierte Gate-Elektrode kann oberhalb der Feldelektrode gebildet werden, ein Zwischenschichtdielektrikum 35 kann auf der ersten Oberfläche 101 gebildet werden, und der Körperkontaktbereich und ein Source-Bereich können mit einer Source-Metallisierung auf der ersten Oberfläche 101 durch das Zwischenschichtdielektrikum 35, beispielsweise über einen flachen Grabenkontakt, kontaktiert werden.
  • Mit Bezug auf 8, worin ein vertikaler Querschnitt durch einen Halbleiterkörper 40 dargestellt ist, werden Schritte eines Verfahrens zum Bilden einer Feldeffekt-Halbleitervorrichtung 250 erklärt. Nach Prozessen zum Bilden eines vertikalen Grabens 50 in dem Halbleiterkörper 40, zum Bilden einer Felddielektrikumschicht 3 in dem vertikalen Graben 50 und zum Bilden einer leitenden Schicht 1 auf der Felddielektrikumschicht 3, ähnlich wie vorstehend mit Bezug auf die 3A und 3B erklärt wurde, kann ein Planarisierungsprozess, beispielsweise ein CMP-Prozess (chemisch-mechanisches Polieren), ausgeführt werden.
  • Danach wird ein dielektrisches Material 32, wie BPSG (Borophosphosilicatglas) oder TEOS (Tetraethylorthosilicat) aufgebracht, beispielsweise unter Verwendung eines plasmaverstärkten chemischen Dampfabscheidungsprozesses (PECVD), so dass die leitende Schicht 1 mit einer dünnen Schicht des dielektrischen Materials 32 bedeckt wird und ein geschlossener Hohlraum 15 durch das Zusammenwachsen des dielektrischen Materials 32 in der Nähe der ersten Oberfläche 101 gebildet wird. Ferner sind in 8 flache Gräben 53 dargestellt, die zur Kontaktierung von Body- und Source-Bereichen verwendet werden können. Die dargestellte Feldelektrodenstruktur entspricht typischerweise einem Grabenabschnitt eines peripheren Bereichs ohne eine oberhalb der Feldelektrode 1, einschließlich des Hohlraums 15, dargestellte Gate-Elektrode.
  • Es ist jedoch selbstverständlich, dass nach dem Rückätzen der Felddielektrikumschicht 3 und der leitenden Schicht 1 in einem unteren Abschnitt eines ähnlichen vertikalen Grabens 50 in einem aktiven Bereich der Hohlraum 15 auch mit dem dielektrischen Material 32 geschlossen werden kann. Vor dem Bilden der Gate-Elektrode kann das dielektrische Material 32, beispielsweise unter Verwendung eines CMP-Prozesses und eines Rückätzens, von der ersten Oberfläche entfernt werden.
  • Beispielsweise kann eine Siliciumnitridmaske nach dem CMP-Prozess gebildet werden, um das dielektrische Material 32 oberhalb des geschlossenen Hohlraums 15 zu bedecken. Danach kann die Felddielektrikumschicht geätzt werden, um einen oberen Abschnitt der Seitenwände des vertikalen Grabens 50 freizulegen. Danach können ein Zwischenelektrodendielektrikum und ein Gate-Dielektrikum-Bereich auf dem geschlossenen Hohlraum 15 bzw. den freigelegten Seitenwänden gebildet werden. Danach kann eine Gate-Elektrode auf dem Gate-Dielektrikum-Bereich gebildet werden.
  • Mit Bezug auf die 9 und 10, worin vertikale Querschnitte durch einen Halbleiterkörper 40 dargestellt sind, werden Schritte eines Verfahrens zum Bilden einer Feldeffekt-Halbleitervorrichtung 300 erklärt. Der herzustellende Halbleiter ist typischerweise eine Leistungshalbleitervorrichtung mit mehreren Einheitszellen, die in einem aktiven Bereich angeordnet sind, um einen vertikalen Strom zu schalten und/oder zu steuern. Aus Gründen der Klarheit ist in den 9A bis 9C nur ein Schnitt durch eine der Einheitszellen dargestellt. Nach Prozessen zum Bilden eines vertikalen Grabens 50 in dem Halbleiterkörper 40, Bilden einer Felddielektrikumschicht 3 in einem vertikalen Graben 50 und Bilden einer dünnen leitenden Schicht 1 auf einer Felddielektrikumschicht 3 wird, ähnlich wie vorstehend mit Bezug auf die 3A und 3B erklärt, ein dielektrischer Bereich 17, der einen geschlossenen Hohlraum 15 aufweisen kann, auf der dünnen leitenden Schicht 1 in einem unteren Abschnitt des vertikalen Grabens 50 gebildet. Beispielsweise wird Siliciumnitrid auf das Material der dünnen leitenden Schicht 1 aufgebracht und selektiv zurückgeätzt, um den dielektrischen Bereich 17 zu bilden. Die dünne leitende Schicht 1 kann beispielsweise durch Aufbringen von Polysilicium gebildet werden. Ferner wird eine weitere dünne leitende Schicht 1a, die aus dem gleichen leitenden Material wie die dünne leitende Schicht 1 besteht, aufgebracht. Die sich ergebende Halbleiterstruktur 300 ist in 9A dargestellt. Danach können die dünne leitende Schicht 1 und die weitere dünne leitende Schicht 1a unter Verwendung eines CMP-Prozesses von der ersten Oberfläche entfernt werden.
  • Mit Bezug auf 9B sei bemerkt, dass das leitende Material 1, 1a, typischerweise unter Verwendung eines anisotropen Ätzprozesses, zurückgeätzt wird.
  • Danach wird die Felddielektrikumschicht 3 zurückgeätzt, um den oberen Abschnitt der Seitenwand des vertikalen Grabens 50 freizulegen. Danach werden typischerweise ein Gate-Dielektrikum-Bereich 31 und ein Inter-Elektroden-Dielektrikumbereich 33 auf der Seitenwand des vertikalen Grabens 50 und des zurückgeätzten leitenden Materials 1, 1a gebildet, wodurch in der herzustellenden Halbleitervorrichtung typischerweise eine Feldelektrode gebildet wird. Danach wird eine Gate-Elektrode 2 typischerweise in dem restlichen Teil des vertikalen Grabens 50 gebildet, beispielsweise durch Aufbringen hochdotierten Polysiliciums und einen Planarisierungsprozess und/oder ein Rückätzen. Die sich ergebende Halbleiterstruktur ist in 9C dargestellt.
  • Mit Bezug auf 10 werden Prozessschritte zum Entfernen des dielektrischen Bereichs 17 erklärt. 10 zeigt in einem vertikalen Querschnitt durch den Halbleiterkörper 40, der im Wesentlichen orthogonal zu den vertikalen Querschnitten aus den 9A bis 9C verläuft, einen Endabschnitt des vertikalen Grabens 50 neben einem Rand 18, der sich in einen peripheren Bereich 120 erstreckt, welcher optional jeweilige Randabschlussstrukturen (in 10 nicht dargestellt) aufweist. Eine Maske 18, beispielsweise eine TEOS-Maske oder eine Resistmaske, wird auf der ersten Oberfläche 101 gebildet, um die gebildete Gate-Elektrode 2 und den Gate-Dielektrikum-Bereich 31 zu schützen.
  • Danach wird ein anisotropes Ätzen des leitenden Materials der Feldelektrode 1, 1a verwendet, um einen Abschnitt 1a’ des leitenden Materials zu entfernen, der sich zur ersten Oberfläche 101 im Endabschnitt des vertikalen Grabens 50 erstreckt, und den dielektrischen Bereich 17 freizulegen.
  • Danach kann der dielektrische Bereich 17 durch Ätzen teilweise oder sogar vollständig entfernt werden. Demgemäß kann ein großer Hohlraum gebildet werden. Typischerweise wird ein chemisches Nassätzen verwendet, um den dielektrischen Bereich 17 zu entfernen. Es sei bemerkt, dass das chemische Nassätzen durch den Kapillareffekt während der Bildung des großen Hohlraums erleichtert wird.
  • Danach kann bei Ausführungsformen, bei denen Polysilicium als das leitende Material der ersten Feldelektrode 1, 1a verwendet wird, eine kurze thermische Oxidation ausgeführt werden. Demgemäß kann auf der Feldelektrode 1, 1a eine definierte isolierte Oberfläche ausgebildet werden.
  • Ferner können in der Mesa, die an den vertikalen Graben 50 angrenzt, beispielsweise vor dem Bilden einer isolierten Gate-Elektrode 2, ein Bodybereich, ein Körperkontaktbereich und ein Source-Bereich gebildet werden. Ein Zwischenschichtdielektrikum 35 kann auf der ersten Oberfläche 101 gebildet werden, und der Körperkontaktbereich und ein Source-Bereich können mit einer Source-Metallisierung auf der ersten Oberfläche 101 durch das Zwischenschichtdielektrikum 35, beispielsweise über einen flachen Grabenkontakt, kontaktiert werden. Ferner kann eine Gate-Metallisierung auf der ersten Oberfläche 101 gebildet werden. Die gebildete Halbleitervorrichtung 300 kann als MOSFET betrieben werden.
  • Die vorstehend erklärten gebildeten Halbleitervorrichtungen haben gemeinsam, dass sie einen Halbleiterkörper mit einer eine vertikale Richtung definierenden ersten Oberfläche aufweisen. Der Halbleiterkörper 40 umfasst in einem vertikalen Querschnitt einen vertikalen Graben, der sich von der ersten Oberfläche in den Halbleiterkörper erstreckt, und er umfasst eine Feldelektrode, einen Hohlraum, der zumindest teilweise von der Feldelektrode umgeben ist, und eine Isolationsstruktur, welche zumindest die Feldelektrode umgibt. Typischerweise ist eine isolierte Gate-Elektrode oberhalb der Feldelektrode gebildet.
  • Der Hohlraum hat im vertikalen Querschnitt typischerweise eine vertikale Ausdehnung, die größer als etwa 20 nm, typischer größer als etwa 50 nm, typischer größer als etwa 100 nm, typischer größer als etwa 200 nm und sogar noch typischer größer als etwa 500 nm ist. Es sei bemerkt, dass der Hohlraum gebildet wird, um mechanische Spannungen zu verringern und kein unerwünschtes Ergebnis einer Prozessvariation oder eines Prozessfehlers ist, die oder der zu kleinen Hohlräumen von bis zu einigen nm führen kann.
  • Typischerweise hat der Hohlraum im vertikalen Querschnitt eine maximale horizontale Ausdehnung und eine maximale vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist. In horizontaler Richtung, die im Wesentlichen orthogonal zu dem vertikalen Querschnitt ist, kann die Ausdehnung des Hohlraums jedoch sogar noch größer sein, beispielsweise, abhängig von der Größe der Halbleitervorrichtung, im Millimeterbereich liegen.
  • Die Halbleitervorrichtungen können mehrere Hohlräume aufweisen, um mechanische Spannungen gleichmäßig zu verringern, beispielsweise mehrere ein Gitter bildende Hohlräume.
  • Die 11 bis 16 zeigen vertikale Querschnitte durch einen Halbleiterkörper 40 während Schritten eines Verfahrens zum Bilden einer Feldeffekt-Halbleitervorrichtung 400. In einem ersten Prozess wird ein Halbleiterkörper 40, beispielsweise ein Wafer oder Substrat, mit einer ersten Oberfläche 101 und einer zweiten oder rückseitigen Oberfläche 102 entgegengesetzt zur ersten Oberfläche 101 bereitgestellt. Die Normalenrichtung en der ersten Oberfläche 101 verläuft im Wesentlichen parallel zur vertikalen Richtung. Wie in 11 dargestellt ist, weist der Halbleiterkörper 40 typischerweise einen (n)-Drift-Bereich 4 auf, der sich zur ersten Oberfläche 101 erstreckt. Der Drift-Bereich 4 steht in einer einen niedrigen spezifischen Widerstand aufweisenden Verbindung mit einem (n+)-Drain-Bereich 9, der sich zur zweiten Oberfläche 102 erstreckt.
  • 11 zeigt den Halbleiterkörper 40 nach weiteren Prozessen zum Definieren eines aktiven Bereichs 110 und eines peripheren Bereichs 120, der sich zu einem Außenrand 18 erstreckt und den aktiven Bereich 110 typischerweise umschließt, zum Bilden breiter vertikaler Gräben 51 von der ersten Oberfläche 101 in den Halbleiterkörper 40 hinein und zum Bilden dielektrischer Bereiche oder Schichten 3a auf Seitenwänden der breiten vertikalen Gräben 51. Typischerweise werden die breiten vertikalen Gräben 51 durch Ätzen durch den Drift-Bereich 4 und teilweise in den Drain-Bereich 9 gebildet. Abhängig von der Blockierungsfähigkeit der herzustellenden Halbleitervorrichtung 400 kann der Drift-Bereich 4 eine vertikale Ausdehnung von etwa 50 µm bis etwa 60 µm aufweisen. Die horizontale Ausdehnung der breiten vertikalen Gräben 51 kann im vertikalen Querschnitt beispielsweise von etwa 1 µm bis etwa 6 µm reichen. Die dielektrischen Bereiche 3a können durch Aufbringen oder durch thermische Oxidation gebildet werden und im vertikalen Querschnitt eine horizontale Ausdehnung von etwa 50 nm bis etwa 150 nm haben. Ferner wird jeglicher am Boden der breiten vertikalen Gräben 51 gebildete dielektrische Bereich, beispielsweise unter Verwendung eines anisotropen Ätzprozesses, entfernt.
  • Gemäß der als Beispiel dienenden Ausführungsform werden eine p-Epitaxialschicht 4a, eine (n)-Epitaxialschicht 4b, eine (n+)-Epitaxialschicht 4c und eine (n)-Epitaxialschicht 4d durch selektive Epitaxie in den breiten vertikalen Gräben 51 gebildet. Ferner kann anschließend ein CMP-Prozess verwendet werden, um jegliches Halbleitermaterial zu entfernen, das von der ersten Oberfläche 101 vorsteht. Dementsprechend werden Driftsteuerbereiche 4d gebildet, die von benachbarten Drift-Bereichen 4 im aktiven Bereich 120 durch die dielektrischen Bereiche 3a getrennt sind, welche in der herzustellenden Halbleitervorrichtung typischerweise ein Akkumulationsoxid bilden. Ferner wird durch die Epitaxialschichten 4a, 4b, 4c zwischen den Driftsteuerbereichen 4d und dem Drain-Bereich 9 eine vergrabene pin-Diodenstruktur gebildet. Die sich ergebende Halbleiterstruktur 400 ist in 12 dargestellt. Die gebildete vergrabene pin-Diodenstruktur ist nur ein Beispiel. Alternativ kann ein dielektrischer Bereich zwischen jedem der Driftsteuerbereiche 4d und dem Drain-Bereich 9 gebildet werden.
  • Danach wird typischerweise eine Maske 18 auf der ersten Oberfläche 101 mit einer Aussparung oberhalb des dielektrischen Bereichs 3a im peripheren Bereich 120 gebildet. Die Maske 18 wird als Ätzmaske zum Entfernen des einen Platzhalter 3a für einen zu bildenden Hohlraum bildenden freigelegten dielektrischen Bereichs 3a verwendet. Dabei wird ein vertikaler Graben 50 bzw. ein offener Hohlraum 15a im peripheren Bereich 120 gebildet. Die sich ergebende Halbleiterstruktur 400 ist in 13 dargestellt.
  • Bei der in 13 dargestellten als Beispiel dienenden Ausführungsform erstreckt sich der vertikale Graben 50 bzw. der offene Hohlraum 15a von der ersten Oberfläche 101 teilweise in den Drain-Bereich 9. Demgemäß hat der vertikale Graben 50 im vertikalen Querschnitt ein verhältnismäßig hohes Verhältnis von mehr als etwa 5 oder sogar mehr als etwa 10, wobei es sich bei dem Seitenverhältnis um das Verhältnis zwischen der maximalen vertikalen Ausdehnung und der maximalen horizontalen Ausdehnung handelt. Das Verhältnis zwischen der Tiefe und der Breite des Hohlraums kann jedoch in einem breiten Bereich variieren.
  • Danach kann die Maske 18 entfernt werden.
  • Mit Bezug auf 14 sei bemerkt, dass eine dielektrische Schicht 3b auf der ersten Oberfläche 101 gebildet wird. Typischerweise wird eine nicht konforme Aufbringung, beispielsweise von TEOS, zur Bildung der dielektrischen Schicht 3b verwendet. Demgemäß erstreckt sich ein Abschnitt der dielektrischen Schicht 3b in den vertikalen Graben 50 und bildet einen dielektrischen Stopfen. Daher wird ein geschlossener Hohlraum 15 gebildet. Typischerweise hat der geschlossene Hohlraum 15 ein verhältnismäßig hohes Seitenverhältnis. Das Seitenverhältnis des Hohlraums 15 kann größer als etwa 2, typischer größer als etwa 5 und sogar noch typischer größer als etwa 10 sein.
  • Der geschlossene Hohlraum 15 bildet typischerweise eine Dehnungsfuge zum Verringern der mechanischen Spannungen in der Halbleitervorrichtung 400.
  • Optional kann der vertikale Graben 50 bzw. der Hohlraum 15 mit einem elastischen Material, wie Harz, einem dotierten oder undotierten Oxid, einem Imid, einem Aerogel oder dergleichen gefüllt werden, bevor er geschlossen wird.
  • Mit Bezug auf 15 sei bemerkt, dass die dielektrische Schicht 3b von der ersten Oberfläche 101 entfernt wird, so dass ein dielektrischer Stopfen 3b im obersten Abschnitt des vertikalen Grabens 50 verbleibt. Der dielektrische Stopfen 3b kann auch aus anderen dielektrischen Materialien, wie Siliciumnitrid, Siliciumoxynitrid oder dergleichen gebildet werden.
  • Typischerweise wird die Halbleitervorrichtung 400 auf der Waferebene hergestellt. Bei der in 15 dargestellten als Beispiel dienenden Ausführungsform wird der geschlossene Hohlraum 15 zwischen dem aktiven Bereich 110 und dem Außenrand 18 bzw. dem Sägerand 18 des Wafers zwischen verschiedenen Halbleitervorrichtungen 400 gebildet. Alternativ oder zusätzlich kann der geschlossene Hohlraum 15 in Schnittbereichen oder Sägeschlitzbereichen des Wafers zwischen verschiedenen Halbleitervorrichtungen 400 gebildet werden. Demgemäß kann das Durchbiegen der Wafer verringert werden, und die Herstellung der Halbleitervorrichtungen 400 kann auf diese Weise vereinfacht werden.
  • Überdies können geschlossene Hohlräume 15 im aktiven Bereich 110 und/oder unter einer Gate-Kontaktstelle und/oder einer Gate-Rinne (nicht dargestellt) gebildet werden. Beispielsweise können geschlossene Hohlräume 15 zwischen jeder, jeder zweiten oder jeder dritten Einheitszelle des aktiven Bereichs 110, d.h. zwischen jeder n-ten Einheitszelle des aktiven Bereichs 110, und/oder in jeder, jeder zweiten oder jeder dritten Einheitszelle des aktiven Bereichs 110, d.h. in jeder n-ten Einheitszelle des aktiven Bereichs 110, gebildet werden, wobei n eine positive natürliche Zahl ist. Dementsprechend können geschlossene Hohlräume 15 ein Gitter bilden, um mechanische Spannungen bzw. ein Durchbiegen gleichmäßig zu verringern.
  • Wie in 16 dargestellt ist, ist die vertikale Ausdehnung des geschlossenen Hohlraums 15 typischerweise größer als seine horizontale Ausdehnung, beispielsweise um einen Faktor von mehr als etwa zwei, typischer um einen Faktor von mehr als etwa vier und sogar noch typischer um einen Faktor von mehr als etwa fünf oder zehn.
  • Danach können Isolierter-Graben-Gate-Elektroden 2 im aktiven Bereich 110 gebildet werden. Beispielsweise werden weitere vertikale Gräben im Drift-Bereich 4 gebildet, wird ein Gate-Dielektrikum-Bereich 31 an den Seitenwänden und der Bodenwand der weiteren vertikalen Gräben gebildet und wird eine Gate-Elektrode 2 auf dem Gate-Dielektrikum-Bereich 31 gebildet, der die Graben-Gate-Elektrode 2 von dem Halbleiterkörper 40 bzw. dem Halbleiterwafer isoliert. Die Gate-Dielektrikum-Bereiche 31 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterkörper 40, jedoch vertikal nicht so tief wie die dielektrischen Bereiche 3a.
  • Mit anderen Worten werden im aktiven Bereich 110 die dielektrischen Bereiche 3a gebildet, welche sich von der ersten Oberfläche 101 vertikal tiefer in den Halbleiterkörper oder Wafer 40 erstrecken als die Gate-Dielektrikum-Bereiche 31.
  • Typischerweise stimmt der maximale Abstand zwischen den dielektrischen Bereichen 3a und der ersten Oberfläche 101 im Wesentlichen mit dem maximalen Abstand zwischen dem Hohlraum 15 und der ersten Oberfläche 101 überein. Dementsprechend wird eine ausreichende Verringerung der mechanischen Spannungen erreicht.
  • Danach werden p-Bodybereiche 5, (p+)-Körperkontaktbereiche 6 und (n+)-Source-Bereiche 8 typischerweise zumindest in der Nähe der Isolierter-Graben-Gate-Elektroden 2 gebildet. Die sich ergebende Halbleitervorrichtung 400 ist in 16 dargestellt.
  • Danach kann ein Zwischenschichtdielektrikum auf der ersten Oberfläche 101 gebildet werden, und die Körperkontaktbereiche 6 und die Source-Bereiche 8 können mit einer auf der ersten Oberfläche 101 durch das Zwischenschichtdielektrikum 35 gebildeten Source-Metallisierung kontaktiert werden. Ferner kann eine Gate-Metallisierung auf der ersten Oberfläche 101 und in Kontakt mit den Isolierter-Graben-Gate-Elektroden 2 gebildet werden, und es kann auf der zweiten Oberfläche 102 eine Drain-Metallisierung gebildet werden, um den Drain-Bereich 9 zu kontaktieren. Dementsprechend wird eine Halbleitervorrichtung 400 mit drei Anschlüssen gebildet, die als ein TEDFET betrieben werden kann.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung 400 einen Source-Bereich 8, einen Drift-Bereich 4 und einen Bodybereich 5, wodurch ein pn-Übergang zumindest mit dem Source-Bereich gebildet ist, eine Gate-Elektrode 2, die durch einen Gate-Dielektrikum-Bereich 31, der an den Source-Bereich 8, den Bodybereich 5 und den Drift-Bereich 4 angrenzt, von dem Halbleiterkörper 40 isoliert ist, und einen dielektrischen Bereich 3a, der sich zumindest entlang dem Drift-Bereich 4 erstreckt.
  • Die Dotierungsbeziehungen der erläuterten Halbleitervorrichtungen können auch umgekehrt werden. Ferner kann der Drift-Bereich 4, unabhängig vom Dotierungstyp des Bodybereichs 5, vom (n)-Typ oder vom (p)-Typ sein. Dies ist auf die folgenden Gründe zurückzuführen. Die Funktion des Driftsteuerbereichs 4d besteht darin, einen Leitungskanal in den Drift-Bereichen 4 entlang dem dielektrischen Bereich 3a zu steuern, falls sich die MOSFET-Struktur in ihrem Durchschaltzustand befindet. Der Driftsteuerbereich 4d dient daher dazu, den Durchlasswiderstand des Gesamttransistorbauelements zu verringern. Anders als bei gewöhnlichen MOSFETs kann der Drift-Bereich 4 daher, ungeachtet des Typs der MOSFET-Transistorstruktur, n-dotiert oder p-dotiert sein. Falls bei einer n-MOSFET-Struktur der Drift-Bereich 4 beispielsweise n-dotiert ist, wird ein Akkumulationskanal entlang dem dielektrischen Bereich 3a gebildet und durch den Driftsteuerbereich 4d gesteuert. Gemäß dieser Ausführungsform wird der dielektrische Bereich 3a auch als Akkumulationsschicht bzw. Akkumulationsoxid bezeichnet. Falls der Drift-Bereich 4 bei einer n-MOSFET-Struktur p-dotiert ist, bildet sich entlang dem dielektrischen Bereich 3a im Drift-Bereich 4 ein Inversionskanal, falls sich das Bauelement in seinem Durchschaltzustand befindet. Wie bei einem gewöhnlichen MOSFET befindet sich diese Komponente in ihrem Durchschaltzustand, falls eine Spannung zwischen einen Source-Bereich 8 und einen Drain-Bereich 9 bzw. zwischen Source- und Drain-Metallisierungen angelegt ist und falls ein geeignetes elektrisches Potential an die Gate-Elektrode 2 angelegt ist, welches einen Leitungskanal im Bodybereich 5 zwischen dem Source-Bereich 8 und dem Drift-Bereich 4 bewirkt.
  • Die 17 und 18 zeigen vertikale Querschnitte durch einen Halbleiterkörper 40 während Schritten eines Verfahrens zum Bilden einer Feldeffekt-Halbleitervorrichtung 500. 17 zeigt einen Halbleiterkörper 40 nach Prozessen zum epitaxialen Überwachsen von auf einem Wafer gebildeten Oxidbereichen 3c mit einem (n+)-Drain-Bereich 9, Definieren eines aktiven Bereichs 110 und eines peripheren Bereichs 120, der sich zu einem Außenrand 18 erstreckt, Bilden breiter vertikaler Gräben 51 von der ersten Oberfläche 101 in den Halbleiterkörper 40 und Bilden dielektrischer Bereiche oder Schichten 3a auf Seitenwänden der breiten vertikalen Gräben 51. Dabei werden Driftsteuerbereiche 4d gebildet. Das Bilden der breiten vertikalen Gräben 51 und der dielektrischen Bereiche 3a kann ähnlich erfolgen wie vorstehend mit Bezug auf 11 erklärt wurde. Das Ätzen der breiten vertikalen Gräben 51 endet jedoch im peripheren Bereich 120 an Oxidbereichen 3c, während sich die breiten vertikalen Gräben 51 des peripheren Bereichs 110 zumindest bis zur Drain-Schicht 9 erstrecken. Demgemäß füllt ein anschließender Prozess einer selektiven Epitaxie nur den breiten vertikalen Graben 51 im aktiven Bereich 110.
  • 18 zeigt die Halbleiterstruktur 500 nach einem CMP-Prozess zum Entfernen jeglichen epitaxial aufgebrachten Halbleitermaterials von der ersten Oberfläche 101. Demgemäß wird im aktiven Bereich 110 ein Drift-Bereich 4 gebildet. Ferner wird ein offener Hohlraum 15a bzw. eine Dehnungsfuge 15a im peripheren Bereich 120 gebildet. Die horizontale Ausdehnung des offenen Hohlraums 15a in dem dargestellten vertikalen Querschnitt kann durch die für das Ätzen der breiten vertikalen Gräben 51 verwendete Ätzmaske eingestellt werden.
  • Ähnlich wie vorstehend mit Bezug auf die 14 und 15 erklärt, kann der offene Hohlraum 15a mit einem elastischen Material geschlossen und/oder gefüllt werden. Es sei bemerkt, dass offene Hohlräume alternativ oder zusätzlich im aktiven Bereich 110 und/oder im Sägeschlitzbereich gebildet werden können. Gemäß einer Ausführungsform werden mehrere Hohlräume auf einem Gitter gebildet, um mechanische Spannungen bzw. das Durchbiegen gleichmäßig zu verringern.
  • Danach können ähnlich wie vorstehend mit Bezug auf 16 erklärt Isolierter-Graben-Gate-Elektroden, Bodybereiche, Körperkontaktbereiche, Source-Bereiche, ein Zwischenschichtdielektrikum, eine Source-Metallisierung, eine Gate-Metallisierung und eine Drain-Metallisierung gebildet werden. Dementsprechend kann ein TEDFET 500 mit einer Dehnungsfuge bereitgestellt werden.
  • Die 19 und 20 zeigen vertikale Querschnitte durch einen Halbleiterkörper 40 während Schritten eines Verfahrens zum Bilden einer Feldeffekt-Halbleitervorrichtung 600. Die ersten Prozesse ähneln den vorstehend mit Bezug auf 11 erklärten. Danach werden die unteren Abschnitte der vertikalen Gräben 51, typischerweise unter Verwendung eines chemischen Nassätzens mit einer hohen Ätzselektivität für das Halbleitermaterial, verbreitert. Dementsprechend werden Hinterschneidungen des untersten Abschnitts der dielektrischen Bereiche 3a gebildet. Danach wird ein thermischer Oxidationsprozess verwendet, um eine dünne Oxidschicht 3d mit einer Dicke von beispielsweise 20 nm bis etwa 150 nm auf den verbreiterten Bodenabschnitten der vertikalen Gräben 51 zu bilden. Die sich ergebende Halbleiterstruktur 600 ist in 19 nach einem weiteren optionalen Prozess zum Entfernen der dünnen Oxidschicht 3d von einem Mittelteil des Bodens der vertikalen Gräben 51, um die Drain-Schicht 9 freizulegen, dargestellt.
  • Mit Bezug auf 20 wird erläutert, dass eine (n)-Epitaxialschicht 4e, eine (p)-Epitaxialschicht 4a, eine (n)-Epitaxialschicht 4b, eine (n+)-Epitaxialschicht 4c und eine (n)-Epitaxialschicht 4d durch selektive Epitaxie in den verbreiterten vertikalen Gräben 51 gebildet werden kann. Ferner kann anschließend ein CMP-Prozess verwendet werden, um jegliches Halbleitermaterial zu entfernen, das von der ersten Oberfläche 101 vorsteht. Demgemäß werden Driftsteuerbereiche 4d gebildet, welche von benachbarten Drift-Bereichen 4 in dem aktiven Bereich 120 durch dielektrische Bereiche 3a getrennt sind. Ferner wird eine optionale pin-Diodenstruktur durch die Epitaxialschichten 4a, 4b, 4c zwischen den Driftsteuerbereichen 4d und dem Drain-Bereich 9 gebildet. Alternativ kann ein dielektrischer Bereich zwischen jedem der Driftsteuerbereiche 4d und dem Drain-Bereich 9 gebildet werden. Ferner werden geschlossene Hohlräume 15 bzw. Dehnungsfugen 15 neben dem untersten Abschnitt der dielektrischen Bereiche 3c gebildet.
  • In einem vertikalen Querschnitt, der im Wesentlichen orthogonal zum vertikalen Querschnitt aus 20 ist und einen Hohlraum 15 kreuzt, übersteigt die maximale horizontale Ausdehnung des Hohlraums 15 typischerweise die maximale vertikale Ausdehnung des Hohlraums 15 typischerweise um einen Faktor von wenigstens etwa 2, typischer um einen Faktor von wenigstens etwa 5 und sogar noch typischer um einen Faktor von wenigstens etwa 2. Die maximale vertikale Ausdehnung der Hohlräume 15 ist typischerweise größer als etwa 20 nm und typischer größer als etwa 50 nm.
  • Danach können ähnlich wie vorstehend mit Bezug auf 16 erklärt Isolierter-Graben-Gate-Elektroden, Bodybereiche, Körperkontaktbereiche, Source-Bereiche, ein Zwischenschichtdielektrikum, eine Source-Metallisierung, eine Gate-Metallisierung und eine Drain-Metallisierung gebildet werden. Dementsprechend kann ein TEDFET 600 mit einer Dehnungsfuge bereitgestellt werden.
  • Die vorstehend mit Bezug auf die 11 bis 20 erklärten gebildeten Halbleitervorrichtungen haben gemeinsam, dass der Halbleiterkörper eine erste Oberfläche, die eine vertikale Richtung definiert, einen im Wesentlichen vertikal orientierten Außenrand und einen aktiven Bereich, der von dem Außenrand beabstandet ist, aufweist. Der aktive Bereich umfasst mehrere isolierte Gate-Elektroden, die neben der ersten Oberfläche angeordnet sind und sich in den Halbleiterkörper erstrecken, und mehrere dielektrische Bereiche, die von den isolierten Gate-Elektroden beabstandet sind und sich von der ersten Oberfläche in den Halbleiterkörper und vertikal unterhalb der isolierten Gate-Elektroden erstrecken. Der Halbleiterkörper umfasst ferner einen Hohlraum, der unter der ersten Oberfläche und zwischen dem Außenrand und dem aktiven Bereich angeordnet ist, und/oder einen Hohlraum, der neben dem untersten Abschnitt von mindestens einem der mehreren dielektrischen Bereiche angeordnet ist.
  • Die hier erklärten gebildeten Halbleitervorrichtungen haben gemeinsam, dass sie einen Halbleiterkörper mit einer eine vertikale Richtung definierenden ersten Oberfläche aufweisen. Der Halbleiterkörper weist eine Graben-Gate-Elektrode auf, die sich von der ersten Oberfläche in den Halbleiterkörper erstreckt und von dem Halbleiterkörper durch einen Gate-Dielektrikum-Bereich und einen Hohlraum isoliert ist, der in vertikaler Richtung zumindest teilweise unterhalb der Graben-Gate-Elektrode angeordnet ist und dafür ausgelegt ist, mechanische Spannungen im Halbleiterkörper zu verringern.
  • Es sei bemerkt, dass die hier erklärten Prozesse zum Bilden der Halbleitervorrichtungen so ausgeführt werden, dass ein oder mehrere Hohlräume sicher erzeugt werden. Dies unterscheidet sich von der Bildung kleiner Löcher mit bis zu einigen Nanometern infolge unerwünschter Prozessvariationen.
  • Typischerweise hat der Hohlraum in einem vertikalen Querschnitt eine horizontale Ausdehnung, die größer als etwa 20 nm, typischer größer als etwa 50 nm ist, und eine vertikale Ausdehnung, die größer als die horizontale Ausdehnung ist, typischerweise um wenigstens einen Faktor von etwa 2, typischer um wenigstens einen Faktor von etwa 5 und sogar noch typischer um wenigstens einen Faktor von etwa 10.
  • Der Hohlraum hat typischerweise in einer Richtung, die im Wesentlichen orthogonal zum vertikalen Querschnitt ist, eine horizontale Ausdehnung, die größer als die horizontale Ausdehnung im vertikalen Querschnitt ist, beispielsweise um einen Faktor von mehr als etwa fünf. Typischerweise kann die horizontale Ausdehnung des Hohlraums in der Richtung, die im Wesentlichen orthogonal zum vertikalen Querschnitt ist, größer als 1 µm, größer als 10 µm oder sogar größer als etwa 100 µm sein. Dies unterscheidet sich auch von der versehentlichen Bildung kleiner Löcher infolge von Prozessvariationen oder eines Prozessfehlers.
  • Typischerweise weist die Halbleitervorrichtung mehrere ein Gitter bildende Hohlräume auf. Beispielsweise können die mehreren Hohlräume ein regelmäßiges Gitter im aktiven Bereich, im peripheren Bereich und/oder im Sägeschlitzbereich bilden. Es sei bemerkt, dass der Abstand, die vertikalen Ausdehnungen und auch die horizontalen Ausdehnungen der Hohlräume im aktiven Bereich, im peripheren Bereich und im Sägeschlitzbereich verschieden sein können.
  • Gemäß einer Ausführungsform ist der Hohlraum bei Betrachtung von unten vollständig innerhalb der Graben-Gate-Elektrode angeordnet. Beispielsweise kann der Hohlraum vollständig durch eine unterhalb der Graben-Gate-Elektrode gebildete Graben-Feldelektrode eingeschlossen sein.
  • Gemäß einer Ausführungsform kann der Hohlraum mit einem elastischen Material gefüllt werden.
  • Wenngleich verschiedene als Beispiel dienende Ausführungsformen der Erfindung offenbart worden sind, wird es Fachleuten verständlich sein, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erreichen, ohne vom Gedanken und vom Schutzumfang der Erfindung abzuweichen. Fachleuten wird offensichtlich sein, dass ersatzweise andere Komponenten verwendet werden können, welche die gleichen Funktionen erfüllen. Es sei bemerkt, dass mit Bezug auf eine spezifische Figur erklärte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in solchen Fällen, in denen dies nicht explizit erwähnt wurde. Ferner können die erfindungsgemäßen Verfahren entweder in ganz aus Software bestehenden Implementationen, unter Verwendung der geeigneten Prozessorbefehle, oder in hybriden Implementationen, die eine Kombination von Hardwarelogik und Softwarelogik verwenden, um die gleichen Ergebnisse zu erreichen, erreicht werden. Es ist beabsichtigt, dass diese Modifikationen des erfindungsgemäßen Konzepts durch die anliegenden Ansprüche abgedeckt werden.
  • Räumlich relative Begriffe, wie “unter”, “unterhalb”, “niedriger”, “über”, “oberhalb” und dergleichen, werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erklären. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, umfassen. Ferner werden Begriffe, wie “erster“, “zweiter“ und dergleichen, auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sie sollten auch nicht als einschränkend angesehen werden. Gleiche Begriffe bezeichnen in der gesamten Beschreibung gleiche Elemente.
  • Hier sind die Begriffe “aufweisend“, “enthaltend“, “einschließend“, “umfassend“ und dergleichen nicht einschränkende Begriffe, welche das Vorhandensein erwähnter Elemente oder Merkmale angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel “ein“, “eine“, “eines“ und “der/die/das“ sollen, sofern der Zusammenhang nichts anderes klar angibt, den Plural sowie den Singular einschließen.
  • Angesichts des vorstehenden Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorstehende Beschreibung beschränkt ist und auch nicht durch die anliegende Zeichnung beschränkt ist. Vielmehr ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Entsprechungen eingeschränkt.

Claims (25)

  1. Feldeffekt-Halbleitervorrichtung, welche einen Halbleiterkörper (40) mit einer eine vertikale Richtung definierenden ersten Oberfläche (101) aufweist, wobei die Halbleitervorrichtung in einem vertikalen Querschnitt ferner aufweist: – einen vertikalen Graben (50), der sich von der ersten Oberfläche (101) in den Halbleiterkörper (40) erstreckt und eine Feldelektrode (1), einen Hohlraum (15), der von der Feldelektrode (1) zumindest teilweise umgeben ist, und eine Isolationsstruktur (3, 31, 32), welche zumindest die Feldelektrode (1) umgibt, aufweist.
  2. Feldeffekt-Halbleitervorrichtung nach Anspruch 1, wobei der Hohlraum (15) eine vertikale Ausdehnung größer als 20 nm aufweist.
  3. Feldeffekt-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Hohlraum (15) im vertikalen Querschnitt eine maximale horizontale Ausdehnung und eine maximale vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist, aufweist.
  4. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der vertikale Graben (50) eine maximale vertikale Ausdehnung aufweist und wobei der Hohlraum (15) eine maximale vertikale Ausdehnung aufweist, die größer als ein Drittel der maximalen vertikalen Ausdehnung des vertikalen Grabens (50) ist.
  5. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Hohlraum (15) an die Feldelektrode (1) angrenzt.
  6. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Hohlraum (15) vollständig von der Feldelektrode (1) umgeben ist.
  7. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Hohlraum (15) im vertikalen Querschnitt in Bezug auf eine vertikale Mittelachse der Feldelektrode (1) zentriert ist.
  8. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Isolationsstruktur (3, 31, 32) verschiedene dielektrische Materialien aufweist.
  9. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei sich der Hohlraum (15) in einer Richtung, die orthogonal zum vertikalen Querschnitt ist, parallel zur Feldelektrode (1) erstreckt.
  10. Halbleitervorrichtung, aufweisend: – einen Halbleiterkörper (40), der eine erste Oberfläche (101), die eine vertikale Richtung definiert, einen vertikal orientierten Außenrand und einen aktiven Bereich (110), der von dem Außenrand beabstandet ist, aufweist, wobei der aktive Bereich (110) mehrere isolierte Gate-Elektroden (2), die in der Nähe der ersten Oberfläche (101) angeordnet sind und sich in den Halbleiterkörper (40) erstrecken, und mehrere dielektrische Bereiche (3a), die von den isolierten Gate-Elektroden (2) beabstandet sind und sich von der ersten Oberfläche (101) in den Halbleiterkörper (40) und zumindest teilweise vertikal bis unterhalb der isolierten Gate-Elektroden (2) erstrecken, aufweist, und – einen Hohlraum (15), der unterhalb der ersten Oberfläche (101) und zwischen dem Außenrand und dem aktiven Bereich (110) angeordnet ist, einen Hohlraum (15), der unterhalb der ersten Oberfläche (101) und in einem Sägeschlitzbereich angeordnet ist, einen Hohlraum (15), der neben einem untersten Abschnitt wenigstens einer von den mehreren dielektrischen Bereichen (3a) angeordnet ist, und/oder einen Hohlraum (15), der in einem vertikalen Querschnitt eine maximale horizontale Ausdehnung und eine maximale vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist, aufweist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der maximale Abstand zwischen den dielektrischen Bereichen (3a) und der ersten Oberfläche (101) mit dem maximalen Abstand zwischen dem Hohlraum (15) und der ersten Oberfläche (101) übereinstimmt.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die Halbleitervorrichtung mehrere ein Gitter bildende Hohlräume (15) aufweist.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei der Halbleiterkörper (40) einen Source-Bereich (8), einen Drift-Bereich (4) und einen Bodybereich (5), der jeweilige pn-Übergänge mit dem Source-Bereich und dem Drift-Bereich bildet, aufweist, wobei jede von den isolierten Gate-Elektroden (2) von dem Halbleiterkörper (40) durch einen Gate-Dielektrikum-Bereich (31) isoliert ist, der an den Source-Bereich, den Bodybereich und den Drift-Bereich angrenzt, und wobei sich die dielektrischen Bereiche (3a) zumindest entlang dem Drift-Bereich erstrecken.
  14. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, wobei der Hohlraum (15) zumindest teilweise mit einem elastischen Material gefüllt ist.
  15. Feldeffekt-Halbleitervorrichtung mit einem Halbleiterkörper (40), aufweisend: – eine erste Oberfläche (101), die eine vertikale Richtung definiert, – eine Graben-Gate-Elektrode (2), die sich von der ersten Oberfläche (101) in den Halbleiterkörper (40) erstreckt und von dem Halbleiterkörper (40) durch einen Gate-Dielektrikum-Bereich (31) isoliert ist, und – einen Hohlraum (15), der in vertikaler Richtung zumindest teilweise unterhalb der Graben-Gate-Elektrode (2) angeordnet ist, eine vertikale Ausdehnung von mindestens 200 nm aufweist, und dafür ausgelegt ist, mechanische Spannungen in dem Halbleiterkörper (40) zu verringern.
  16. Feldeffekt-Halbleitervorrichtung nach Anspruch 15, wobei der Hohlraum (15) in einem vertikalen Querschnitt eine maximale horizontale Ausdehnung größer als 20 nm und eine maximale vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist, aufweist.
  17. Feldeffekt-Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die Graben-Gate-Elektrode (2), der Gate-Dielektrikum-Bereich (31) und der Hohlraum (15) in einem vertikalen Graben (50) gebildet sind, der in einem vertikalen Querschnitt und in einer vertikalen Tiefe eine horizontale Ausdehnung aufweist, und wobei der Hohlraum (15) im vertikalen Querschnitt und in der vertikalen Tiefe eine horizontale Ausdehnung aufweist, die zumindest ein Fünftel der horizontalen Ausdehnung des vertikalen Grabens (50) ist.
  18. Verfahren zum Herstellen einer Feldeffekt-Halbleitervorrichtung, welches folgende Schritte aufweist: – Bereitstellen eines Halbleiterkörpers (40) mit einer ersten Oberfläche (101), welche eine vertikale Richtung definiert, – Definieren eines aktiven Bereichs (110), – Bilden eines vertikalen Grabens (50) von der ersten Oberfläche (101) in den Halbleiterkörper (40), – Bilden einer Felddielektrikumschicht (3) zumindest auf einer Seitenwand und einer Bodenwand des vertikalen Grabens (50), – Aufbringen einer leitenden Schicht (1) auf die Felddielektrikumschicht (3), – Bilden eines geschlossenen Hohlraums (15) auf der leitenden Schicht (1) im vertikalen Graben (50) und – Bilden einer isolierten Gate-Elektrode (2) auf dem geschlossenen Hohlraum (15) im vertikalen Graben (50).
  19. Verfahren nach Anspruch 18, wobei das Aufbringen der leitenden Schicht (1) das Aufbringen von Polysilicium umfasst.
  20. Verfahren nach Anspruch 18 oder 19, wobei die leitende Schicht (1) konform aufgebracht wird.
  21. Verfahren nach einem der Ansprüche 18 bis 20, wobei das Bilden des geschlossenen Hohlraums (15) zumindest einen der folgenden Schritte aufweist: – Füllen des vertikalen Grabens (50) mit einem Füllmaterial, das in Bezug auf die leitende Schicht (1) und die Felddielektrikumschicht (3) selektiv ätzbar ist, – Zurückätzen des Füllmaterials und der leitenden Schicht (1), – Zurückätzen der Felddielektrikumschicht (3), – isotropes Zurückätzen des Füllmaterials selektiv in Bezug auf die leitende Schicht (1) und die Felddielektrikumschicht (3), – Aufbringen einer weiteren leitenden Schicht (1a) auf die leitende Schicht (1), die aus dem gleichen Material wie diese besteht, – Bilden eines offenen Hohlraums (15) in der leitenden Schicht (1), – Bilden eines offenen Hohlraums (15) in einer dielektrischen Schicht und – Schließen des offenen Hohlraums (15), welches zumindest einen der folgenden Schritte aufweist: Aufbringen einer weiteren leitenden Schicht (1a) auf den offenen Hohlraum (15), Aufbringen einer BPSG-Schicht von der ersten Oberfläche (101) und thermisches Oxidieren.
  22. Verfahren nach den Ansprüchen 18 bis 21, wobei der geschlossene Hohlraum (15) so gebildet wird, dass der Hohlraum (15) eine horizontale Ausdehnung größer als 20 nm und eine vertikale Ausdehnung, die größer als die horizontale Ausdehnung ist, aufweist.
  23. Verfahren zum Herstellen einer Feldeffekt-Halbleitervorrichtung, welches folgende Schritte aufweist: – Bereitstellen eines Halbleiterwafers mit einer ersten Oberfläche (101), welche eine vertikale Richtung definiert, – Definieren eines aktiven Bereichs (110) der Feldeffekt-Halbleitervorrichtung, – Bilden zumindest einer Graben-Gate-Elektrode (2) und eines Gate-Dielektrikum-Bereichs (31) in dem aktiven Bereich (110), wobei der Gate-Dielektrikum-Bereich (31) die Graben-Gate-Elektrode (2) von dem Halbleiterwafer isoliert, – Bilden dielektrischer Bereiche (3a), die sich von der ersten Oberfläche (101) vertikal tiefer in den Halbleiterwafer erstrecken als der Gate-Dielektrikum-Bereich (31), in dem aktiven Bereich (110), und – Bilden eines vertikalen Grabens (50), der sich von der ersten Oberfläche (101) vertikal tiefer in den Halbleiterwafer erstreckt als der Gate-Dielektrikum-Bereich (31), um eine Dehnungsfuge zu bilden.
  24. Verfahren nach Anspruch 23, welches ferner zumindest einen der folgenden Schritte aufweist: – Füllen des vertikalen Grabens (50) mit einem elastischen Material und – Bilden eines dielektrischen Stopfens (3b) auf und/oder in dem vertikalen Graben (50), um einen geschlossenen Hohlraum (15) zu bilden.
  25. Verfahren nach Anspruch 23 oder 24, wobei das Bilden der dielektrischen Bereiche (3a) und das Bilden des vertikalen Grabens (50) zumindest einen der folgenden gemeinsamen Schritte aufweisen: – Ätzen eines breiten vertikalen Grabens (51) von der ersten Oberfläche (101) in den Halbleiterwafer, und – Isolieren der Seitenwände des breiten vertikalen Grabens (51), um dielektrische Bereiche (3a) in dem aktiven Bereich (110) und einen Platzhalter des vertikalen Grabens (50) zu bilden.
DE102013103099.8A 2012-03-26 2013-03-26 Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung Active DE102013103099B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/429,525 US8907408B2 (en) 2012-03-26 2012-03-26 Stress-reduced field-effect semiconductor device and method for forming therefor
US13/429,525 2012-03-26

Publications (2)

Publication Number Publication Date
DE102013103099A1 DE102013103099A1 (de) 2013-09-26
DE102013103099B4 true DE102013103099B4 (de) 2017-05-11

Family

ID=49112370

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103099.8A Active DE102013103099B4 (de) 2012-03-26 2013-03-26 Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (3) US8907408B2 (de)
CN (1) CN103367446B (de)
DE (1) DE102013103099B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907408B2 (en) * 2012-03-26 2014-12-09 Infineon Technologies Austria Ag Stress-reduced field-effect semiconductor device and method for forming therefor
US8956960B2 (en) * 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
WO2015019862A1 (ja) * 2013-08-06 2015-02-12 富士電機株式会社 トレンチゲートmos型半導体装置およびその製造方法
DE102014112001A1 (de) * 2014-08-21 2016-02-25 Infineon Technologies Austria Ag Integrierte Schaltung mit einem Eingangstransistor einschließlich einer Ladungsspeicherstruktur
US9691864B1 (en) 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
DE102016108949B4 (de) * 2016-05-13 2023-02-09 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6815237B2 (ja) 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
JP6817895B2 (ja) * 2017-05-24 2021-01-20 株式会社東芝 半導体装置
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
EP3435420B1 (de) 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistorvorrichtung mit gleichrichterelement zwischen einer feldelektrode und einer sourceelektrode
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
DE102018113573B4 (de) * 2018-06-07 2022-11-03 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Diode mit einem Halbleiterkörper
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
JP7118914B2 (ja) 2019-03-15 2022-08-16 株式会社東芝 半導体装置及びその製造方法
CN112151354A (zh) * 2019-06-26 2020-12-29 陕西坤同半导体科技有限公司 一种多晶硅薄膜表面处理方法
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
EP4064364A1 (de) * 2021-03-23 2022-09-28 Infineon Technologies Austria AG Halbleiterbauelement mit grabenstruktur
US11908928B2 (en) 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033889B2 (en) * 2001-12-08 2006-04-25 Koninklijke Philips Electronics N.V. Trenched semiconductor devices and their manufacture
DE102005041285B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254369A (en) * 1975-10-29 1977-05-02 Mitsubishi Electric Corp Schottky barrier semiconductor device
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
DE10064494A1 (de) 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN100444400C (zh) * 2004-01-10 2008-12-17 HVVi半导体股份有限公司 功率半导体器件及其方法
DE102006007729A1 (de) 2006-02-20 2007-08-23 Robert Bosch Gmbh Verfahren zur Herstellung eines MEMS-Substrats, entsprechendes MEMS-Substrat und MEMS-Prozess unter Verwendung des MEMS-Substrats
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US8120074B2 (en) 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8466513B2 (en) * 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8907408B2 (en) * 2012-03-26 2014-12-09 Infineon Technologies Austria Ag Stress-reduced field-effect semiconductor device and method for forming therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033889B2 (en) * 2001-12-08 2006-04-25 Koninklijke Philips Electronics N.V. Trenched semiconductor devices and their manufacture
DE102005041285B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
US20150137222A1 (en) 2015-05-21
US9941365B2 (en) 2018-04-10
US8907408B2 (en) 2014-12-09
US20160300914A1 (en) 2016-10-13
CN103367446A (zh) 2013-10-23
CN103367446B (zh) 2016-08-03
US20130248993A1 (en) 2013-09-26
DE102013103099A1 (de) 2013-09-26
US9406763B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
DE102013103099B4 (de) Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102016106346B4 (de) Feldplattengraben-Halbleitervorrichtung mit planarem Gate
DE102015105859B4 (de) Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben und Verfahren zur Herstellung des Halbleiterbauelementes
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102013100422A1 (de) Verfahren zum Bilden von selbstjustierenden Grabenkontakten von Halbleiterkomponenten und Halbleiterkomponente
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102013107956B4 (de) Verfahren zur herstellung einer lateralen halbleitervorrichtung
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102013100423B4 (de) Halbleitertransistor mit Grabenkontakten und Herstellungsverfahren dafür
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative