CN111883494B - 功率mosfet器件及其形成方法 - Google Patents
功率mosfet器件及其形成方法 Download PDFInfo
- Publication number
- CN111883494B CN111883494B CN202010706131.7A CN202010706131A CN111883494B CN 111883494 B CN111883494 B CN 111883494B CN 202010706131 A CN202010706131 A CN 202010706131A CN 111883494 B CN111883494 B CN 111883494B
- Authority
- CN
- China
- Prior art keywords
- quasi
- semiconductor substrate
- layer
- power mosfet
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 19
- 238000012858 packaging process Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种功率MOSFET器件及其形成方法，所述器件包括：半导体衬底；有源器件层，位于所述半导体衬底的正面；准TSV结构，位于所述半导体衬底内；背面金属层，位于所述半导体衬底的背面，覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合。本发明可以具有较高的热传导能力，从而实现有效散热，并且具有较高的集成功率密度以及较低的封装工艺复杂度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种功率MOSFET器件及其形成方法。
背景技术
功率金氧半场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)器件是直流/直流(Direct Current/Direct Current，DC/DC)电源系统的核心元器件之一，是电源系统中的主要发热单元。如果功率MOSFET工作中产生的热量不能及时通过传导、对流等方式导出，会引起器件温度的上升，严重影响电源系统的转换效率和长期可靠性。垂直双扩散功率MOSFET(Vertical Double-diffused MOSFET，VDMOS)的源极和栅极在芯片的正面、漏极在芯片的背面，功率VDMOS器件导通时，电流从源极经源区、沟道区、阱区、有源器件层、衬底材料到达漏极。在电流的流经路径上，有源器件层电阻占器件导通电阻的50％以上，因此有源器件层是功率VDMOS器件导通时的主要发热部位。
在有源器件层之上，依次覆盖有栅氧化层、多晶硅栅、隔离介质层、源极金属、钝化层介质，因此有源器件层产生的热量在背对半导体衬底的方向上，传导到达器件上表面后，通常通过与环境气体的对流进行散热，其散热效率极低。在朝向半导体衬底的方向上，通常存在180μm～350μm厚的衬底材料，例如为硅、碳化硅等材料，与金属相比，其导热性能较差。
在现有技术的一种具体应用中，可以采用对功率MOSFET进行降额使用减少发热量、增加芯片面积降低功率密度、增加散热片促进对流散热等方式进行热传导。然而，上述方案不仅增加了封装工艺的复杂度，还大幅度增加了系统封装的体积和重量。
亟需一种功率MOSFET器件，可以具有较高的热传导能力、较高的集成功率密度以及较低的封装工艺复杂度。
发明内容
本发明解决的技术问题是提供一种功率MOSFET器件及其形成方法，可以具有较高的热传导能力，从而实现有效散热，并且具有较高的集成功率密度以及较低的封装工艺复杂度。
为解决上述技术问题，本发明实施例提供一种功率MOSFET器件，包括：半导体衬底；有源器件层，位于所述半导体衬底的正面；准TSV结构，位于所述半导体衬底内；背面金属层，位于所述半导体衬底的背面，覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合。
可选的，所述有源器件层的区域包括元胞区，所述元胞区形成有多个功率MOSFET元胞；其中，所述元胞区中的至少一部分功率MOSFET元胞共用同一个准TSV结构。
可选的，所述元胞区中的多个功率MOSFET元胞呈阵列排布，且划分为多个元胞阵列，每个元胞阵列包含N×N个功率MOSFET元胞；其中，每个功率MOSFET元胞阵列中的功率MOSFET元胞共用同一个准TSV结构，N为正整数，且N≥3。
可选的，所述半导体衬底内具有准TSV；相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的M倍；所述相邻的准TSV结构之间的间距的延伸方向平行于所述半导体衬底的表面；其中，M大于等于0.4。
可选的，所述准TSV结构包括：阻挡层金属层；种子层金属层，位于所述阻挡层金属层的表面；电镀层金属层位于所述种子层金属层的表面。
为解决上述技术问题，本发明实施例提供一种功率MOSFET器件的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底的正面形成有源器件层；在所述半导体衬底内形成准TSV结构；在所述半导体衬底的背面形成背面金属层，其中，所述背面金属层覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合。
可选的，在所述半导体衬底内形成准TSV结构包括：提供键合晶圆，对所述键合晶圆的正面与所述半导体衬底的正面进行键合；自所述半导体衬底的背面，对所述半导体衬底进行刻蚀，以形成准TSV沟槽；在所述准TSV沟槽内形成准TSV结构；其中，所述准TSV沟槽的底部表面与所述半导体衬底的正面表面之间存在间隔。
可选的，在自所述半导体衬底的背面，对所述半导体衬底进行刻蚀之前，所述的功率MOSFET器件的形成方法还包括：自所述半导体衬底的背面，对所述半导体衬底进行减薄处理。
可选的，对所述键合晶圆的正面与所述半导体衬底的正面进行键合包括：在所述功率MOSFET有源器件的正面涂敷临时键合胶；对所述键合晶圆的正面与所述功率MOSFET有源器件的正面通过所述临时键合胶进行临时键合；在所述半导体衬底内形成准TSV结构之后，所述方法还包括：去除所述键合晶圆。
可选的，在自所述半导体衬底的背面，对所述半导体衬底进行刻蚀之前，所述的功率MOSFET器件的形成方法还包括：在所述半导体衬底的背面表面形成介质层；其中，所述介质层选自：氮化硅层与氧化硅层的堆叠层、氮化硅层、氧化硅层。
可选的，在所述准TSV沟槽内形成准TSV结构包括：在所述准TSV沟槽内壁表面以及所述介质层的表面，形成阻挡层金属层；在所述阻挡层金属层的表面，形成种子层金属层；在所述种子层金属层的表面，形成电镀层金属层，其中，所述电镀层金属层的顶部表面超出所述介质层表面的种子层金属层的顶部表面。
可选的，所述的功率MOSFET器件的形成方法还包括：去除所述介质层表面的电镀层金属层、种子层金属层以及阻挡层金属层，直至所述准TSV结构的顶部表面与所述介质层的顶部表面齐平；去除所述介质层，以使所述准TSV结构的顶部表面超出所述半导体衬底的背面表面。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，通过设置准TSV结构，可以将功率MOSFET有源器件发出的热量经由所述准TSV结构导出至与所述准TSV结构热耦合的背面金属层。相比于现有技术中，功率MOSFET器件工作时在有源器件层中产生热量后，在朝向半导体衬底的方向上，只能通过半导体衬底的衬底材料进行散热，散热效果较差，或者采用散热片等方式，导致工艺成本和复杂度较高。采用本发明实施例的方案，可以具有较高的热传导能力，从而实现有效散热，并且由于所述准TSV结构设置于所述半导体衬底内，具有较高的集成功率密度以及较低的封装工艺复杂度。
进一步，在本发明实施例中，通过设置元胞区中的至少一部分功率MOSFET元胞共用同一个准TSV结构，可以根据功率MOSFET器件的工作时的功率及工作环境，灵活设置准TSV结构的数目。
进一步，在本发明实施例中，通过设置所述准TSV结构的横截面直径大于等于所述功率MOSFET器件内的TSV的宽度的M倍，可以根据TSV的宽度确定最佳准TSV结构的排列和数目，从而在实现有效散热的同时，提高准TSV结构的灵活性和适配性。
附图说明
图1是本发明实施例的一种功率MOSFET器件的形成方法的流程图；
图2至图8是本发明实施例中一种功率MOSFET器件的形成方法中各步骤对应的器件剖面结构示意图；
图9是本发明实施例中一种功率MOSFET器件的俯视图。
具体实施方式
如前所述，有源器件层是功率VDMOS器件导通时的主要发热部位。有源器件层产生的热量在背对半导体衬底的方向上，传导到达器件上表面后，通常通过与环境气体的对流进行散热，其散热效率极低；在朝向半导体衬底的方向上，通常通过半导体衬底的衬底材料进行散热，散热效果较差。
在现有技术的一种具体应用中，可以采用对功率MOSFET进行降额使用减少发热量、增加芯片面积降低功率密度、增加散热片促进对流散热等方式。然而，上述方案不仅增加了封装工艺的复杂度，还大幅度增加了系统封装的体积和重量。
在本发明实施例中，通过在半导体衬底内设置准TSV结构，可以将有源器件层中的功率MOSFET有源器件发出的热量经由所述准TSV结构导出至与所述准TSV结构热耦合的背面金属层。相比于现有技术中，功率MOSFET器件工作时在有源器件层中产生热量后，在朝向半导体衬底的方向上，只能通过半导体衬底的衬底材料进行散热，散热效果较差，或者采用散热片等方式，导致工艺成本和复杂度较高。采用本发明实施例的方案，可以具有较高的热传导能力，从而实现有效散热，并且由于所述准TSV结构设置于所述半导体衬底内，具有较高的集成功率密度以及较低的封装工艺复杂度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例的一种功率MOSFET器件的形成方法的流程图。所述功率MOSFET器件的形成方法可以包括步骤S11至步骤S13：
步骤S11：提供半导体衬底，在所述半导体衬底的正面形成有源器件层；
步骤S12：在所述半导体衬底内形成准TSV结构；
步骤S13：在所述半导体衬底的背面形成背面金属层，其中，所述背面金属层覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合。
下面结合图2至图8对上述各个步骤进行说明。
图2至图8是本发明实施例中一种功率MOSFET器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图2，提供半导体衬底100，在所述半导体衬底100的正面形成有源器件层120。
其中，所述半导体衬底100可以为硅衬底，或者所述半导体衬底100的材料还可以包括锗、锗化硅、碳化硅、砷化镓或镓化铟。所述半导体衬底100的正面可以形成有外延层110。
所述有源器件层120可以形成于所述外延层110的内部及表面。具体地，可以在所述外延层110的内部形成阱区(图未示)、源漏掺杂区121，在所述外延层110的表面形成栅极结构122等。
可以理解的是，所述有源器件层120还可以包括图2中未示出的栅氧化层、隔离介质层、源极金属、栅极金属、钝化层介质等。
参照图3，提供键合晶圆130，对所述键合晶圆130的正面与所述半导体衬底100的正面(如图3示出的有源器件层120的表面)进行键合。然后自所述半导体衬底100的背面，对所述半导体衬底100进行减薄处理，并在所述半导体衬底100的背面形成介质层102。
进一步地，对所述键合晶圆130的正面与所述半导体衬底100的正面进行键合的步骤可以包括：在所述有源器件层120的正面涂敷临时键合胶131，对所述键合晶圆130的正面与所述有源器件层120的正面通过所述临时键合胶131进行临时键合。
更进一步地，可以采用涂胶轨道在所述有源器件层120的正面涂敷临时键合胶131，还可以对采用临时键合设备所述键合晶圆130的正面与所述有源器件层120的正面进行临时键合，以提高键合质量，有效实施后续工艺。
进一步地，在自所述半导体衬底100的背面，对所述半导体衬底100进行减薄处理的步骤中，可以用使用减薄机对所述半导体衬底100进行减薄，使得半导体衬底100的厚度介于50μm～350μm之间，从而有效控制所述MOSFET器件的整体厚度，提高器件的质量和可利用性。
更进一步地，在自所述半导体衬底100的背面，对所述半导体衬底100进行减薄处理之后，所述功率MOSFET器件的形成方法还可以包括：采用化学机械抛光(ChemicalMechanical Polishing，CMP)工艺，对所述半导体衬底100的背面进行平坦化处理。采用本发明实施例的方案，有助于降低减薄后半导体衬底100的背面的粗糙度和总厚度偏差(Total Thickness Variation，TTV)，使其满足要求。
进一步地，在所述半导体衬底100的背面表面形成介质层102的步骤中，所述介质层102可以选自：氮化硅层与氧化硅层的堆叠层、氮化硅层、氧化硅层。
其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
在本发明实施例的一种具体实施方式中，可以采用氮化硅层与氧化硅层的堆叠层作为介质层102，相比于单独采用氧化硅或氮化硅，由于氧化硅的应力方向与氮化硅的应力方向相反，可以在一定程度上相互抵消，有助于减小半导体器件的弯曲，从而提高功率MOSFET器件的品质。
更进一步地，可以采用等离子体增强化学的气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)形成所述介质层102，以得到较好的成膜质量。
参照图4，自所述半导体衬底100的背面，对所述半导体衬底100进行刻蚀，以形成准TSV沟槽104。
具体地，可以在所述半导体衬底100的背面表面形成图形化的光刻胶层(图未示)，以所述图形化的光刻胶层为掩膜，刻蚀所述半导体衬底100以得到所述准TSV沟槽104，然后去除所述光刻胶层。
其中，所述准TSV沟槽的底部表面与所述半导体衬底的正面表面之间存在间隔。需要指出的是，可以通过预先设置一定的间隔，使得准TSV沟槽的底部表面与所述半导体衬底的正面表面之间被预设距离的半导体衬底隔开，对有源器件层中元胞的电特性(特别是击穿特性)没有影响。
如图4所示，所述准TSV沟槽104的内部直径为d，所述功率MOSFET有源器件可以包括多个功率MOSFET元胞，每个功率MOSFET元胞的横截面直径为L。
需要指出的是，在本发明实施例中，并不对所述准TSV沟槽104的内部直径d与功率MOSFET元胞的横截面直径L之间的大小关系进行限制。其中，所述准TSV沟槽104的内部直径的延伸方向以及所述单个功率MOSFET元胞的横截面直径的延伸方向可以相同且均平行于所述半导体衬底100的表面。
参照图5，在所述准TSV沟槽104(参照图4)内形成准TSV结构140。
进一步地，在所述准TSV沟槽104内形成准TSV结构140的步骤可以包括：在所述准TSV沟槽104内壁表面以及所述介质层102的表面，形成阻挡层金属层141；在所述阻挡层金属层141的表面，形成种子层金属层142；在所述种子层金属层142的表面，形成电镀层金属层143，其中，所述电镀层金属层143的顶部表面凸出于所述介质层102表面的种子层金属层142的顶部表面。需要指出的是，由于准TSV结构用于导热，相比于传统TSV结构用于进行电连接，可能需要在TSV沟槽的内壁表面先形成绝缘介质层以实现绝缘，采用本发明实施例的方案，可以无需在准TSV沟槽104的内壁表面先形成绝缘介质层，而是直接在准TSV沟槽104的内壁表面形成阻挡层金属层141。
进一步地，在上述工艺步骤中，可以满足以下一项或多项：采用物理气相沉积(Physical Vapor Deposition，PVD)工艺，溅射形成所述阻挡层金属层141，所述阻挡层金属层141的材料选自：钛(Ti)、钽(Ta)及其氮化物；采用PVD工艺，溅射形成所述种子层金属层142，所述种子层金属层142的材料选自：钨(W)以及铜(Cu)；采用电镀工艺，形成所述电镀层金属层143，所述电镀层金属层143的材料选自：钨(W)以及铜(Cu)。
参照图6，去除所述介质层102表面的电镀层金属层143、种子层金属层142以及阻挡层金属层141，直至所述准TSV结构140的顶部表面与所述介质层102的顶部表面齐平。
进一步地，可以采用CMP工艺，去除所述介质层102表面的电镀层金属层143、种子层金属层142以及阻挡层金属层141，以满足器件表面的平整度需求。
参照图7，可以去除所述介质层102，以使所述准TSV结构140的顶部表面凸出于所述半导体衬底100的背面表面，然后去除所述键合晶圆130(参照图6)。
进一步地，可以采用干法等离子刻蚀工艺，去除所述介质层102。
进一步地，可以采用机械解键或激光解键的方式，去除所述键合晶圆130。可以理解的是，所述临时键合胶131也会被去除。
参照图8，在所述半导体衬底100的背面形成背面金属层150，其中，所述背面金属层150覆盖所述准TSV结构140的顶部表面且与所述准TSV结构140热耦合。
可以理解的是，所述背面金属层150的材料可以为金属材料，例如可以选自：铜、钨、铝、银以及金。
进一步地，在所述半导体衬底100的背面形成背面金属层150的工艺可以包括：溅射工艺、蒸发工艺，从而可以提高形成的背面金属层150的质量。
如图8中的虚线所示，所述准TSV结构140可以将有源器件层120发出的热量经由所述准TSV结构140导出至与所述准TSV结构140热耦合的背面金属层150，从而实现有效散热。
在本发明实施例中，通过设置准TSV结构140，可以将有源器件层120发出的热量经由所述准TSV结构140导出至与所述准TSV结构140热耦合的背面金属层150。相比于现有技术中，功率MOSFET器件工作时在有源器件层120中产生热量后，在朝向半导体衬底的方向上，只能通过半导体衬底的衬底材料进行散热，散热效果较差，或者采用散热片等方式，导致工艺成本和复杂度较高。导致工艺成本和复杂度较高。采用本发明实施例的方案，可以具有较高的热传导能力，从而实现有效散热，并且由于所述准TSV结构140设置于所述半导体衬底内，具有较高的集成功率密度以及较低的封装工艺复杂度。
参照图9，图9是本发明实施例中一种功率MOSFET器件的俯视图。
其中，所述有源器件层的区域可以包括元胞区，所述元胞区形成有多个功率MOSFET元胞；其中，所述元胞区中的至少一部分功率MOSFET元胞可以共用同一个准TSV结构。
需要指出的是，所述功率MOSFET元胞又可以称为功率MOSFET单元胞，用于指示功率MOSFET器件的单元结构。所述功率MOSFET元胞的俯视形状可以为方形，还可以为圆形、条形、六边形等。
在图9示出的实施例中，采用方形元胞为例进行说明，然而本发明实施例对于元胞的具体形状不做限制。
进一步地，所述元胞区中的多个功率MOSFET元胞呈阵列排布，且划分为多个元胞阵列，每个元胞阵列包含N×N个功率MOSFET元胞；其中，每个功率MOSFET元胞阵列中的功率MOSFET元胞共用同一个准TSV结构，N为正整数，且N≥3。
如图9所示，9个功率MOSFET元胞可以共用同一个准TSV结构，以使得所述9个功率MOSFET元胞发出的热量可以经由同一个准TSV结构散热，也就有效减少了准TSV结构的数量需求。
在本发明实施例中，通过设置元胞区中的至少一部分功率MOSFET元胞共用同一个准TSV结构，可以根据功率MOSFET器件的工作时的功率及工作环境，灵活设置准TSV结构的数目。
需要指出的是，所述N值不应当过大，否则容易导致散热效果降低，在一个具体实施例中，可以设置N≤5。
进一步地，所述半导体衬底内具有准TSV；相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的M倍；所述相邻的准TSV结构之间的间距的延伸方向平行于所述半导体衬底的表面；其中，M大于等于0.4。
在本发明实施例的一种具体实施方式中，可以设置M＝2，也即相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的2倍。
需要指出的是，在形成所述功率MOSFET器件的过程中，需要依据预设的设计规则(Design Rule)执行，如传统TSV的宽度即可以预先设计有标准值、最小值和最大值。
在本发明实施中，通过设置所述相邻的准TSV结构之间的间距依据所述准TSV的宽度的M倍确定，可以避免受到不同的工艺平台的影响，更有助于选择适配于当前的功率MOSFET器件的数值。
本发明实施例中还提供了一种功率MOSFET器件，参照图8，所述功率MOSFET器件可以包括：半导体衬底100；有源器件层120，位于所述半导体衬底100的正面，其中，所述有源器件层的内部及表面形成有功率MOSFET有源器件；准TSV结构140，位于所述半导体衬底100内；背面金属层150，位于所述半导体衬底100的背面，覆盖所述准TSV结构140的顶部表面且与所述准TSV结构140热耦合。
进一步地，所述有源器件层的区域包括元胞区，所述元胞区形成有多个功率MOSFET元胞；其中，所述元胞区中的至少一部分功率MOSFET元胞共用同一个准TSV结构140。
进一步地，所述元胞区中的多个功率MOSFET元胞呈阵列排布，且划分为多个元胞阵列，每个元胞阵列包含N×N个功率MOSFET元胞；其中，每个功率MOSFET元胞阵列中的功率MOSFET元胞共用同一个准TSV结构，N为正整数，且N≥3。
进一步地，所述有源器件层内具有TSV；相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的M倍；所述相邻的准TSV结构之间的间距的延伸方向平行于所述半导体衬底的表面；其中，M大于等于0.4。
进一步地，所述准TSV结构140可以包括：阻挡层金属层141；种子层金属层142，位于所述阻挡层金属层141的表面；电镀层金属层143位于所述种子层金属层142的表面。
进一步地，所述阻挡层金属层141的材料可以选自：Ti、Ta及其氮化物；所述种子层金属层142的材料选自：钨以及铜；所述电镀层金属层143的材料选自：钨以及铜。
在本发明实施例中，通过设置准TSV结构140，可以具有较高的热传导能力，从而实现有效散热，并且由于所述准TSV结构140设置于所述半导体衬底100内，具有较高的集成功率密度以及较低的封装工艺复杂度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种功率MOSFET器件，其特征在于，包括：
半导体衬底；
有源器件层，位于所述半导体衬底的正面；
准TSV结构，位于所述半导体衬底内；
背面金属层，位于所述半导体衬底的背面，覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合；
其中，所述准TSV结构的底部表面与所述半导体衬底的正面表面之间存在间隔；
所述有源器件层的区域包括元胞区，所述元胞区形成有多个功率MOSFET元胞，至少两个功率MOSFET元胞共用同一个准TSV结构；
其中，所述半导体衬底内具有准TSV；
相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的M倍；
所述相邻的准TSV结构之间的间距的延伸方向平行于所述半导体衬底的表面；
其中，M大于等于0.4。
2.根据权利要求1所述的功率MOSFET器件，其特征在于，
其中，所述元胞区中的至少一部分功率MOSFET元胞共用同一个准TSV结构。
3.根据权利要求2所述的功率MOSFET器件，其特征在于，所述元胞区中的多个功率MOSFET元胞呈阵列排布，且划分为多个元胞阵列，每个元胞阵列包含N×N个功率MOSFET元胞；
其中，每个功率MOSFET元胞阵列中的功率MOSFET元胞共用同一个准TSV结构，N为正整数，且N≥3。
4.根据权利要求1所述的功率MOSFET器件，其特征在于，所述准TSV结构包括：
阻挡层金属层；
种子层金属层，位于所述阻挡层金属层的表面；
电镀层金属层位于所述种子层金属层的表面。
5.一种功率MOSFET器件的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底的正面形成有源器件层；
在所述半导体衬底内形成准TSV结构；
在所述半导体衬底的背面形成背面金属层，其中，所述背面金属层覆盖所述准TSV结构的顶部表面且与所述准TSV结构热耦合；
其中，所述准TSV结构的底部表面与所述半导体衬底的正面表面之间存在间隔；
所述有源器件层的区域包括元胞区，所述元胞区形成有多个功率MOSFET元胞，至少两个功率MOSFET元胞共用同一个准TSV结构；
其中，所述半导体衬底内具有准TSV；
相邻的准TSV结构之间的间距大于等于所述准TSV的宽度的M倍；
所述相邻的准TSV结构之间的间距的延伸方向平行于所述半导体衬底的表面；
其中，M大于等于0.4。
6.根据权利要求5所述的功率MOSFET器件的形成方法，其特征在于，在所述半导体衬底内形成准TSV结构包括：
提供键合晶圆，对所述键合晶圆的正面与所述半导体衬底的正面进行键合；
自所述半导体衬底的背面，对所述半导体衬底进行刻蚀，以形成准TSV沟槽；
在所述准TSV沟槽内形成准TSV结构；
其中，所述准TSV沟槽的底部表面与所述半导体衬底的正面表面之间存在间隔。
7.根据权利要求6所述的功率MOSFET器件的形成方法，其特征在于，
在自所述半导体衬底的背面，对所述半导体衬底进行刻蚀之前，还包括：
自所述半导体衬底的背面，对所述半导体衬底进行减薄处理。
8.根据权利要求6所述的功率MOSFET器件的形成方法，其特征在于，
对所述键合晶圆的正面与所述半导体衬底的正面进行键合包括：
在所述功率MOSFET有源器件的正面涂敷临时键合胶；
对所述键合晶圆的正面与所述功率MOSFET有源器件的正面通过所述临时键合胶进行临时键合；
在所述半导体衬底内形成准TSV结构之后，所述方法还包括：
去除所述键合晶圆。
9.根据权利要求5或6所述的功率MOSFET器件的形成方法，其特征在于，
在自所述半导体衬底的背面，对所述半导体衬底进行刻蚀之前，还包括：
在所述半导体衬底的背面表面形成介质层；
其中，所述介质层选自：氮化硅层与氧化硅层的堆叠层、氮化硅层、氧化硅层。
10.根据权利要求9所述的功率MOSFET器件的形成方法，其特征在于，
在所述准TSV沟槽内形成准TSV结构包括：
在所述准TSV沟槽内壁表面以及所述介质层的表面，形成阻挡层金属层；
在所述阻挡层金属层的表面，形成种子层金属层；
在所述种子层金属层的表面，形成电镀层金属层，其中，所述电镀层金属层的顶部表面超出所述介质层表面的种子层金属层的顶部表面。
11.根据权利要求10所述的功率MOSFET器件的形成方法，其特征在于，还包括：
去除所述介质层表面的电镀层金属层、种子层金属层以及阻挡层金属层，直至所述准TSV结构的顶部表面与所述介质层的顶部表面齐平；
去除所述介质层，以使所述准TSV结构的顶部表面超出所述半导体衬底的背面表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010706131.7A CN111883494B (zh) | 2020-07-21 | 2020-07-21 | 功率mosfet器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010706131.7A CN111883494B (zh) | 2020-07-21 | 2020-07-21 | 功率mosfet器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883494A CN111883494A (zh) | 2020-11-03 |
| CN111883494B true CN111883494B (zh) | 2022-11-29 |
Family
ID=73156314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010706131.7A Active CN111883494B (zh) | 2020-07-21 | 2020-07-21 | 功率mosfet器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883494B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676306A (zh) * | 2019-09-29 | 2020-01-10 | 南京芯长征科技有限公司 | 低emi深沟槽隔离平面功率半导体器件及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221034B2 (en) * | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
| WO2012163086A1 (en) * | 2011-06-01 | 2012-12-06 | The Hong Kong University Of Science And Technology | Submount with cavities and through vias for led packaging |
| CN103050491B (zh) * | 2012-12-20 | 2015-04-29 | 杭州士兰微电子股份有限公司 | 一种元胞结构及其制造方法 |
| CN104409431B (zh) * | 2014-10-24 | 2017-07-04 | 苏州能讯高能半导体有限公司 | 一种半导体器件 |
| CN104465569B (zh) * | 2014-11-12 | 2018-05-01 | 华天科技（昆山）电子有限公司 | 降低mos芯片内阻的封装结构及封装方法 |
| CN110447091B (zh) * | 2017-03-24 | 2023-03-21 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
| CN107858728B (zh) * | 2017-12-20 | 2019-08-23 | 武汉新芯集成电路制造有限公司 | Tsv电镀方法 |
-
2020
- 2020-07-21 CN CN202010706131.7A patent/CN111883494B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676306A (zh) * | 2019-09-29 | 2020-01-10 | 南京芯长征科技有限公司 | 低emi深沟槽隔离平面功率半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883494A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101706847B1 (ko) | 실리콘을 이용한 칩 레벨의 열 방출을 하는 반도체 칩 | |
| JP4916444B2 (ja) | 半導体装置の製造方法 | |
| US7170164B2 (en) | Cooling system for a semiconductor device and method of fabricating same | |
| US9177893B2 (en) | Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof | |
| US9281359B2 (en) | Semiconductor device comprising contact trenches | |
| JP5560595B2 (ja) | 半導体装置の製造方法 | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| US9991373B1 (en) | Semiconductor device | |
| JP4828537B2 (ja) | 半導体装置 | |
| JP4910304B2 (ja) | 半導体装置 | |
| TW201036121A (en) | Semiconductor device having a diamond substrate heat spreader | |
| US9929107B1 (en) | Method for manufacturing a semiconductor device | |
| US20220359369A1 (en) | Heat Dissipation for Semiconductor Devices and Methods of Manufacture | |
| CN108155234B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| JP2023521209A (ja) | 半導体装置及びその製造方法、３次元集積回路 | |
| CN111883494B (zh) | 功率mosfet器件及其形成方法 | |
| CN105070701B (zh) | 一种GaN基倒装HEMT器件结构及其制备方法 | |
| WO2022178870A1 (zh) | 一种半导体器件、电子设备及半导体器件的制备方法 | |
| EP3686923A1 (en) | Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die | |
| TWI831713B (zh) | 具有散熱性的功率電晶體的製作方法 | |
| TWI825498B (zh) | 具有散熱性的功率電晶體 | |
| CN216413084U (zh) | 具有高散热性的发光二极管封装结构 | |
| TWI798922B (zh) | 半導體結構及其製造方法 | |
| WO2020208990A1 (ja) | 半導体装置 | |
| KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |