CN104465569B - 降低mos芯片内阻的封装结构及封装方法 - Google Patents

降低mos芯片内阻的封装结构及封装方法 Download PDF

Info

Publication number
CN104465569B
CN104465569B CN201410635001.3A CN201410635001A CN104465569B CN 104465569 B CN104465569 B CN 104465569B CN 201410635001 A CN201410635001 A CN 201410635001A CN 104465569 B CN104465569 B CN 104465569B
Authority
CN
China
Prior art keywords
encapsulating structure
blind hole
mos chip
silicon substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410635001.3A
Other languages
English (en)
Other versions
CN104465569A (zh
Inventor
肖智轶
万里兮
沈建树
黄小花
王晔晔
钱静娴
翟玲玲
杨力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201410635001.3A priority Critical patent/CN104465569B/zh
Publication of CN104465569A publication Critical patent/CN104465569A/zh
Application granted granted Critical
Publication of CN104465569B publication Critical patent/CN104465569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种降低MOS芯片内阻的封装结构及其封装方法，该封装结构包括硅衬底，硅衬底的正面具有形成至少一个MOS管的第一源极、第一漏极和第一栅极，硅衬底的背面形成有对应漏极的盲孔，盲孔内和硅衬底的背面均铺设有一层金属层。该封装结构能够减少MOS芯片漏极的等效电阻的阻值；且通过在MOS芯片背面形成盲孔，有利于增强MOS芯片的强度，通过在盲孔内及MOS芯片背面形成金属层，能够大大提升MOS芯片的散热效果，降低导通时的功耗。该封装方法采用晶圆级先整体封装再切割的工艺，相对于目前的传统封装工艺，整体成本大大降低。

Description

降低MOS芯片内阻的封装结构及封装方法
技术领域
本发明涉及一种MOS芯片的封装结构及封装方法，具体是涉及一种降低MOS芯片内阻的封装结构及封装方法。
背景技术
MOS(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)管，即金属氧化物半导体型场效应管，属于场效应管中的绝缘栅型。在电子电路中，MOS管通常被用于放大电路或开关电路。高清、液晶、等离子电视中广泛的应用了MOS管，以取代过去的大功率晶体三极管，大大提高了整机的效率、可靠性、降低了整机的故障率。
MOS芯片通常以硅为衬底，经过氧化、光刻、多晶硅沉积、杂质扩散、淀积氧化层、蒸铝等工艺制作形成。MOS芯片中至少包含一个MOS管。通常，MOS芯片在制作完成之后，加上一个外壳，即MOS管封装。
目前，MOS管的封装方式主要是通过wire bond的方式将芯片与PCB进行键合，按此封装方式封装后的MOS芯片内阻偏大，散热效果差。由于MOS管是电压控制电流器件，这就要求MOS管的内阻越小越好，即硅衬底的内阻越小越好，小功率的MOS管一般在几十毫欧左右，大功率在几个欧姆。如果内阻过大，MOS管的导通损耗变大，导通压降变高，发热会增加；比如在开关电源的应用中，如果导通内阻很大，轻则MOS管散热很差，重则烧坏驱动MOS管的电源管理IC。
为了解决上述技术问题，现有技术通过在MOS芯片的硅衬底的背部铺设一层金属层，形成MOS芯片封装结构，这种形式的MOS芯片封装结构由于采用金属的内阻与MOS芯片的硅衬底的内阻进行并联，因此一定程度上降低了MOS芯片的内阻。但是，这种形式的MOS芯片封装结构得到的等效电阻并非为最低阻值，特别是在某些有特殊要求的电池电源保护芯片中，它的阻值并不能满足使用要求。
发明内容
为了进一步降低MOS芯片的内阻，本发明提出一种降低MOS芯片内阻的封装结构及封装方法，能够进一步地减小MOS芯片漏极的等效电阻的阻值，增强芯片的性能，降低导通时的功耗。
本发明的技术方案是这样实现的：
一种降低MOS芯片内阻的封装结构，包括硅衬底，所述硅衬底的正面具有形成至少一个MOS管的源极、漏极和栅极，所述硅衬底的背面与所述漏极相对的位置形成有盲孔，所述盲孔内和所述硅衬底的背面均铺设有一层金属层。
作为本发明的进一步改进，所述硅衬底的正面具有形成双MOS管的源极、漏极和栅极，分别为形成其中一个MOS管的第一源极、第一漏极、第一栅极和形成其中另一个MOS管的第二源极、第二漏极、第二栅极。
作为本发明的进一步改进，所述盲孔的深度范围为10μm-750μm。
作为本发明的进一步改进，所述盲孔的横截面形状为圆形或矩形或椭圆形。
作为本发明的进一步改进，所述盲孔为上下开口相等的直孔或上下开口不等的斜孔。
作为本发明的进一步改进，所述盲孔的横截面为圆形，且所述盲孔的孔径为10um-300um。
作为本发明的进一步改进，所述金属层的材质为金或铜或铝或银或钛或合金。
一种降低MOS芯片内阻的封装结构的封装方法，步骤如下：
a、提供一具有若干个MOS芯片单元的晶圆，每个MOS芯片单元包括硅衬底，硅衬底的正面具有形成至少一个MOS管的源极、漏极和栅极，选择具有源极和栅极的一面作为晶圆的第一表面，另一面作为晶圆的第二表面；
b、对晶圆的第二表面进行研磨，将晶圆减薄至所需厚度；
c、对晶圆的第二表面进行光刻，将晶圆上每个MOS芯片单元上的每个漏极相对应的地方暴露出来；
d、通过蚀刻工艺在与每个漏极相对应的地方蚀刻出盲孔；
e、在晶圆的第二表面和每个盲孔内铺设一层金属层；
f、在晶圆的第一表面上做用于连接外界的引线；
g、对晶圆进行切割，形成单个MOS芯片单元封装结构。
作为本发明的进一步改进，在步骤e中，铺设所述金属层的方法为电镀或化学镀或者物理气相沉积。
作为本发明的进一步改进，在步骤f中，所述引线为锡球或键合线。
本发明的有益效果是：本发明提供一种降低MOS芯片内阻的封装结构及封装方法，该封装结构能够减少MOS芯片漏极的等效电阻的阻值；且通过在MOS芯片背面形成盲孔，有利于增强MOS芯片的强度，通过在盲孔内及MOS芯片背面形成金属层，能够大大提升MOS芯片的散热效果，降低导通时的功耗。较佳的，该封装结构应用于电源管理保护电路上，形成的双MOS芯片封装结构，能够进一步减少两个MOS管的漏极D间的等效电阻R的阻值。该封装方法采用晶圆级先整体封装再切割的工艺，相对于目前的传统封装工艺，整体成本大大降低。
附图说明
图1为MOS管的示意图；
图2为现有的具有双MOS管电源管理芯片的封装结构示意图；
图3为本发明降低MOS芯片内阻的封装结构实施例1的示意图；
图4为本发明降低MOS芯片内阻的封装结构实施例2的示意图。
结合附图，作以下说明：
1——硅衬底 2——盲孔
3——金属层 S——源极
D——漏极 G——栅极
S1——第一源极 D1——第一漏极
G1——第一栅极 S2——第二源极
D2——第二漏极 G2——第二栅极
R1——第一等效电阻 R2——第二等效电阻
具体实施方式
实施例1
如图3所示，一种降低MOS芯片内阻的封装结构，应用于开关或隔离作用的单MOS管，该封装结构包括硅衬底1，所述硅衬底的正面具有形成一个MOS管的源极S、漏极D和栅极G，所述硅衬底的背面与所述漏极相对的位置形成有盲孔2，所述盲孔内和所述硅衬底的背面均铺设有一层金属层3。该金属层可以为填满或不填满盲孔，具体实施时，可以根据实际需要对盲孔内的金属层的厚度进行调整。
优选的，所述盲孔的深度范围为10μm-750μm。
优选的，所述盲孔的横截面形状为圆形或矩形或椭圆形。
优选的，所述盲孔为上下开口相等的直孔或上下开口不等的斜孔。
优选的，所述盲孔的横截面为圆形，且所述盲孔的孔径为10um-300um。
优选的，所述金属层的材质为金或铜或铝或银或钛或合金。
上述封装结构能够减少单MOS芯片漏极的等效电阻的阻值；且通过在MOS芯片背面形成盲孔，有利于增强MOS芯片的强度，通过在盲孔内及MOS芯片背面形成金属层，能够大大提升MOS芯片的散热效果，降低导通时的功耗。
实施例2
如图4所示，一种降低MOS芯片内阻的封装结构，应用于电源管理保护中，该封装结构包括硅衬底1，所述硅衬底的正面具有形成其中一个MOS管的第一源极S1、第一漏极D1、第一栅极G1和形成其中另一个MOS管的第二源极S2、第二漏极D2、第二栅极G2，对应所述第一漏极和所述第二漏极，所述硅衬底的背面分别形成有盲孔2，所述盲孔内和所述硅衬底的背面均铺设有一层金属层3。
优选的，硅衬底背面对应第一漏极和第二漏极的两个盲孔深度相同，且两个盲孔的深度范围为10μm-750μm。
优选的，硅衬底背面对应第一漏极和第二漏极的两个盲孔的横截面形状相同，且都为圆形。
优选的，硅衬底背面对应第一漏极和第二漏极的两个盲孔均为上下开口相等的直孔。
优选的，硅衬底背面对应第一漏极和第二漏极的两个盲孔的横截面均为圆形，且两个盲孔的孔径相同均为10um-300um。
优选的，所述金属层的材质为金或铜或铝或银或钛或合金。金属层的材质不限于上述金属，也可以为其他金属或两种或两种以上金属的合金。
上述结构中，通过双MOS芯片的两个MOS管的第一漏极和第二漏极对应的位置形成两个盲孔，并在盲孔及MOS芯片的背面铺设金属层，达到了减少两个MOS管的漏极间的等效电阻的阻值的目的，原理如下：该结构中由于有两个盲孔的存在，大大减少了硅衬底的面积，第一电阻R1、第二电阻R2与两个盲孔内的金属层电阻并联后，等效电阻的阻值大大的降低；且通过在MOS芯片背面形成盲孔，有利于增强MOS芯片的强度，通过在盲孔内及MOS芯片背面形成金属层，能够大大提升MOS芯片的散热效果。
一种降低MOS芯片内阻的封装结构的封装方法，步骤如下：
a、提供一具有若干个MOS芯片单元的晶圆，每个MOS芯片单元包括硅衬底，硅衬底的正面具有形成至少一个MOS管的源极、漏极和栅极，选择具有源极和栅极的一面作为晶圆的第一表面，另一面作为晶圆的第二表面；
b、对晶圆的第二表面进行研磨，将晶圆减薄至所需厚度；
c、对晶圆的第二表面进行光刻，将晶圆上每个MOS芯片单元上的每个漏极相对应的地方暴露出来；
d、通过蚀刻工艺在与每个漏极相对应的地方蚀刻出盲孔；
e、在晶圆的第二表面和每个盲孔内铺设一层金属层；
f、在晶圆的第一表面上做用于连接外界的引线；
g、对晶圆进行切割，形成单个MOS芯片单元封装结构。
优选的，在步骤e中，铺设所述金属层的方法为电镀或化学镀或者物理气相沉积。
优选的，在步骤f中，所述引线为锡球或键合线。
该封装方法采用晶圆级先整体封装再切割的工艺，相对于目前的传统封装工艺，整体成本大大降低。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (10)

1.一种降低MOS芯片内阻的封装结构，其特征在于：包括硅衬底(1)，所述硅衬底的正面具有至少一个MOS管的源极(S)、漏极(D)和栅极(G)，所述硅衬底的背面与所述漏极相对的位置形成有盲孔(2)，所述盲孔内和所述硅衬底的背面均铺设有一层金属层(3)。
2.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述硅衬底的正面具有形成双MOS管的源极(S)、漏极(D)和栅极(G)，分别为形成其中一个MOS管的第一源极(S1)、第一漏极(D1)、第一栅极(G1)和形成其中另一个MOS管的第二源极(S2)、第二漏极(D2)、第二栅极(G2)。
3.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述盲孔的深度范围为10μm-750μm。
4.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述盲孔的横截面形状为圆形或矩形或椭圆形。
5.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述盲孔为上下开口相等的直孔或上下开口不等的斜孔。
6.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述盲孔的横截面为圆形，且所述盲孔的孔径为10um-300um。
7.根据权利要求1所述的降低MOS芯片内阻的封装结构，其特征在于：所述金属层的材质为金或铜或铝或银或钛或合金。
8.一种降低MOS芯片内阻的封装结构的封装方法，其特征在于，步骤如下：
a、提供一具有若干个MOS芯片单元的晶圆，每个MOS芯片单元包括硅衬底，硅衬底的正面具有形成至少一个MOS管的源极、漏极和栅极，选择具有源极和栅极的一面作为晶圆的第一表面，另一面作为晶圆的第二表面；
b、对晶圆的第二表面进行研磨，将晶圆减薄至所需厚度；
c、对晶圆的第二表面进行光刻，将晶圆上每个MOS芯片单元上的每个漏极相对应的地方暴露出来；
d、通过蚀刻工艺在与每个漏极相对应的地方蚀刻出盲孔；
e、在晶圆的第二表面和每个盲孔内铺设一层金属层；
f、在晶圆的第一表面上做用于连接外界的引线；
g、对晶圆进行切割，形成单个MOS芯片单元封装结构。
9.根据权利要求8所述一种降低MOS芯片内阻的封装结构的封装方法，其特征在于：在步骤e中，铺设所述金属层的方法为电镀或化学镀或者物理气相沉积。
10.根据权利要求8所述一种降低MOS芯片内阻的封装结构的封装方法，其特征在于：在步骤f中，所述引线为键合线。
CN201410635001.3A 2014-11-12 2014-11-12 降低mos芯片内阻的封装结构及封装方法 Active CN104465569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410635001.3A CN104465569B (zh) 2014-11-12 2014-11-12 降低mos芯片内阻的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410635001.3A CN104465569B (zh) 2014-11-12 2014-11-12 降低mos芯片内阻的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN104465569A CN104465569A (zh) 2015-03-25
CN104465569B true CN104465569B (zh) 2018-05-01

Family

ID=52911387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410635001.3A Active CN104465569B (zh) 2014-11-12 2014-11-12 降低mos芯片内阻的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN104465569B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883494B (zh) * 2020-07-21 2022-11-29 联合微电子中心有限责任公司 功率mosfet器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881589A (zh) * 2005-06-14 2006-12-20 Atmel德国有限公司 集成电路以及用于制造集成电路的方法
CN204189783U (zh) * 2014-11-12 2015-03-04 华天科技（昆山）电子有限公司 降低mos芯片内阻的封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442544A (ja) * 1990-06-08 1992-02-13 Toshiba Corp マイクロ波集積回路
JP2738373B2 (ja) * 1995-12-06 1998-04-08 日本電気株式会社 電界効果トランジスタ
JP2002083935A (ja) * 2000-09-06 2002-03-22 Nissan Motor Co Ltd 半導体装置
JP2012248809A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881589A (zh) * 2005-06-14 2006-12-20 Atmel德国有限公司 集成电路以及用于制造集成电路的方法
CN204189783U (zh) * 2014-11-12 2015-03-04 华天科技（昆山）电子有限公司 降低mos芯片内阻的封装结构

Also Published As

Publication number Publication date
CN104465569A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US9659854B2 (en) Embedded packaging for devices and systems comprising lateral GaN power transistors
TWI600129B (zh) 玻璃覆晶接合結構
CN110571224B (zh) 显示装置及其制备方法
US20120248539A1 (en) Flip chip semiconductor device
US10636754B2 (en) Semiconductor chip and method for forming a chip pad
TWI738898B (zh) 半導體裝置及其製造方法
TW200929408A (en) Wafer level chip scale packaging
JP2009231805A5 (zh)
CN105870098B (zh) Mosfet封装结构及其制作方法
JP5701684B2 (ja) 半導体装置
JP2009176978A5 (zh)
US9437587B2 (en) Flip chip semiconductor device
TW200625562A (en) Semiconductor package and fabrication method thereof
CN104241362B (zh) 半导体器件
CN105938820B (zh) 电子装置及其电子封装
TWI663696B (zh) 於半導體裝置中形成為金屬線互連之凸塊連結
CN104465569B (zh) 降低mos芯片内阻的封装结构及封装方法
JP2014078646A5 (ja) パワーモジュール
WO2016173507A1 (zh) 一种集成电路管芯及制造方法
CN204189783U (zh) 降低mos芯片内阻的封装结构
CN207834271U (zh) 一种圆片级背金芯片的封装结构
TWI423415B (zh) 具有低阻值基材與低損耗功率之半導體結構
CN104332465B (zh) 一种3d封装结构及其工艺方法
CN102651359B (zh) 具有低阻值基材与低功率损耗的半导体结构
TWI489601B (zh) 電子元件封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant