JP2012248809A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012248809A JP2012248809A JP2011121822A JP2011121822A JP2012248809A JP 2012248809 A JP2012248809 A JP 2012248809A JP 2011121822 A JP2011121822 A JP 2011121822A JP 2011121822 A JP2011121822 A JP 2011121822A JP 2012248809 A JP2012248809 A JP 2012248809A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- back surface
- recesses
- silicon substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】冷却効率を向上させることができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置10は、裏面に複数の凹部16を有するシリコン基板11と、この基板11の表面上に形成された半導体層12と、半導体層12の表面上に、互いに離間して形成されたドレイン電極13およびソース電極14と、ドレイン電極13とソース電極14との間の半導体層12上に形成されたゲート電極15と、複数の凹部16の内部を含むシリコン基板11の裏面全体に形成された裏面金属17と、を具備する。
【選択図】図1
【解決手段】実施形態に係る半導体装置10は、裏面に複数の凹部16を有するシリコン基板11と、この基板11の表面上に形成された半導体層12と、半導体層12の表面上に、互いに離間して形成されたドレイン電極13およびソース電極14と、ドレイン電極13とソース電極14との間の半導体層12上に形成されたゲート電極15と、複数の凹部16の内部を含むシリコン基板11の裏面全体に形成された裏面金属17と、を具備する。
【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
パッケージ内に搭載されて使用される従来の半導体装置において、半導体装置から発生した熱は、装置の基板の平坦な裏面に設けられた接地用の裏面金属を介してパッケージに伝達され、パッケージから外部に放熱される。
従来の半導体装置において、装置から発生する熱をパッケージ外部に効率的に伝達して半導体装置を冷却することは、装置の特性を安定化させるために重要である。特に、GaN系の材料を用いて形成された電界効果トランジスタ(以下、FET(Field Effect Transistor)と称する。)は、例えばGaAs系の材料を用いて形成されたFETと比較して、高バイアスを印加することができ、高電力を出力することができる。しかし、高バイアスを印加すると、装置の温度は高くなり、装置の特性(例えば出力特性等)が不安定になるため、特にGaN系の半導体装置においては、装置を効率よく冷却することが望まれる。
半導体装置を冷却する手段として、半導体装置にヒートシンクを接続すると同時に、ヒートシンクに装置を冷却する冷却素子を取り付ける手段が一般に知られている。しかし、この手段は、半導体装置にヒートシンク、および冷却素子を取り付けるため、これらを含めた半導体装置が大型化する問題がある。
また、半導体装置を冷却する他の手段として、半導体装置が搭載されるパッケージを、熱伝導性に優れた構成に加工する手段も一般に知られている。しかし、熱伝導性に優れたパッケージを形成すると、パッケージにかかるコストが増す。
このように、半導体装置を冷却する多くの手段が知られているが、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることが期待される。
本実施形態は、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、冷却効率を向上させることができる半導体装置を提供することを目的とする。
実施形態に係る半導体装置は、裏面に複数の凹部を有する基板と、この基板の表面上に形成された半導体層と、半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、を具備する。
以下に、本実施の形態に係る半導体装置および半導体装置の製造方法について、図面を参照して説明する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置を示す縦断面図である。図1に示す半導体装置10は、GaN系の半導体装置である。すなわち、図1に示す半導体装置10は、例えばシリコンからなる基板11上に、GaN系の材料からなる半導体層12が形成され、半導体層12上に、ドレイン電極13、ソース電極14、およびゲート電極15が形成されたものである。
図1は、第1の実施形態に係る半導体装置を示す縦断面図である。図1に示す半導体装置10は、GaN系の半導体装置である。すなわち、図1に示す半導体装置10は、例えばシリコンからなる基板11上に、GaN系の材料からなる半導体層12が形成され、半導体層12上に、ドレイン電極13、ソース電極14、およびゲート電極15が形成されたものである。
半導体層12は、例えばGaNからなるバッファ層12a、AlGaN層12bがこの順で積層された層である。
ドレイン電極13、およびソース電極14は、それぞれAlGaN層12bとオーミック接触しており、例えばチタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、金(Au)がこの順で積層された後、合金化されたものである。
ゲート電極15は、ドレイン電極13とソース電極14との間のAlGaN層12bとショットキー接合しており、例えばニッケル(Ni)、金(Au)がこの順で積層された後、合金化されたものである。
シリコン基板11の裏面には、複数の凹部16が形成されている。複数の凹部16は、互いに等間隔に形成されることが好ましい。
また、複数の凹部16は、深く形成されるほど好ましい。しかし、複数の凹部16を深くするほど、シリコン基板11の機械的な強度が劣化する。従って、複数の凹部16は、シリコン基板11が所望の機械的強度を有する程度に、深く形成することが好ましい。
図2は、図1の半導体装置10の裏面図である。なお、図2において、後述する裏面金属は省略している。図2に示すように、各凹部16は帯状である。なお、帯状の複数の凹部16は、シリコン基板11の裏面に、互いに平行、かつ互いに等間隔に配列形成されることが好ましい。
図1に示すように、複数の凹部16が設けられたシリコン基板11の裏面には、裏面金属17が形成されている。裏面金属17は、半導体装置10の接地用金属であると同時に、装置10の放熱板として作用するものであり、例えば金からなる。裏面金属17は、例えば半導体装置10のソース電極14に、シリコン基板11、および半導体層12を貫通する貫通電極(図示せず)を介して互いに接続される。この裏面金属17は、複数の凹部16の内部を含むシリコン基板11の裏面全体に形成される。
図1に示すように、この半導体装置10は、パッケージの一部を構成するベース板9上に搭載されて使用される。なお、ベース板9は接地されており、このベース板9に裏面金属17が接触することにより、裏面金属17も接地される。
ベース板9に半導体装置10が搭載された際、半導体装置10で発生した熱は、裏面金属17、ベース板9の順に伝達され、ベース板9からパッケージ外部に放熱される。従って、裏面金属17、およびベース板9は、金等の熱伝導性に優れた材料により形成されることが好ましい。
次に、図1に示す半導体装置10の製造方法について、図3乃至図5を参照して説明する。図3乃至図5は、本実施形態に係る半導体装置の製造方法を説明するための、図1に相当する断面図である。
まず、図3に示すように、シリコン基板11上にGaNバッファ層12a、AlGaN層12bがこの順で積層されるとともに、AlGaN層12b上に、ドレイン電極13、ソース電極14、およびゲート電極15が形成された半導体装置の裏面(シリコン基板11の裏面)上に、ストライプ状の開口部を有するレジスト層18を形成する。
次に、図4に示すように、レジスト層18を介して、シリコン基板11の裏面をエッチングする。このエッチング工程により、シリコン基板11の裏面に複数の帯状の凹部16が形成される。
複数の凹部16が形成されたシリコン基板11の裏面上からレジスト層18を除去した後、図5に示すように、複数の凹部16内を含むシリコン基板11の裏面全体に、金属蒸着によって、裏面金属17を形成する。
以上の工程を経て、図1に示される半導体装置10が製造される。なお、図3乃至図5に示される工程は、GaN層12a、AlGaN層12b、および各種電極13、14、15が形成される前のシリコン基板11の裏面に対して行われてもよい。
以上に説明した本実施形態に係る半導体装置10によれば、シリコン基板11の裏面に複数の凹部16が形成されるため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属17とシリコン基板11との接触面積を増加させることができる。
ここで、一般に、物体Xと物体Yとを接触させ、物体Xの熱を、物体Yを介して放熱し、物体Xを冷却するときの冷却効率(dQ/dt)は、以下の式1のように表現される。
dQ/dt=−h×A×ΔT(t) ・・・(式1)
なお、式1において、Qは熱量、hは物体Yの熱伝導率、Aは物体Xと物体Yとの接触面積、ΔT(t)は物体Xと物体Yとの温度差を示す。
なお、式1において、Qは熱量、hは物体Yの熱伝導率、Aは物体Xと物体Yとの接触面積、ΔT(t)は物体Xと物体Yとの温度差を示す。
式1から、互いに接触する2物体(物体Xおよび物体Y)の接触面積が広いほど、冷却効率(dQ/dt)が高くなることがわかる。
上述の半導体装置10において、裏面金属17とシリコン基板11との接触面積は、シリコン基板の裏面が平坦な従来の半導体装置より広い。従って、式1から明らかなように、シリコン基板の裏面が平坦な従来の半導体装置より、冷却効率が向上する。
なお、上述の半導体装置10は、装置10の冷却効率が従来より向上するため、熱伝導性に優れるようにパッケージを加工する必要はなく、また、ヒートシンク等を取り付ける必要もない。
従って、本実施形態に係る半導体装置10によれば、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
さらに、本実施形態に係る半導体装置10において、複数の凹部16を、互いに平行、かつ等間隔に配列形成することにより、装置10の冷却効果を、均一にすることができる。従って、装置10の内部において温度ムラが生ずることを抑制することができる。
また、本実施形態に係る半導体装置10は、裏面金属17が凹部16の内部を埋めるように形成されているため、装置10で発生した熱を裏面金属17に、直接伝えることができる。
これに対して、凹部が埋まらないように(凹部内に空間が形成されるように)裏面金属を形成した場合、凹部と裏面金属との間の空間に熱が一旦留まり、留まった熱が、裏面金属を介して放熱される。
従って、本実施形態に係る半導体装置10は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
なお、凹部が埋まらないように裏面金属が形成された半導体装置を、本実施形態に係る半導体装置10と同程度の時間で冷却するためには、空間に留まった熱を空間から除去するために、半導体装置が実装されるパッケージ内に、凹部内の空間の気体を、空間外に流動させるための機構を設ける必要がある。この場合、パッケージのコストが増す問題がある。
(第2の実施形態)
図6は、第2の実施形態に係る半導体装置を示すための、図2に相当する装置の裏面図である。図6に示すように、第2の実施形態に係る半導体装置20は、第1の実施形態に係る半導体装置10と比較して、複数の凹部21の形状が異なる。
図6は、第2の実施形態に係る半導体装置を示すための、図2に相当する装置の裏面図である。図6に示すように、第2の実施形態に係る半導体装置20は、第1の実施形態に係る半導体装置10と比較して、複数の凹部21の形状が異なる。
第2の実施形態に係る半導体装置20において、複数の凹部21はそれぞれ箱状であって、これらがシリコン基板11の裏面に、格子状に配列形成されている。そして、裏面金属17は、格子状に配列形成された複数の凹部21の内部を含むシリコン基板11の裏面全体に形成される。
なお、図6に示すように、複数の凹部21は、シリコン基板11の裏面に、均一な配列密度で形成されることが好ましい。
複数の箱状の凹部21を格子状に形成することにより、第1の実施形態に係る半導体装置10と比較して、シリコン基板11と裏面金属17との接触面積を、さらに広くすることができる。
以上に説明した第2の実施形態に係る半導体装置20であっても、シリコン基板11の裏面に複数の凹部21が形成されたため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属17とシリコン基板11との接触面積を増加させることができる。従って、第1の実施形態に係る半導体装置10と同様の理由により、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
さらに、第2の実施形態に係る半導体装置20によれば、帯状の凹部16を有する半導体装置10と比較して、裏面金属17とシリコン基板11との接触面積がさらに広がっているため、装置20の冷却効率をさらに向上させることができる。
また、本実施形態に係る半導体装置20において、複数の箱状の凹部21を、この配列密度が均一になるように形成することにより、装置20の冷却効率を、均一にすることができる。従って、装置20の内部において温度ムラが生ずることを抑制することができる。
また、本実施形態に係る半導体装置20は、裏面金属が凹部の内部を埋めるように形成されているため、装置20に発生した熱を裏面金属17に、直接伝えることができる。従って、本実施形態に係る半導体装置20は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
以上に、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、複数の凹部16、21の形状は、上述の各実施形態に限定されるものではない。従って、各凹部16、21の縦断面における形状は、凹部16、21の側面がシリコン基板11の表面に対して垂直な形状であってもよいし、凹部16、21の側面がシリコン基板11の表面に対して斜めである形状(テーパ形状)であってもよい。さらに各凹部16、21の横断面における形状は、例えば円形であってもよい。
また、複数の凹部16、21の配置は、上述の各実施形態に限定されるものではない。従って、複数の帯状の凹部16は、互いに平行でなくともよいし、また、複数の凹部21は、格子状に配列されなくともよい。
また、複数の凹部16、21が形成される半導体装置は、上述の各実施形態に限定されるものではない。従って、複数の凹部16、21は、例えばGaN系以外の半導体装置に対しても、同様に適用可能である。しかし、GaN系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高バイアスを印加することができ、高電力を出力することができる。従って、GaN系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高温になりやすい。従って、複数の凹部16、21を、GaN系の材料からなる半導体装置に適用すれば、より効果的である。
9・・・ベース板
10、20・・・半導体装置
11・・・シリコン基板
12・・・半導体層
12a・・・GaNバッファ層
12b・・・AlGaN層
13・・・ドレイン電極
14・・・ソース電極
15・・・ゲート電極
16、21・・・凹部
17・・・裏面金属
18・・・レジスト層
10、20・・・半導体装置
11・・・シリコン基板
12・・・半導体層
12a・・・GaNバッファ層
12b・・・AlGaN層
13・・・ドレイン電極
14・・・ソース電極
15・・・ゲート電極
16、21・・・凹部
17・・・裏面金属
18・・・レジスト層
Claims (5)
- 裏面に複数の凹部を有する基板と、
この基板の表面上に形成された半導体層と、
半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、
前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、
前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、
を具備することを特徴とする半導体装置。 - 前記複数の凹部は、それぞれ帯状であり、
これらの複数の帯状の凹部は、前記基板の裏面に、互いに平行、かつ互いに等間隔で形成されたことを特徴とする請求項1に記載の半導体装置。 - 前記複数の凹部は、それぞれ箱状であり、
これらの複数の箱状の凹部は、前記基板の裏面に、均一な配列密度で格子状に配列形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記半導体層は、GaN系の材料からなることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記半導体層は、GaN層と、AlGaN層と、がこの順で積層された層であることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121822A JP2012248809A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121822A JP2012248809A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012248809A true JP2012248809A (ja) | 2012-12-13 |
Family
ID=47468960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011121822A Withdrawn JP2012248809A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012248809A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465569A (zh) * | 2014-11-12 | 2015-03-25 | 华天科技(昆山)电子有限公司 | 降低mos芯片内阻的封装结构及封装方法 |
-
2011
- 2011-05-31 JP JP2011121822A patent/JP2012248809A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465569A (zh) * | 2014-11-12 | 2015-03-25 | 华天科技(昆山)电子有限公司 | 降低mos芯片内阻的封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9524917B2 (en) | Chip level heat dissipation using silicon | |
JP2011060912A (ja) | 半導体装置 | |
JP2009117485A (ja) | 窒化物半導体装置 | |
US10361271B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5383059B2 (ja) | 電界効果トランジスタ | |
JP2010219524A (ja) | ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法 | |
US11211308B2 (en) | Semiconductor device and manufacturing method thereof | |
US11538729B2 (en) | Semiconductor device, semiconductor chip and method of manufacturing semiconductor device | |
JP2013033918A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
JP2017174846A (ja) | 半導体装置 | |
JP2012248809A (ja) | 半導体装置 | |
JP6540612B2 (ja) | 半導体装置およびその製造方法 | |
JP2016072447A (ja) | トランジスタ | |
US20130104949A1 (en) | Thermoelectric converter devices | |
JP2007299817A (ja) | 半導体装置 | |
JP2013211303A (ja) | 半導体レーザ装置 | |
JP2010251370A (ja) | 半導体装置及びその製造方法 | |
JP5591761B2 (ja) | 半導体装置及びその製造方法 | |
JP2017163109A (ja) | 半導体装置 | |
JP5268994B2 (ja) | 半導体モジュールとその製造方法 | |
US20130161708A1 (en) | Semiconductor structure and method for manufacturing the same | |
JP2023162831A (ja) | パワーデバイス | |
JP2016103610A (ja) | 半導体装置 | |
JP2009043946A (ja) | 半導体装置及びその製造方法 | |
CN117352468A (zh) | 功率芯片及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |