CN114156180A - 绝缘栅双极型晶体管及其制造方法 - Google Patents

绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN114156180A
CN114156180A CN202210117032.4A CN202210117032A CN114156180A CN 114156180 A CN114156180 A CN 114156180A CN 202210117032 A CN202210117032 A CN 202210117032A CN 114156180 A CN114156180 A CN 114156180A
Authority
CN
China
Prior art keywords
layer
substrate
bipolar transistor
groove
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210117032.4A
Other languages
English (en)
Inventor
胡钰祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210117032.4A priority Critical patent/CN114156180A/zh
Publication of CN114156180A publication Critical patent/CN114156180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种绝缘栅双极型晶体管及其制造方法，所述绝缘栅双极型晶体管的制造方法包括：提供一衬底，形成沟槽于所述衬底中；形成掺杂层于所述沟槽底部；执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；去除所述掺杂层；形成栅极结构于所述沟槽中；以及，形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。本发明的技术方案能够减小对阈值电压的影响且降低成本。

Description

绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
IGBT（绝缘栅双极型晶体管）是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET器件易于驱动、输入阻抗低和开关速度快的特点，又有双极型器件通态电流密度大、导通压降低、损耗小、稳定性好的优点。
沟槽型IGBT采用少子存储层能够降低其饱和压降和关断时间，有利于器件性能提升。目前，通常采用外延或高能离子注入的方法形成少子存储层，但是，这两种方法的工艺稳定性差，对阈值电压影响大，且对设备能力要求高，需要多层外延或高能离子注入机，成本很高。
因此，如何对少子存储层的形成方法进行改进，以减小对阈值电压的影响以及降低成本是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种绝缘栅双极型晶体管及其制造方法，能够减小对阈值电压的影响且降低成本。
为实现上述目的，本发明提供了一种绝缘栅双极型晶体管的制造方法，包括：
提供一衬底，形成沟槽于所述衬底中；
形成掺杂层于所述沟槽底部；
执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；
去除所述掺杂层；
形成栅极结构于所述沟槽中；以及，
形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
可选地，形成所述掺杂层于所述沟槽底部的步骤包括：
于所述沟槽中填满掺杂材料层；以及，
刻蚀去除部分所述掺杂材料层，保留位于所述沟槽底部的掺杂材料层作为所述掺杂层。
可选地，所述掺杂层的材质为含有掺杂离子的多晶硅。
可选地，所述掺杂离子的浓度为1E16 cm-3~1E18 cm-3。
可选地，所述沟槽的深度为3μm~6μm。
可选地，所述衬底与所述少子存储层具有第一导电类型，所述体区具有第二导电类型。
可选地，所述栅极结构包括：覆盖于所述沟槽的侧壁和底壁上的栅极介质层以及填充于所述沟槽中的栅极层，所述沟槽的底壁上的栅极介质层的厚度大于或等于所述沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括：形成于所述沟槽中的屏蔽栅极层、形成于所述沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
可选地，所述绝缘栅双极型晶体管的制造方法还包括：
形成发射区于所述体区的顶部，且所述发射区位于所述栅极结构的两侧；
形成绝缘介质层覆盖于所述衬底和所述栅极结构上；
形成第一通孔和第二通孔于所述绝缘介质层中，所述第一通孔暴露出所述发射区，所述第二通孔暴露出所述栅极结构；
填充金属材料于所述第一通孔和所述第二通孔中，以将所述发射区和所述栅极结构引出。
本发明还提供了一种绝缘栅双极型晶体管，包括：
衬底；
栅极结构，形成于所述衬底中；
少子存储层，形成于所述衬底中，且所述少子存储层包围所述栅极结构的底部；
体区，形成于所述栅极结构两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
可选地，所述衬底与所述少子存储层具有第一导电类型，所述体区具有第二导电类型。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的绝缘栅双极型晶体管的制造方法，通过形成沟槽于所述衬底中，形成掺杂层于所述沟槽底部，并执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；且在去除所述掺杂层和形成栅极结构于所述沟槽中之后，形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底，使得具有第一导电类型的所述少子存储层与具有第二导电类型的所述体区的区域不会发生重叠，避免所述少子存储层对所述体区的离子浓度产生影响，进而减小了靠近沟道区的少子浓度，从而减小了对阈值电压的影响；并且，该制造方法采用常规的沉积工艺形成掺杂层和退火工艺形成少子存储层，与常规的绝缘栅双极型晶体管的制造工艺兼容，无需采用外延和高能离子注入工艺，使得工艺更加简单，对设备能力要求低，进而使得成本降低。
2、本发明的绝缘栅双极型晶体管，由于少子存储层包围栅极结构的底部，且体区形成于所述栅极结构两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底，使得具有第一导电类型的所述少子存储层与具有第二导电类型的所述体区的区域不会发生重叠，避免所述少子存储层对所述体区的离子浓度产生影响，进而减小了靠近沟道区的少子浓度，从而减小了对阈值电压的影响。
附图说明
图1是本发明一实施例的绝缘栅双极型晶体管的制造方法的流程图；
图2~图10是图1所示的绝缘栅双极型晶体管的制造方法中的器件示意图。
其中，附图1~图10的附图标记说明如下：
11-衬底；111-硬掩膜层；12-沟槽；13-掺杂层；131-掺杂材料层；14-少子存储层；15-栅极结构；151-栅极介质层；152-栅极层；16-体区；17-发射区；18-绝缘介质层；181-第一通孔；19-发射极。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的绝缘栅双极型晶体管及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种绝缘栅双极型晶体管的制造方法，参阅图1，图1是本发明一实施例的绝缘栅双极型晶体管的制造方法的流程图，所述绝缘栅双极型晶体管的制造方法包括：
步骤S1，提供一衬底，形成沟槽于所述衬底中；
步骤S2，形成掺杂层于所述沟槽底部；
步骤S3，执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；
步骤S4，去除所述掺杂层；
步骤S5，形成栅极结构于所述沟槽中；
步骤S6，形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
下面参阅图2~图10更为详细的介绍本实施例提供的绝缘栅双极型晶体管的制造方法，图2~图10是图1所示的绝缘栅双极型晶体管的制造方法中的器件示意图，图2~图10也是绝缘栅双极型晶体管的纵向剖面示意图。
按照步骤S1，参阅图2，提供一衬底11，形成沟槽12于所述衬底11中。
所述衬底11的材质可以为本领域技术人员所熟知的任意合适的材料，例如单晶硅、锗化硅、碳化硅等。可以采用区熔或直拉的方法，或者区熔和直拉相结合的方法形成所述衬底11。
形成所述沟槽12于所述衬底11中的步骤包括：首先，依次形成硬掩膜层111和图案化的光刻胶层（未图示）覆盖于所述衬底11上；然后，以所述图案化的光刻胶层为掩模，依次刻蚀所述硬掩膜层111和部分厚度的所述衬底11，以在所述衬底11中形成沟槽12；然后，去除所述图案化的光刻胶层。
所述硬掩膜层111的材质可以为氧化硅、氮化硅和氮氧化硅等绝缘介质中的至少一种。
所述沟槽12的深度可以为3μm~6μm，需要说明的是，所述沟槽12的深度不仅限于此范围，可以根据所需制作的绝缘栅双极型晶体管的性能形成所需深度的沟槽12。
按照步骤S2，参阅图3和图4，形成掺杂层13于所述沟槽12底部。
形成所述掺杂层13于所述沟槽12底部的步骤包括：首先，如图3所示，采用沉积工艺，于所述沟槽12中填满掺杂材料层131，所述掺杂材料层131还覆盖于所述硬掩膜层111上；然后，如图4所示，刻蚀去除覆盖于所述硬掩膜层111上的掺杂材料层131以及位于所述沟槽12中的部分掺杂材料层131，保留位于所述沟槽12底部的掺杂材料层131作为所述掺杂层13。
优选的，所述衬底11的导电类型为N型，所述掺杂层13的材质为含有N型掺杂离子的多晶硅，所述掺杂离子的浓度可以为1E16cm-3~1E18cm-3。需要说明的是，所述掺杂离子的浓度不仅限于上述的范围，可以根据后续形成的少子存储层的浓度需求选择合适的所述掺杂离子的浓度。
并且，在其他实施例中，所述掺杂层13的材质可以为含有掺杂离子的固态源。优选的，所述衬底11的导电类型为N型，所述固态源可以为磷、砷或锑的氧化物。
按照步骤S3，参阅图5，执行退火工艺，使得所述掺杂层13中的掺杂离子扩散进入所述衬底11中，以形成包围所述沟槽12底部的少子存储层14，即所述少子存储层14形成于所述沟槽12底部外围的衬底11中。
执行退火工艺时的温度范围可以为1000℃~1150℃。
由于所述少子存储层14通过所述掺杂层13中的掺杂离子的热扩散形成，所述少子存储层14中的离子浓度从靠近所述沟槽12至远离所述沟槽12的方向逐渐降低。
按照步骤S4，参阅图5，去除所述掺杂层13。
可以在退火工艺之后，采用干法刻蚀工艺依次去除所述掺杂层13和所述硬掩膜层111。
按照步骤S5，形成栅极结构15于所述沟槽12中。
所述栅极结构可以是常规的具有薄的栅极介质层的结构，也可以是具有较厚的底部氧化物（TBO）的结构，或者可以是具有上下结构的SGT(Split Gate Trench，屏蔽栅极沟槽)的结构。需要说明的是，所述栅极结构的结构不仅限于上述的范围，可以根据制造的器件的类型选择合适的结构。
即所述栅极结构可以包括覆盖于所述沟槽的侧壁和底壁上的栅极介质层以及填充于所述沟槽中的栅极层，所述沟槽的底壁上的栅极介质层的厚度大于或等于所述沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括形成于所述沟槽中的屏蔽栅极层、形成于所述沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
以所述沟槽的底壁上的栅极介质层的厚度等于所述沟槽的侧壁上的栅极介质层的厚度为例，参阅图6，形成所述栅极结构15于所述沟槽12中的步骤包括：首先，采用热氧化工艺形成栅极介质层151覆盖于所述沟槽12的侧壁和底壁上；然后，填充栅极层152于所述沟槽12中，所述栅极层152中含有掺杂离子。其中，所述栅极层152的材质可以为多晶硅，所述栅极层152中的掺杂离子浓度可以为1E19cm-3~1E21cm-3；若所述掺杂层13的材质为含有掺杂离子的多晶硅，则形成所述栅极层152的工艺与形成所述掺杂层13的工艺可以兼容，只需调整掺杂离子的浓度即可。
按照步骤S6，参阅图7，形成体区16于所述沟槽12两侧的衬底11顶部，所述体区16与所述少子存储层14之间间隔所述衬底11。所述沟槽12侧壁表面的所述体区16为沟道区。
形成所述体区16于所述沟槽12两侧的衬底11顶部的步骤包括：首先，对所述沟槽12两侧的衬底11顶部进行离子注入；然后，对注入的离子进行热推进，使得注入的离子热扩散到一定的深度，以形成体区16，所述体区16与所述少子存储层14未接触。
另外，所述绝缘栅双极型晶体管的制造方法还包括：首先，如图8所示，形成发射区17于所述体区16的顶部，且所述发射区17位于所述栅极结构15的两侧；然后，如图9所示，形成绝缘介质层18覆盖于所述衬底11和所述栅极结构15上；然后，如图9所示，形成第一通孔181和第二通孔（未图示）于所述绝缘介质层18中，所述第一通孔181暴露出所述发射区17，所述第二通孔暴露出所述栅极结构15中的栅极层152；然后，如图10所示，填充金属材料于所述第一通孔181和所述第二通孔中，填充于所述第一通孔181中的金属材料作为发射极19，以将所述发射区17引出，填充于所述第二通孔中的金属材料作为栅电极（未图示），以将所述栅极结构15中的栅极层152引出。
所述衬底11、所述少子存储层14和所述发射区17具有第一导电类型，所述体区16具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。其中，所述少子存储层14与所述体区16的导电类型不同，由于所述体区16与所述少子存储层14之间间隔所述衬底11，使得能够避免所述少子存储层14对所述体区16的离子浓度产生影响。
在采用外延的方法形成少子存储层时，先采用外延工艺形成具有第一导电类型的外延层作为少子存储层于衬底上，然后在少子存储层的顶部离子注入形成具有第二导电类型的体区；在采用高能离子注入的方法形成少子存储层时，先向衬底中注入具有第一导电类型的离子形成少子存储层，具有第一导电类型的离子的浓度会从衬底的表面向内部逐渐增大，然后向少子存储层顶部注入具有第二导电类型的离子形成体区。那么，外延和高能离子注入的方法形成的具有第一导电类型的少子存储层均与具有第二导电类型的体区的区域重叠，重叠区域的少子存储层中的离子会影响体区中的离子浓度，导致靠近沟道区的少子浓度增大，进而对阈值电压的影响增大；并且，这两种方法对设备能力要求高，需要多层外延或高能离子注入机，导致成本很高。
而本发明的绝缘栅双极型晶体管的制造方法，通过形成沟槽于所述衬底中，形成掺杂层于所述沟槽底部，并执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；且在去除所述掺杂层和形成栅极结构于所述沟槽中之后，形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底，使得具有第一导电类型的所述少子存储层与具有第二导电类型的所述体区的区域不会发生重叠，避免所述少子存储层对所述体区的离子浓度产生影响，进而减小了靠近沟道区的少子浓度，从而减小了对阈值电压的影响；并且，该制造方法采用常规的沉积工艺形成掺杂层和退火工艺形成少子存储层，与常规的绝缘栅双极型晶体管的制造工艺兼容，无需采用外延和高能离子注入工艺，使得工艺更加简单，对设备能力要求低，进而使得成本降低。
本发明一实施例提供一种绝缘栅双极型晶体管，包括：衬底；栅极结构，形成于所述衬底中；少子存储层，形成于所述衬底中，且所述少子存储层包围所述栅极结构的底部；体区，形成于所述栅极结构两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
下面参阅图10更为详细的介绍本实施例的绝缘栅双极型晶体管，图10是绝缘栅双极型晶体管的纵向剖面示意图。
所述衬底11的材质可以为本领域技术人员所熟知的任意合适的材料，例如单晶硅、锗化硅、碳化硅等。
所述栅极结构15形成于所述衬底11中。
所述栅极结构15的深度可以为3μm~6μm，需要说明的是，所述栅极结构15的深度不仅限于此范围，可以根据所需制作的绝缘栅双极型晶体管的性能形成所需深度的所述栅极结构15。
所述栅极结构可以是常规的具有薄的栅极介质层的结构，也可以是具有较厚的底部氧化物（TBO）的结构，或者可以是具有上下结构的SGT(Split Gate Trench，屏蔽栅极沟槽)的结构。需要说明的是，所述栅极结构的结构不仅限于上述的范围，可以根据制造的器件的类型选择合适的结构。
即所述栅极结构可以包括覆盖于所述衬底中的沟槽的侧壁和底壁上的栅极介质层以及填充于所述沟槽中的栅极层，所述沟槽的底壁上的栅极介质层的厚度大于或等于所述沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括形成于所述沟槽中的屏蔽栅极层、形成于所述沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
图10中所示的所述栅极结构15包括覆盖于所述衬底11中的沟槽（即图2中的沟槽12）的侧壁和底壁上的栅极介质层151以及填充于所述沟槽中的栅极层152，所述沟槽的底壁上的栅极介质层151的厚度等于所述沟槽的侧壁上的栅极介质层151的厚度。其中，所述栅极层152的材质可以为含有掺杂离子的多晶硅，所述栅极层152中的掺杂离子浓度可以为1E19cm-3~1E21cm-3。
所述少子存储层14形成于所述衬底11中，且所述少子存储层14包围所述栅极结构15的底部。
所述少子存储层14中的离子浓度从靠近所述栅极结构15至远离所述栅极结构15的方向逐渐降低。
所述体区16形成于所述栅极结构15两侧的衬底11顶部，所述体区16与所述少子存储层14之间间隔所述衬底11。所述栅极结构15侧壁表面的所述体区16为沟道区。
所述绝缘栅双极型晶体管还包括：发射区17，形成于所述体区16的顶部，且所述发射区17位于所述栅极结构15的两侧；绝缘介质层18，覆盖于所述衬底11和所述栅极结构15上，所述绝缘介质层18中形成有第一通孔（即图9中的第一通孔181）和第二通孔（未图示），所述第一通孔暴露出所述发射区17，所述第二通孔暴露出所述栅极结构15中的栅极层152；发射极19和栅电极（未图示），所述发射极19形成于所述第一通孔中，以将所述发射区17引出，所述栅电极形成于所述第二通孔中，以将所述栅极结构15中的栅极层152引出。
所述衬底11、所述少子存储层14和所述发射区17具有第一导电类型，所述体区16具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。其中，所述少子存储层14与所述体区16的导电类型不同，由于所述体区16与所述少子存储层14之间间隔所述衬底11，使得能够避免所述少子存储层14对所述体区16的离子浓度产生影响。
在采用外延的方法形成少子存储层时，先采用外延工艺形成具有第一导电类型的外延层作为少子存储层于衬底上，然后在少子存储层的顶部离子注入形成具有第二导电类型的体区；在采用高能离子注入的方法形成少子存储层时，先向衬底中注入具有第一导电类型的离子形成少子存储层，具有第一导电类型的离子的浓度会从衬底的表面向内部逐渐增大，然后向少子存储层顶部注入具有第二导电类型的离子形成体区。那么，外延和高能离子注入的方法形成的具有第一导电类型的少子存储层均与具有第二导电类型的体区的区域重叠，重叠区域的少子存储层中的离子会影响体区中的离子浓度，导致靠近沟道区的少子浓度增大，进而对阈值电压的影响增大。
而本发明的绝缘栅双极型晶体管，由于少子存储层包围栅极结构的底部，且体区形成于所述栅极结构两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底，使得具有第一导电类型的所述少子存储层与具有第二导电类型的所述体区的区域不会发生重叠，避免所述少子存储层对所述体区的离子浓度产生影响，进而减小了靠近沟道区的少子浓度，从而减小了对阈值电压的影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种绝缘栅双极型晶体管的制造方法，其特征在于，包括：
提供一衬底，形成沟槽于所述衬底中；
形成掺杂层于所述沟槽底部；
执行退火工艺，使得所述掺杂层中的掺杂离子扩散进入所述衬底中，以形成包围所述沟槽底部的少子存储层；
去除所述掺杂层；
形成栅极结构于所述沟槽中；以及，
形成体区于所述沟槽两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
2.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，形成所述掺杂层于所述沟槽底部的步骤包括：
于所述沟槽中填满掺杂材料层；以及，
刻蚀去除部分所述掺杂材料层，保留位于所述沟槽底部的掺杂材料层作为所述掺杂层。
3.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述掺杂层的材质为含有掺杂离子的多晶硅。
4.如权利要求3所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述掺杂离子的浓度为1E16 cm-3~1E18 cm-3。
5.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述沟槽的深度为3μm~6μm。
6.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述衬底与所述少子存储层具有第一导电类型，所述体区具有第二导电类型。
7.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述栅极结构包括：覆盖于所述沟槽的侧壁和底壁上的栅极介质层以及填充于所述沟槽中的栅极层，所述沟槽的底壁上的栅极介质层的厚度大于或等于所述沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括：形成于所述沟槽中的屏蔽栅极层、形成于所述沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
8.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于， 所述绝缘栅双极型晶体管的制造方法还包括：
形成发射区于所述体区的顶部，且所述发射区位于所述栅极结构的两侧；
形成绝缘介质层覆盖于所述衬底和所述栅极结构上；
形成第一通孔和第二通孔于所述绝缘介质层中，所述第一通孔暴露出所述发射区，所述第二通孔暴露出所述栅极结构；
填充金属材料于所述第一通孔和所述第二通孔中，以将所述发射区和所述栅极结构引出。
9.一种绝缘栅双极型晶体管，其特征在于，包括：
衬底；
栅极结构，形成于所述衬底中；
少子存储层，形成于所述衬底中，且所述少子存储层包围所述栅极结构的底部；
体区，形成于所述栅极结构两侧的衬底顶部，所述体区与所述少子存储层之间间隔所述衬底。
10.如权利要求9所述的绝缘栅双极型晶体管，其特征在于，所述衬底与所述少子存储层具有第一导电类型，所述体区具有第二导电类型。
CN202210117032.4A 2022-02-08 2022-02-08 绝缘栅双极型晶体管及其制造方法 Pending CN114156180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210117032.4A CN114156180A (zh) 2022-02-08 2022-02-08 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210117032.4A CN114156180A (zh) 2022-02-08 2022-02-08 绝缘栅双极型晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN114156180A true CN114156180A (zh) 2022-03-08

Family

ID=80450224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210117032.4A Pending CN114156180A (zh) 2022-02-08 2022-02-08 绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114156180A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100038675A1 (en) * 2008-08-14 2010-02-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor devices and methods for manufacturing the same
CN103035521A (zh) * 2012-11-05 2013-04-10 上海华虹Nec电子有限公司 实现少子存储层沟槽型igbt的工艺方法
CN104347405A (zh) * 2013-08-09 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管的制造方法
CN104979376A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 绝缘栅双极晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100038675A1 (en) * 2008-08-14 2010-02-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor devices and methods for manufacturing the same
CN103035521A (zh) * 2012-11-05 2013-04-10 上海华虹Nec电子有限公司 实现少子存储层沟槽型igbt的工艺方法
CN104347405A (zh) * 2013-08-09 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管的制造方法
CN104979376A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 绝缘栅双极晶体管及其形成方法

Similar Documents

Publication Publication Date Title
US9496378B2 (en) IGBT with buried emitter electrode
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
JP2005505921A (ja) フローティングアイランド電圧維持層を有する半導体パワーデバイス
JP4990458B2 (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN116711080A (zh) 具有多个栅极沟槽的半导体功率装置和形成此装置的方法
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
CN110676306A (zh) 低emi深沟槽隔离平面功率半导体器件及其制备方法
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法
CN110943124A (zh) Igbt芯片及其制造方法
US20240290827A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
JPH08213620A (ja) 電界効果により制御可能の半導体デバイスの製造方法
CN116936626A (zh) Igbt器件及其制造方法
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
CN114156180A (zh) 绝缘栅双极型晶体管及其制造方法
CN115842049A (zh) 一种绝缘栅双极型晶体管及其制作方法
CN113097297A (zh) 功率器件结构及制作方法
JPH09260648A (ja) 半導体装置及びその製造方法
CN116632052B (zh) 一种沟槽栅igbt器件及其制备方法
US11862676B2 (en) Semiconductor device and preparation method thereof
US11799024B2 (en) Semiconductor device and preparation method therefor
JPH10335630A (ja) 半導体装置及びその製造方法
CN111933702B (zh) 绝缘栅双极型晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220308