CN104979376A

CN104979376A - 绝缘栅双极晶体管及其形成方法

Info

Publication number: CN104979376A
Application number: CN201410131211.9A
Authority: CN
Inventors: 冯喆韻; 王刚宁; 刘丽; 唐凌
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2014-04-02
Filing date: 2014-04-02
Publication date: 2015-10-14
Anticipated expiration: 2034-04-02
Also published as: CN104979376B

Abstract

一种绝缘栅双极晶体管及其形成方法。本发明通过两沟槽的底部在第一类型半导体衬底内形成物理上连接的第一扩散区与第二扩散区，并在填充沟槽所形成的第二类型填入部表面形成第一类型集电极区域，在两第二类型填入部之间的第二类型离子掺杂衬底的正面部分形成发射极、栅极。将集电极、发射极以及栅极都形成在衬底正面，不需使用外延层生长，降低了成本，同时提高了绝缘栅双极晶体管制作过程中与其它半导体器件的兼容性。此外，两第二类型填入部、第一扩散区与第二扩散区限制了载流子的运动空间，使得绝缘栅双极晶体管不受同一衬底上的其它器件干扰，也不会干扰同一衬底上的其它器件，且能提高衬底上所制作的绝缘栅双极晶体管的器件密度。

Description

绝缘栅双极晶体管及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种绝缘栅双极晶体管及其形成方法。

背景技术

绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，IGBT），是由BJT（双极型晶体管）和MOS（绝缘栅型场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。BJT饱和压降低，载流子密度大，但驱动电流较大，MOSFET驱动功率很小，开关速度快，但导通压降大，载流子密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。

图1是现有的一种IGBT结构。参照图1所示，该IGBT的制作方法主要包括：形成缓冲层的步骤，在P型晶圆正面形成N⁺缓冲层；形成N⁺型器件层的步骤，在N⁺型缓冲层上通过外延生长而形成N型器件层；形成发射极及栅极的步骤，在N型器件层上形成IGBT的正面结构，该正面结构包括发射极及栅极；形成集电极的步骤，在晶圆背面形成集电极。

上述结构在制作过程中，由于涉及外延生长工艺，因而成本较高，其二，上述结构为垂直型，因而与晶圆表面的其它逻辑电路制作方法不兼容。

有鉴于此，本发明提供一种新的绝缘栅双极晶体管及其形成方法，以解决上述技术问题。

发明内容

本发明实现的目的是降低绝缘栅双极晶体管晶体管的成本以及提高兼容性。

为实现上述目的，本发明的一方面提供一种绝缘栅双极晶体管的形成方法，包括：

提供第一类型半导体衬底，从所述半导体衬底正面在所述衬底内形成两平行的沟槽；

在两沟槽侧壁形成扩散阻挡层；

通过所述两沟槽的底部在第一类型半导体衬底内分别形成第一扩散区与第二扩散区，并填充沟槽形成第二类型填入部，其中，第一扩散区与第二扩散区物理上相连，且第一扩散区与第二扩散区都为第二类型半导体衬底，所述第二类型与所述第一类型相反；

对所述两第二类型填入部、第一扩散区与第二扩散区围合的半导体衬底进行第二类型离子掺杂；

在所述两第二类型填入部之间的第二类型离子掺杂半导体衬底的正面部分形成绝缘栅双极晶体管的发射极、栅极，并在两第二类型填入部表面部分形成绝缘栅双极晶体管的集电极，其中，发射极包括：第一类型基区，形成在第一类型基区内的第二类型源极区域以及第一类型的接触区域，集电极包括：第二类型填入部以及形成在第二类型填入部表面的第一类型集电极区域，栅极包括：形成在第二类型源极区域与第一类型集电极区域之间的半导体衬底表面，且覆盖部分第一类型基区的栅极绝缘层，以及位于栅极绝缘层上的栅电极层。

可选地，所述第一类型为P型。

可选地，通过所述两沟槽的底部在第一类型半导体衬底内分别形成第一扩散区与第二扩散区的实现方法为：

两平行的沟槽是通过干法刻蚀形成的，利用刻蚀两沟槽过程中的光刻胶为掩膜，向所述沟槽底部注入第二类型的重掺杂离子；

使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

可选地，先在两沟槽内填入第二类型离子重掺杂的多晶硅形成所述第二类型填入部，后使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

可选地，向所述沟槽底部注入的第二类型重掺杂离子的浓度范围为1×10¹⁸～1×10²⁰/cm³。

可选地，在两沟槽内填入第二类型离子重掺杂的多晶硅后，在两第二类型填入部之间的半导体衬底表面形成浅沟槽隔离结构，所述浅沟槽隔离结构形成中具有热工艺，所述热工艺中的热量使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

在两沟槽内填入第二类型离子重掺杂的多晶硅形成所述第二类型填入部；

使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

可选地，边在两沟槽内淀积多晶硅，边进行第二类型离子重掺杂。

可选地，在两沟槽内填入第二类型离子重掺杂的多晶硅中，第二类型离子的浓度范围为1×10¹⁸～1×10²⁰/cm³。

可选地，使第二类型的重掺杂离子在第一类型半导体衬底内扩散所采用的温度范围为1000℃～1500℃。

此外，本发明的另一方面提供一种绝缘栅双极晶体管，包括：

第一类型半导体衬底；

从所述半导体衬底正面向半导体衬底内延伸的两平行的条状第二类型填入部，以及分别连接在两第二类型条状填入部底部的第一扩散区与第二扩散区，其中，第一扩散区与第二扩散区物理上相连，所述第二类型与所述第一类型相反，所述两条状第二类型填入部、第一扩散区与第二扩散区围合的半导体衬底为第二类型离子掺杂半导体衬底；

形成在所述第二类型离子掺杂半导体衬底的正面部分的发射极、栅极，以及形成在所述第二类型条状填入部表面部分的集电极，其中，发射极包括：第一类型基区，形成在第一类型基区内的第二类型源极区域以及第一类型的接触区域，集电极包括：第二类型条状填入部以及形成在第二类型条状填入部表面的第一类型集电极区域，栅极包括：形成在第二类型源极区域与第一类型集电极区域之间的半导体衬底正面，且覆盖部分第一类型基区的栅极绝缘层，以及位于栅极绝缘层上的栅电极层。

可选地，第二类型条状填入部、第一扩散区与第二扩散区为第二类型离子重掺杂区。

可选地，第一类型集电极区域为第一类型离子重掺杂区。

可选地，第二类型条状填入部的材质为掺杂多晶硅。

可选地，两第二类型条状填入部与第一类型基区通过浅沟槽隔离结构隔离。

与现有技术相比，本发明的技术方案具有以下优点：1）本发明通过两沟槽的底部在第一类型半导体衬底内形成物理上连接的第一扩散区与第二扩散区，填充沟槽形成第二类型填入部，并在第二类型填入部表面形成第一类型集电极区域，且对所述两第二类型填入部、第一扩散区与第二扩散区围合的半导体衬底进行第二类型离子掺杂后，在所述两第二类型填入部之间的第二类型离子掺杂半导体衬底的正面部分形成绝缘栅双极晶体管的发射极、栅极，如此，将集电极、发射极以及栅极都形成在半导体衬底的正面，避免了采用现有技术外延层的生长，降低了成本，同时提高了绝缘栅双极晶体管制作过程中与其它半导体器件的兼容性。此外，由于两第二类型填入部、第一扩散区与第二扩散区围合成一个相对独立的第二类型离子掺杂区，换言之，载流子的运动空间被限制在上述围合区，从而使得绝缘栅双极晶体管不受同一半导体衬底上的其它器件干扰，也不会干扰同一半导体衬底上的其它器件，且相对于载流子运动空间不受限制的绝缘栅双极晶体管，能提高半导体衬底上所制作的绝缘栅双极晶体管的器件密度。

2）可选方案中，通过所述两沟槽的底部在第一类型半导体衬底内分别形成第一扩散区与第二扩散区有两种实现方法：a）两平行的沟槽是通过干法刻蚀形成的，利用刻蚀两沟槽过程中的光刻胶为掩膜，向所述沟槽底部注入第二类型的重掺杂离子；使第二类型的重掺杂离子在第一类型半导体衬底内扩散；b）在两沟槽内填入第二类型离子重掺杂的多晶硅形成第二类型填入部；使第二类型的重掺杂离子在第一类型半导体衬底内扩散。换言之，一种为直接向沟槽底部的半导体衬底注入与该衬底半导体类型相反的掺杂离子，使其扩散，另一种借助沟槽内填充的掺杂多晶硅中的掺杂离子向衬底的扩散，该掺杂多晶硅的掺杂离子与衬底半导体类型相反。上述方案为扩散区的形成提供了两种具体的方案。

3）可选方案中，对于2）方案中的掺杂离子的扩散，其是利用浅沟槽隔离结构制作过程中的热工艺，相对于采用额外热退火工艺使掺杂离子扩散的方案，提高了效率。

4）可选方案中，对于2）方案或3）方案中的掺杂离子的扩散，其采用的温度范围为1000℃～1500℃，上述温度使得掺杂离子扩散较快的前提下，避免了热制程对同一半导体衬底中的其它器件，例如晶体管的性能影响。

5）可选方案中，对于2）方案中注入的掺杂离子，或沟槽内填入的掺杂多晶硅中的掺杂离子，其浓度范围为1×10¹⁸～1×10²⁰/cm³，上述范围在现有的第一类型半导体衬底中，能较好地隔绝两第二类型填入部、第一扩散区与第二扩散区围合的半导体衬底内外的载流子。

附图说明

图1是现有技术的绝缘栅双极晶体管的结构示意图；

图2至图4是本发明一个实施例的绝缘栅双极晶体管在制作过程中的结构示意图；

图5是图2至图4制作完成后的绝缘栅双极晶体管的结构示意图；

图6是本发明另一个实施例的绝缘栅双极晶体管的结构示意图。

具体实施方式

如背景技术中所述，现有的绝缘栅双极晶体管在制作过程中，一、由于涉及外延生长工艺，因而成本较高；二，上述结构为垂直型，因而与晶圆表面的其它逻辑电路制作方法不兼容。针对上述技术问题，本发明通过两沟槽的底部在第一类型半导体衬底内形成物理上连接的第一扩散区与第二扩散区，填充沟槽形成第二类型填入部，并在第二类型填入部表面形成第一类型集电极区域，且对所述两第二类型填入部、第一扩散区与第二扩散区围合的半导体衬底进行第二类型离子掺杂后，在所述两第二类型填入部之间的第二类型离子掺杂半导体衬底的正面部分形成绝缘栅双极晶体管的发射极、栅极，如此，将集电极、发射极以及栅极都形成在半导体衬底的正面，避免了采用现有技术外延层的生长，降低了成本，同时提高了绝缘栅双极晶体管制作过程中与其它半导体器件的兼容性。此外，由于两第二类型填入部、第一扩散区与第二扩散区围合成一个相对独立的第二类型离子掺杂区，换言之，载流子的运动空间被限制在上述围合区，从而使得绝缘栅双极晶体管不受同一半导体衬底上的其它器件干扰，也不会干扰同一半导体衬底上的其它器件，且相对于载流子运动空间不受限制的绝缘栅双极晶体管，能提高半导体衬底上所制作的绝缘栅双极晶体管的器件密度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图4是本发明一个实施例的绝缘栅双极晶体管在制作过程中的结构示意图。图5是图2至图4制作完成后的绝缘栅双极晶体管的结构示意图。以下结合图2至图5，详细介绍绝缘栅双极晶体管的一种形成方法及形成的绝缘栅双极晶体管。

首先介绍形成方法。参照图2所示，首先，提供第一类型半导体衬底10，从所述半导体10正面在所述衬底10内形成两平行的沟槽11。

具体地，上述第一类型的半导体衬底10为P型。在P型半导体衬底10内形成沟槽的工艺请参照现有的沟槽形成工艺。例如在衬底10表面旋涂光刻胶，利用具有两沟槽图形对应的图案化掩膜板曝光光刻胶，并进行显影后形成图案化的光刻胶，后以该图案化的光刻胶为掩膜刻蚀衬底10以形成两平行的沟槽11。上述沟槽11的深度越深，绝缘栅双极晶体管所耐的高压越高。

接着，参照图3所示，在两沟槽11侧壁形成扩散阻挡层12。

上述扩散阻挡层12的材质例如为现有的扩散阻挡层材质，例如氮化钛，氮化钽等，形成工艺例如为物理气相沉积。

上述扩散阻挡层12的作用是防止沟槽11内填入的掺杂多晶硅中的掺杂离子从侧壁扩散入半导体衬底10。此外，为了使得掺杂离子能从沟槽11底部扩散入半导体衬底10，需去除气相沉积工艺中沉积在沟槽11底部的扩散阻挡层。上述去除方法可以为回蚀（Etch Back），即无掩膜刻蚀。

之后，参照图4所示，通过所述两沟槽11的底部在第一类型半导体衬底10内分别形成第一扩散区13与第二扩散区14，并填充沟槽11形成第二类型填入部15，其中，第一扩散区13与第二扩散区14物理上相连，且第一扩散区13与第二扩散区14都为第二类型半导体衬底，所述第二类型与所述第一类型相反。

在具体实施过程中，通过所述两沟槽11的底部在第一类型半导体衬底10内分别形成第一扩散区13与第二扩散区14有两种实现方法：

a）由于两平行的沟槽11是通过干法刻蚀形成的，因而可以利用刻蚀两沟槽11过程中的光刻胶为掩膜，向所述沟槽11底部注入第二类型的重掺杂离子；

之后使第二类型的重掺杂离子在第一类型半导体衬底10内扩散。

b）先在两沟槽11内填入第二类型离子重掺杂的多晶硅形成第二类型填入部15；

具体地，对于a）方案，第二类型的重掺杂离子是直接注入在沟槽11底部的半导体衬底10内，即第一扩散区13与第二扩散区14的扩散源是半导体衬底10内的两个离子注入区。上述注入的离子浓度范围为1×10¹⁸～1×10²⁰/cm³，使得扩散所形成的第一扩散区13与第二扩散区14中的离子浓度低于上述浓度一至两个数量级。此外，使第二类型的重掺杂离子在第一类型半导体衬底10内扩散是通过热工艺实现的，上述热工艺所采用的温度范围为1000℃～1500℃。

需要说明的是，加热衬底10使得掺杂离子扩散之前，可以先在两沟槽11内填入第二类型离子重掺杂的多晶硅以形成第二类型填入部15。即在掺杂离子热扩散过程中，沟槽11内的多晶硅中的部分重掺杂离子也扩散入了衬底10。当然，也可以在第一扩散区13与第二扩散区14形成完毕后，再在沟槽11内填入第二类型离子重掺杂的多晶硅以形成第二类型填入部15。

对于b）方案，大致与a）方案相同，区别在于，第一扩散区13与第二扩散区14的扩散源是沟槽11内填入的掺杂多晶硅。在具体实施过程中，掺杂多晶硅的形成方法可以为：边在两沟槽内淀积多晶硅，边进行第二类型离子重掺杂；也可以淀积完多晶硅后，对该多晶硅注入掺杂离子。相对于后者方案，前者能使得靠近沟槽11底部的多晶硅的掺杂离子浓度更易控制。

本步骤形成的第一扩散区13与第二扩散区14，以及结合两第二类型填入部15，三者在半导体衬底10内形成了一个埋层（Buried Layer），上述埋层能隔绝该埋层所围合的半导体衬底10内外的载流子。

然后，参照图5所示，对所述两第二类型填入部15、第一扩散区13与第二扩散区14围合的半导体衬底10进行第二类型离子掺杂。

上述离子重掺杂的浓度范围为1×10¹⁵～1×10¹⁶/cm³。

本步骤完成后，形成了第二类型离子掺杂半导体衬底16。

之后，仍参照图5所示，在所述两第二类型填入部15之间的第二类型离子掺杂半导体衬底16的正面部分形成绝缘栅双极晶体管的发射极17、栅极19，并在两第二类型填入部15表面部分形成绝缘栅双极晶体管的集电极18，其中，发射极17包括：第一类型基区171，形成在第一类型基区171内的第二类型源极区域172以及第一类型的接触区域173，集电极18包括：第二类型填入部15以及形成在第二类型填入部15表面的第一类型集电极区域181，栅极19包括：形成在第二类型源极区域172与第一类型集电极区域181之间的半导体衬底16表面，且覆盖部分第一类型基区171的栅极绝缘层191，以及位于栅极绝缘层191上的栅电极层192。

上述形成第一类型基区171，第二类型源极区域172、第一类型的接触区域173、第一类型集电极区域181、栅极绝缘层191以及栅电极层192的工艺为现有工艺，在此不再赘述。

至此，本实施例形成了一种绝缘栅双极晶体管，参照图5所示，该绝缘栅双极晶体管包括：

第一类型半导体衬底10；

从所述半导体衬底10正面向半导体衬底10内延伸的两平行的条状第二类型填入部15，以及分别连接在两第二类型条状填入部15底部的第一扩散区13与第二扩散区14，其中，第一扩散区13与第二扩散区14物理上相连，所述第二类型与所述第一类型相反，所述两条状第二类型填入部15、第一扩散区13与第二扩散区14围合的半导体衬底为第二类型离子掺杂半导体衬底16；

形成在所述第二类型离子掺杂半导体衬底16的正面部分的发射极17、栅极19，以及形成在所述第二类型条状填入部15表面部分的集电极18，其中，发射极17包括：第一类型基区171，形成在第一类型基区171内的第二类型源极区域172以及第一类型的接触区域173，集电极18包括：第二类型条状填入部15以及形成在第二类型条状填入部15表面的第一类型集电极区域181，栅极19包括：形成在第二类型源极区域172与第一类型集电极区域181之间的半导体衬底16正面，且覆盖部分第一类型基区171的栅极绝缘层191，以及位于栅极绝缘层191上的栅电极层192。

可以看出，本实施例中，衬底10为P型半导体衬底，第二类型条状填入部15、第一扩散区13与第二扩散区14为N⁺区，三者所围合的半导体衬底16为N区，第一类型基区171为P区，第二类型源极区域172为N⁺区，第一类型的接触区域173为P⁺区，第一类型集电极区域181为P⁺区。对应各区域的P型离子或N型离子参照现有的P型离子或N型离子。

其它实施例中，衬底10也可以为N型半导体衬底，第二类型条状填入部15、第一扩散区13与第二扩散区14为P⁺区，三者所围合的半导体衬底16为P区，第一类型基区171为N区，第二类型源极区域172为P⁺区，第一类型的接触区域173为N⁺区，第一类型集电极区域181为N⁺区。

可以理解的是，本发明通过两沟槽11的底部在第一类型半导体衬底10内形成物理上连接的第一扩散区13与第二扩散区14，填充沟槽11形成第二类型填入部15，并在第二类型填入部15表面形成第一类型集电极区域181，且对所述两第二类型填入部15、第一扩散区13与第二扩散区14围合的半导体衬底10进行第二类型离子掺杂后，在所述两第二类型填入部15之间的第二类型离子掺杂半导体衬底16的正面部分形成绝缘栅双极晶体管的发射极17、栅极19，如此，将集电极18、发射极17以及栅极19都形成在半导体衬底10的正面，避免了采用现有技术外延层的生长，降低了成本，同时提高了绝缘栅双极晶体管制作过程中与其它半导体器件的兼容性。此外，由于两第二类型填入部15、第一扩散区13与第二扩散区14围合成一个相对独立的第二类型离子掺杂区16，换言之，载流子的运动空间被限制在上述围合区，从而使得绝缘栅双极晶体管不受同一半导体衬底上的其它器件干扰，也不会干扰同一半导体衬底上的其它器件，且相对于载流子运动空间不受限制的绝缘栅双极晶体管，能提高半导体衬底上所制作的绝缘栅双极晶体管的器件密度。

与图5中的绝缘栅双极晶体管的区别在于，两第二类型条状填入部15与第一类型基区171通过浅沟槽隔离结构20隔离。

需要说明的是，在两沟槽11内填入第二类型离子重掺杂的多晶硅形成第二类型填入部15后，在两第二类型填入部15之间的半导体衬底表面形成浅沟槽隔离结构20，具体地，在第二类型填入部15与预定形成第一类型基区的区域之间形成浅沟槽隔离结构20，所述浅沟槽隔离结构20形成中具有热工艺，所述热工艺中的热量使第二类型的重掺杂离子在第一类型半导体衬底10内扩散。上述形成浅沟槽隔离结构20的方法为现有工艺，例如局部热氧化法、物理气相沉积法、或化学气相沉积法等。

可以理解的是，上述使第二类型的重掺杂离子在第一类型半导体衬底10内扩散的热量也可以为同一半导体衬底10中形成的其它器件中的浅沟槽隔离结构形成中的热工艺。换言之，在两第二类型填入部15、第一扩散区13与第二扩散区14围合的半导体衬底10进行第二类型离子掺杂，形成第二类型离子重掺杂16后，再制作隔离两第二类型条状填入部15与第一类型基区171的浅沟槽隔离结构。

本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，各实施例中的相同结构及结构的形成方法参照前述实施例的相同部分。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种绝缘栅双极晶体管的形成方法，其特征在于，包括：

在两沟槽侧壁形成扩散阻挡层；

2.根据权利要求1所述的形成方法，其特征在于，所述第一类型为P型。

3.根据权利要求1所述的形成方法，其特征在于，通过所述两沟槽的底部在第一类型半导体衬底内分别形成第一扩散区与第二扩散区的实现方法为：

使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

4.根据权利要求3所述的形成方法，其特征在于，先在两沟槽内填入第二类型离子重掺杂的多晶硅形成所述第二类型填入部，后使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

5.根据权利要求3或4所述的形成方法，其特征在于，向所述沟槽底部注入的第二类型重掺杂离子的浓度范围为1×10¹⁸～1×10²⁰/cm³。

6.根据权利要求4所述的形成方法，其特征在于，在两沟槽内填入第二类型离子重掺杂的多晶硅后，在两第二类型填入部之间的半导体衬底表面形成浅沟槽隔离结构，所述浅沟槽隔离结构形成中具有热工艺，所述热工艺中的热量使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

7.根据权利要求1所述的形成方法，其特征在于，通过所述两沟槽的底部在第一类型半导体衬底内分别形成第一扩散区与第二扩散区的实现方法为：

使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

8.根据权利要求7所述的形成方法，其特征在于，边在两沟槽内淀积多晶硅，边进行第二类型离子重掺杂。

9.根据权利要求7所述的形成方法，其特征在于，在两沟槽内填入第二类型离子重掺杂的多晶硅中，第二类型离子的浓度范围为1×10¹⁸～1×10²⁰/cm³。

10.根据权利要求7所述的形成方法，其特征在于，在两沟槽内填入第二类型离子重掺杂的多晶硅后，在两第二类型填入部之间的半导体衬底表面形成浅沟槽隔离结构，所述浅沟槽隔离结构形成中具有热工艺，所述热工艺中的热量使第二类型的重掺杂离子在第一类型半导体衬底内扩散。

11.根据权利要求3或7所述的形成方法，其特征在于，使第二类型的重掺杂离子在第一类型半导体衬底内扩散所采用的温度范围为1000℃～1500℃。

12.一种绝缘栅双极晶体管，其特征在于，包括：

第一类型半导体衬底；

13.根据权利要求12所述的绝缘栅双极晶体管，其特征在于，第二类型条状填入部、第一扩散区与第二扩散区为第二类型离子重掺杂区。

14.根据权利要求12所述的绝缘栅双极晶体管，其特征在于，第一类型集电极区域为第一类型离子重掺杂区。

15.根据权利要求12所述的绝缘栅双极晶体管，其特征在于，第二类型条状填入部的材质为掺杂多晶硅。

16.根据权利要求12所述的绝缘栅双极晶体管，其特征在于，两第二类型条状填入部与第一类型基区通过浅沟槽隔离结构隔离。