CN101783346A - 带有屏蔽栅极沟道的电荷平衡器件 - Google Patents

Abstract

本发明提出了一种设置在含有多个深沟道的半导体衬底上的半导体功率器件，外延层填充在所述的深沟道中，同时生长的一个顶部外延层，覆盖在半导体衬底上方所述的深沟道顶面上。设置在所述的顶部外延层中的多个沟道金属氧化物半导体场效应管单元，顶部外延层作为本体区，半导体衬底作为漏极区，通过深沟道中的外延层和水平方向上紧邻深沟道的半导体衬底区之间的电荷平衡，获得超级结效应。每个沟道金属氧化物半导体场效应管单元还包括一个沟道栅极和一个栅极屏蔽掺杂区，设置在每个沟道金属氧化物半导体场效应管单元的每个沟道栅极下方，并与每个沟道栅极基本校准，以便在电压击穿时，屏蔽沟道栅极。

Description

带有屏蔽栅极沟道的电荷平衡器件

技术领域

本发明涉及一种垂直半导体功率器件，特别涉及一种具有单一薄外延层，依靠先进制造来实现的，可用于制备各种尺寸的带有超级结结构和屏蔽了栅极沟道的电荷平衡的垂直功率器件，通过简单、灵活的制作工艺，适用于不同的击穿电压。

背景技术

传统的制造技术和器件结构，虽然在减小的串联电阻的同时，能进一步提高击穿电压，但仍然面临许多技术难题。由于传统高功率器件的结构特点，通常需要多个费时、复杂和昂贵的制作过程，因此高压半导体功率器件的实际应用和实用性都是有限的。正如下文将要讨论的那样，高压功率器件的制作工艺都很复杂，而且产量和收益都很低。另外，半导体功率器件通常并不是用原始半导体晶片制作，而是用带有外延层的预处理晶片制作而成。这无疑增加了半导体功率器件的制作成本。而且其功能和性能特征也取决于，形成外延层时所用的工艺参数。因此，对于依赖于原始预处理晶片的功率器件，这种预处理的晶片的使用，进一步局限了这些功率器件的可制造性以及生产的灵活性。

相对于传统工艺而言，超级结技术具有在不增加漏-源电阻Rdson的同时，获得更高的击穿电压等优点。对于标准的功率晶体管单元，击穿电压很大程度上依赖于低掺杂的漂流层。因此，漂流层越厚，所能承受的额定电压越高，但漏-源电阻Rdson却大幅增加。在传统功率器件中，漏-源电阻Rdson与击穿电压BV近似复合以下函数关系：

Rdson∝BV2.5

相比之下，带有超级结结构的器件漂流区中达到了电荷平衡。漏-源电阻Rdson与击穿电压BV复合一个更加便于应用的函数关系式，即：

Rdson∝BV

因此在高压器件应用中，需要通过设计和生产带有超级结结构的半导体功率器件，以便降低漏-源电阻Rdson，同时获得高击穿电压，提升器件性能。漂流区中沟道附近的区域，带有相反的导电类型。只要沟道附近的区域同样掺杂相反的导电类型，漂流区的相对掺杂浓度就会比较高。在关闭状态时，这两个区域中的电荷相互抵消，漂流区呈耗尽状态，可以承受高电压，这被称为超级结效应。在开启状态时，由于漂流区的掺杂浓度较高，所以其漏-源电阻Rdson比较低。

然而在制造功率器件方面，传统的超级结技术仍然会遇到许多技术上的难题与局限性。更确切地说，一些传统结构中都要求带有多外延层和/或掩埋层。根据以前的制作工艺，许多器件结构都需要多次进行背部刻蚀和化学机械抛光(CMP)工艺。此外，这些制作工艺处理器件的过程，有时并不符合标准的铸造工艺。例如，有些标准的高产量半导体铸造厂都具有氧化物化学机械抛光(CMP)，但有些超级结技术中需要用到的硅化学机械抛光(CMP)却没有。因此，这些器件的结构特点和制作工艺决定了，它们并不适用于从低压到高压的器件应用。换言之，某些工艺成本过高，并且/或者工艺太过冗长复杂，并不适用于高额定电压的器件应用。下文还将继续讨论，这些具有不同结构特点、通过各种工艺制造的传统器件，都带有阻碍这些器件在市场需求中实际应用的困难和局限。

由于标准的VDMOS并不具备电荷平衡的功能特点，因此适用于高压的半导体功率器件的传统类型包括带有如图1A所示的标准结构的器件。根据I-V(电流-电压)性能测试，以及对这种类型器件的模拟分析进一步证实：正是出于这个原因，击穿电压才没有超过一维品质因数，即约翰逊极限。为了满足高击穿电压的要求，带有这种结构的器件通常漏极漂流区的掺杂浓度较低，致使其导通电阻相对较高。为了降低导通电阻，这种器件的晶片尺寸通常都很大。鉴于以上所述的缺点：晶片成本过高(每个晶圆上的晶片数量太少)以及不适用于标准封装中的较大的晶片，因此尽管这种器件的制作工艺简单，而且生产成本不高，然而对于标准封装中高电流、低阻抗的应用要求，它们却并不满足。

半导体功率器件的第二种类型是带有二维电荷平衡的结构，这种器件对于给定的阻抗，可获得高于约翰逊极限的击穿电压，或对于给定的击穿电压，可获得低于约翰逊极限的电阻率(导通电阻Rdson×器件面积)。这种类型的器件结构通常称为超级结技术器件。在超级结结构中，基于在氧化物旁路的器件中的PN结和静电场起电板技术，在一个垂直器件的漂流漏极区中，平行于电流方向上的电荷平衡，可以使器件获得更高的击穿电压。

图1B为一个带有超级结器件的横截面视图，通过增大漂流区中的漏极掺杂浓度，在保持击穿电压不变的情况下，降低器件的电阻率(Rsp＝阻抗×有源区)。通过在漏极中形成P-型(对于n-沟道器件)垂直立柱，导致高压下漏极在水平方向完全耗尽，在N+衬底处从漏极高压中夹断并屏蔽沟道，从而达到电荷平衡。欧洲专利0053854(1982)和美国专利4,754,310中都已经提到了这种技术，具体在该专利的图13以及美国专利5,216,275中。之前的这些公开说明书中，垂直超级结都是作为N和P型掺杂物的垂直立柱。在垂直DMOS器件中，如附图所示，通过掺杂一个带有侧壁的结构，形成其中一个掺杂立柱，获得垂直电荷平衡。除了掺杂立柱，美国专利4134123和美国专利6037632还提出使用掺杂浮岛来增加击穿电压或降低电阻。超级结的这种器件结构仍然通过耗尽P-区，屏蔽栅极/沟道不受漏极影响。但由于电荷存储和转换等问题，这种浮岛结构仍然受到很多技术难题的局限。

对于上述的超级结型器件，由于其制作方法工序繁多、有些工序进度缓慢而且产量很低，因此要制备这种器件通常相当复杂、昂贵，而且需要很长的加工时间。确切地说，这些工序包含多个外延层和掩埋层。部分结构甚至要求沟道深度要穿过整个漂流区，并且大多数工艺都需要进行背部刻蚀或化学机械抛光。总之，这些传统结构和制作方法制作缓慢而且成本昂贵，并不经济实用，不适于广泛应用。

本专利申请为由本专利的发明人申请的美国专利12/005,878的部份接续申请案，其中提出了一种在深沟道中生长的带有电荷平衡外延立柱的超级结器件。沟道金属氧化物半导体场效应管(MOSFET)形成在深沟道以及深沟道周围区域上方的顶部外延层中。但是这种器件的沟道栅极所处的电场较高，容易因电压击穿而受损。

因此，除了要改进这种超级结器件的结构和制作工艺，还需要在击穿时屏蔽有源单元的敏感栅极。图1C-1至图1C-3表示美国专利6,635,906所述的在外延层的大部分层中，带有P-浮岛1的器件。但是这些浮岛不能自对准到栅极或沟道上，而且在电压击穿时，并不能有效地保护敏感沟道栅极。Takaya等人在2005年举行的第17届功率半导体器件&集成电路国际论坛上发表的《浮岛与厚底部氧化物沟道栅极金属氧化物半导体场效应管(FITMOS)》一文中提出了一种结构，如图1D所示，这种结构表示，为了使漏极和在沟道栅极底部的P-区达到电荷平衡而植入的浮动P-区，可以于将栅极从P-区中分离出来。但是由于这些位于沟道栅极下方的P-植入区，与带有厚底部氧化物的栅极沟道接触，因此可能会减少开路时通过的电流量。

因此，在功率半导体器件设计和制造工艺中，为了解决上述困难与局限，有必要找到一种新的功率器件结构和制造方法。

发明内容

本发明一方面是为了提出一种新改良过的器件结构和制作方法，通过简单、便捷的制作工序，在漂流区中形成掺杂立柱，实现电荷平衡。无需背部刻蚀或化学机械抛光，精简了加工步骤，只需形成一个单一的薄外延层，外延层同时生长在深沟道中和深沟道上方，以及深沟道周围区域的顶面上，形成超级结结构。在沟道中的外延层部分形成外延立柱。在深沟道上方以及深沟道周围区域表面上方的外延层部分，形成薄的顶部外延层，沟道金属氧化物半导体场效应管单元就形成在这个顶部外延层中。这两部分外延层可以作为单一外延层同时生长。晶体管单元的沟道栅极进一步被屏蔽，一旦发生电压击穿，掺杂的屏蔽区通过沟道栅极植入到栅极下方的漂流区，形成了自校准掺杂屏蔽区，从而屏蔽敏感栅极，解决了上述困难和局限。掺杂的屏蔽区降低了沟道栅极处的峰值电场；还减慢了碰撞电离速度，增加了击穿电压。最终的结构提升了电参数的可靠性和稳定性。掺杂的屏蔽区形成在沟道栅极下方的聚积区下方，并不接触沟道栅极。在栅极沟道下方有一个额外的掺杂层，其导电类型和聚积区的导电类型相同，此掺杂层可以确保掺杂的屏蔽区没有接触到栅极沟道，从而使器件开启时通过的电流更多。

本发明的另一方面在于，本发明所述的超级结结构和形状可用来灵活调整所需的击穿电压的范围。其制作工艺简便，可使用标准的处理模块和设备通过标准工艺，方便地制备。由于此结构的晶体管部分，例如沟道栅极双扩散金属氧化物半导体(DMOS)，是自校准的，因此还可进一步简化制作工艺。上述技术难题与局限就会迎刃而解。

确切地说，本发明的一个方面在于提出了一种新改良过的器件结构和制作方法，以便在深沟道中形成一个外延层，并且此外延层带有一层薄的顶部外延层部分，覆盖在器件顶面上。此外延层的一部分也作为金属氧化物半导体场效应管(在n-沟道金属氧化物半导体场效应管的情况下为p-型)的本体区。此外，在这个顶部薄外延层中形成的金属氧化物半导体场效应管单元，为沟道金属氧化物半导体场效应管。沟道栅极通过带有任选的沟道侧壁和沟道底部掺杂植入区的顶部薄外延层打开，以消除可能受沟道栅极的深度以及外延层的掺杂浓度影响的沟道性能的敏感性。在用栅极多晶硅层填充栅极沟道之前，通过栅极沟道，将多个掺杂屏蔽区植入到栅极下方的漂流区中。掺杂屏蔽区的导电类型与金属氧化物半导体场效应管的本体区的导电类型相同，并且掺杂屏蔽区还担负栅极屏蔽掺杂区的作用，与栅极沟道自校准。掺杂屏蔽区可以是浮岛，或者是被连接(偏置)到深沟道中的外延层，从而也就被连接到了本体区。特别的是浮岛的情况并不太理想，原因是浮动捕获电荷，并使器件漂流；被捕获的电荷需要花时间扩散出去，这就减慢了电转换。晶体管单元的性能可以通过简单、便捷的制作工艺来控制和调整。本发明所述的超级结结构可以通过进一步的改进，应用到更广泛的领域。

本发明的另一方面在于，提出了一种新改良过的器件结构和制作方法，以便在一个薄的顶层上形成晶体管单元，其中薄顶层作为外延层覆盖在深沟道上方，以及深沟道周围和深沟道上方的顶面上。穿过深沟道侧壁的离子注入(用和填充深沟道外延层的导电类型相反的离子)可以调节深沟道周围漂流区的掺杂浓度，以便调整和控制包括电荷平衡、漏-源电阻Rdson以及击穿电压在内的器件性能参数。因此，离子注入提供了一种电荷控制的方法，可以进一步调整和调谐半导体功率器件的性能，以便用于不同类型的应用。

本发明的另一方面在于，提出了一种新改良过的器件结构和制作方法，以便在薄的顶部P-外延层上，形成带有浅沟道栅极的功率晶体管单元，其中薄的顶部P-外延层位于垂直沟道上方的顶面周围区域上，覆盖在垂直沟道上方。通过沟道底部掺杂植入以及侧壁掺杂植入，就可以灵活地调整器件沟道的性能。侧壁掺杂植入以及沟道底部掺杂植入，用于补偿P-外延，并保护适当的积聚以及沟道区域。在用多晶硅栅极层填充栅极沟道之前，要通过栅极沟道的底面进行离子注入。使用垂直注入，形成栅极屏蔽掺杂区，以便在电压击穿时，屏蔽敏感的沟道栅极。

本发明的另一方面在于，提出了一种新改良过的器件结构和制作方法，以便在一个薄的顶层中，形成带有较深的沟道栅极的功率晶体管单元，其中薄顶层作为一个外延层，位于外延立柱上方的顶面周围区域上，覆盖在外延立柱上方。沟道栅极穿过顶部薄外延层，并延伸至衬底区，这样一来，就不再需要用于连接聚积区的沟道底部掺杂植入了。穿过栅极沟道底面注入的栅极屏蔽掺杂区形成校准的掺杂区，仍然可以屏蔽沟道栅极，用于在电压击穿时屏蔽敏感的沟道栅极。沟道底部掺杂注入仍然可用于确保栅极屏蔽掺杂区不接触栅极沟道。

本发明的一个较佳实施例简要说明了一种半导体功率器件，包括一个带有多个深沟道的半导体衬底。用一个外延层填充深沟道；此外延层还包括一个同时生长的顶部外延层，覆盖在深沟道顶面上方和半导体衬底上方的区域上。外延层的导电类型与半导体衬底相反。在顶部外延层中，形成多个沟道金属氧化物半导体场效应管单元，顶部外延层作为本体区，半导体衬底作为漏极区，通过深沟道中的外延层与半导体衬底中的区域之间的电荷平衡，获得超级结效应。每个沟道金属氧化物半导体场效应管单元还包括设置在下方的一个沟道栅极和一个栅极屏蔽掺杂区，与每一个沟道栅极自校准，并且每一个沟道金属氧化物半导体场效应管单元都会在电压击穿时，屏蔽沟道栅极。在一个典型实施例中，沟道金属氧化物半导体场效应管单元的每个沟道栅极，都通过顶部外延层开口，并用一种栅极介质材料和一种栅极导电材料填充。在另一个典型实施例中，沟道金属氧化物半导体场效应管单元的每个沟道栅极，都穿过顶部外延层，进入半导体衬底的顶部，半导体衬底中具有一个栅极沟道，其深度大于或等于顶部外延层的厚度，并且用一种栅极介质材料和一种栅极导电材料填充。在另一个典型实施例中，沟道栅极还包括位于沟道栅极侧壁周围的栅极侧壁掺杂区，以及栅极沟道下方的栅极-底部掺杂区，其中栅极侧壁掺杂区和栅极-底部掺杂区的导电类型与半导体衬底中的导电类型一致。在另一个典型实施例中，半导体衬底还包括深沟道周围的区域，其掺杂浓度梯度横向分布，从周围区域开始掺杂浓度逐渐降低，在深沟道的侧壁附近，浓度迅速降低。在另一个典型实施例中，每个金属氧化物半导体场效应管晶体管单元，在沟道栅极的侧壁以及沟道栅极下方的栅极-底部掺杂区周围，还带有栅极侧壁掺杂区，其中栅极侧壁掺杂区和栅极-底部掺杂区的导电类型都与半导体衬底中的导电类型相同。在另一个典型实施例中，深沟道在半导体衬底的底面附近，漏极接触掺杂区围绕在深沟道的底部附近，用于连接漏极电极。在另一个典型实施例中，半导体功率器件还包括一个底部金属层，构成一个漏极电极，接触漏极接头掺杂区。在另一个典型实施例中，沟道金属氧化物场效应管单元的沟道栅极和深沟道，都用外延层填充，并且进一步将外延层加工成带有栅极屏蔽掺杂区的条纹，作为浮动掺杂区设置在沟道栅极的条纹下方。在另一个典型实施例中，沟道金属氧化物场效应管单元的沟道栅极还加工成带有错位凸出部的条纹，朝着用外延层填充的深沟道，交替延伸至沟道栅极的对边上，以便在延伸的沟道栅极下面，通过设置在深沟道中的外延层，将栅极屏蔽掺杂区电连接至晶体管单元的本体区。

本发明还提出了一种在半导体衬底上制备半导体功率器件的方法。该方法包括以下步骤：a)制备半导体衬底；b)在半导体衬底上开通多个深沟道，并生长一个外延层填充深沟道，用顶部外延层覆盖半导体衬底的顶面，其中外延深沟道中的外延层部分和顶部外延层是同时生长的单层，其中外延层的导电类型与半导体衬底的导电类型相同；c)在顶部外延层中形成多个沟道金属氧化物半导体场效应管单元，通过开通多个沟道栅极，在沟道栅极下方植入多个栅极屏蔽掺杂区，以便在电压击穿半导体功率器件时屏蔽晶体管单元的沟道栅极，顶部外延层起本体区的作用，半导体衬底起漏极区的作用，通过深沟道中的外延层部分和半导体衬底中侧向深沟道的衬底部分之间的电荷平衡，获得超级结效应。在一个典型实施例中，本方法还包括通过带有第一导电类型掺杂物的深沟道侧壁植入，在深沟道之间的半导体衬底区中，形成水平浓度梯度，并通过调整深沟道侧壁植入，改变半导体功率器件的性能。在另一个典型实施例中，本方法还包括将一种导电类型与半导体衬底相同的掺杂物，植入到栅极沟道的侧壁和底部。在另一个典型实施例中，制备半导体衬底的工序包括制备单层半导体衬底，其中开通多个深沟道的工序包括在单层半导体衬底中开通多个深沟道。在另一个典型实施例中，制备半导体衬底的工序包括制备底部衬底，以及在底部衬底上生长顶部衬底层，顶部衬底层的导电类型与底部衬底的导电类型相同。在另一个典型实施例中，本方法还包括在深沟道的底部进行重掺杂，以便在生长外延层之前，形成漏极接触区；研磨衬底背部，露出漏极接触区。在另一个典型实施例中，本方法还包括在形成多个沟道金属氧化物半导体场效应管单元之前，对外延层的顶面进行部分化学机械抛光，以使其平滑。

附图说明

图1A至图1B表示通过传统方法制作的传统垂直功率器件结构的横截面视图；

图1C-1至图1C-3表示在没有与栅极和栅极沟道校准的大块外延层中形成的浮岛的横截面视图；

图1D表示在连接沟道的栅极沟道下方的掺杂区的横截面视图；

图2至图8为对应本发明的不同实施例，带有超级结结构的高压功率器件的横截面视图；

图9至图12表示用于排列沟道屏蔽掺杂区的各种不同布局结构的俯视图；

图13A至图13N表示本发明用于制作高压功率器件的加工工序的横截面视图，这种高压功率器件类似于图3所示，带有超级结结构以及自校准的沟道屏蔽掺杂区。

具体实施方式

参见图2所示金属氧化物半导体场效应管器件100的横截面视图，提出了本发明在结构和生产制造方面的新思路。金属氧化物半导体场效应管器件100的详细说明将在下文图3中介绍。金属氧化物半导体场效应管器件100位于衬底105上，衬底105中含有一个N+掺杂底部区域120，起漏极接触区的作用，通过用外延层填充的深沟道130(如下图3所示，经背部研磨)掺杂。衬底105中还含有一个顶部部分125，深沟道130就形成在顶部部分125中。例如对于一个n-沟道金属氧化物半导体场效应管，衬底105为n-型，在深沟道中的外延层为p-型。金属氧化物半导体场效应管晶体管单元位于单一薄外延层上，填充外延立柱沟道130，并覆盖在P-外延立柱周围的顶面上，将P-外延填充物填充在立柱沟道中。顶面上方的薄的P-外延层部分也作为本体区，围绕在用栅极多晶硅填充的沟道栅极145周围。P-本体区150还围绕着位于沟道栅极145周围的源极区155。沟道栅极145用栅极氧化物层140衬垫，用多晶硅填充，并被带有接触开口的绝缘层160覆盖，以便通过源极接触金属连接沟道栅极145之间的源极-本体区域。沟道栅极145被栅极-屏蔽掺杂区144屏蔽，栅极-屏蔽掺杂区144是在用栅极多晶硅填充沟道之前，通过栅极沟道植入的。因此，栅极-屏蔽掺杂区144与沟道栅极145自校准。栅极-屏蔽区144的导电类型与填充在外延立柱沟道130中的外延层的导电类型相同。

如图2所示的器件带有单一薄外延层，以便形成沟道栅极，其中沟道栅极的沟道中用栅极多晶硅填充，并通过它形成开口。这种新结构实现了超级结的性能要求，例如不超过“约翰逊极限”，击穿电压不随生长在起始衬底上的外延层的厚度变化而变化等。绝对击穿电压的因素是，沟道在半导体衬底中的深度，以及衬底区之间的外延立柱沟道中的电荷平衡。外延硅生长的厚度仅仅是在硅衬底中刻蚀的深沟道宽度的函数。传统器件必须将外延层生长为漂流区，此漂流区的厚度与所需的击穿电压成比例，因此传统器件并不具备上述柔性。

图中所示的结构尺寸灵活可变，并且通过简便的制造方法就可以生产出这种器件。例如，要制作一个在约翰逊极限以下、低电阻率、击穿电压宽范围可变(比如200V至900V)的器件，可以通过生长几微米的单一外延硅层，刻蚀深度与所需击穿电压成比例的单一沟道刻蚀(＞200V大约10-15微米，＞600V大约40-50微米，＞900V大约70-90微米)。此外，器件位于外延层130顶部上的晶体管部分的结构，是根据沟道栅极双扩散金属氧化物半导体器件而来的，其中器件结构自校准，制作方法方便、简单。本器件的敏感沟道栅极145部分距离沟道130上方的接缝较远，这也提高了器件的可靠性，并且省去了不必要的化学机械抛光过程。

参见图3，金属氧化物半导体场效应管器件100的横截面视图，依靠新颖设计的思路以及图2所示的基本结构，根据下图13A至13N所述的工艺制作而成。金属氧化物半导体场效应管器件100位于N型衬底上，包括一个N+掺杂底部区120作为漏极接触区，在底部漏极电极110上方，与其直接接触。通过含有外延层130的深沟道掺杂漏极接触区120。用一个P-外延层填充每个深沟道，并覆盖在沟道周围和沟道上方的顶面上。金属氧化物半导体场效应管晶体管单元位于单一薄P-外延层上，单一薄P-外延层填充在外延立柱沟道130中，并覆盖在P-外延立柱周围的顶面上。顶面上方的薄P-外延层由沟道栅极145周围的P-本体区150构成，带有栅极多晶硅的沟道栅极145填充在沟道中，沟道通过顶部外延层130开口。P-本体区还包围着沟道栅极145周围的源极区155。用栅极氧化物层160填充沟道栅极145，并用带有接头开口的绝缘层160覆盖沟道栅极145，以使金属阻挡层165上方的源极接触金属170接触沟道栅极145之间的源极-本体区。p-型栅极屏蔽掺杂区144进一步屏蔽沟道栅极145，并在栅极多晶硅填充栅极沟道之前，穿过栅极沟道植入到N-衬底区125中。在金属氧化物半导体场效应管器件发生电压击穿时，栅极屏蔽掺杂区144保护敏感的栅极145。P-外延立柱130周围的N衬底区125可以用N-掺杂物通过深沟道130的侧壁植入，以便获得水平掺杂浓度梯度，并控制N-立柱电荷。

通过使填充在沟道中P-外延层的电荷在水平方向上平衡，来获得超级结效应或电荷平衡，即沿垂直于垂直金属氧化物半导体场效应管结构的n-型漂流区125中的漏极电流流向，获得电荷平衡，当金属氧化物半导体场效应管处于截止状态时，漏极电流耗尽。换言之，填充在沟道中的P-外延层的电量，与N衬底附近的N-漂流区的电量基本相等，在制作公差范围内。N-漂流区中电量的控制和调节可以通过掺杂N-衬底，或掺杂N-衬底与植入在深沟道侧壁中的任何其他N-掺杂离子。对于理想状况，目标电量是每平方厘米P＝N＝1E12个原子。在制作过程中，通过植入浓度、植入退火、衬底掺杂浓度、外延掺杂浓度、沟道深度、宽度和形状、及其他处理工序的参数等对电量控制地越灵活，器件结构越优化，便于调谐获得给定击穿电压下的较低电阻率。

金属氧化物半导体场效应管晶体管单元还包括沿栅极侧壁的N型掺杂植入区135-S，以及栅极沟道底部下面的N型掺杂植入区135-B。围绕在栅极145周围的侧壁和底部掺杂植入区，可以用于消除金属氧化物半导体场效应管器件沟道，对于沟道深度和P-外延掺杂浓度的敏感性。这种新型结构的实施例是考虑到，要在P-外延层里形成高性能的金属氧化物半导体场效应管结构的基础上提出来的。外延层同最小的或没有背部刻蚀的P-外延层一同生长。一个金属氧化物半导体场效应管要工作，必须使源极的导电类型与漏极一致，与本体相反，并有一个聚积区将沟道连接到漏极上。实现了沟道栅极垂直金属氧化物半导体场效应管结构后，源极位于顶部，沟道沿栅极沟道的侧壁，形成在源极下方本体区中。聚积区必须形成在本体区和漏极之间。对于本发明所述的新型的高压器件，当生长在N衬底的顶部水平表面上的P-外延很厚时，很难形成高性能的垂直沟道栅极金属氧化物半导体场效应管。如果P-外延层很厚，栅极沟道为了穿过N-漂流漏极区，就必须很深。深沟道与厚的P本体区相结合，会使沟道变长、沟道电阻增高，最终导致垂直双扩散金属氧化物半导体结构的性能降低。因此，在本发明的实施例中，遇到P-外延层的情况时，要在栅极沟道侧壁和底部植入额外的掺杂物，使栅极沟道的厚度比一般0.8至1.5微米范围内的典型的栅极沟道厚度，厚1至3微米。这些额外的掺杂植入物是为了补偿栅极沟道附近的聚积区和漏极区中的P-外延区，以便获得高性能的、短沟道的垂直沟道双扩散金属氧化物半导体器件。因此，在加工金属氧化物半导体场效应管器件之前，在栅极沟道中植入额外的倾斜和非倾斜植入物，会使高性能的沟道栅极金属氧化物半导体场效应管器件，不再依赖于这些区域中的P-外延层厚度和掺杂浓度。在栅极沟道底部的n-型掺杂植入物135-B也可以用来保护栅极屏蔽区144不与栅极沟道145接触。

应注意的是，图3中的实施例表示一个穿过P-外延层的栅极沟道，以及额外的N-型植入物135-S、135-B，可以用于优化金属氧化物半导体场效应管的性能，而无需完全补偿P-掺杂区，即在栅极沟道侧壁上的P-外延层。植入物最好是磷和砷或锑。能量应在50KeV至200KeV范围内。与底部植入物之间的倾斜角应为零度，与侧壁植入物之间的倾斜角为+/-5至15度。植入剂量应在1E11至1E13范围内。额外的P-型本体植入物可用于形成本体区150，并使沟道区保持在沿沟道栅极145侧壁的方向上。

图4是一个横截面视图，表示一种类似于图3所示的金属氧化物半导体场效应管器件的一个可选实施例，不同之处在于N-衬底区125’的侧壁没有植入N掺杂物，以便通过制作过程实现电荷控制功能。由于假设初始N-衬底的掺杂浓度足够大，以便与深沟道中生长的P型外延层达到电荷平衡，因此本实施例并不需要将额外的N-掺杂区，引入到深沟道的侧壁中。当掺杂浓度的实际值可以达到所需的电荷平衡，即达到N电荷的绝对值＝P电荷＝1E12个粒子/cm2时，初始N-衬底的掺杂浓度就足够了。当在所需的公差限制范围内，衬底浓度可以实现电荷平衡时(例如，当出现N-衬底的掺杂浓度充足的情况的重复性大于+/-10％时)，就不一定必须靠掺杂植入物来实现电荷控制。

图5是一个横截面视图，表示一种类似于图3所示的金属氧化物半导体场效应管器件的一个可选实施例，不同之处在于金属氧化物半导体场效应管器件并不包含侧壁，以及图3所示的沟道底部掺杂植入区135-B和135-S。当沟道栅极145的深度较大，并在外延层130下方延伸进衬底区125时，就不再需要使用沟道侧壁和沟道底部掺杂植入区，来消除沟道对沟道栅极深度的敏感性。

图6是一个横截面视图，表示一种类似于图3所示的金属氧化物半导体场效应管器件的一个可选实施例，不同之处在于金属氧化物半导体场效应管器件的沟道栅极的深度较浅，小于外延层的深度。金属氧化物半导体场效应管器件包括一个栅极沟道侧壁和栅极沟道底部掺杂植入区135-S和135-B，分别用于补偿P-外延层130，并确保器件具有适当的聚积区和沟道区。本实施例是基于以下结构，金属氧化物半导体场效应管器件具有厚P-外延层或浅栅极沟道，或兼而有之。栅极沟道并没有到达N漏极区。为了确保晶体管正常、高效的工作，栅极沟道中较低的部分必须作为N掺杂区135-B进行掺杂，以便将沿栅极沟道的侧壁，在本体区中形成的有源沟道，与漏极相连接。

传统晶片都具有重掺杂的衬底，以及轻掺杂的顶层。然而由一个普通晶片制成的如图2-图6所示的器件，一开始却并没有外延层。这虽然可以节省一大笔晶片成本，但却多出了通过深沟道和背部研磨晶片，进行底部掺杂的额外工序。另外，图7-图8所示的器件使用一个带有重掺杂N+底部衬底121的传统晶片，以及生长在N+底部衬底121上方的次重掺杂N-型顶部衬底层126。在一个传统晶片中，这种N-型顶部衬底层126通常被认为是一个外延层，在本专利中，为了避免产生混淆，将其称为顶部衬底层。图7是一个横截面视图，表示一种类似于图3所示的金属氧化物半导体场效应管器件的一个可选实施例，不同之处在于用外延层填充的深沟道130现在位于顶部衬底层126中，并延伸到重掺杂的底部衬底区121。不再需要，通过一个独立的掺杂植入过程形成如图3所示的独立漏极接触区120。相反，在本实施例中，一个重掺杂N+底部衬底区121用作漏极接头，还有一个N-型顶部衬底层126生长在N+底部衬底区121的顶部。与传统晶片相比，为了节省成本，顶部衬底区的厚度一般较小。本实施例并不一定要求进行背部研磨。金属漏极电极110可以形成在重掺杂底部衬底区121下方。

在深沟道底部的漏极接触掺杂植入过程可省略，因此非常显著地简化了制作过程。

图8是一个横截面视图，表示一种类似于图7所示的金属氧化物半导体场效应管器件的一个可选实施例，不同之处在用P-外延层填充的深沟道130的厚度小于N+底部衬底121。

图9表示本发明半导体功率器件的条形结构的俯视图。随外延层130一同生长的外延深沟道形成一个条形结构。外延深沟道130的轮廓用点划线表示。晶体管单元所包含的沟道栅极145也形成一个线性条形结构，沟道栅极145由源极区155周围的栅极氧化物层140填充，并被本体区150包围。自校准的栅极屏蔽掺杂区(图中没有明确指出)也作为浮动条纹，形成在沟道栅极145下方。

图10表示另一种不同的晶体管单元结构的可选实施例。栅极屏蔽P掺杂区144应通过将沟道栅极145作为十字沟道栅极，延伸至如图10所示的晶体管单元的某部分中P-立柱130区，连接在本体区150下方的P-掺杂外延立柱130上，而不是在沟道栅极145下方将栅极屏蔽掺杂区144加工成浮动区域。图11为一种类似的实施例，不同之处在于延伸的沟道栅极145带有错位凸出部145-TB，以降低漏-源导通电阻Rdson，改善器件的可制造性(在填充十字形栅极沟道时，可能会出现空洞问题)。图12表示与图11相同的结构，解释说明栅极屏蔽掺杂区凸出部144-TB如何在栅极沟道145下方进行自校准，以及如何通过扩散接触P-掺杂立柱150。在主栅极条纹145下方，和垂直于主栅极条纹的栅极凸出部145-TB下方，植入栅极屏蔽掺杂区144。通过插入栅极屏蔽掺杂区凸出部144-TB和p-外延立柱130之间的接触区，P-屏蔽掺杂区144电接触到p-本体150区。错位结构降低了对沟道宽度的影响。只要电流流经沟道栅极凸出部145-TB的另一侧，错位凸出部还可以获得更好的分布电流。

参见图13A至图13N的一系列侧面横截面视图，用来说明如图3所示的电荷平衡的半导体功率器件的制作步骤。图13A表示初始硅衬底包括一个阻抗约为10ohm/cm N衬底205。衬底205最初并没有外延层。设置或热生长厚度约为0.1至1.5微米的一层硬掩膜氧化层212。然后用临界尺寸在1至5微米范围内的沟道掩膜(图中没有表示出)，进行氧化物刻蚀，开通多个沟道刻蚀窗，然后除去光致抗蚀剂。使用硅刻蚀，对于工作电压约为650伏的器件，要开通深度约为40至50微米的深沟道214。根据刻蚀器的类型和刻蚀化学反应，光致抗蚀剂掩膜也可以用于形成刻蚀图案并开通沟道，而无需使用如图所示的硬掩膜氧化层212。沟道开口可以在1至5微米范围内，但大多数器件应用中都采用3微米比较合适(沟道开口由之前提到的沟道掩膜决定)。然后进行晶片清洗。在图13B中，通过氧化物设置或热生长工艺，形成一个正形投影的氧化层215。如果在底部表面上的氧化层较厚，那么就采用可选的反应离子刻蚀的各向异性刻蚀，从沟道底部表面上清除氧化物。如果没有采用可选的反应离子刻蚀工艺，那么氧化层215的厚度就在0.015至0.1微米之间，如果采用了可选的反应离子刻蚀工艺，那么氧化层215的厚度就在0.0151至0.4微米之间。为了在深沟道214下方直接形成漏极接触区220，要进行漏极接触植入，就是在沿相对于沟道侧壁零倾斜角的方向植入N+离子，即垂直植入，植入剂量大于1E15。用磷或砷等N-型离子，植入漏极接触区220。氧化层215沿侧壁方向，保护侧壁不受高剂量的漏极接触植入物的影响。

在图13C中，用磷等N-型离子植入沟道侧壁，以便设置N区中的掺杂浓度。根据沟道深度，倾斜着旋转植入，植入剂量为5E11至2E13、倾斜角为5至15度，以便在沟道中形成N区225。在图13D中，在很低的氧气和/或氮气环境下，1050至1200摄氏度高温退火30至60分钟，可以使N+漏极接触区220扩散，侧壁植入N-区225水平扩散。N-区225形成水平N-型浓度梯度，浓度在深沟道侧壁附近最大。为了获得电荷平衡(超级结效应)，连同(将要生长的)P-外延层230，可以通过侧壁植入，调节衬底205中深沟道旁边的区域的N-型浓度。也可选择对于侧壁植入，最初用所需的N-型浓度形成衬底205，以获得超级结效应。在图13E中，刻蚀除去氧化层212和215，并生长一个P-外延层230，其中P掺杂浓度为1E15至1E16甚至更高。P-外延层230的厚度足够填充沟道214。沟道214宽约3微米，在N-区225顶部上方的外延层230的厚度约为1.5至2.0微米。在图13F中，厚度约为0.5至1.5微米的氧化层作为硬掩膜层228设置，利用栅极沟道掩膜(图中没有表示出)，刻蚀硬掩膜氧化层228，然后除去光致抗蚀剂。栅极沟道的宽度一般在0.4至1.5微米的范围内。利用硅刻蚀的方法通过P-外延层230，刻蚀沟道栅极开口232，沟道深度约为1至2.5微米，可能会穿过P-外延层230，进入设置在沟道212中的外延立柱230之间的N-掺杂区225。晶片清洗，随后还可进行圆孔刻蚀，以便使栅极沟道结构更加平滑，然后清洗下一个晶片。

在图13G中，除去氧化硬掩膜228，然后设置一个薄屏幕层234，覆盖栅极沟道232的侧壁以及底面。深P-型植入硼离子(B11)，能量在200至600KeV之间，剂量在1E12至1E13之间，零倾斜角植入，以便在N-掺杂立柱225中的栅极沟道232下方，形成栅极屏蔽P-掺杂区244。在图13H中，可以选择N-型栅极沟道侧壁植入，倾斜角(植入角)在+/-5至7度之间，用于补偿P-外延层230，如果栅极沟道232太浅的话，就用零倾斜角的n-型栅极沟道底部植入，补偿P-外延层230，或者确保栅极屏蔽P-掺杂区244没有接触栅极沟道232。植入物进入栅极沟道侧壁和底面，分别形成侧壁和底面掺杂区235-S和235-B，消除金属氧化物半导体场效应管器件的沟道对于沟道栅极深度以及P-外延层230的掺杂浓度/厚度的敏感性。在图13I中，除去屏幕氧化层234，生长一个厚度在0.01至0.1微米之间的栅极氧化层240，具体厚度取决于器件的额定电压。在栅极沟道232中设置栅极多晶硅层245。栅极多晶硅层245最好是用原位N+掺杂的方法；如果没有使用原位掺杂，那么就通过离子植入或扩散掺杂多晶硅层245。从沟道栅极245周围的顶面开始，对栅极多晶硅层245进行背部刻蚀。

在图13J中，可以使用本体掩膜(图中没有表示出)，本体植入剂量在3E12至1E14之间的硼，然后在1000至1500摄氏度下进行本体驱动，在沟道栅极245周围的外延层230中，形成P-本体区250。本体植入可以和本体区之间形成良好的接触，还可以确保金属氧化物半导体场效应管沟道区始终位于栅极侧壁植入235-S上方。图13K表示进行源极掺杂植入。源极植入掩膜(图中没有表示出)可以用于保护此位置形成P-本体接触。用砷离子等源极掺杂离子在能量约为70KeV、剂量约为4E15、零度倾斜角时进行源极植入，然后在800至950摄氏度下，进行源极退火操作，以便扩散源极区255。在图13L中，通过低温氧化物设置(LTO)形成的介质层260和含有硼酸的硅玻璃(BPSG)层260形成在顶面上，然后进行含有硼酸的硅玻璃流水作业。使用接触掩膜(图中没有表示出)，进行氧化刻蚀，通过含有硼酸的硅玻璃层260刻蚀出接触开口。P+本体接触植入是可选的，然后在本体接触植入后回流。在图13M中，设置势垒金属，覆盖在带有势垒金属层265的顶面，然后设置厚金属，形成源极金属层270。金属掩膜(图中没有表示出)用于刻蚀源极金属260和栅极金属(图中没有表示出)并形成图案。设置介质层使器件表面钝化，钝化层的图案用于形成结合区开口(图中没有表示出)，整个过程就完成了，并且完成了最终的合铸。为了简便，这些标准的制作过程就不在此详述了。在图13N中，通过背部研磨，从衬底底面，除去衬底205的低掺杂部分，然后形成背部金属层210，以便当掺杂浓度较高时，接触漏极区220。可以通过在晶片背面直接设置TiNiAg层形成背部金属层210。背部研磨过程的厚度控制可达几微米甚至是1微米，能够进行可靠的背部接触，形成漏极电极层210，以便接触N+漏极接触区220。

尽管本发明已经提出了现有的较佳实施例，但这些公开内容并不应成为局限。本领域的技术人员，阅读上述说明之后，必定可以掌握其他各种变化和修正。例如，尽管上述实施例使用的是n-沟道器件，但是通过改变半导体区域的导电类型，就可以将本发明应用于p-沟道器件。因此，所附的权利要求书涵盖的全部变化和修正都属于本发明的保护范围和真实意图。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (29)

1.一种半导体功率器件，其特征在于，包括：

一个含有多个深沟道的半导体衬底；

一个填充在所述的深沟道中的外延层，此外延层包括一个同时生长的顶部外延层，覆盖所述深沟道顶面上的区域，以及所述的半导体衬底，其中外延层的导电类型与半导体衬底相反；

多个沟道金属氧化物半导体场效应管单元，设置在所述的顶部外延层中，顶部外延层作为本体区，半导体衬底作为漏极区，通过深沟道中的外延层和旁边的半导体衬底中的区域之间的电荷平衡，获得超级结效应；以及

每个所述的多个沟道金属氧化物半导体场效应管单元还包括一个沟道栅极和一个设置在其下方并与每个沟道金属氧化物半导体场效应管单元的沟道栅极基本校准的栅极屏蔽掺杂区，以便在电压击穿时，屏蔽沟道栅极，其中栅极屏蔽掺杂区的导电类型与衬底相反。

2.如权利要求1所述的半导体功率器件，其特征在于，

所述栅极屏蔽掺杂区设置在距沟道栅极的底面一定距离的地方，并不接触所述的沟道栅极。

3.如权利要求1所述的半导体功率器件，其特征在于，还包括：

所述设置在每个沟道栅极下方，用导电类型与衬底相同的掺杂物植入的栅极底部掺杂区，其位于栅极屏蔽掺杂区上方。

4.如权利要求1所述的半导体功率器件，其特征在于，

所述沟道栅极位于顶部外延层内，深沟道之间。

5.如权利要求1所述的半导体功率器件，其特征在于，

每个所述的沟道金属氧化物半导体场效应管单元的所述的沟道栅极，都延伸穿入所述的顶部外延层，栅极沟道的深度小于或等于所述的顶部外延层的厚度。

6.如权利要求1所述的半导体功率器件，其特征在于，

所述每个沟道栅极都延伸并穿透所述的顶部外延层，进入所述的半导体衬底的顶部。

7.如权利要求1所述的半导体功率器件，其特征在于，

所述的沟道栅极还包括围绕所述的沟道栅极侧壁的栅极侧壁掺杂区，以及在所述的沟道栅极下方的栅极底部掺杂区，其中栅极侧壁掺杂区和栅极底部掺杂区的导电类型与半导体衬底的导电类型相同。

8.如权利要求1所述的半导体功率器件，其特征在于，

所述的半导体衬底还包括围绕所述的深沟道的区域，其有一水平掺杂浓度梯度，浓度从深沟道侧壁紧邻的区域开始逐渐减小。

9.如权利要求2所述的半导体功率器件，其特征在于，

每个所述的金属氧化物半导体场效应晶体管单元还包括围绕所述的沟道栅极侧壁的栅极侧壁掺杂区，以及在所述的沟道栅极下方的栅极底部掺杂区，其中栅极侧壁掺杂区和栅极底部掺杂区的导电类型与半导体衬底的导电类型相同。

10.如权利要求1所述的半导体功率器件，其特征在于，还包括：

围绕所述的深沟道的底部位于所述的半导体衬底的底面附近的一个漏极接触掺杂区。

11.如权利要求1所述的半导体功率器件，其特征在于，

所述栅极屏蔽掺杂区构成了浮岛。

12.如权利要求1所述的半导体功率器件，其特征在于，

所述栅极屏蔽掺杂区电连接到金属氧化物半导体场效应管单元的本体区上。

13.如权利要求1所述的半导体功率器件，其特征在于，

所述的沟道金属氧化物半导体场效应管单元的所述的沟道栅极，以及用所述的外延层填充的所述的深沟道，组成条纹的形式，所述的栅极屏蔽掺杂区设置在所述的沟道栅极的条纹下方，作为浮动掺杂区。

14.如权利要求1所述的半导体功率器件，其特征在于，

所述的沟道金属氧化物半导体场效应管单元的所述的沟道栅极，组成带有凸出部的条纹的形式，所述的凸出部朝着用所述的外延层填充的所述的深沟道方向延伸，以便将凸出部沟道栅极下方的所述的栅极屏蔽掺杂区，通过填充在所述的深沟道中的所述的外延层，电连接到所述的晶体管元的本体区上。

15.如权利要求1所述的半导体功率器件，其特征在于，

所述的沟道金属氧化物半导体场效应管单元的所述的沟道栅极，还以带错位凸出部的条纹的形式，所述的错位凸出部在所述的沟道栅极的对边上，交替朝着用所述的外延层填充的所述的深沟道延伸，以便将沟道栅极凸出部下方的所述的栅极屏蔽掺杂区，通过填充在所述深沟道中的所述外延层，电连接至所述的晶体管单元的本体区。

16.如权利要求1所述的半导体功率器件，其特征在于，

所述半导体衬底还包括一个重掺杂的底部衬底和一个生长在底部衬底上方的轻掺杂的顶部衬底，其中深沟道主要形成在顶部衬底中。

17.如权利要求12所述的半导体功率器件，其特征在于，

所述深沟道延伸至底部衬底。

18.如权利要求12所述的半导体功率器件，其特征在于，

所述深沟道延伸进所述的衬底的顶部，但并没有触及所述衬底的底部。

19.一种半导体功率器件，其特征在于，包括：

一个包含深沟道的半导体衬底；

一个填充深沟道并覆盖在半导体衬底顶面的单一外延层；以及多个形成在半导体表面上方的外延层顶部中的沟道金属氧化物半导体场效应管单元，其中深沟道旁边的一部分半导体衬底，担负着沟道金属氧化物半导体场效应管单元的漂流层的作用，并且其中所述的沟道金属氧化物半导体场效应管单元的沟道栅极，形成在深沟道之间的漂流区上方的一部分外延层中，并通过漂流区和深沟道中的外延层部分之间的电荷平衡，使半导体功率器件获得超级结效应；以及

一个栅极屏蔽掺杂区，设置在每个沟道栅极下方，并与每个沟道栅极基本校准，用于当每个沟道金属氧化物半导体场效应管单元发生电压击穿时，屏蔽沟道栅极。

20.如权利要求19所述的半导体功率器件，其特征在于，

所述栅极屏蔽掺杂区设置在距沟道栅极的底面有一定距离的位置上，并没有接触所述的沟道栅极。

21.一种在半导体衬底上形成半导体功率器件的方法，其特征在于，包括：

制备一个半导体衬底；

在半导体衬底中开通数个深沟道，生长一个顶部外延层，用它填充所述的深沟道，覆盖所述半导体衬底的顶面，其中深沟道中的一部分外延层和所述的顶部外延层，都作为单层同时生长，其中外延层的导电类型与半导体衬底的导电类型相反；以及

在所述的顶部外延层中，通过开通多个栅极沟道，并在所述的栅极沟道下方植入多个栅极屏蔽掺杂区，形成多个沟道金属氧化物半导体场效应管单元，以便当所述的半导体功率器件发生电压击穿时，屏蔽所述的晶体管单元的沟道栅极，顶部外延层担负本体区的作用，半导体衬底担负漏极区的作用，其中通过深沟道中的一部分外延层和深沟道旁边的一部分半导体衬底之间达到电荷平衡，获得超级结效应。

22.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

通过深沟道的侧壁，植入带有第一导电类型的掺杂物，以便在所述的半导体衬底中所述的深沟道之间的区域中形成水平浓度梯度，并通过调整深沟道侧壁植入，调节所述的半导体功率器件的所述的器件性能。

23.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，

所述的在所述的栅极沟道下方，植入多个栅极屏蔽掺杂区的步骤，还包括在距所述的栅极沟道底面下方一定距离处，植入所述的多个栅极屏蔽掺杂区，其中所述的栅极屏蔽掺杂区并没有接触所述的沟道栅极。

24.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

通过栅极沟道的底部，植入和衬底导电类型相同的掺杂区。

25.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

将和衬底导电类型相同的掺杂物植入到栅极沟道的侧壁和底部。

26.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

所述的制备一个半导体衬底的步骤包括制备一个单层半导体衬底，并且其中所述的开通多个深沟道的步骤包括在单层半导体衬底中开通多个深沟道。

27.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

所述的制备一个半导体衬底的步骤还包括制备一个重掺杂的底部衬底，并在底部衬底上方生长一个顶部衬底层，其中顶部衬底层的导电类型与底部衬底相同。

28.如权利要求26所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

对深沟道底部进行重掺杂，是为了在生长所述的外延层之前，形成漏极接触区；并且

对衬底进行背部研磨，使漏极接触区裸露出来。

29.如权利要求21所述的在半导体衬底上形成半导体功率器件的方法，其特征在于，还包括：

在形成所述的多个沟道金属氧化物半导体场效应管单元的步骤之前，对外延层的顶面进行部分化学机械抛光，以使顶面平滑。

Images