CN111933702B - 绝缘栅双极型晶体管及其制造方法 - Google Patents

绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN111933702B
CN111933702B CN202010998513.1A CN202010998513A CN111933702B CN 111933702 B CN111933702 B CN 111933702B CN 202010998513 A CN202010998513 A CN 202010998513A CN 111933702 B CN111933702 B CN 111933702B
Authority
CN
China
Prior art keywords
substrate
region
layer
gate
cell region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010998513.1A
Other languages
English (en)
Other versions
CN111933702A (zh
Inventor
徐旭东
王聪
梁昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010998513.1A priority Critical patent/CN111933702B/zh
Publication of CN111933702A publication Critical patent/CN111933702A/zh
Application granted granted Critical
Publication of CN111933702B publication Critical patent/CN111933702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Abstract

本发明提供了一种绝缘栅双极型晶体管及其制造方法，所述绝缘栅双极型晶体管的制造方法包括：提供一衬底，所述衬底具有元胞区和虚拟元胞区；形成栅极结构于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；以及，采用高能离子注入形成阱区于所述虚拟元胞区的衬底中，以使得所述阱区和所述衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。本发明的技术方案能够准确控制虚拟元胞区中的PN结的结深，进而提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。

Description

绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
IGBT（绝缘栅双极型晶体管）是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET器件易于驱动、输入阻抗低和开关速度快的特点，又有双极型器件通态电流密度大、导通压降低、损耗小、稳定性好的优点。
其中，载流子储存沟槽栅 IGBT在调整器件的饱和压降（VCE(sat)）及开关性能时，会采用虚拟元胞结构（dummy cell）的设计。在现有的虚拟元胞结构中，通过采用离子注入和热扩散（drive）相结合的方式形成P型环（P-ring），具体步骤包括：先对衬底顶面进行离子注入，再进行热推进使得注入的离子热扩散。因此，P型环与N型衬底形成的PN结的结深受到热扩散的影响很大，横向扩散和纵向扩散的范围都不容易控制，形成的PN结太浅或太深都会降低器件的元胞区的耐压，容易发生回滞现象（snap back），造成器件不可逆的损伤；且若PN结太深，横向扩散太大，会影响阈值电压（Vth）的稳定性和均匀性。
因此，如何准确控制虚拟元胞结构中的PN结的结深，以提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种绝缘栅双极型晶体管及其制造方法，能够准确控制虚拟元胞区中的PN结的结深，进而提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。
为实现上述目的，本发明提供了一种绝缘栅双极型晶体管的制造方法，包括：
提供一衬底，所述衬底具有元胞区和虚拟元胞区；
形成栅极结构于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；以及，
采用高能离子注入形成阱区于所述虚拟元胞区的衬底中，以使得所述阱区和所述衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。
可选的，所述衬底中形成有第一沟槽；所述栅极结构包括：覆盖于所述第一沟槽的侧壁和底壁上的栅极介质层以及填充于所述第一沟槽中的栅极层，所述第一沟槽的底壁上的栅极介质层的厚度大于或等于所述第一沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括：形成于所述第一沟槽中的屏蔽栅极层、形成于所述第一沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
可选的，所述栅极层还形成于所述虚拟元胞区的衬底上以及所述虚拟元胞区两侧的第一沟槽上方，且所述第一沟槽上方的栅极层的两侧不超出所述栅极介质层。
可选的，在形成所述栅极结构于所述衬底中之后且在采用高能离子注入形成阱区于所述虚拟元胞区的衬底中之前，至少于所述元胞区的衬底顶部形成基区。
可选的，至少于所述元胞区的衬底顶部形成所述基区的步骤包括：
至少对所述元胞区的衬底顶部进行离子注入；以及，
对注入的离子进行热推进，以至少在所述元胞区的衬底顶部形成所述基区。
可选的，所述基区的底面不低于所述阱区的顶面。
可选的，所述高能离子注入的能量为1MeV~4MeV。
可选的，采用高能离子注入形成阱区于所述虚拟元胞区的衬底中之后，所述绝缘栅双极型晶体管的制造方法还包括：
形成发射极于所述元胞区中的基区的顶部；
形成绝缘介质层覆盖于所述衬底和所述栅极结构上；
刻蚀所述元胞区上的绝缘介质层和衬底，以形成第二沟槽，所述第二沟槽的底面高于所述基区的底面，且所述发射极位于所述第二沟槽的两侧；
形成阻挡层于所述元胞区中的基区中，所述阻挡层的底面低于所述发射极的底面且高于所述基区的底面；以及，
填充金属电极层于所述第二沟槽中，且所述金属电极层将所述绝缘介质层掩埋在内。
可选的，所述衬底和所述发射极具有第一导电类型，所述基区、所述阱区和所述阻挡层具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
本发明还提供了一种绝缘栅双极型晶体管，包括：
衬底，具有元胞区和虚拟元胞区；
栅极结构，位于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；以及，
阱区，位于所述虚拟元胞区的衬底中，所述阱区与所述虚拟元胞区的衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。
可选的，所述衬底中形成有第一沟槽；所述栅极结构包括：覆盖于所述第一沟槽的侧壁和底壁上的栅极介质层以及填充于所述第一沟槽中的栅极层，所述第一沟槽的底壁上的栅极介质层的厚度大于或等于所述第一沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括：形成于所述第一沟槽中的屏蔽栅极层、形成于所述第一沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
可选的，所述栅极层还形成于所述虚拟元胞区的衬底上以及所述虚拟元胞区两侧的第一沟槽上方，且所述第一沟槽上方的栅极层的两侧不超出所述栅极介质层。
可选的，所述绝缘栅双极型晶体管还包括基区，所述基区至少位于所述元胞区的衬底顶部。
可选的，所述基区的底面不低于所述阱区的顶面。
可选的，所述绝缘栅双极型晶体管还包括：
发射极，位于所述元胞区中的基区的顶部；
阻挡层，位于所述元胞区中的基区中，所述阻挡层的底面低于所述发射极的底面且高于所述基区的底面；
绝缘介质层，覆盖于所述衬底和所述栅极结构上；以及，
金属电极层，贯穿所述元胞区上的绝缘介质层以及部分所述衬底，且所述金属电极层的底面高于所述基区的底面，所述发射极位于所述金属电极层的两侧。
可选的，所述衬底和所述发射极具有第一导电类型，所述基区、所述阱区和所述阻挡层具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的绝缘栅双极型晶体管的制造方法，由于采用高能离子注入形成阱区于虚拟元胞区的衬底中，阱区和衬底之间形成PN结，使得能够准确控制虚拟元胞区中的PN结的结深；进一步地，通过准确控制阱区的顶面低于衬底的顶面且不低于栅极结构的底面，使得能够提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。
2、本发明的绝缘栅双极型晶体管，由于阱区与虚拟元胞区的衬底之间形成PN结，且阱区的顶面低于衬底的顶面且不低于栅极结构的底面，使得能够提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。
附图说明
图1是本发明一实施例的绝缘栅双极型晶体管的制造方法的流程图；
图2~图13是图1所示的绝缘栅双极型晶体管的制造方法中的器件示意图。
其中，附图1~图13的附图标记说明如下：
10-衬底；11-栅极结构；111-第一沟槽；112-栅极介质层；113-栅极层；12-基区；13-阱区；14-发射极；15-绝缘介质层；16-第二沟槽；17-阻挡层；18-粘合层；19-金属电极层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的绝缘栅双极型晶体管及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种绝缘栅双极型晶体管的制造方法，参阅图1，图1是本发明一实施例的绝缘栅双极型晶体管的制造方法的流程图，所述绝缘栅双极型晶体管的制造方法包括：
步骤S1，提供一衬底，所述衬底具有元胞区和虚拟元胞区；
步骤S2，形成栅极结构于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；
步骤S3，采用高能离子注入形成阱区于所述虚拟元胞区的衬底中，以使得所述阱区和所述衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。
下面参阅图2~图13更为详细的介绍本实施例提供的绝缘栅双极型晶体管的制造方法，图2~图13是图1所示的绝缘栅双极型晶体管的制造方法中的器件示意图，图2~图13也是绝缘栅双极型晶体管的纵向剖面示意图。
按照步骤S1，如图2所示，提供一衬底10。所述衬底10的材质可以为本领域技术人员所熟知的任意合适的材料，例如单晶硅、锗化硅、碳化硅等。可以采用区熔或直拉的方法，或者区熔和直拉相结合的方法形成所述衬底10。
所述衬底10具有预先定义好的元胞区和虚拟元胞区，图2中未示意出。
按照步骤S2，形成栅极结构11于所述衬底10中，所述栅极结构11将所述元胞区A1和所述虚拟元胞区A2分开。其中，所述栅极结构11可以是常规的具有薄的栅极介质层的结构，也可以是具有较厚的底部氧化物（TBO）的结构，或者可以是具有上下结构的SGT(SplitGate Trench，屏蔽栅极沟槽)的结构。需要说明的是，所述栅极结构11的结构不仅限于上述的范围，可以根据制造的器件的类型选择合适的结构。
其中，如图3所示，在形成所述栅极结构11于所述衬底10中时，可以先刻蚀所述衬底10，形成第一沟槽111于所述衬底10中，所述第一沟槽111即可将所述元胞区A1和所述虚拟元胞区A2分隔开。所述第一沟槽111的底面可以为圆弧面，所述第一沟槽111的侧壁和底壁保持圆滑；所述第一沟槽111的侧壁与所述衬底10的顶面之间的夹角可以为90°~95°，当所述第一沟槽111的侧壁与所述衬底10的顶面之间的夹角大于90°时，所述第一沟槽111的宽度从上至下逐渐减小。所述第一沟槽111的深度可以为1μm ~6μm。相邻两个所述第一沟槽111的中心之间的距离，即所述第一沟槽111的间距（pitch）可以为1μm ~4μm。
那么，所述栅极结构11可以包括：覆盖于所述第一沟槽111的侧壁和底壁上的栅极介质层112以及填充于所述第一沟槽111中的栅极层113，所述第一沟槽111的底壁上的栅极介质层112的厚度大于所述第一沟槽111的侧壁上的栅极介质层112的厚度，即所述栅极结构11为TBO的结构，例如，所述第一沟槽111的底壁上的栅极介质层112的厚度为500Å ~5000Å，所述第一沟槽111的侧壁上的栅极介质层112的厚度为50Å ~100Å，通过增大所述第一沟槽111的底壁上的栅极介质层112的厚度，能够提高栅漏击穿电压；或者，所述第一沟槽111的底壁上的栅极介质层112的厚度等于所述第一沟槽111的侧壁上的栅极介质层112的厚度，且栅极介质层112的厚度较薄。或者，所述栅极结构11可以包括：形成于所述第一沟槽111中的屏蔽栅极层（未图示）、形成于所述第一沟槽111中且位于所述屏蔽栅极层上方的栅极层（未图示），所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层（未图示），即所述栅极结构11为SGT的结构。
参阅图4和图5，以所述第一沟槽111的底壁上的栅极介质层112的厚度等于所述第一沟槽111的侧壁上的栅极介质层112的厚度为例，在形成所述第一沟槽111之后，形成所述栅极结构11的步骤包括：首先，填充栅极材料层（未图示）于所述第一沟槽111中，且所述栅极材料层将所述衬底10掩埋在内，所述栅极材料层的材质可以为掺杂的多晶硅，电阻率可以为1ohm ~20ohm；然后，回刻蚀所述栅极材料层，以去除高于所述衬底10的栅极材料层，并且，为了确保高于所述衬底10的栅极材料层被去除完全，可以将所述第一沟槽111中的栅极材料层刻蚀去除部分厚度，例如刻蚀去除0μm ~0.1μm的厚度，以使得形成的栅极层113仅位于所述第一沟槽111中；或者，如图5所示，可以仅去除位于所述元胞区A1的衬底10上方的栅极材料层，保留位于所述虚拟元胞区A2的衬底10上以及所述虚拟元胞区A2两侧的第一沟槽111上方的栅极材料层，且保留的栅极材料层的两侧不超出两侧的第一沟槽111中的栅极介质层112，以避免形成的栅极层113与所述元胞区A1的衬底10接触。
另外，所述元胞区A1和所述虚拟元胞区A2的数量比可以为1:1、2:1、1:2等，即所述元胞区A1和所述虚拟元胞区A2的数量比不限，可以根据器件的性能（例如耐压、饱和压降以及提高阈值电压的稳定性和均匀性）需求定义合适的数量比。
按照步骤S3，采用高能离子注入形成阱区13于所述虚拟元胞区A2的衬底10中，以使得所述阱区13和所述衬底10之间形成PN结，所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面。所述阱区13可以为一环结构（例如P型环，P ring），或者也可以为非环结构。
其中，在形成所述栅极结构11于所述衬底10中之后且在采用高能离子注入形成阱区13于所述虚拟元胞区A2的衬底10中之前，至少于所述元胞区A1的衬底10顶部形成基区12。具体地，在上述步骤S2中，若高于所述衬底10的栅极材料层均被去除，则所述基区12可以形成于所述元胞区A1和所述虚拟元胞区A2中；若保留了所述虚拟元胞区A2的衬底10上的栅极材料层，如图6所示，则所述基区12仅形成于所述元胞区A1中。
至少于所述元胞区A1的衬底10顶部形成所述基区12的步骤包括：首先，至少对所述元胞区A1的衬底10顶部进行离子注入，离子注入的能量可以为50KeV~200KeV；然后，对注入的离子进行热推进，使得注入的离子热扩散到一定的深度，以至少在所述元胞区A1的衬底10顶部形成所述基区12，所述基区12的底面与所述衬底10的顶面之间的距离（即所述基区12的深度）可以为2μm ~4μm，所述基区12用于形成反型沟道。所述基区12的浓度取决于离子注入的剂量以及热推进的温度和时间，热推进的温度可以为1000℃~1200℃，可以根据所述基区12所需的浓度选择合适的离子注入的剂量以及热推进的温度和时间。
并且，所述衬底10具有第一导电类型，所述基区12和所述阱区13具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。因此，所述阱区13和所述衬底10之间形成了PN结，通过控制所述高能离子注入的能量和剂量来控制所述PN结的结深，所述高能离子注入的能量和剂量越大，则所述阱区13与所述衬底10之间形成的PN结的结深越大。所述PN结可以是平面型的PN结。
如图7所示，在形成所述基区12之后，采用高能离子注入形成阱区13于所述虚拟元胞区A2中，所述高能离子注入的能量可以为1MeV~4MeV；所述高能离子注入的剂量不限，例如可以为1×1012cm-2~1×1016cm-2。
通过采用高能离子注入，能够直接使得形成的所述阱区13的顶面和底面分别与所述衬底10的顶面之间的距离得到准确控制，例如所述阱区13的底面与所述衬底10的顶面之间的距离（即所述阱区13的深度）可以为4μm ~6μm，进而使得所述阱区13与所述衬底10之间形成的PN结的结深能得到准确控制。需要说明的是，所述阱区13的深度不仅限于上述的范围，只需定义所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面（使得所述阱区13和所述衬底10之间形成的PN结位于相邻两个所述栅极结构11之间的虚拟元胞区A2中），所述阱区13的底面与所述衬底10的顶面之间的距离不限。
优选的，所述基区12的底面不低于所述阱区13的顶面，使得所述阱区13上方可以形成所述基区12，且使得所述阱区13与所述衬底10之间形成的PN结的结深增大。需要说明的是，在其他实施例中，所述基区12的底面也可以低于所述阱区13的顶面，此时，若所述虚拟元胞区A2中也形成所述基区12，则所述基区12与所述阱区13部分重合。
由于采用高能离子注入形成所述阱区13，使得避免采用常规的离子注入（例如形成所述基区12采用的离子注入）之后，还要对注入的离子进行热推进，进而避免PN结的结深受到热扩散的影响（即横向扩散和纵向扩散的范围都不容易控制），从而使得通过控制高能离子注入的参数（即能量和剂量）即可控制PN结的结深，精准度更高；并且，通过准确控制所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面，使得所述阱区13和所述衬底10之间形成的PN结位于相邻两个所述栅极结构11之间的虚拟元胞区A2中，能够提升器件的耐压以及提高阈值电压的稳定性和均匀性；并且，由于在绝缘栅双极型晶体管中增加了虚拟元胞区A2来存储电子，使得器件的饱和压降得到降低。
另外，采用高能离子注入形成阱区13于所述虚拟元胞区A2的衬底10中之后，所述绝缘栅双极型晶体管的制造方法还包括：
参阅图8，形成发射极14于所述元胞区A1中的基区12的顶部，具体地，可以对所述元胞区A1中的基区12的顶部进行离子注入，离子注入的能量可以为50KeV~200KeV，再对注入的离子进行热推进，使得注入的离子热扩散到一定的深度，深度可以为0.2μm ~1μm，且所述发射极14与所述衬底10的导电类型相同，均为第一导电类型；
参阅图9，形成绝缘介质层15覆盖于所述衬底10和所述栅极结构11上，可以采用化学气相沉积工艺（CVD）形成所述绝缘介质层15；所述绝缘介质层15的厚度可以为10KÅ ~15KÅ；所述绝缘介质层15可以包括非掺杂的氧化硅和硼、磷掺杂的氧化硅，其中，硼的含量可以为1%~3%，磷的含量可以为1%~6%；
参阅图10，刻蚀所述元胞区A1上的绝缘介质层15和衬底10，以形成第二沟槽16，所述第二沟槽16的底面高于所述基区12的底面，且所述发射极14位于所述第二沟槽16的两侧；其中，所述第二沟槽16的底面可以高于、等于或低于所述发射极14的底面；所述第二沟槽16为倒梯形结构，即所述第二沟槽16的侧壁与底壁之间的夹角为钝角；在形成所述第二沟槽16之后，对所述第二沟槽16进行回流平缓处理，以使得所述第二沟槽16的侧壁顶端的尖角圆弧化；
参阅图11，形成阻挡层17于所述元胞区A1中的基区12中，所述阻挡层17的底面低于所述发射极14的底面且高于所述基区12的底面；可以对所述元胞区A1中的基区12的顶部进行离子注入，离子注入的能量可以为50KeV~200KeV，再对注入的离子进行热推进，使得注入的离子热扩散到一定的深度，深度超过所述发射极14的结深度，以形成所述阻挡层17；且所述阻挡层17与所述基区12的导电类型相同，均为第二导电类型；由于所述衬底10和所述发射极14均为第一导电类型，所述基区12为第二导电类型，使得所述衬底10、所述基区12和所述发射极14形成NPN型或PNP型寄生晶体管，所述阻挡层17能够使得寄生晶体管短路，避免器件闩锁失效，并降低所述第二沟槽16中的接触电阻；
参阅图12，在所述第二沟槽16的侧壁和底壁以及所述绝缘介质层15的顶面溅射沉积一层粘合层18，以用于隔离之后形成的金属电极层19和所述衬底10，避免二者之间形成穿刺而引起的ICES（反向截止电流）漏电；所述粘合层18的厚度可以为500Å ~2000Å，所述粘合层18的材质可以为钛、钽和金属氮化物中的至少一种；以及，
参阅图13，填充金属电极层19于所述第二沟槽16中，且所述金属电极层19将所述绝缘介质层15和所述粘合层18掩埋在内；可以选用铝、铝/硅、铝/硅/铜等材质作为靶材沉积形成所述金属电极层19；所述金属电极层19的厚度可以为3μm ~6μm。
另外，还可形成钝化层（未图示）覆盖于所述金属电极层19上，以提高器件的可靠性。
综上所述，本发明提供的绝缘栅双极型晶体管的制造方法，包括：提供一衬底，所述衬底具有元胞区和虚拟元胞区；形成栅极结构于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；以及，采用高能离子注入形成阱区于所述虚拟元胞区的衬底中，以使得所述阱区和所述衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。本发明的绝缘栅双极型晶体管的制造方法能够准确控制虚拟元胞区中的PN结的结深，进而提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。
本发明一实施例提供一种绝缘栅双极型晶体管，参阅图13，图13是本发明一实施例的绝缘栅双极型晶体管的结构示意图，所述绝缘栅双极型晶体管包括衬底10、栅极结构11和阱区13，所述衬底10具有元胞区A1和虚拟元胞区A2；所述栅极结构11位于所述衬底10中，所述栅极结构11将所述元胞区A1和所述虚拟元胞区A2分开；所述阱区13位于所述虚拟元胞区A2的衬底10中，所述阱区13与所述虚拟元胞区A2的衬底10之间形成PN结，所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面。
下面参阅图13更为详细的介绍本实施例的绝缘栅双极型晶体管，图13是绝缘栅双极型晶体管的纵向剖面示意图。
所述衬底10具有预先定义好的元胞区A1和虚拟元胞区A2。
所述衬底10的材质可以为本领域技术人员所熟知的任意合适的材料，例如单晶硅、锗化硅、碳化硅等。
所述栅极结构11位于所述衬底10中，所述栅极结构11将所述元胞区A1和所述虚拟元胞区A2分开。
所述栅极结构11可以是常规的具有薄的栅极介质层的结构，也可以是具有较厚的底部氧化物（TBO）的结构，或者可以是具有上下结构的SGT(Split Gate Trench，屏蔽栅极沟槽)的结构。需要说明的是，所述栅极结构11的结构不仅限于上述的范围，可以根据制造的器件的类型选择合适的结构。
所述衬底10中可以形成有第一沟槽（即图3中的第一沟槽111），所述栅极结构11形成于所述第一沟槽111中。那么，所述栅极结构11可以包括：覆盖于所述第一沟槽111的侧壁和底壁上的栅极介质层112以及填充于所述第一沟槽111中的栅极层113，所述第一沟槽111的底壁上的栅极介质层112的厚度大于所述第一沟槽111的侧壁上的栅极介质层112的厚度，即所述栅极结构11为TBO的结构，例如，所述第一沟槽111的底壁上的栅极介质层112的厚度为500Å ~5000Å，所述第一沟槽111的侧壁上的栅极介质层112的厚度为50Å ~100Å，通过增大所述第一沟槽111的底壁上的栅极介质层112的厚度，能够提高栅漏击穿电压；或者，所述第一沟槽111的底壁上的栅极介质层112的厚度等于所述第一沟槽111的侧壁上的栅极介质层112的厚度，且栅极介质层112的厚度较薄。或者，所述栅极结构11可以包括：形成于所述第一沟槽111中的屏蔽栅极层（未图示）、形成于所述第一沟槽111中且位于所述屏蔽栅极层上方的栅极层（未图示），所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层（未图示），即所述栅极结构11为SGT的结构。
所述栅极结构11的高度可以为1μm ~6μm。相邻两个所述栅极结构11的中心之间的距离，即所述栅极结构11的间距（pitch）可以为1μm ~4μm。
所述栅极层113的材质可以为掺杂的多晶硅，电阻率可以为1ohm ~20ohm。
所述栅极层113可以仅位于所述第一沟槽111中，且所述栅极层113的顶面可以低于所述衬底10的顶面0μm ~0.1μm；或者，所述栅极层113还可位于所述虚拟元胞区A2的衬底10上以及所述虚拟元胞区A2两侧的第一沟槽111的上方，且所述第一沟槽111上方的栅极层113的两侧不超出两侧的第一沟槽111中的栅极介质层112，以避免所述栅极层113与所述元胞区A1的衬底10接触。
另外，所述元胞区A1和所述虚拟元胞区A2的数量比可以为1:1、2:1、1:2等，即所述元胞区A1和所述虚拟元胞区A2的数量比不限，可以根据器件的性能（例如耐压、饱和压降以及提高阈值电压的稳定性和均匀性）需求定义合适的数量比。
所述阱区13位于所述虚拟元胞区A2的衬底10中，所述阱区13与所述虚拟元胞区A2的衬底10之间形成PN结，所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面。所述阱区13可以为一环结构（例如P型环，P ring），或者也可以为非环结构。
所述绝缘栅双极型晶体管还可包括基区12，所述基区12至少位于所述元胞区A1的衬底10顶部。也就是说，若所述栅极层113仅位于所述第一沟槽111中，则所述基区12可以形成于所述元胞区A1和所述虚拟元胞区A2中；若所述栅极层113位于所述虚拟元胞区A2的衬底10上以及所述虚拟元胞区A2两侧的第一沟槽111的上方，则所述基区12仅形成于所述元胞区A1中。
并且，所述衬底10具有第一导电类型，所述基区12和所述阱区13具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。因此，所述阱区13和所述衬底10之间形成了PN结，所述PN结可以是平面型的PN结。
所述基区12的底面与所述衬底10的顶面之间的距离（即所述基区12的深度）可以为2μm ~4μm，所述基区12用于形成反型沟道。
所述阱区13的底面与所述衬底10的顶面之间的距离（即所述阱区13的深度）可以为4μm ~6μm，需要说明的是，所述阱区13的深度不仅限于上述的范围。通过准确控制所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面，使得所述阱区13和所述衬底10之间形成的PN结位于相邻两个所述栅极结构11之间的虚拟元胞区A2中；所述阱区13的底面与所述衬底10的顶面之间的距离不限。
优选的，所述基区12的底面不低于所述阱区13的顶面，使得所述阱区13上方可以形成所述基区12，且使得所述阱区13与所述衬底10之间形成的PN结位于所述基区12的下方，进而使得结深增大。需要说明的是，在其他实施例中，所述基区12的底面也可以低于所述阱区13的顶面，此时，若所述虚拟元胞区A2中也形成所述基区12，则所述基区12与所述阱区13部分重合。
由于在绝缘栅双极型晶体管中增加了虚拟元胞区A2来存储电子，使得器件的饱和压降得到降低；并且，由于准确控制所述阱区13的顶面低于所述衬底10的顶面且不低于所述栅极结构11的底面，使得所述虚拟元胞区A2中形成的PN结控制在相邻两个所述栅极结构11之间的虚拟元胞区A2中，进而使得能够提升器件的耐压以及提高阈值电压的稳定性和均匀性。
另外，所述绝缘栅双极型晶体管还包括发射极14、阻挡层17、绝缘介质层15、粘合层18、金属电极层19和钝化层（未图示）。
所述发射极14位于所述元胞区A1中的基区12的顶部，所述发射极14的深度可以为0.2μm ~1μm，且所述发射极14与所述衬底10的导电类型相同，均为第一导电类型；
所述阻挡层17位于所述元胞区A1中的基区12中，所述阻挡层17的底面低于所述发射极14的底面且高于所述基区12的底面，优选所述阻挡层17的深度超过所述发射极14的结深度。且所述阻挡层17与所述基区12的导电类型相同，均为第二导电类型；由于所述衬底10和所述发射极14均为第一导电类型，所述基区12为第二导电类型，使得所述衬底10、所述基区12和所述发射极14形成NPN型或PNP型寄生晶体管，所述阻挡层17能够使得寄生晶体管短路，避免器件闩锁失效，并降低所述第二沟槽16中的接触电阻。
所述绝缘介质层15覆盖于所述衬底10和所述栅极结构11上，所述绝缘介质层15的厚度可以为10KÅ ~15KÅ；所述绝缘介质层15可以包括非掺杂的氧化硅和硼、磷掺杂的氧化硅，其中，硼的含量可以为1%~3%，磷的含量可以为1%~6%。
所述金属电极层19，贯穿所述元胞区A1上的绝缘介质层15以及部分所述衬底10，且所述金属电极层19的底面高于所述基区12的底面，所述发射极14位于所述金属电极层19的两侧，所述金属电极层19的底面可以高于、等于或低于所述发射极14的底面。所述金属电极层19的厚度可以为3μm ~6μm。
所述金属电极层19与所述绝缘介质层15和所述衬底10之间夹有粘合层18，以用于隔离所述金属电极层19和所述衬底10，避免二者之间形成穿刺而引起的ICES（反向截止电流）漏电；所述粘合层18的厚度可以为500Å ~2000Å，所述粘合层18的材质可以为钛、钽和金属氮化物中的至少一种。
所述钝化层覆盖于所述金属电极层19上，以提高器件的可靠性。
综上所述，本发明提供的所述绝缘栅双极型晶体管，包括：衬底，具有元胞区和虚拟元胞区；栅极结构，位于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；以及，阱区，位于所述虚拟元胞区的衬底中，所述阱区与所述虚拟元胞区的衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面。本发明提供的所述绝缘栅双极型晶体管能够提高器件的耐压、降低器件的饱和压降以及提高阈值电压的稳定性和均匀性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种绝缘栅双极型晶体管的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有元胞区和虚拟元胞区；
形成栅极结构于所述衬底中，所述栅极结构将所述元胞区和所述虚拟元胞区分开；
至少于所述元胞区的衬底顶部形成基区；以及，
采用高能离子注入形成阱区于所述虚拟元胞区的衬底中，以使得所述阱区和所述衬底之间形成PN结，所述阱区的顶面低于所述衬底的顶面且不低于所述栅极结构的底面；所述衬底具有第一导电类型，所述阱区具有第二导电类型。
2.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述衬底中形成有第一沟槽；所述栅极结构包括：覆盖于所述第一沟槽的侧壁和底壁上的栅极介质层以及填充于所述第一沟槽中的栅极层，所述第一沟槽的底壁上的栅极介质层的厚度大于或等于所述第一沟槽的侧壁上的栅极介质层的厚度；或者，所述栅极结构包括：形成于所述第一沟槽中的屏蔽栅极层、形成于所述第一沟槽中且位于所述屏蔽栅极层上方的栅极层，所述屏蔽栅极层、所述栅极层和所述衬底之间夹有栅极介质层。
3.如权利要求2所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述栅极层还形成于所述虚拟元胞区的衬底上以及所述虚拟元胞区两侧的第一沟槽上方，且所述第一沟槽上方的栅极层的两侧不超出所述栅极介质层。
4.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，至少于所述元胞区的衬底顶部形成所述基区的步骤包括：
至少对所述元胞区的衬底顶部进行离子注入；以及，
对注入的离子进行热推进，以至少在所述元胞区的衬底顶部形成所述基区。
5.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述基区的底面不低于所述阱区的顶面。
6.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述高能离子注入的能量为1MeV~4MeV。
7.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于，采用高能离子注入形成阱区于所述虚拟元胞区的衬底中之后，所述绝缘栅双极型晶体管的制造方法还包括：
形成发射极于所述元胞区中的基区的顶部；
形成绝缘介质层覆盖于所述衬底和所述栅极结构上；
刻蚀所述元胞区上的绝缘介质层和衬底，以形成第二沟槽，所述第二沟槽的底面高于所述基区的底面，且所述发射极位于所述第二沟槽的两侧；
形成阻挡层于所述元胞区中的基区中，所述阻挡层的底面低于所述发射极的底面且高于所述基区的底面；以及，
填充金属电极层于所述第二沟槽中，且所述金属电极层将所述绝缘介质层掩埋在内。
8.如权利要求7所述的绝缘栅双极型晶体管的制造方法，其特征在于，所述发射极具有第一导电类型，所述基区和所述阻挡层具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
CN202010998513.1A 2020-09-22 2020-09-22 绝缘栅双极型晶体管及其制造方法 Active CN111933702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010998513.1A CN111933702B (zh) 2020-09-22 2020-09-22 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010998513.1A CN111933702B (zh) 2020-09-22 2020-09-22 绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111933702A CN111933702A (zh) 2020-11-13
CN111933702B true CN111933702B (zh) 2021-01-29

Family

ID=73334966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010998513.1A Active CN111933702B (zh) 2020-09-22 2020-09-22 绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111933702B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280078A1 (en) * 2004-06-18 2005-12-22 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
US20120146091A1 (en) * 2010-12-08 2012-06-14 Denso Corporation Insulated gate semiconductor device
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344480B2 (en) * 2008-09-30 2013-01-01 Ixys Corporation Insulated gate bipolar transistor
IT201600108699A1 (it) * 2016-10-27 2018-04-27 St Microelectronics Srl Dispositivo semiconduttore a canale verticale con ridotta tensione di saturazione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280078A1 (en) * 2004-06-18 2005-12-22 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
US20120146091A1 (en) * 2010-12-08 2012-06-14 Denso Corporation Insulated gate semiconductor device
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法

Also Published As

Publication number Publication date
CN111933702A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US9496378B2 (en) IGBT with buried emitter electrode
CN105027295B (zh) 沟槽栅mos型半导体装置及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
CN109037312B (zh) 一种带有屏蔽栅的超结igbt及其制造方法
EP3659180B1 (en) Insulated gate power semiconductor device and method for manufacturing such device
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN113838916B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
TW201515218A (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
CN110854186A (zh) Igbt器件结构及其制备方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN109166915B (zh) 一种介质超结mos型功率半导体器件及其制备方法
US20210151590A1 (en) Semiconductor device and method of manufacturing same
CN113838918A (zh) 具有载流子浓度增强的超结igbt器件结构及制作方法
CN113838917A (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN111933702B (zh) 绝缘栅双极型晶体管及其制造方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN110854191A (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN220510040U (zh) 半导体器件和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220704

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

TR01 Transfer of patent right