CN103151382A - 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 - Google Patents

用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 Download PDF

Info

Publication number
CN103151382A
CN103151382A CN2013100565873A CN201310056587A CN103151382A CN 103151382 A CN103151382 A CN 103151382A CN 2013100565873 A CN2013100565873 A CN 2013100565873A CN 201310056587 A CN201310056587 A CN 201310056587A CN 103151382 A CN103151382 A CN 103151382A
Authority
CN
China
Prior art keywords
termination
groove
area
innermost
termination groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100565873A
Other languages
English (en)
Other versions
CN103151382B (zh
Inventor
李亦衡
丁永平
王晓彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201510811901.3A priority Critical patent/CN105304692B/zh
Priority to CN201510334087.0A priority patent/CN104916699B/zh
Publication of CN103151382A publication Critical patent/CN103151382A/zh
Application granted granted Critical
Publication of CN103151382B publication Critical patent/CN103151382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。

Description

用于在沟槽功率MOSFET中优化端接设计的不对称多晶硅栅极的制备方法
技术领域
本发明主要涉及场效应管，更确切地说是涉及具有器件边缘端接性能的功率氧化物半导体场效应管（MOSFET）。
背景技术
功率电子器件通常采用功率金属-氧化物-半导体场效应晶体管（MOSFET）。功率MOSFET应能承受比较高的击穿电压，同时具有非常低的导通电阻。一般来说，功率MOSFET器件是通过一簇晶体管阵列，制备在称为有源区的衬底上制成的。
在包围着有源区的区域中，在有源区中建立起电场。这称为端接区。功率MOSFET的击穿电压应达到最大，在端接区中，超过有源晶胞区的击穿电压。如果端接击穿电压低于有源区的击穿电压，那么雪崩电流将涌入端接区，从而削弱雪崩性能。在大多数器件中，最高的可能的雪崩电流是非常有必要的。
在传统的屏蔽栅晶体管（SGT）MOSFET中，端接区设计是最具有挑战性的，由于最后的有源晶胞沟槽毗邻端接区，因此该有源晶胞沟槽与有源区内的那些性能不同。
因此，十分有必要设计适宜的端接区，使功率MOSFET的击穿电压达到最大。
发明内容
一种具有多个晶体管的半导体器件，包括一个端接区，其特点是带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。本发明还提出了一种用于制备半导体器件的方法。这些及其他实施例将在下文中详细介绍。
本发明提供一种形成在半导体衬底上的半导体器件，包括：一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及一个包围着所述的有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述的导电材料和所述的衬底材料之间，最里面的端接沟槽具有一个由所述的导电材料制成的栅极部分，所述的栅极部分的剖面面积小于所述的有源区中的晶体管的所述的栅极区的剖面面积。
上述的半导体器件，沉积在所述的最外面的端接沟槽中的所述的导电材料，电连接到端接区中的一个本体掺杂区，最外面的端接沟槽远离最里面的端接沟槽，所述的端接区中的本体掺杂区则更加远离最里面的端接沟槽。
上述的半导体器件，栅极部分沉积在有源区附近的最里面的端接沟槽中，通过所述的电绝缘材料，所述的栅极部分与衬底材料绝缘，电绝缘材料具第一厚度的部分在所述的栅极部分和所述栅极部分附近的所述的本体区之间，电绝缘材料具第二厚度的部分在所述的栅极部分和端接区中所述的衬底材料之间，所述的第一厚度小于所述的第二厚度。
上述的半导体器件，有源区附近的所述的最里面的端接沟槽的宽度和深度，与设置在有源区中的有源栅极沟槽的宽度和深度相同。
上述的半导体器件，所述的栅极部分与所述的导电材料制成的一个屏蔽栅极区重叠，并且绝缘，所述的屏蔽栅极区在有源区附近的所述的最里面的端接沟槽底部。
上述的半导体器件，所述的源极区和所述的屏蔽栅极区电连接。
上述的半导体器件，沉积在所述的最外面的端接沟槽中的导电材料电连接到端接区中的一个本体掺杂区，所述的最外面的端接沟槽远离所述的最里面的端接沟槽，所述的本体掺杂区更加远离最里面的端接沟槽。
上述的半导体器件，栅极部分沉积在有源区附近的最里面的端接沟槽中，通过所述的电绝缘材料，所述的栅极部分与衬底材料绝缘，电绝缘材料具第一厚度的部分在所述的栅极部分和所述的栅极部分附近的所述的本体区之间，电绝缘材料具第二厚度的部分在栅极部分和端接区中所述的衬底材料之间，所述的第一厚度小于所述的第二厚度。
上述的半导体器件，有源区附近的所述的最里面的端接沟槽的宽度和深度，与设置在有源区中的有源栅极沟槽的宽度和深度相同。
上述半导体器件，端接区中的衬底材料的顶面至少下凹到所述的栅极部分的底部。
上述的半导体器件，沉积在所述的最外面的端接沟槽中所述的导电材料，电连接到端接区中的衬底区，最外面的端接沟槽远离最里面的端接沟槽。
本发明还提供一种形成在半导体衬底上的半导体器件，包括：一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及一个包围着所述的有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述的导电材料和所述的衬底材料之间；其中沉积在所述的最外面的端接沟槽中的导电材料电连接到端接区中的一个本体掺杂区，最外面的端接沟槽远离所述的最里面的端接沟槽，所述端接区中的本体掺杂区更加远离最里面的端接沟槽。
本发明提供一种在掺杂第一导电类型的半导体衬底上制备半导体器件的方法，包括：在衬底上，制备多个空间分离的有源区中的有源沟槽，多个空间分离的端接区中的端接沟槽，所述的多个端接沟槽包括至少一个最里面的端接沟槽，在有源区附近，以及一个最外面的端接沟槽，离有源区最远；在每个所述的沟槽中，制备一个绝缘栅极区；从有源区附近最里面的端接沟槽上，除去所述的绝缘栅极区靠近端接区的外面部分，同时在每个有源沟槽中保留所述的绝缘栅极区；在衬底上方，制备一个绝缘层，填充最里面的端接沟槽中所除去的绝缘栅极区的外部；并且通过衬底上方的绝缘层，制备电接头。
上述的方法，还包括在除去最里面的端接沟槽中的绝缘栅极区的外部之前，通过整个有源区和端接区，在衬底的顶部，无需掩膜，注入本体掺杂物和源极掺杂物，所述的本体掺杂物具有与第一导电类型相反的第二导电类型，所述的源极掺杂物具有第一导电类型。
上述的方法，制备电接头的步骤还将远离有源区的最外面的端接沟槽中的绝缘栅极区电连接到最外面的端接沟槽附近更加远离有源区的一个本体掺杂区。
上述的方法，每个有源沟槽和端接沟槽的底部都用被电绝缘材料包围着的导电材料填充，在每个沟槽中制备绝缘栅极区的方法是在每个沟槽的顶部制备绝缘栅极，与沟槽底部的导电材料重叠，所述的电绝缘材料的一部分设置在沟槽顶部栅极区和沟槽底部的导电材料之间。
上述的方法，从最里面的端接沟槽上除去端接区附近的所述的绝缘栅极区的外部，还从最外面的端接沟槽上除去全部的所述的绝缘栅极区。
上述的方法，制备电接头的步骤还将填充远离有源区的最外面的端接沟槽的底部且被电绝缘材料包围着的导电材料，电连接到在最外面的端接沟槽附近的离有源区更远的一个本体掺杂区。
上述的方法，从最里面的端接沟槽上，除去端接区附近的所述的绝缘栅极的外部，还将端接区中衬底的顶部至少向下除去到绝缘栅极区的底部。
上述的方法，制备电接头的步骤还将被电绝缘材料包围着的填充远离有源区的最外面的端接沟槽底部的导电材料电连接到邻近最外面的端接沟槽的衬底区。
附图说明
图1表示依据本发明，一种半导体器件的俯视图；
图2A表示图1所示的半导体器件沿线2-2'的侧视图，图2B表示依据本发明的另一实施例，图1所示的半导体器件沿线2-2'的侧视图；
图3表示依据本发明的另一个实施例，半导体器件的侧视图；
图4-21表示不同的制备工艺中，图1和2所示的半导体器件的剖面图；
图22-25表示不同的制备工艺中，图1和2所示的半导体器件的剖面图。
具体实施方式
参见图1和图2A，分别表示沿线2-2'的部分布局和剖面图，半导体器件10形成在半导体衬底12上，半导体衬底12包括有源区14和端接区16，端接区16包围着有源区14。衬底12包括掺杂N-型或P-型杂质的外延层，杂质的掺杂浓度约在1e13cm-3至1e18cm-3之间，在重掺杂N+或P+半导体层上方（图中没有表示出）。有源区14包括多个场效应晶体管，栅极形成在多个有源沟槽中，图18表示出了其中一个有源沟槽。每个晶体管都包括源极区23、本体区27、漏极区22、带沟槽的绝缘栅极区24以及屏蔽栅极区20，屏蔽栅极区20设置在栅极区24下方的有源沟槽18的底部。栅极区24和屏蔽栅极区20由导电材料制成，例如掺杂的多晶硅，并且通过设置在它们之间的电绝缘材料26电绝缘。如图2A所示，源极的掺杂物导电类型与衬底相同，本体掺杂物的导电类型与衬底相反，源极掺杂物和本体掺杂物注入到整个有源区的上表面中，分别构成源极区23以及本体区27，及源极掺杂物和本体掺杂物被注入到整个端接区的上表面中分别构成源极掺杂区23'以及本体掺杂区27'。有源区中的每个源极和本体区都电连接到设置在衬底上方的源极金属38，而端接区中的源极掺杂区和本体掺杂区都是浮动的。
端接区16包括至少一个最里面的端接沟槽19，在有源区14附近，以及一个最外面的端接沟槽31，远离最里面的端接沟槽19。沟槽19设置在有源区14或晶体管有源沟槽18和沟槽31之间。我们希望，沟槽19的宽度和深度与沟槽18相同。用导电材料32和电绝缘材料35填充沟槽31。导电材料32可以是任意适宜的导电材料。在本例中，导电材料为掺杂的多晶硅。电绝缘材料35可以是任意适宜的电绝缘材料。在本例中，电绝缘材料35为氧化硅。导电材料32被电绝缘材料35包围着，导电材料32沉积在沟槽31中，沟槽31内的导电材料32通过金属接头40，电连接到本体掺杂区27'，该处的本体掺杂区27'在最外面的端接沟槽附近，并且远离最里面的端接沟槽和有源区。源极和本体掺杂区23'和27'在最外面的端接沟槽附近，并且远离有源区，延伸到限定半导体衬底边缘的划线。
与有源沟槽18类似，导电材料21设置在沟槽19中，作为晶体管19的屏蔽栅。由导电材料构成的栅极区25被设置至与屏蔽栅21重叠，并通过电绝缘材料26与屏蔽栅21分隔开。漏极接头34与漏极区22电连接。栅极接头与栅极区24和25电连接，可以在端接区16中各自的位置15处拾取，如图1所示，图1表示有源沟槽18和最里面的端接沟槽19互连，而最外面的端接沟槽31并不与其他任意沟槽互连。屏蔽栅20和21分别在有源沟槽18中和最里面的端接沟槽19中，它们互连方式与下文所述的图3中的实施例相同，并且同样地，在第三维度上电连接到源极金属38（图中没有表示出）。
栅极区24大致对称地设置在有源栅极沟槽18中，相同厚度的栅极电介质层在栅极区24的两边上，使其与本体区27绝缘，与栅极区24不同，栅极区25非对称地设置在沟槽19中，第一电介质层与有源栅极电介质层厚度相同，第一电介质层使栅极区25与栅极区25附近的本体区27绝缘，第二电介质层的厚度比有源栅极电介质层27'厚得多，第二电介质层使栅极区25与栅极区25附近的本体掺杂区27'绝缘。栅极区25的剖面面积是不对称的，而且/或者比有源栅极区24的剖面面积小。最里面的端接沟槽19中的不对称栅极区25的好处是，有源栅极沟槽18和最里面的端接沟槽19之间的最后一个有源晶体管台面结构的特性与其他的有源晶体管台面结构区相同，这正是由于在最里面的端接沟槽19中存在栅极区25；可以调节使端接沟槽19中的栅极区25绝缘的较厚的绝缘层，使电场42的分布达到最优，从而获得最大的击穿电压。这可以与图3所示的半导体器件110相比拟。
参见图2A和3，半导体器件110包括一个在有源区中的晶体管118，晶体管118与晶体管18基本相同。端接区116包括端接沟槽121和131。如图3所示，最后的有源晶体管台面结构在栅极124附近，仅仅具有一个通道。由于沟槽121中不存在栅极，端接沟槽121附近的晶体管台面结构的边上没有建立通道，因此图3中的最后一个有源晶体管台面结构与有源区中的其他有源晶体管台面结构的特性不同，导致器件很早被击穿。基于以上原因，这是我们所不希望发生的事情。通过细致调节将栅极区25与端接区16中的半导体台面结构分开的氧化物的厚度，可以调节图2A中的电场42与图3中的电场142大致相同，从而使不对称的栅极区25不会影响端接区16的性能。
图2B表示依据本发明的另一个实施例。图2B中的器件除了在整个端接区中除去衬底顶部，使端接区中衬底顶面至少凹向栅极区25的底部之外，其他都与图2A大致相同。由于已经除去了图2A中的源极和本体掺杂区23'和27'，因此沉积在沟槽31中的导电材料32，电连接到端接区中的衬底。
参见图2A、2B和3，器件10的另一优势在于，可以利用多个与器件110相同的制备工艺来制备器件10，区别仅是衬底图案的不同，在现有已知的方法中，仅使用5个掩膜，而不是6个掩膜。如图4所示，最开始时，通过在衬底12上沉积形成器件10，利用标准的沉积技术，制备氧化层46、氮化层48以及ONO堆栈44的氧化层50。如图所示，通过热氧化或化学气相沉积（CVD）制备的氧化层46的厚度为
Figure BDA00002849663100051
至
Figure BDA00002849663100052
通常取
Figure BDA00002849663100053
通过LPCVD或等离子体增强的化学气相沉积（PECVD）制备的氮化层的厚度为
Figure BDA00002849663100054
至通常取
Figure BDA00002849663100056
通过LPCVD或等离子体增强的化学气相沉积（PECVD）制备的氧化层50的厚度为
Figure BDA00002849663100057
至
Figure BDA00002849663100058
通常取
Figure BDA00002849663100059
然后，沉积ONO堆栈44，形成相同的图案，通过标准的制图和刻蚀工艺，形成多个开口51、52和53，使衬底12的表面54裸露出来，如图5所示。
制备开口51、52和53之后，可以选择进行刻蚀工艺，通常采用各向异性的干刻蚀，包括反应离子刻蚀RIE（Reactive ion etching）形成沟槽55、56和57，分别从开口51、52和53开始延伸，终止在表面58、59和60，沟槽深度分别为0.5微米至4微米，通常取1微米，如图6所示。形成沟槽55、56和57之后，通过热氧化或LPCVD，分别形成衬垫氧化物61、62和63，厚度约为
Figure BDA000028496631000510
至
Figure BDA000028496631000511
通常取
Figure BDA000028496631000512
如图7所示。通过LPCVD或PECVD沉积以及后续的各向异性干刻蚀，氮化物垫片64、65和66分别形成在沟槽55、56和57侧壁上的每个衬垫氧化物61、62和63上方，厚度为至
Figure BDA000028496631000514
通常取
Figure BDA000028496631000515
每个氮化物垫片64、65和66都从氧化层50开始，朝着衬底12延伸。
形成氮化物垫片64、65和66之后，可以选择进行刻蚀工艺，通常选用各向异性干刻蚀，制备沟槽67、68和69。沟槽67、68和69分别从氮化物垫片64、65和66开始延伸，分别终止在表面70、71和72，沟槽深度为0.5微米至8微米，通常取3微米，如图8所示。氮化物垫片64、65和66构成一个刻蚀阻挡层，以限定每个沟槽67、68和69的宽度，所测量的宽度平行于直线73。制备沟槽67、68和69之后，利用热工艺，在沟槽67、68和69未被氮化物垫片64、65和66覆盖的侧壁上的衬底12的区域74、75和76中，进行氧化物生长，如图9所示。氧化物74、75和76的厚度约为
Figure BDA00002849663100061
至
Figure BDA00002849663100062
通常取
Figure BDA00002849663100063
氧化区74、75和76可以利用标准的湿氧化制备。制成氧化区74、75和76之后，裸露出氮化物垫片64、65和66，进行传统的湿刻蚀，并除去，保留沟槽77、78和79，如图10所示。
沉积一个重掺杂多晶硅层80，例如原位磷掺杂多晶硅1，例如通过CVD，覆盖氧化层50，并填充在沟槽77、78和79中，其厚度为
Figure BDA00002849663100064
至
Figure BDA00002849663100065
通常取
Figure BDA00002849663100066
如图11所示。利用可选的刻蚀工艺（例如标准的多晶硅干回刻工艺），除去多晶硅层80的顶部，保留多晶硅插头81、82和83，每个多晶硅插头都分别在末端被氧化区74、75和76中的一个包围着，插头81、82和83的顶面分别与氧化区74、75和76的顶面共面，构成沟槽87、88和89的非均匀表面84、85和86，如图12所示。
氧化硅层90形成在衬底12上，包括氧化层50以及氧化区74、75和76，通过LPCVD或PECVD，填充沟槽87、88和89，其厚度约为至
Figure BDA00002849663100068
通常取如图13所示。在这种情况下，氧化硅层90包围插头81、82和83。氧化硅层90经过化学机械处理（CMP），完全除去氧化层90的顶部区域，以及氮化层48的绝大部分，为衬底92留下裸露的氮化层48，如图14所示。
参见图12、14和15，结构92经过湿刻蚀工艺，除去剩余部分的氮化层48，并且在衬底12上方的氧化层46以及沟槽87、88和89中的氧化层90的顶部达到预设深度，预设深度在衬底12的顶面以下，在表面84、85和86以上，分别留下沟槽94、95和96。沟槽94、95和96都包括一个氧化区97、98和99，每个都由包围着多晶硅插头81、82和83的剩余部分的氧化层90构成。在这种情况下，衬底12的表面100裸露出来。在表面100上方、在沟槽94、96和97的侧壁上以及表面97、98和99上，形成栅极氧化层102。沉积一个多晶硅层104（例如原位磷掺杂多晶硅2），以覆盖氧化层102，填充沟槽94、95和96的剩余部分，如图16所示，然后将多晶硅层104回刻到栅极氧化物102的表面。在这种情况下，仅剩余多晶硅层104的105、106和107部分，氧化层102与表面100重叠的区域裸露出来。通过全面注入，先后形成本体区103以及源极区101，如图17所示。
参见图17和18，106和107部分经过刻蚀工艺，完全除去107部分以及106离105最远的那一部分，例如通过标准的各向异性干刻蚀。为此，沉积一个带图案的光致抗蚀剂层108，完全覆盖栅极氧化层102和105部分，以及106最靠近105的109部分。刻蚀106和107之后，除去光致抗蚀剂层108，在衬底上方，沉积一个电绝缘层110（例如低温氧化物（LTO）和/或含有硼酸的硅玻璃（BPSG）），如图19所示。制备绝缘层110之后，在绝缘层110上方形成一个带图案的光致抗蚀剂层112，并形成接触开口113和114的图案。形成开口113和114之后，通过一个适宜的刻蚀工艺，形成通孔115和116，经由开口114在绝缘层110中和多晶硅插头83的顶部形成通孔116，以及经由开口113在绝缘层110、源极层101中和本体层103的顶部形成通孔115，如图20所示。随后，除去光致抗蚀剂层112，在通孔115和116中，形成势垒金属和金属插头130和132，例如钨（W）插头，并将通孔115和116中的金属插头130和132分别相对应地与图2中所示的接头38和40电接触，如图21所示。
参见图18和22，应明确上述说明仅仅表示具有半导体器件10的优良特性的半导体器件的一种制备方式。例如，回刻多晶硅层104，并且制备的本体层103和源极层101之后，可以形成光致抗蚀剂层108的图案，仅仅覆盖105部分以及区域106的109部分，由光致抗蚀剂层208表示。制成光致抗蚀剂层208，栅极氧化层102、源极层和本体层101、103和衬底12的顶部120，以及109部分附近的那部分106区域和整个区域107都通过适宜的刻蚀工艺，以便完全除去，例如标准的各向异性干刻蚀。在这种情况下，步进结构122仍然保留在衬底12上方。
制成步进结构122之后，电绝缘层210，例如低温氧化物（LTO）和/或含有硼酸的硅玻璃（BPSG），沉积在衬底12上方，如图23所示。制成绝缘层210之后，光致抗蚀剂层212才在绝缘层210上方，并形成具有接触开口213和214的图案。制成开口213和214之后，通过适宜的刻蚀工艺，制备通孔215和216，经由开口214在绝缘层110中和多晶硅插头83的顶部形成通孔216，以及经由开口213在绝缘层110、源极层101中和本体层103的顶部形成通孔215，如图24所示。随后，除去光致抗蚀剂层212，在通孔215和216中，形成势垒金属和金属插头230和232，例如钨（W）插头，并通过与图2中所示的接头38和40类似的方式，将通孔215和216中的金属插头230和232分别与接头电接触。
应理解上述说明仅是本发明的示例，以及其他在本发明意图和范围内的修正，不应认为是本发明范围的局限。因此，本发明的范围应由所附的权利要求书及其全部等价内容限定。

Claims (20)

1.一种形成在半导体衬底上的半导体器件，其特征在于，包括：
一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及
一个包围着所述的有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述的导电材料和所述的衬底材料之间，最里面的端接沟槽具有一个由所述的导电材料制成的栅极部分，所述的栅极部分的剖面面积小于所述的有源区中的晶体管的所述的栅极区的剖面面积。
2.如权利要求1所述的半导体器件，其特征在于，沉积在所述的最外面的端接沟槽中的所述的导电材料，电连接到端接区中的一个本体掺杂区，最外面的端接沟槽远离最里面的端接沟槽，所述的端接区中的本体掺杂区则更加远离最里面的端接沟槽。
3.如权利要求1所述的半导体器件，其特征在于，所述的栅极部分沉积在有源区附近的所述的最里面的端接沟槽中，通过所述的电绝缘材料，所述的栅极部分与衬底材料绝缘，电绝缘材料具第一厚度的部分在所述的栅极部分和所述栅极部分附近的所述的本体区之间，电绝缘材料具第二厚度的部分在所述的栅极部分和端接区中所述的衬底材料之间，所述的第一厚度小于所述的第二厚度。
4.如权利要求1所述的半导体器件，其特征在于，有源区附近的所述的最里面的端接沟槽的宽度和深度，与设置在有源区中的有源栅极沟槽的宽度和深度相同。
5.如权利要求1所述的半导体器件，其特征在于，所述的栅极部分与所述的导电材料制成的一个屏蔽栅极区重叠，并且绝缘，所述的屏蔽栅极区在有源区附近的所述的最里面的端接沟槽底部。
6.如权利要求5所述的半导体器件，其特征在于，所述的源极区和所述的屏蔽栅极区电连接。
7.如权利要求5所述的半导体器件，其特征在于，沉积在所述的最外面的端接沟槽中的导电材料电连接到端接区中的一个本体掺杂区，所述的最外面的端接沟槽远离所述的最里面的端接沟槽，所述的本体掺杂区更加远离最里面的端接沟槽。
8.如权利要求6所述的半导体器件，其特征在于，所述的栅极部分沉积在有源区附近的所述的最里面的端接沟槽中，通过所述的电绝缘材料，所述的栅极部分与衬底材料绝缘，电绝缘材料具第一厚度的部分在所述的栅极部分和所述的栅极部分附近的所述的本体区之间，电绝缘材料具第二厚度的部分在所述的栅极部分和端接区中所述的衬底材料之间，所述的第一厚度小于所述的第二厚度。
9.如权利要求6所述的半导体器件，其特征在于，有源区附近的所述的最里面的端接沟槽的宽度和深度，与设置在有源区中的有源栅极沟槽的宽度和深度相同。
10.如权利要求6所述的半导体器件，其特征在于，端接区中所述的衬底材料的顶面至少下凹到所述的栅极部分的底部。
11.如权利要求10所述的半导体器件，其特征在于，沉积在所述的最外面的端接沟槽中所述的导电材料，电连接到端接区中的衬底区，最外面的端接沟槽远离最里面的端接沟槽。
12.一种形成在半导体衬底上的半导体器件，其特征在于，包括：
一个含有多个晶体管的有源区，每个晶体管都含有源极区、本体区、漏极区和栅极区；以及
一个包围着所述的有源区的端接区，所述的端接区包括至少一个靠近有源区的最里面的端接沟槽，以及一个远离最里面的端接沟槽的最外面的端接沟槽，每个端接沟槽都用导电材料填充，电绝缘材料沉积在所述的导电材料和所述的衬底材料之间；
其中沉积在所述的最外面的端接沟槽中的导电材料电连接到端接区中的一个本体掺杂区，最外面的端接沟槽远离所述的最里面的端接沟槽，所述端接区中的本体掺杂区更加远离最里面的端接沟槽。
13.一种在掺杂第一导电类型的半导体衬底上制备半导体器件的方法，其特征在于，所述的方法包括：
在所述的衬底上，制备多个空间分离的有源区中的有源沟槽，多个空间分离的端接区中的端接沟槽，所述的多个端接沟槽包括至少一个最里面的端接沟槽，在有源区附近，以及一个最外面的端接沟槽，离有源区最远；
在每个所述的沟槽中，制备一个绝缘栅极区；
从有源区附近最里面的端接沟槽上，除去所述的绝缘栅极区靠近端接区的外面部分，同时在每个有源沟槽中保留所述的绝缘栅极区；
在衬底上方，制备一个绝缘层，填充最里面的端接沟槽中所除去的绝缘栅极区的外部；并且
通过衬底上方的绝缘层，制备电接头。
14.如权利要求13所述的方法，其特征在于，还包括在除去最里面的端接沟槽中的绝缘栅极区的外部之前，通过整个有源区和端接区，在衬底的顶部，无需掩膜，注入本体掺杂物和源极掺杂物，所述的本体掺杂物具有与第一导电类型相反的第二导电类型，所述的源极掺杂物具有第一导电类型。
15.如权利要求14所述的方法，其特征在于，制备电接头的步骤还将远离有源区的最外面的端接沟槽中的绝缘栅极区电连接到最外面的端接沟槽附近更加远离有源区的一个本体掺杂区。
16.如权利要求14所述的方法，其特征在于，每个有源沟槽和端接沟槽的底部都用被电绝缘材料包围着的导电材料填充，在每个沟槽中制备绝缘栅极区的方法是在每个沟槽的顶部制备绝缘栅极，与沟槽底部的导电材料重叠，所述的电绝缘材料的一部分设置在沟槽顶部栅极区和沟槽底部的导电材料之间。
17.如权利要求16所述的方法，其特征在于，从最里面的端接沟槽上除去端接区附近的所述的绝缘栅极区的外部，还从最外面的端接沟槽上除去全部的所述的绝缘栅极区。
18.如权利要求17所述的方法，其特征在于，制备电接头的步骤还将填充远离有源区的最外面的端接沟槽的底部且被电绝缘材料包围着的导电材料，电连接到在最外面的端接沟槽附近的离有源区更远的一个本体掺杂区。
19.如权利要求17所述的方法，其特征在于，从最里面的端接沟槽上，除去端接区附近的所述的绝缘栅极的外部，还将端接区中衬底的顶部至少向下除去到绝缘栅极区的底部。
20.如权利要求19所述的方法，其特征在于，制备电接头的步骤还将被电绝缘材料包围着的填充远离有源区的最外面的端接沟槽底部的导电材料电连接到邻近最外面的端接沟槽的衬底区。
CN201310056587.3A 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 Active CN103151382B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510811901.3A CN105304692B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN201510334087.0A CN104916699B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/411,422 2012-03-02
US13/411,422 US8697520B2 (en) 2012-03-02 2012-03-02 Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201510334087.0A Division CN104916699B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN201510811901.3A Division CN105304692B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法

Publications (2)

Publication Number Publication Date
CN103151382A true CN103151382A (zh) 2013-06-12
CN103151382B CN103151382B (zh) 2016-04-20

Family

ID=48549348

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310056587.3A Active CN103151382B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN201510334087.0A Active CN104916699B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN201510811901.3A Active CN105304692B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201510334087.0A Active CN104916699B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN201510811901.3A Active CN105304692B (zh) 2012-03-02 2013-02-22 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法

Country Status (3)

Country Link
US (2) US8697520B2 (zh)
CN (3) CN103151382B (zh)
TW (1) TWI518907B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702732A (zh) * 2014-12-12 2016-06-22 万国半导体股份有限公司 带有保护屏蔽氧化物的分裂栅沟槽功率mosfet
CN104347375B (zh) * 2013-08-01 2017-06-06 上海华虹宏力半导体制造有限公司 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN111200018A (zh) * 2018-11-19 2020-05-26 无锡华润上华科技有限公司 半导体器件及半导体器件制备方法
CN111415868A (zh) * 2020-03-30 2020-07-14 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117393501A (zh) * 2023-12-07 2024-01-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
TWI621234B (zh) * 2014-05-16 2018-04-11 Acm Res Shanghai Inc Method of forming interconnect structure
CN104022043B (zh) * 2014-06-16 2017-06-16 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
US11049956B2 (en) * 2019-06-17 2021-06-29 Semiconductor Components Industries, Llc Method of forming a semiconductor device
US11217689B2 (en) 2019-06-17 2022-01-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
CN111244176A (zh) * 2019-12-30 2020-06-05 江苏长晶科技有限公司 屏蔽栅沟槽mosfet及其制备方法、电子设备
CN111180341B (zh) * 2020-02-18 2022-08-02 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
CN111180342B (zh) * 2020-02-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
TW202327108A (zh) * 2021-12-19 2023-07-01 日商新電元工業股份有限公司 半導體裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578689A (zh) * 2005-06-29 2009-11-11 飞兆半导体公司 用于形成屏蔽栅极场效应晶体管的结构和方法
US20110121386A1 (en) * 2009-11-20 2011-05-26 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates as termination
US20110133258A1 (en) * 2009-08-14 2011-06-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet with increased source-metal contact
US20110177662A1 (en) * 2005-05-26 2011-07-21 Hamza Yilmaz Method of Forming Trench-Gate Field Effect Transistors
CN102246308A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877529A (en) 1996-04-26 1999-03-02 Megamos Corporation Mosfet termination design and core cell configuration to increase breakdown voltage and to improve device ruggedness
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2001358338A (ja) * 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
US7557395B2 (en) 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7560787B2 (en) * 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US8236651B2 (en) 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8692322B2 (en) * 2006-02-17 2014-04-08 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
US20080150013A1 (en) 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
US8058687B2 (en) 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US7884390B2 (en) * 2007-10-02 2011-02-08 Fairchild Semiconductor Corporation Structure and method of forming a topside contact to a backside terminal of a semiconductor device
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
US8138605B2 (en) 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US20110254071A1 (en) * 2009-11-20 2011-10-20 Force Mos Technology Co. Ltd. Shielded trench mosfet with multiple trenched floating gates as termination
US8564052B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
US8431457B2 (en) 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8367501B2 (en) * 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
JP5691259B2 (ja) * 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
US8759908B2 (en) 2011-11-01 2014-06-24 Alpha And Omega Semiconductor Incorporated Two-dimensional shielded gate transistor device and method of manufacture
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110177662A1 (en) * 2005-05-26 2011-07-21 Hamza Yilmaz Method of Forming Trench-Gate Field Effect Transistors
CN101578689A (zh) * 2005-06-29 2009-11-11 飞兆半导体公司 用于形成屏蔽栅极场效应晶体管的结构和方法
CN102246308A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
US20110133258A1 (en) * 2009-08-14 2011-06-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet with increased source-metal contact
US20110121386A1 (en) * 2009-11-20 2011-05-26 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates as termination

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347375B (zh) * 2013-08-01 2017-06-06 上海华虹宏力半导体制造有限公司 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN105702732A (zh) * 2014-12-12 2016-06-22 万国半导体股份有限公司 带有保护屏蔽氧化物的分裂栅沟槽功率mosfet
CN111200018A (zh) * 2018-11-19 2020-05-26 无锡华润上华科技有限公司 半导体器件及半导体器件制备方法
WO2020103655A1 (zh) * 2018-11-19 2020-05-28 无锡华润上华科技有限公司 半导体器件及半导体器件制备方法
CN111200018B (zh) * 2018-11-19 2021-12-21 无锡华润上华科技有限公司 半导体器件及半导体器件制备方法
CN111415868A (zh) * 2020-03-30 2020-07-14 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117393501A (zh) * 2023-12-07 2024-01-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN117393501B (zh) * 2023-12-07 2024-03-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
US8697520B2 (en) 2014-04-15
CN104916699B (zh) 2017-12-08
US20130228857A1 (en) 2013-09-05
US9627526B2 (en) 2017-04-18
TWI518907B (zh) 2016-01-21
CN104916699A (zh) 2015-09-16
CN105304692B (zh) 2020-04-03
US20150270383A1 (en) 2015-09-24
TW201340326A (zh) 2013-10-01
US20170069750A9 (en) 2017-03-09
CN103151382B (zh) 2016-04-20
CN105304692A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
CN103151382B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
US10615275B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN105702732B (zh) 带有保护屏蔽氧化物的分裂栅沟槽功率mosfet
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
CN105047697B (zh) 通过功率mosfet的分裂栅极中的贯穿多晶硅接头实现分裂多晶硅连接
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
CN100555666C (zh) 一种深沟槽大功率mos器件及其制造方法
CN100565879C (zh) 一种深沟槽大功率mos器件及其制造方法
KR20160036025A (ko) 핀과 드레인 확장 영역을 포함하는 반도체 디바이스 및 제조 방법
CN105957895A (zh) 沟槽型功率mosfet器件及其制造方法
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
US9401409B2 (en) High density MOSFET array with self-aligned contacts enhancement plug and method
CN102263133A (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN101807574A (zh) 一种沟槽型功率mos器件及其制造方法
CN102544107A (zh) 一种改进型终端结构的功率mos器件及其制造方法
CN104241386A (zh) 具有低特征导通电阻的功率mosfet器件及其制造方法
CN103311275B (zh) 半导体器件和制造半导体器件的方法
CN105374858A (zh) 具有锥形栅极结构的半导体器件和方法
CN202473933U (zh) 一种改进型终端结构的功率mos器件
TWI644428B (zh) Vdmos及其製造方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN102222685A (zh) 侧部浮动耦合电容器器件终端结构
CN101826551B (zh) 具有低栅电阻的沟槽型半导体功率器件及其制备方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
CN116741797A (zh) 半导体结构以及埋入式场板结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right