CN114420564A - 一种分离栅沟槽mos器件及其制造方法 - Google Patents
一种分离栅沟槽mos器件及其制造方法 Download PDFInfo
- Publication number
- CN114420564A CN114420564A CN202210308271.8A CN202210308271A CN114420564A CN 114420564 A CN114420564 A CN 114420564A CN 202210308271 A CN202210308271 A CN 202210308271A CN 114420564 A CN114420564 A CN 114420564A
- Authority
- CN
- China
- Prior art keywords
- layer
- depth
- depth groove
- inter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title description 3
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 198
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种分离栅沟槽MOS器件及其制造方法，制造方法中先在基底中刻蚀形成第一深度沟槽，并先在第一深度沟槽的底部和侧壁上依次形成第一场氧化层和第一保护层之后，再从该第一深度沟槽的底部进行刻蚀，依次把第一深度沟槽的底部的第一保护层和第一场氧化层刻蚀掉之后，继续刻蚀形成第二深度沟槽，形成侧壁保护层，由于有了侧壁保护层的保护，可以对第一深度沟槽进一步进行刻蚀，形成第二深度沟槽，并且，在第二深度沟槽内的屏蔽栅与第二深度沟槽的高度相等，再在该屏蔽栅上方形成极间隔离层时，使得能够更好的控制极间隔离层的厚度，避免屏蔽栅和控制栅之间不漏电，也能了也能避免较厚的极间隔离层造成应力影响晶圆应力，提高晶圆的均一性。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种分离栅沟槽MOS器件及其制造方法。
背景技术
SGT（split-gate-trench，分离栅沟槽）结构的MOS器件，因其具有电荷耦合效应，在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压。该结构利用屏蔽栅电极屏蔽控制栅电极与器件外延层之间的电容耦合作用来减小栅漏寄生电容。此分离栅沟槽MOS器件具有更低的栅电荷，同时导通电阻不退化，有利于功率管理系统开关特性和工作效率的提高。该结构中包括屏蔽栅和控制栅，屏蔽栅和控制栅之间需具有极间氧化物，控制栅外层需有栅间氧化物，现有技术中，极间氧化物和栅间氧化物同时生成，然而为了确保屏蔽栅和控制栅之间不漏电，极间氧化物的厚度必须大于800 Å，而这种情况下，栅间氧化物厚度无法控制，造成无法满足栅极低开启器件的制造。若是制作低开启器件，则目前的低压分离栅沟槽MOS器件总避免不了漏电情况。
因此，亟需提出一种分离栅沟槽MOS器件或其制造方法，使得能够满足栅极低开启的同时，还能够确保极间氧化物的厚度，避免屏蔽栅和控制栅之间漏电的情况。
发明内容
本发明主要解决的技术问题是提供一种分离栅沟槽MOS器件及其制造方法，使得能够满足制造栅极低开启器件功能的同时，还能够确保极间氧化物的厚度，避免屏蔽栅和控制栅之间漏电的情况。
根据第一方面，一种实施例中提供一种分离栅沟槽MOS器件的制造方法，包括步骤：
对基底进行刻蚀，形成第一深度沟槽；
在所述第一深度沟槽的底部和侧壁上依次沉积第一场氧化层和第一保护层；
将所述第一深度沟槽底部的第一保护层刻蚀掉，形成侧壁保护层；
以所述侧壁保护层为掩膜，沿所述第一深度沟槽的底部继续刻蚀，形成第二深度沟槽；
在所述第二深度沟槽内形成第二场氧化层和屏蔽栅，所述第二场氧化层位于所述屏蔽栅和所述第二深度沟槽的底部和侧壁之间；
在所述屏蔽栅的上方沉积预设厚度的极间隔离层；
去除掉所述第一深度沟槽侧壁上的第一场氧化层和第一保护层；
在所述第一深度沟槽的侧壁表面生长一层牺牲层，并用湿法工艺去除；
在所述第一深度沟槽的侧壁表面形成栅间氧化层；
在所述极间隔离层上形成控制栅；
依次形成体结注入层、源极注入层、层间介质层、钨塞和表面金属，完成MOS器件的制作。
可选的，在所述第二深度沟槽内形成第二场氧化层和屏蔽栅，包括步骤：
使用炉管工艺，在所述深度沟槽的侧壁和底部生长一层第二场氧化层；
沉积第一层多晶硅，填满所述第二深度沟槽和第一深度沟槽；
对所述第一层多晶硅进行回刻，回刻至所述侧壁保护层的底部，形成位于所述第二深度沟槽内的屏蔽栅。
可选的，在所述屏蔽栅的上方沉积预设厚度的极间隔离层，包括步骤：使用炉管工艺在所述屏蔽栅顶部生长预设厚度的氧化硅作为极间隔离层。
可选的，控制所述炉管工艺的温度参数为：750℃-850℃，极间隔离层厚度为0.3μm-0.5μm。
可选的，在所述极间隔离层上形成控制栅，包括步骤：
在所述极间隔离层上沉积第二层多晶硅至将所述第一深度沟槽填满；
对所述第二层多晶硅进行回刻，至所述基底表面以下，形成控制栅。
可选的，所述第一深度沟槽的深度为0.8μm -1.3μm。
可选的，所述第一保护层的厚度为1700Å-3000 Å；所述栅间氧化层厚度为200 Å-500 Å。
可选的，所述第一场氧化层为氧化硅，所述第一保护层为氮化硅，所述栅间氧化层为氧化硅。
根据第二方面，一种实施例中提供一种分离栅沟槽MOS器件，包括：
基底、在所述基底中的第一深度沟槽以及第二深度沟槽，所述第二深度沟槽位于所述第一深度沟槽的底部；
屏蔽栅以及第二场氧化层，位于所述第二深度沟槽内，所述第二场氧化层位于所述屏蔽栅和所述第二深度沟槽的底部和侧壁之间；
极间隔离层，位于所述屏蔽栅的顶部表面；
控制栅以及栅间氧化层，位于所述第一深度沟槽内，所述栅间氧化层位于所述控制栅和所述第一深度沟槽的侧壁之间，其中，所述极间隔离层的厚度大于所述栅间氧化层的厚度。
可选的，所述第一深度沟槽的深度为0.8μm -1.3μm；所述第一场氧化层为氧化硅，所述第一保护层为氮化硅，所述栅间氧化层为氧化硅；极间隔离层厚度为0.3μm-0.5μm；所述栅间氧化层厚度为200 Å-500 Å。
依据上述实施例的分离栅沟槽MOS器件及其制造方法，由于在制造方法中先在基底中刻蚀形成第一深度沟槽，并先在第一深度沟槽的底部和侧壁上依次形成第一场氧化层和第一保护层之后，再从该第一深度沟槽的底部进行刻蚀，依次把第一深度沟槽的底部的第一保护层和第一场氧化层刻蚀掉之后，继续刻蚀形成第二深度沟槽，这样就使得第一深度沟槽侧壁上剩余的第一保护层形成侧壁保护层，由于有了侧壁保护层的保护，可以对第一深度沟槽进一步进行刻蚀，形成第二深度沟槽，并且，在第二深度沟槽内的屏蔽栅与第二深度沟槽的高度相等，再在该屏蔽栅上方形成极间隔离层时，由于上方两侧具有侧壁保护层，所以使得能够更好的控制极间隔离层的厚度，避免屏蔽栅和控制栅之间不漏电，也能了也能避免较厚的极间隔离层造成应力影响晶圆应力，提高晶圆的均一性。同时，能够再将第一深度沟槽侧壁上的侧壁保护层和第一场氧化层去除，通过牺牲层的方式再生成可控制厚度的栅间氧化层，这样使得能够使得较好的控制栅间氧化层的厚度，完成分离栅沟槽MOS器件，特别是更加保障了低开启分离栅器件的电学性能。
附图说明
图1为本实施例提供的分离栅沟槽MOS器件的制作方法流程图；
图2为本实施例提供的制作过程中部分阶段的剖面结构示意图之一；
图3为本实施例提供的制作过程中部分阶段的剖面结构示意图之二；
图4为本实施例提供的制作过程中部分阶段的剖面结构示意图之三；
图5为本实施例提供的制作过程中部分阶段的剖面结构示意图之四；
图6为本实施例提供的制作过程中部分阶段的剖面结构示意图之五；
图7为本实施例提供的制作过程中部分阶段的剖面结构示意图之六；
图8为本实施例提供的制作过程中部分阶段的剖面结构示意图之七；
图9为本实施例提供的制作过程中部分阶段的剖面结构示意图之八；
图10为本实施例提供的制作过程中部分阶段的剖面结构示意图之九。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。
由背景技术可知，现有技术中的低开启分离栅沟槽MOS器件的电学性能有待提高。
经分析，目前的分离栅沟槽MOS器件在制作时，在屏蔽栅形成之后，在沟槽内屏蔽栅的上方沉积填满沟槽的氧化物，然后经过湿法回刻形成所需厚度极间氧化物和栅间氧化物，这种方法不仅不好制造低开启分离栅沟槽MOS器件之外，所有的分离栅沟槽器件中都会存在其他缺陷，其一是：厚氧化物不容易在沟槽里淀积，淀积过程中间往往会存在缝隙，湿法回刻时就会导致有缝隙的地方的氧化物被刻蚀掉，从而导致极间氧化物和栅间氧化物的质量偏差，即使重新制作栅间氧化物，也容易导致后续的屏蔽栅和控制栅之间的互连中形成短路。其二是：较厚的氧化物淀积会导致过高的应力使晶圆翘曲更严重，晶圆面内均一性不好。所以在沟槽内屏蔽栅的上方沉积较厚的氧化物再回刻并不是个好方法，还有待改进。
在本发明实施例中，先在基底中刻蚀形成第一深度沟槽，并先在第一深度沟槽的底部和侧壁上依次形成第一场氧化层和第一保护层之后，再从该第一深度沟槽的底部进行刻蚀，依次把第一深度沟槽的底部的第一保护层和第一场氧化层刻蚀掉之后，继续刻蚀形成第二深度沟槽，这样就使得第一深度沟槽侧壁上剩余的第一保护层形成侧壁保护层，由于有了侧壁保护层的保护，可以对第一深度沟槽进一步进行刻蚀，形成第二深度沟槽，并且，在第二深度沟槽内的屏蔽栅与第二深度沟槽的高度相等，再在该屏蔽栅上方形成极间隔离层时，由于上方两侧具有侧壁保护层，所以使得能够更好的控制极间隔离层的厚度，避免屏蔽栅和控制栅之间不漏电，也能了也能避免较厚的极间隔离层造成应力影响晶圆应力，提高晶圆的均一性。同时，能够再将第一深度沟槽侧壁上的侧壁保护层和第一场氧化层去除，通过牺牲层的方式再生成可控制厚度的栅间氧化层，这样使得能够使得较好的控制栅间氧化层的厚度，完成分离栅沟槽MOS器件，特别是更加保障了低开启分离栅器件的电学性能。
参考图1，本实施例中提供一种分离栅沟槽MOS器件的制造方法，包括步骤：
步骤1，对基底100进行刻蚀，形成第一深度沟槽110。
该基底100为硅衬底，刻蚀形成第一深度沟槽110的步骤包括：在该基底100的上表面形成沟槽刻蚀掩膜层，沟槽刻蚀掩膜层可以是氧化硅厚度可以在0.3μm以上。然后涂布光阻，曝光显影，定义出第一深度沟槽110的位置区域，也就是形成了图形化掩膜层，以此图形化掩膜层为掩膜，进行刻蚀，形成第一深度沟槽110。
本实施例中，采用干法刻蚀工艺在该第一深度沟槽110的位置区域进行刻蚀形成第一深度沟槽110，刻蚀之后，去除该光阻以及沟刻蚀掩模层。第一深度沟槽110的刻蚀深度控制在0.8μm -1.3μm。
步骤2，在该第一深度沟槽110的底部和侧壁上依次沉积第一场氧化层200和第一保护层300。
请结合参考图2，具体工艺可以包括，使用炉管工艺在该第一深度沟槽110的底部和侧壁上沉积第一场氧化层200，该第一场氧化层200可以为氧化硅或者氧化铬。然后再在该第一场氧化层200的表面沉积第一保护层300，第一保护层300可以为氮化硅。氮化硅的厚度可以大于第一场氧化层200的厚度，该第一保护层300的厚度为1700Å-3000 Å。
一些实施例中，可以在该第一深度沟槽110的底部和侧壁上只沉积第一保护层300，该第一保护层300的厚度为1700Å-3000 Å。
步骤3，将该第一深度沟槽110底部的第一保护层300刻蚀掉，形成侧壁保护层301。
步骤4，以该侧壁保护层301为掩膜，沿该第一深度沟槽110的底部继续刻蚀，形成第二深度沟槽120。
请结合参考图3，在对第一深度沟槽110底部的第一保护层300刻蚀之后，还进一步的将下方的第一场氧化层200刻蚀掉，只保留侧壁部分的第一场氧化层201。然后使用干法刻蚀的方法，继续向下刻蚀形成第二深度沟槽120。对第二深度沟槽120刻蚀的深度可以随耐压变化进行调节。例如：当耐压在60V-100V时，该第二深度沟槽120的深度可以是3.5μm-5.5μm。
例如，当器件耐压需求为60V时，可以将第二深度沟槽120的深度刻蚀为3.5μm左右。
当器件耐压需求为80V时，可以将第二深度沟槽120的深度刻蚀为4.5μm左右。
当器件耐压需求为100V时，可以将第二深度沟槽120的深度刻蚀为5.5μm左右。
步骤5，在该第二深度沟槽120内形成第二场氧化层400和屏蔽栅500，该第二场氧化层400位于该屏蔽栅500和该第二深度沟槽120的底部和侧壁之间。
在该第二深度沟槽120内形成第二场氧化层400和屏蔽栅500，包括步骤：
请结合参考图4，使用炉管工艺，在该深度沟槽的侧壁和底部生长一层第二场氧化层400。
请结合参考图5，沉积第一层多晶硅，填满该第二深度沟槽120和第一深度沟槽110。
需要理解的是，在沉积的过程中，需要保障第一层多晶硅的密度，避免第一层多晶硅中间有裂缝。
请结合参考图6，对该第一层多晶硅进行回刻，回刻至该侧壁保护层301的底部，形成位于该第二深度沟槽120内的屏蔽栅500。
步骤6，在该屏蔽栅500的上方沉积预设厚度的极间隔离层600。
请结合参考图7，控制该炉管工艺的生长时间和温度，其中温度参数可以为：750℃-850℃，在该屏蔽栅500的上方沉积预设厚度的极间隔离层600，包括步骤：使用炉管工艺在该屏蔽栅500顶部生长预设厚度的氧化硅作为极间隔离层600。预设厚度可以为0.3μm-0.5μm。
正是由于侧壁保护层301的作用，使得有侧壁保护层301的位置处不生长氧化物，而没有侧壁保护层301的位置可以形成厚的氧化物，这样，能够更好的控制极间氧化物的厚度。例如，需要极间氧化物厚度为0.3μm，则在上一步骤5中，回刻第一层多晶硅时，回刻至该侧壁保护层301的以下0.3μm，这样，侧壁保护层301的以下0.3μm处都可以形成极间氧化物，提高制作效率。便于制作厚度较厚的极间隔离层600的形成（这个厚度一般指的是屏蔽栅500尖角最薄处向上0.3um左右，如果按照传统方法中单纯氧化生长的话，由于栅间氧化物厚度的限制，极间隔离层600只能制作0.1um左右），提高器件的电学性能，避免屏蔽栅500和控制栅700之间漏电的现象。该极间隔离层600为氧化硅。
步骤7，去除掉该第一深度沟槽110侧壁上的第一场氧化层200和第一保护层300。
请结合参考图8，先将侧壁保护层301去除，刻蚀掉该侧壁保护层301的方式可以是通过干法刻蚀的刻蚀技术去除掉，可以采用等离子刻蚀设备进行刻蚀该侧壁保护层301，例如用901E/903E TEGAL plasma etching system型等离子刻蚀设备，刻蚀气体可以是：CF4、O2、N2、SF6、CHF3、NF3、He、C2F6等。然后用湿法刻蚀的刻蚀技术将第一深度沟槽110侧壁上的第一场氧化层200去除，湿法刻蚀液可以包括HF溶液。
步骤8，在该第一深度沟槽110的侧壁表面生长一层牺牲层，并用湿法工艺去除。
由于在此步骤之前的工艺中，原来的第一深度沟槽110的侧壁表面发热基底100会受等离子体轰击而晶格受损，因此使用炉管工艺生长一层牺牲层，利用牺牲层将受损的表面去除，然后就可以保障后续生长的栅间氧化层202的质量。
步骤9，在该第一深度沟槽110的侧壁表面形成栅间氧化层202。
请结合参考图9，本实施例中，使用炉管工艺在该第一深度沟槽110的侧壁表面形成生长一层较薄的氧化硅。栅间氧化层202厚度为200 Å-500 Å，这样可以实现器件低开启的目的。
步骤10，在该极间隔离层600上形成控制栅700。
请结合参考图10，本实施例中，在该极间隔离层600上形成控制栅700，包括步骤：使用炉管工艺在该极间隔离层600上沉积第二层多晶硅至将该第一深度沟槽110填满；然后对该第二层多晶硅进行回刻，至该基底100表面以下1000μm左右，形成控制栅700。第二层多晶硅为高掺杂多晶硅。
步骤11，依次形成体结注入层、源极注入层、层间介质层、钨塞和表面金属，完成MOS器件的制作。
可以通过多次离子注入的方式在该基底100中形成体结注入层，再通过多次离子注入的方式在该体结注入层的部分深度中形成源极注入层。然后形成位于该基底100表面的层间介质层。在该层间介质层的上表面涂布图形化光刻胶，定义出钨塞区域，刻蚀至该源极注入层底部，形成钨塞。最后进行表面金属的沉积，经过使用化学研磨法对表面金属的减薄处理，以及背金和划片等一系列后道工艺，完成器件的最终实现。
本实施例中还提供一种基于上述制造方法制造的分离栅沟槽MOS器件，包括基底100、第一深度沟槽110、第二深度沟槽120、屏蔽栅500、第二场氧化层400、极间隔离层600、控制栅700以及栅间氧化层202。其中，第一深度沟槽110以及第二深度沟槽120在该基底100内，该第二深度沟槽120位于该第一深度沟槽110的底部。
屏蔽栅500以及第二场氧化层400位于该第二深度沟槽120内，该第二场氧化层400位于该屏蔽栅500和该第二深度沟槽120的底部和侧壁之间。极间隔离层600位于该屏蔽栅500的顶部表面。控制栅700以及栅间氧化层202位于该第一深度沟槽110内，该栅间氧化层202位于该控制栅700和该第一深度沟槽110的侧壁之间，其中，该极间隔离层600的厚度大于该栅间氧化层202的厚度。
本实施例中，该第一深度沟槽110的深度为0.8μm -1.3μm；该第一场氧化层200为氧化硅，该第一保护层300为氮化硅，该栅间氧化层202为氧化硅；极间隔离层600厚度为800Å-1100 Å；该栅间氧化层202厚度为200 Å-500 Å。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种分离栅沟槽MOS器件的制造方法，其特征在于，包括步骤：
对基底进行刻蚀，形成第一深度沟槽；
在所述第一深度沟槽的底部和侧壁上依次沉积第一场氧化层和第一保护层；
将所述第一深度沟槽底部的第一保护层刻蚀掉，形成侧壁保护层；
以所述侧壁保护层为掩膜，沿所述第一深度沟槽的底部继续刻蚀，形成第二深度沟槽；
在所述第二深度沟槽内形成第二场氧化层和屏蔽栅，所述第二场氧化层位于所述屏蔽栅和所述第二深度沟槽的底部和侧壁之间；
在所述屏蔽栅的上方沉积预设厚度的极间隔离层；
去除掉所述第一深度沟槽侧壁上的第一场氧化层和第一保护层；
在所述第一深度沟槽的侧壁表面生长一层牺牲层，并用湿法工艺去除；
在所述第一深度沟槽的侧壁表面形成栅间氧化层；
在所述极间隔离层的上形成控制栅；
依次形成体结注入层、源极注入层、层间介质层、钨塞和表面金属，完成MOS器件的制作。
2.如权利要求1所述的制造方法，其特征在于，在所述第二深度沟槽内形成第二场氧化层和屏蔽栅，包括步骤：
使用炉管工艺，在所述深度沟槽的侧壁和底部生长一层第二场氧化层；
沉积第一层多晶硅，填满所述第二深度沟槽和第一深度沟槽；
对所述第一层多晶硅进行回刻，回刻至所述侧壁保护层的底部，形成位于所述第二深度沟槽内的屏蔽栅。
3.如权利要求1所述的制造方法，其特征在于，在所述屏蔽栅的上方沉积预设厚度的极间隔离层，包括步骤：使用炉管工艺在所述屏蔽栅顶部生长预设厚度的氧化硅作为极间隔离层。
4.如权利要求3所述的制造方法，其特征在于，控制所述炉管工艺的温度参数为：750℃-850℃，极间隔离层厚度为0.3μm-0.5μm。
5.如权利要求1所述的制造方法，其特征在于，在所述极间隔离层上形成控制栅，包括步骤：
在所述极间隔离层上沉积第二层多晶硅至将所述第一深度沟槽填满；
对所述第二层多晶硅进行回刻，至所述基底表面以下，形成控制栅。
6.如权利要求1所述的制造方法，其特征在于，所述第一深度沟槽的深度为0.8μm -1.3μm。
7.如权利要求1所述的制造方法，其特征在于，所述第一保护层的厚度为1700Å-3000Å；所述栅间氧化层厚度为200 Å-500 Å。
8.如权利要求1所述的制造方法，其特征在于，所述第一场氧化层为氧化硅，所述第一保护层为氮化硅，所述栅间氧化层为氧化硅。
9.一种分离栅沟槽MOS器件，其特征在于，包括：
基底、在所述基底中的第一深度沟槽以及第二深度沟槽，所述第二深度沟槽位于所述第一深度沟槽的底部；
屏蔽栅以及第二场氧化层，位于所述第二深度沟槽内，所述第二场氧化层位于所述屏蔽栅和所述第二深度沟槽的底部和侧壁之间；
极间隔离层，位于所述屏蔽栅的顶部表面；
控制栅以及栅间氧化层，位于所述第一深度沟槽内，所述栅间氧化层位于所述控制栅和所述第一深度沟槽的侧壁之间，其中，所述极间隔离层的厚度大于所述栅间氧化层的厚度。
10.如权利要求1所述的制造方法，其特征在于，所述第一深度沟槽的深度为0.8μm -1.3μm；所述第一场氧化层为氧化硅，所述第一保护层为氮化硅，所述栅间氧化层为氧化硅；极间隔离层厚度为0.3μm-0.5μm；所述栅间氧化层厚度为200 Å-500 Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210308271.8A CN114420564A (zh) | 2022-03-28 | 2022-03-28 | 一种分离栅沟槽mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210308271.8A CN114420564A (zh) | 2022-03-28 | 2022-03-28 | 一种分离栅沟槽mos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114420564A true CN114420564A (zh) | 2022-04-29 |
Family
ID=81263753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210308271.8A Pending CN114420564A (zh) | 2022-03-28 | 2022-03-28 | 一种分离栅沟槽mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420564A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334568A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种功率器件的形成方法及功率器件 |
| CN117766403A (zh) * | 2024-02-22 | 2024-03-26 | 南京华瑞微集成电路有限公司 | 一种优化电位分布的sgt器件及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060273386A1 (en) * | 2005-05-26 | 2006-12-07 | Hamza Yilmaz | Trench-gate field effect transistors and methods of forming the same |
| US20080296673A1 (en) * | 2007-05-29 | 2008-12-04 | Alpha & Omega Semiconductor, Ltd | Double gate manufactured with locos techniques |
| CN101536163A (zh) * | 2005-06-10 | 2009-09-16 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
| CN102403346A (zh) * | 2010-09-08 | 2012-04-04 | 株式会社电装 | 半导体器件及其制造方法 |
| CN103151382A (zh) * | 2012-03-02 | 2013-06-12 | 万国半导体股份有限公司 | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 |
| CN203325907U (zh) * | 2012-07-16 | 2013-12-04 | 半导体元件工业有限责任公司 | 绝缘栅半导体装置结构 |
| CN103456791A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 沟槽功率mosfet |
| US20140210000A1 (en) * | 2013-01-31 | 2014-07-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN110400846A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有阶梯深槽屏蔽栅mos结构和制作方法 |
| CN111785778A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型功率mosfet器件及工艺方法 |
-
2022
- 2022-03-28 CN CN202210308271.8A patent/CN114420564A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060273386A1 (en) * | 2005-05-26 | 2006-12-07 | Hamza Yilmaz | Trench-gate field effect transistors and methods of forming the same |
| CN101536163A (zh) * | 2005-06-10 | 2009-09-16 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
| US20080296673A1 (en) * | 2007-05-29 | 2008-12-04 | Alpha & Omega Semiconductor, Ltd | Double gate manufactured with locos techniques |
| CN101320753A (zh) * | 2007-05-29 | 2008-12-10 | 万国半导体股份有限公司 | 利用硅的局部氧化技术制造的双栅极结构 |
| CN102403346A (zh) * | 2010-09-08 | 2012-04-04 | 株式会社电装 | 半导体器件及其制造方法 |
| CN103151382A (zh) * | 2012-03-02 | 2013-06-12 | 万国半导体股份有限公司 | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 |
| CN103456791A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 沟槽功率mosfet |
| CN203325907U (zh) * | 2012-07-16 | 2013-12-04 | 半导体元件工业有限责任公司 | 绝缘栅半导体装置结构 |
| US20140210000A1 (en) * | 2013-01-31 | 2014-07-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN110400846A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有阶梯深槽屏蔽栅mos结构和制作方法 |
| CN111785778A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型功率mosfet器件及工艺方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334568A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种功率器件的形成方法及功率器件 |
| CN117766403A (zh) * | 2024-02-22 | 2024-03-26 | 南京华瑞微集成电路有限公司 | 一种优化电位分布的sgt器件及其制作方法 |
| CN117766403B (zh) * | 2024-02-22 | 2024-04-19 | 南京华瑞微集成电路有限公司 | 一种优化电位分布的sgt器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444528B1 (en) | Selective oxide deposition in the bottom of a trench | |
| CN114420564A (zh) | 一种分离栅沟槽mos器件及其制造方法 | |
| WO2019007344A1 (zh) | 半导体器件的栅极结构及其制造方法 | |
| US6656793B2 (en) | Method of forming a self-aligned floating gate in flash memory cell | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN111933529B (zh) | 一种沟槽型mosfet的制造方法及其结构 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN111490094B (zh) | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| US20040036112A1 (en) | Method to improve the coupling ratio of top gate to floating gate in flash | |
| CN112563140B (zh) | 一种碳化硅mosfet器件jfet区自对准掺杂工艺 | |
| US20230335621A1 (en) | Method for manufacturing trench-type mosfet | |
| CN114256077A (zh) | 低压分离栅沟槽mos器件的制作方法 | |
| CN114284149B (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| EP4300550A1 (en) | Semiconductor device having split gate structure and manufacturing method therefor | |
| CN106935645A (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN112802754B (zh) | 一种隔离栅沟槽型mosfet器件及其制造方法 | |
| CN101419937B (zh) | 沟槽型双层栅功率mos结构实现方法 | |
| CN216980574U (zh) | 低压分离栅沟槽mos器件的结构 | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| CN218241858U (zh) | 增强型分离栅沟槽mos器件 | |
| CN113972265B (zh) | 一种改善带场板的ldmos制程工艺的方法 | |
| US7071076B2 (en) | Method of manufacturing semiconductor device | |
| TW202013460A (zh) | 屏蔽閘極式金氧半場效應電晶體及其製造方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220429 |