JP2000332099A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000332099A JP2000332099A JP11141036A JP14103699A JP2000332099A JP 2000332099 A JP2000332099 A JP 2000332099A JP 11141036 A JP11141036 A JP 11141036A JP 14103699 A JP14103699 A JP 14103699A JP 2000332099 A JP2000332099 A JP 2000332099A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- film
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ボイドが無く、かつ半導体基板への不純物の
拡散がない素子分離領域を形成する。 【解決手段】 シリコン基板１上に熱化膜２、シリコン
窒化膜３を形成した後、トレンチを形成し、トレンチ内
壁に熱化膜４を形成する。シリコン窒化膜３ａを堆積
し、リンがドーピングされたシリコン酸化膜５を堆積
し、熱処理を行いリフローさせる。ＲＩＥでシリコン酸
化膜５のみをシリコン基板１表面より下までエッチバッ
クする。シリコン酸化膜５上に不純物がドーピングされ
ていないシリコン酸化膜６を堆積する。この時点でトレ
ンチはボイド無く完全に埋め込まれる。ＣＭＰで表面を
平坦化し、シリコン基板１表面のシリコン窒化膜３およ
び熱化膜２を除去する。リンがドーピングされたシリコ
ン酸化膜５は、シリコン窒化膜３ａと不純物を含まない
シリコン酸化膜６により被覆されているので、リンのシ
リコン基板１への拡散は無い。
拡散がない素子分離領域を形成する。 【解決手段】 シリコン基板１上に熱化膜２、シリコン
窒化膜３を形成した後、トレンチを形成し、トレンチ内
壁に熱化膜４を形成する。シリコン窒化膜３ａを堆積
し、リンがドーピングされたシリコン酸化膜５を堆積
し、熱処理を行いリフローさせる。ＲＩＥでシリコン酸
化膜５のみをシリコン基板１表面より下までエッチバッ
クする。シリコン酸化膜５上に不純物がドーピングされ
ていないシリコン酸化膜６を堆積する。この時点でトレ
ンチはボイド無く完全に埋め込まれる。ＣＭＰで表面を
平坦化し、シリコン基板１表面のシリコン窒化膜３およ
び熱化膜２を除去する。リンがドーピングされたシリコ
ン酸化膜５は、シリコン窒化膜３ａと不純物を含まない
シリコン酸化膜６により被覆されているので、リンのシ
リコン基板１への拡散は無い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にトランジスタ等の素子間を分
離する素子分離領域の構成およびその形成方法に関する
ものである。
その製造方法に関し、特にトランジスタ等の素子間を分
離する素子分離領域の構成およびその形成方法に関する
ものである。
【０００２】
【従来の技術】ＬＳＩの製造プロセスにおいて、従来、
半導体集積回路の各回路素子間を絶縁分離する方法とし
ては、ＬＯＣＯＳ法が用いられてきた。しかし、ＬＯＣ
ＯＳ法では、バーズビークと呼ばれる酸化膜の横広がり
が生じ、分離幅を狭くすることが困難になり集積度を向
上させることが望めなくなった。
半導体集積回路の各回路素子間を絶縁分離する方法とし
ては、ＬＯＣＯＳ法が用いられてきた。しかし、ＬＯＣ
ＯＳ法では、バーズビークと呼ばれる酸化膜の横広がり
が生じ、分離幅を狭くすることが困難になり集積度を向
上させることが望めなくなった。
【０００３】この問題を解決するために素子をトレンチ
で分離する技術が知られている。この方法は半導体基板
に素子分離用の溝を形成した後、絶縁物を埋め込むもの
である。トレンチ素子分離方法で困難な工程の一つはト
レンチをボイド無しで完全に埋め込むことである。通
常、溝に埋め込まれる絶縁物としては、平行平板プラズ
マＣＶＤ法、バイアススパッタを伴う高密度プラズマＣ
ＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法などにより堆積さ
れるシリコン酸化膜、あるいは成膜後の熱処理によって
膜がリフローするように不純物が添加されたシリコン酸
化膜、例えばＢ（ボロン）、Ｐ（リン）が添加されたＢ
ＰＳＧ（borophosphosilicate glass ）等が用いられ
る。
で分離する技術が知られている。この方法は半導体基板
に素子分離用の溝を形成した後、絶縁物を埋め込むもの
である。トレンチ素子分離方法で困難な工程の一つはト
レンチをボイド無しで完全に埋め込むことである。通
常、溝に埋め込まれる絶縁物としては、平行平板プラズ
マＣＶＤ法、バイアススパッタを伴う高密度プラズマＣ
ＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法などにより堆積さ
れるシリコン酸化膜、あるいは成膜後の熱処理によって
膜がリフローするように不純物が添加されたシリコン酸
化膜、例えばＢ（ボロン）、Ｐ（リン）が添加されたＢ
ＰＳＧ（borophosphosilicate glass ）等が用いられ
る。
【０００４】ボイドフリーの埋め込みのために提案され
た従来の方法を図６に示し、簡単に説明する。これは特
開平１０−１２７１８号公報を参照したものである。
た従来の方法を図６に示し、簡単に説明する。これは特
開平１０−１２７１８号公報を参照したものである。
【０００５】図６（Ａ）に示すように、シリコン基板１
上にシリコン窒化膜３を堆積した後、素子分離用のトレ
ンチを形成し、トレンチ形成後ドーピングされていない
シリコン酸化膜１２を形成する。シリコン酸化膜１２上
に不純物がドーピングされたシリコン酸化膜１３を形成
後熱処理によりリフローさせ、トレンチをボイドなく埋
め込む。
上にシリコン窒化膜３を堆積した後、素子分離用のトレ
ンチを形成し、トレンチ形成後ドーピングされていない
シリコン酸化膜１２を形成する。シリコン酸化膜１２上
に不純物がドーピングされたシリコン酸化膜１３を形成
後熱処理によりリフローさせ、トレンチをボイドなく埋
め込む。
【０００６】次に図６（Ｂ）に示すように、不純物がド
ーピングされたシリコン酸化膜１３と、シリコン窒化膜
３、あるいはドーピングされていないシリコン酸化膜１
２とのエッチレートの違いから生じる、トレンチ埋め込
み部分のオーバーエッチを減じるために、所定の深さま
で窒素イオンを注入しエッチレートを低下させる。１４
は窒素イオンが注入された領域を示す。
ーピングされたシリコン酸化膜１３と、シリコン窒化膜
３、あるいはドーピングされていないシリコン酸化膜１
２とのエッチレートの違いから生じる、トレンチ埋め込
み部分のオーバーエッチを減じるために、所定の深さま
で窒素イオンを注入しエッチレートを低下させる。１４
は窒素イオンが注入された領域を示す。
【０００７】次に図６（Ｃ）に示すように、エッチバッ
クあるいはＣＭＰにより活性領域上の絶縁膜を取り除
き、不純物がドーピングされたシリコン酸化膜１３の膜
密度を増加させるアニール工程を経て素子分離を完成さ
せる。１５はアニールにより膜密度が増加した、不純物
がドーピングされたシリコン酸化膜である。
クあるいはＣＭＰにより活性領域上の絶縁膜を取り除
き、不純物がドーピングされたシリコン酸化膜１３の膜
密度を増加させるアニール工程を経て素子分離を完成さ
せる。１５はアニールにより膜密度が増加した、不純物
がドーピングされたシリコン酸化膜である。
【０００８】
【発明が解決しようとする課題】上記従来の方法では、
例えば図７（Ａ）のような不純物がドーピングされたシ
リコン酸化膜１３のフロー形状が形成されると、図７
（Ｂ）のように窒素イオンを注入してエッチレートを減
じた領域１４を形成しても、トレンチ内部までその注入
領域が形成できない。通常のウエハ内の膜厚バラツキ、
不純物濃度バラツキを考慮するとフロー形状を一定に保
つのは困難である。その結果、図７（Ｃ）のようにトレ
ンチ埋め立て部分がオーバーエッチされ素子特性に悪影
響を与える可能性がある。
例えば図７（Ａ）のような不純物がドーピングされたシ
リコン酸化膜１３のフロー形状が形成されると、図７
（Ｂ）のように窒素イオンを注入してエッチレートを減
じた領域１４を形成しても、トレンチ内部までその注入
領域が形成できない。通常のウエハ内の膜厚バラツキ、
不純物濃度バラツキを考慮するとフロー形状を一定に保
つのは困難である。その結果、図７（Ｃ）のようにトレ
ンチ埋め立て部分がオーバーエッチされ素子特性に悪影
響を与える可能性がある。
【０００９】また、不純物がドーピングされたシリコン
酸化膜１３は熱処理によりドーピングされた不純物がシ
リコン基板１に拡散し、素子特性に悪影響を与える可能
性がある。
酸化膜１３は熱処理によりドーピングされた不純物がシ
リコン基板１に拡散し、素子特性に悪影響を与える可能
性がある。
【００１０】さらに埋め込み絶縁膜としてシリコン酸化
膜１５を使用した場合は、後工程で熱処理が加わると、
熱処理が終了し室温に戻る過程で、シリコン酸化膜１５
とシリコン基板１との熱膨張率の差から、シリコン基板
１に過大な応力が加わる。このためシリコン基板１に転
移等の欠陥が発生しやすくなり、素子特性に悪影響を与
える可能性がある。
膜１５を使用した場合は、後工程で熱処理が加わると、
熱処理が終了し室温に戻る過程で、シリコン酸化膜１５
とシリコン基板１との熱膨張率の差から、シリコン基板
１に過大な応力が加わる。このためシリコン基板１に転
移等の欠陥が発生しやすくなり、素子特性に悪影響を与
える可能性がある。
【００１１】そこで本発明は上記の事情を考慮してなさ
れたものであり、その目的は、微細化された半導体集積
回路の素子分離領域にボイドが無く、かつ素子分離領域
から半導体基板への不純物の拡散がない半導体装置およ
びその製造方法を提供することである。さらに半導体基
板にかかる応力を小さくして、半導体基板の欠陥発生を
低減した、素子分離用のトレンチを有する半導体装置お
よびその製造方法を提供することである。
れたものであり、その目的は、微細化された半導体集積
回路の素子分離領域にボイドが無く、かつ素子分離領域
から半導体基板への不純物の拡散がない半導体装置およ
びその製造方法を提供することである。さらに半導体基
板にかかる応力を小さくして、半導体基板の欠陥発生を
低減した、素子分離用のトレンチを有する半導体装置お
よびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】請求項１記載の半導体装
置は、素子分離領域として、半導体基板にトレンチを形
成し、トレンチの内壁表面をシリコン窒化膜で覆い、ト
レンチを、不純物がドーピングされた第１のシリコン酸
化膜と、第１のシリコン酸化膜上に形成された不純物が
ドーピングされていない第２のシリコン酸化膜とで埋め
込んだことを特徴とする。
置は、素子分離領域として、半導体基板にトレンチを形
成し、トレンチの内壁表面をシリコン窒化膜で覆い、ト
レンチを、不純物がドーピングされた第１のシリコン酸
化膜と、第１のシリコン酸化膜上に形成された不純物が
ドーピングされていない第２のシリコン酸化膜とで埋め
込んだことを特徴とする。
【００１３】この構成によれば、トレンチの深い部分に
不純物がドーピングされた第１のシリコン酸化膜を埋め
込むことによりボイドの発生を無くし、第１のシリコン
酸化膜がシリコン窒化膜と不純物がドーピングされてい
ない第２のシリコン酸化膜とで被覆されることにより第
１のシリコン酸化膜から半導体基板への不純物の拡散を
無くすことができる。
不純物がドーピングされた第１のシリコン酸化膜を埋め
込むことによりボイドの発生を無くし、第１のシリコン
酸化膜がシリコン窒化膜と不純物がドーピングされてい
ない第２のシリコン酸化膜とで被覆されることにより第
１のシリコン酸化膜から半導体基板への不純物の拡散を
無くすことができる。
【００１４】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、第１のシリコン酸化膜は、不
純物としてＢ（ボロン）とＰ（リン）がそれぞれ３〜７
ｗｔ％の濃度にドーピングされていることを特徴とす
る。これにより、不純物の析出、吸湿性の増大を防止し
ながら、第１のシリコン酸化膜のトレンチへの埋め込み
性を高くできる。
載の半導体装置において、第１のシリコン酸化膜は、不
純物としてＢ（ボロン）とＰ（リン）がそれぞれ３〜７
ｗｔ％の濃度にドーピングされていることを特徴とす
る。これにより、不純物の析出、吸湿性の増大を防止し
ながら、第１のシリコン酸化膜のトレンチへの埋め込み
性を高くできる。
【００１５】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、シリコン窒化膜は引
張り応力を有し、第２のシリコン酸化膜は圧縮応力を有
することを特徴とする。これにより、トレンチ内でシリ
コン窒化膜と第２のシリコン酸化膜との応力がほぼ相殺
され、トレンチ上部付近の半導体基板に加わる応力を小
さく抑え、半導体基板に発生する転移などの欠陥を低減
することができる。
たは２記載の半導体装置において、シリコン窒化膜は引
張り応力を有し、第２のシリコン酸化膜は圧縮応力を有
することを特徴とする。これにより、トレンチ内でシリ
コン窒化膜と第２のシリコン酸化膜との応力がほぼ相殺
され、トレンチ上部付近の半導体基板に加わる応力を小
さく抑え、半導体基板に発生する転移などの欠陥を低減
することができる。
【００１６】請求項４記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、シリコン窒化膜は圧
縮応力を有し、第２のシリコン酸化膜は引張応力を有す
ることを特徴とする。これにより、請求項３と同様の効
果が得られる。
たは２記載の半導体装置において、シリコン窒化膜は圧
縮応力を有し、第２のシリコン酸化膜は引張応力を有す
ることを特徴とする。これにより、請求項３と同様の効
果が得られる。
【００１７】請求項５記載の半導体装置の製造方法は、
素子分離領域の形成に、半導体基板に形成したトレンチ
の内壁表面にシリコン窒化膜を形成する工程と、シリコ
ン窒化膜の形成されたトレンチを不純物がドーピングさ
れた第１のシリコン酸化膜で埋め込む工程と、熱処理に
より第１のシリコン酸化膜をリフローさせる工程と、リ
フローされた第１のシリコン酸化膜を半導体基板の表面
より下の位置まで除去する工程と、トレンチ内に残存し
た第１のシリコン酸化膜上に不純物がドーピングされて
いない第２のシリコン酸化膜を形成する工程とを含むこ
とを特徴とする。
素子分離領域の形成に、半導体基板に形成したトレンチ
の内壁表面にシリコン窒化膜を形成する工程と、シリコ
ン窒化膜の形成されたトレンチを不純物がドーピングさ
れた第１のシリコン酸化膜で埋め込む工程と、熱処理に
より第１のシリコン酸化膜をリフローさせる工程と、リ
フローされた第１のシリコン酸化膜を半導体基板の表面
より下の位置まで除去する工程と、トレンチ内に残存し
た第１のシリコン酸化膜上に不純物がドーピングされて
いない第２のシリコン酸化膜を形成する工程とを含むこ
とを特徴とする。
【００１８】この製造方法によれば、トレンチの深い部
分に不純物がドーピングされた第１のシリコン酸化膜を
埋め込むことによりボイドの発生を無くし、第１のシリ
コン酸化膜がシリコン窒化膜と不純物がドーピングされ
ていない第２のシリコン酸化膜とで被覆されることによ
り第１のシリコン酸化膜から半導体基板への不純物の拡
散を無くすことができる。
分に不純物がドーピングされた第１のシリコン酸化膜を
埋め込むことによりボイドの発生を無くし、第１のシリ
コン酸化膜がシリコン窒化膜と不純物がドーピングされ
ていない第２のシリコン酸化膜とで被覆されることによ
り第１のシリコン酸化膜から半導体基板への不純物の拡
散を無くすことができる。
【００１９】請求項６記載の半導体装置の製造方法は、
請求項５記載の半導体装置の製造方法において、第１の
シリコン酸化膜は、不純物としてＢ（ボロン）とＰ（リ
ン）がそれぞれ３〜７ｗｔ％の濃度にドーピングされる
ように形成することを特徴とする。これにより、不純物
の析出、吸湿性の増大を防止しながら、第１のシリコン
酸化膜のトレンチへの埋め込み性を高くできる。
請求項５記載の半導体装置の製造方法において、第１の
シリコン酸化膜は、不純物としてＢ（ボロン）とＰ（リ
ン）がそれぞれ３〜７ｗｔ％の濃度にドーピングされる
ように形成することを特徴とする。これにより、不純物
の析出、吸湿性の増大を防止しながら、第１のシリコン
酸化膜のトレンチへの埋め込み性を高くできる。
【００２０】請求項７記載の半導体装置の製造方法は、
請求項５または６記載の半導体装置の製造方法におい
て、シリコン窒化膜は室温での残留応力が引張り方向と
なるように形成し、第２のシリコン酸化膜は室温での残
留応力が圧縮の方向となるように形成することを特徴と
する。これにより、トレンチ内でシリコン窒化膜と第２
のシリコン酸化膜との応力がほぼ相殺され、トレンチ上
部付近の半導体基板に加わる応力を小さく抑え、半導体
基板に発生する転移などの欠陥を低減することができ
る。
請求項５または６記載の半導体装置の製造方法におい
て、シリコン窒化膜は室温での残留応力が引張り方向と
なるように形成し、第２のシリコン酸化膜は室温での残
留応力が圧縮の方向となるように形成することを特徴と
する。これにより、トレンチ内でシリコン窒化膜と第２
のシリコン酸化膜との応力がほぼ相殺され、トレンチ上
部付近の半導体基板に加わる応力を小さく抑え、半導体
基板に発生する転移などの欠陥を低減することができ
る。
【００２１】請求項８記載の半導体装置の製造方法は、
請求項５または６記載の半導体装置の製造方法におい
て、シリコン窒化膜は室温での残留応力が圧縮の方向と
なるように形成し、第２のシリコン酸化膜は室温での残
留応力が引張り方向となるように形成することを特徴と
する。これにより、請求項７と同様の効果が得られる。
請求項５または６記載の半導体装置の製造方法におい
て、シリコン窒化膜は室温での残留応力が圧縮の方向と
なるように形成し、第２のシリコン酸化膜は室温での残
留応力が引張り方向となるように形成することを特徴と
する。これにより、請求項７と同様の効果が得られる。
【００２２】
【発明の実施の形態】〔第１の実施の形態〕図１は本発
明の第１の実施の形態における半導体装置の製造方法を
示す工程断面図である。
明の第１の実施の形態における半導体装置の製造方法を
示す工程断面図である。
【００２３】まず図１（Ａ）に示すように、シリコン基
板１上にシリコン熱酸化膜２を例えば１０ｎｍ堆積後、
ＣＶＤ法によりシリコン窒化膜３を例えば２００ｎｍ堆
積し、リソグラフィ後、開口部（トレンチ形成領域）の
シリコン窒化膜３のみをＲＩＥ（反応性イオンエッチン
グ）法により異方性エッチング除去する。次にシリコン
窒化膜３をマスクとして、シリコン基板１を選択的にエ
ッチング除去して、例えば分離幅が０．２μｍ、深さが
０．５μｍのトレンチを形成する。その後、トレンチ内
壁にシリコン窒化膜３ａ（図１（Ｂ））とのバッファ層
としてシリコン熱酸化膜４を例えば約１５ｎｍ形成す
る。分離幅は半導体装置の集積度によって異なるが、通
常は０．１μｍ〜１０μｍ程度である。
板１上にシリコン熱酸化膜２を例えば１０ｎｍ堆積後、
ＣＶＤ法によりシリコン窒化膜３を例えば２００ｎｍ堆
積し、リソグラフィ後、開口部（トレンチ形成領域）の
シリコン窒化膜３のみをＲＩＥ（反応性イオンエッチン
グ）法により異方性エッチング除去する。次にシリコン
窒化膜３をマスクとして、シリコン基板１を選択的にエ
ッチング除去して、例えば分離幅が０．２μｍ、深さが
０．５μｍのトレンチを形成する。その後、トレンチ内
壁にシリコン窒化膜３ａ（図１（Ｂ））とのバッファ層
としてシリコン熱酸化膜４を例えば約１５ｎｍ形成す
る。分離幅は半導体装置の集積度によって異なるが、通
常は０．１μｍ〜１０μｍ程度である。
【００２４】次に図１（Ｂ）に示すように、シリコン基
板１上に例えばＣＶＤ法によりシリコン窒化膜３ａを２
０〜５０ｎｍ程度堆積する。
板１上に例えばＣＶＤ法によりシリコン窒化膜３ａを２
０〜５０ｎｍ程度堆積する。
【００２５】次に図１（Ｃ）に示すように、不純物とし
て例えばＰ（リン）が５ｗｔ％ドーピングされたシリコ
ン酸化膜（ＰＳＧ）５を３００〜５００ｎｍ堆積する。
不純物濃度は大きい方が埋め込み性は高いが、添加され
た不純物析出、吸湿性の増大等の懸念がある。したがっ
て、Ｐ濃度は３〜７ｗｔ％程度が望ましい。成膜方法は
例えば熱ＣＶＤ装置において４８０℃程度にシリコン基
板１を保った状態で、チャンバー圧力を２００Ｔｏｒｒ
に設定し、１２ｗｔ％程度のＯ3 （オゾン）を流量６０
００ｃｃ／分、ＴＥＯＳを流量５００ｍｇ／分、ＴＥＰ
Ｏを流量５０ｍｇ／分で基板１上に供給して形成する。
て例えばＰ（リン）が５ｗｔ％ドーピングされたシリコ
ン酸化膜（ＰＳＧ）５を３００〜５００ｎｍ堆積する。
不純物濃度は大きい方が埋め込み性は高いが、添加され
た不純物析出、吸湿性の増大等の懸念がある。したがっ
て、Ｐ濃度は３〜７ｗｔ％程度が望ましい。成膜方法は
例えば熱ＣＶＤ装置において４８０℃程度にシリコン基
板１を保った状態で、チャンバー圧力を２００Ｔｏｒｒ
に設定し、１２ｗｔ％程度のＯ3 （オゾン）を流量６０
００ｃｃ／分、ＴＥＯＳを流量５００ｍｇ／分、ＴＥＰ
Ｏを流量５０ｍｇ／分で基板１上に供給して形成する。
【００２６】次に図１（Ｄ）に示すように、アニール炉
を用いて、Ｎ2 雰囲気の８００〜１０００℃で熱処理を
行いシリコン酸化膜５をリフローさせる。
を用いて、Ｎ2 雰囲気の８００〜１０００℃で熱処理を
行いシリコン酸化膜５をリフローさせる。
【００２７】次に図１（Ｅ）に示すように、例えばＣＨ
Ｆ3 、ＣＦ4 ガスを１：１程度に混合した、ＲＩＥでシ
リコン酸化膜５のみをシリコン基板１表面より下までエ
ッチバックする。
Ｆ3 、ＣＦ4 ガスを１：１程度に混合した、ＲＩＥでシ
リコン酸化膜５のみをシリコン基板１表面より下までエ
ッチバックする。
【００２８】次に図１（Ｆ）に示すように、アスペクト
が減じられたトレンチ上に、不純物がドーピングされて
いないシリコン酸化膜６を２００〜５００ｎｍ堆積す
る。成膜方法は例えば、ＬＰＣＶＤ装置においてシリコ
ン基板１を６８０℃に保ち、反応管の圧力を０．５Ｔｏ
ｒｒに設定し、ＴＥＯＳを流量１４０ｃｃ／分とＯ2 を
流量１０ｃｃ／分で基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
トレンチ内部に埋め込まれたシリコン酸化膜（ＰＳＧ）
５は、シリコン窒化膜３ａおよび不純物がドーピングさ
れていないシリコン酸化膜６により完全に被覆されてい
るので、Ｐ（リン）のシリコン基板１への拡散は無い。
が減じられたトレンチ上に、不純物がドーピングされて
いないシリコン酸化膜６を２００〜５００ｎｍ堆積す
る。成膜方法は例えば、ＬＰＣＶＤ装置においてシリコ
ン基板１を６８０℃に保ち、反応管の圧力を０．５Ｔｏ
ｒｒに設定し、ＴＥＯＳを流量１４０ｃｃ／分とＯ2 を
流量１０ｃｃ／分で基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
トレンチ内部に埋め込まれたシリコン酸化膜（ＰＳＧ）
５は、シリコン窒化膜３ａおよび不純物がドーピングさ
れていないシリコン酸化膜６により完全に被覆されてい
るので、Ｐ（リン）のシリコン基板１への拡散は無い。
【００２９】次に図１（Ｇ）に示すように、ＣＭＰ（化
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図１（Ｈ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図１（Ｈ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
【００３０】以上のように第１の実施の形態によれば、
不純物がドーピングされたシリコン酸化膜（ＰＳＧ）５
からシリコン基板１へ不純物を拡散させること無く、ト
レンチをボイド無く埋め込むことができる。その結果、
トランジスタ等の素子を分離する素子分離領域が確実に
電気的に絶縁され、半導体装置（半導体集積回路）の信
頼性が向上する。
不純物がドーピングされたシリコン酸化膜（ＰＳＧ）５
からシリコン基板１へ不純物を拡散させること無く、ト
レンチをボイド無く埋め込むことができる。その結果、
トランジスタ等の素子を分離する素子分離領域が確実に
電気的に絶縁され、半導体装置（半導体集積回路）の信
頼性が向上する。
【００３１】〔第２の実施の形態〕図２は本発明の第２
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
【００３２】まず図２（Ａ）に示すように、シリコン基
板１上にシリコン熱酸化膜２を例えば１０ｎｍ堆積後、
ＣＶＤ法によりシリコン窒化膜３を例えば２００ｎｍ堆
積し、リソグラフィ後、開口部（トレンチ形成領域）の
シリコン窒化膜３のみをＲＩＥ（反応性イオンエッチン
グ）法により異方性エッチング除去する。次にシリコン
窒化膜３をマスクとして、シリコン基板１を選択的にエ
ッチング除去して、例えば分離幅が０．２μｍ、深さが
０．５μｍのトレンチを形成する。その後、トレンチ内
壁にシリコン窒化膜３ａ（図２（Ｂ））とのバッファ層
としてシリコン熱酸化膜４を例えば約１５ｎｍ形成す
る。分離幅は半導体装置の集積度によって異なるが、通
常は０．１μｍ〜１０μｍ程度である。
板１上にシリコン熱酸化膜２を例えば１０ｎｍ堆積後、
ＣＶＤ法によりシリコン窒化膜３を例えば２００ｎｍ堆
積し、リソグラフィ後、開口部（トレンチ形成領域）の
シリコン窒化膜３のみをＲＩＥ（反応性イオンエッチン
グ）法により異方性エッチング除去する。次にシリコン
窒化膜３をマスクとして、シリコン基板１を選択的にエ
ッチング除去して、例えば分離幅が０．２μｍ、深さが
０．５μｍのトレンチを形成する。その後、トレンチ内
壁にシリコン窒化膜３ａ（図２（Ｂ））とのバッファ層
としてシリコン熱酸化膜４を例えば約１５ｎｍ形成す
る。分離幅は半導体装置の集積度によって異なるが、通
常は０．１μｍ〜１０μｍ程度である。
【００３３】次に図２（Ｂ）に示すように、シリコン基
板１上に例えばＣＶＤ法によりシリコン窒化膜３ａを２
０〜５０ｎｍ程度堆積する。
板１上に例えばＣＶＤ法によりシリコン窒化膜３ａを２
０〜５０ｎｍ程度堆積する。
【００３４】次に図２（Ｃ）に示すように、不純物とし
て例えばＢ（ボロン）とＰ（リン）がそれぞれ約５ｗｔ
％ドーピングされたシリコン酸化膜（ＢＰＳＧ）７を３
００〜５００ｎｍ堆積する。不純物濃度は大きい方が埋
め込み性は高いが、添加された不純物析出、吸湿性の増
大等の懸念がある。したがって、Ｂ、Ｐ濃度はそれぞれ
３〜７ｗｔ％程度が望ましい。成膜方法は例えば熱ＣＶ
Ｄ装置において４８０℃程度にシリコン基板１を保った
状態で、チャンバー圧力を２００Ｔｏｒｒに設定し、１
２ｗｔ％程度のＯ3 （オゾン）を流量６０００ｃｃ／
分、ＴＥＯＳを流量５００ｍｇ／分、ＴＥＢを流量１８
０ｍｇ／分、ＴＥＰＯを流量３５ｍｇ／分で基板１上に
供給して形成する。
て例えばＢ（ボロン）とＰ（リン）がそれぞれ約５ｗｔ
％ドーピングされたシリコン酸化膜（ＢＰＳＧ）７を３
００〜５００ｎｍ堆積する。不純物濃度は大きい方が埋
め込み性は高いが、添加された不純物析出、吸湿性の増
大等の懸念がある。したがって、Ｂ、Ｐ濃度はそれぞれ
３〜７ｗｔ％程度が望ましい。成膜方法は例えば熱ＣＶ
Ｄ装置において４８０℃程度にシリコン基板１を保った
状態で、チャンバー圧力を２００Ｔｏｒｒに設定し、１
２ｗｔ％程度のＯ3 （オゾン）を流量６０００ｃｃ／
分、ＴＥＯＳを流量５００ｍｇ／分、ＴＥＢを流量１８
０ｍｇ／分、ＴＥＰＯを流量３５ｍｇ／分で基板１上に
供給して形成する。
【００３５】次に図２（Ｄ）に示すように、アニール炉
を用いて、Ｎ2 雰囲気の８００〜１０００℃で熱処理を
行いシリコン酸化膜７をリフローさせる。
を用いて、Ｎ2 雰囲気の８００〜１０００℃で熱処理を
行いシリコン酸化膜７をリフローさせる。
【００３６】次に図２（Ｅ）に示すように、例えばＣＨ
Ｆ3 、ＣＦ4 ガスを１：１程度に混合した、ＲＩＥでシ
リコン酸化膜７のみをシリコン基板１表面より下までエ
ッチバックする。
Ｆ3 、ＣＦ4 ガスを１：１程度に混合した、ＲＩＥでシ
リコン酸化膜７のみをシリコン基板１表面より下までエ
ッチバックする。
【００３７】次に図２（Ｆ）に示すように、アスペクト
が減じられたトレンチ上に、不純物がドーピングされて
いないシリコン酸化膜６を２００〜５００ｎｍ堆積す
る。成膜方法は例えば、ＬＰＣＶＤ装置においてシリコ
ン基板１を６８０℃に保ち、反応管の圧力を０．５Ｔｏ
ｒｒに設定し、ＴＥＯＳを流量１４０ｃｃ／分とＯ2 を
流量１０ｃｃ／分で基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
トレンチ内部に埋め込まれたシリコン酸化膜（ＢＰＳ
Ｇ）７は、シリコン窒化膜３ａおよび不純物がドーピン
グされていないシリコン酸化膜６により完全に被覆され
ているので、Ｂ（ボロン）およびＰ（リン）のシリコン
基板１への拡散は無い。
が減じられたトレンチ上に、不純物がドーピングされて
いないシリコン酸化膜６を２００〜５００ｎｍ堆積す
る。成膜方法は例えば、ＬＰＣＶＤ装置においてシリコ
ン基板１を６８０℃に保ち、反応管の圧力を０．５Ｔｏ
ｒｒに設定し、ＴＥＯＳを流量１４０ｃｃ／分とＯ2 を
流量１０ｃｃ／分で基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
トレンチ内部に埋め込まれたシリコン酸化膜（ＢＰＳ
Ｇ）７は、シリコン窒化膜３ａおよび不純物がドーピン
グされていないシリコン酸化膜６により完全に被覆され
ているので、Ｂ（ボロン）およびＰ（リン）のシリコン
基板１への拡散は無い。
【００３８】次に図２（Ｇ）に示すように、ＣＭＰ（化
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図２（Ｈ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図２（Ｈ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
【００３９】以上のように第２の実施の形態によれば、
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
【００４０】なお、第２の実施の形態では、第１の実施
の形態のシリコン酸化膜（ＰＳＧ）５に代えて、シリコ
ン酸化膜（ＢＰＳＧ）７を形成しているが、ＢＰＳＧの
方がＰＳＧよりもシリコン酸化膜中のトータルの不純物
濃度が増し、熱処理によるリフロー性が増す。また、Ｂ
ＰＳＧの方がＰＳＧよりもカバレッジが向上し、リフロ
ー前のボイドが小さくなり、埋め込み性が向上する。
の形態のシリコン酸化膜（ＰＳＧ）５に代えて、シリコ
ン酸化膜（ＢＰＳＧ）７を形成しているが、ＢＰＳＧの
方がＰＳＧよりもシリコン酸化膜中のトータルの不純物
濃度が増し、熱処理によるリフロー性が増す。また、Ｂ
ＰＳＧの方がＰＳＧよりもカバレッジが向上し、リフロ
ー前のボイドが小さくなり、埋め込み性が向上する。
【００４１】〔第３の実施の形態〕図３は本発明の第３
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
【００４２】図３（Ａ）に示すように、第１，第２の実
施の形態と同様に、シリコン基板１上にシリコン熱酸化
膜２、シリコン窒化膜３を形成し、トレンチを形成後、
トレンチ内壁にシリコン熱酸化膜４を形成する。その
後、シリコン基板１上に例えばＬＰＣＶＤ法で１０００
ＭＰａ程度の引張り応力（室温での残留応力；室温は２
３±２℃程度）を持つシリコン窒化膜８を２０ｎｍ程度
堆積する。具体的には反応管圧力を０．３Ｔｏｒｒに設
定し、シリコン基板１を７６０℃に保ち、ＳｉＨ 2 Ｃｌ
2 を流量６０ｃｃ／分、ＮＨ3 を流量６００ｃｃ／分で
シリコン基板１上に供給して形成する。
施の形態と同様に、シリコン基板１上にシリコン熱酸化
膜２、シリコン窒化膜３を形成し、トレンチを形成後、
トレンチ内壁にシリコン熱酸化膜４を形成する。その
後、シリコン基板１上に例えばＬＰＣＶＤ法で１０００
ＭＰａ程度の引張り応力（室温での残留応力；室温は２
３±２℃程度）を持つシリコン窒化膜８を２０ｎｍ程度
堆積する。具体的には反応管圧力を０．３Ｔｏｒｒに設
定し、シリコン基板１を７６０℃に保ち、ＳｉＨ 2 Ｃｌ
2 を流量６０ｃｃ／分、ＮＨ3 を流量６００ｃｃ／分で
シリコン基板１上に供給して形成する。
【００４３】次に図３（Ｂ）に示すように、第２の実施
の形態と同様に、Ｂ（ボロン）とＰ（リン）がそれぞれ
５ｗｔ％程度にドーピングされたシリコン酸化膜（ＢＰ
ＳＧ）７を堆積後、熱処理を行いリフローさせ、エッチ
バックする。次に、アスペクトが減じられたトレンチ上
に、例えば高密度プラズマＣＶＤ法で２５０ＭＰａ程度
の圧縮応力（室温での残留応力）を持つシリコン酸化膜
９を２００〜５００ｎｍ堆積する。具体的には誘導結合
型高密度プラズマ源を用いて、ソースＲＦ出力を４００
０Ｗ、バイアスＲＦ出力を３０００Ｗに設定し、チャン
バー圧力を４ｍＴｏｒｒに保ち、ＳｉＨ4 を流量７０ｃ
ｃ／分、Ｏ2 を流量１３０ｃｃ／分、Ａｒを流量１１０
ｃｃ／分でシリコン基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
そしてトレンチ上部のシリコン基板１にかかる応力はほ
ぼ相殺されている。さらにトレンチ内部に埋め込まれた
シリコン酸化膜（ＢＰＳＧ）７は、引張り応力を持つシ
リコン窒化膜８および不純物がドーピングされていない
圧縮応力を持つシリコン酸化膜９により完全に被覆され
ているので、Ｂ（ボロン）およびＰ（リン）のシリコン
基板１への拡散は無い。
の形態と同様に、Ｂ（ボロン）とＰ（リン）がそれぞれ
５ｗｔ％程度にドーピングされたシリコン酸化膜（ＢＰ
ＳＧ）７を堆積後、熱処理を行いリフローさせ、エッチ
バックする。次に、アスペクトが減じられたトレンチ上
に、例えば高密度プラズマＣＶＤ法で２５０ＭＰａ程度
の圧縮応力（室温での残留応力）を持つシリコン酸化膜
９を２００〜５００ｎｍ堆積する。具体的には誘導結合
型高密度プラズマ源を用いて、ソースＲＦ出力を４００
０Ｗ、バイアスＲＦ出力を３０００Ｗに設定し、チャン
バー圧力を４ｍＴｏｒｒに保ち、ＳｉＨ4 を流量７０ｃ
ｃ／分、Ｏ2 を流量１３０ｃｃ／分、Ａｒを流量１１０
ｃｃ／分でシリコン基板１上に供給して形成する。この
時点でトレンチはボイド無く完全に埋め込まれている。
そしてトレンチ上部のシリコン基板１にかかる応力はほ
ぼ相殺されている。さらにトレンチ内部に埋め込まれた
シリコン酸化膜（ＢＰＳＧ）７は、引張り応力を持つシ
リコン窒化膜８および不純物がドーピングされていない
圧縮応力を持つシリコン酸化膜９により完全に被覆され
ているので、Ｂ（ボロン）およびＰ（リン）のシリコン
基板１への拡散は無い。
【００４４】次に図３（Ｃ）に示すように、ＣＭＰ（化
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図３（Ｄ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図３（Ｄ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
【００４５】以上のように第３の実施の形態によれば、
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
【００４６】さらに、本実施の形態では、後工程で熱処
理が加わってもトレンチ内で引張り応力を持つシリコン
窒化膜８と圧縮応力を持つシリコン酸化膜９との応力が
ほぼ相殺され、トレンチ上部付近のシリコン基板１に加
わる応力を小さく抑え、図５に示すようにシリコン基板
１に発生する転移などの欠陥を低減することができ、よ
り半導体装置（半導体集積回路）の信頼性の向上を図る
ことができる。図５はトレンチ側壁に発生した転位数を
各実施の形態について示したものであり、第３の実施の
形態では、第１，第２の実施の形態と比較して転移数が
大幅に低減されている。
理が加わってもトレンチ内で引張り応力を持つシリコン
窒化膜８と圧縮応力を持つシリコン酸化膜９との応力が
ほぼ相殺され、トレンチ上部付近のシリコン基板１に加
わる応力を小さく抑え、図５に示すようにシリコン基板
１に発生する転移などの欠陥を低減することができ、よ
り半導体装置（半導体集積回路）の信頼性の向上を図る
ことができる。図５はトレンチ側壁に発生した転位数を
各実施の形態について示したものであり、第３の実施の
形態では、第１，第２の実施の形態と比較して転移数が
大幅に低減されている。
【００４７】〔第４の実施の形態〕図４は本発明の第４
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
【００４８】図４（Ａ）に示すように、第１，第２の実
施の形態と同様に、シリコン基板１上にシリコン熱酸化
膜２、シリコン窒化膜３を形成し、トレンチを形成後、
トレンチ内壁にシリコン熱酸化膜４を形成する。その
後、シリコン基板１上に例えば平行平板プラズマＣＶＤ
法で８００ＭＰａ程度の圧縮応力（室温での残留応力；
室温は２３±２℃程度）を持つシリコン窒化膜１０を２
０ｎｍ程度堆積する。具体的には５００℃程度に基板１
を保った状態で、チャンバー圧力を５００ｍＴｏｒｒに
設定し、ＮＨ3 を流量７００ｃｃ／分、ＳｉＨ4 を流量
１００ｃｃ／分、Ｎ2 を流量１５０ｃｃ／分で基板１上
に供給し、５００ＷのＲＦ出力にて形成する。
施の形態と同様に、シリコン基板１上にシリコン熱酸化
膜２、シリコン窒化膜３を形成し、トレンチを形成後、
トレンチ内壁にシリコン熱酸化膜４を形成する。その
後、シリコン基板１上に例えば平行平板プラズマＣＶＤ
法で８００ＭＰａ程度の圧縮応力（室温での残留応力；
室温は２３±２℃程度）を持つシリコン窒化膜１０を２
０ｎｍ程度堆積する。具体的には５００℃程度に基板１
を保った状態で、チャンバー圧力を５００ｍＴｏｒｒに
設定し、ＮＨ3 を流量７００ｃｃ／分、ＳｉＨ4 を流量
１００ｃｃ／分、Ｎ2 を流量１５０ｃｃ／分で基板１上
に供給し、５００ＷのＲＦ出力にて形成する。
【００４９】次に図４（Ｂ）に示すように、第２の実施
の形態と同様に、Ｂ（ボロン）とＰ（リン）がそれぞれ
５ｗｔ％程度にドーピングされたシリコン酸化膜（ＢＰ
ＳＧ）７を堆積後、熱処理を行いリフローさせ、エッチ
バックする。次に、アスペクトが減じられたトレンチ上
に、例えば準常圧ＣＶＤ装置にて、２５０ＭＰａ程度の
引張り応力（室温での残留応力）を持つシリコン酸化膜
１１を２００〜５００ｎｍ堆積する。具体的にはシリコ
ン基板１を４００℃程度に保った状態でチャンバー圧力
を５００Ｔｏｒｒに設定し、１２ｗｔ％のＯ3 を流量５
０００ｃｃ／分、ＴＥＯＳを流量５００ｍｇ／分、Ｈｅ
を流量５０００ｃｃ／分で基板１上に供給し形成する。
この時点でトレンチはボイド無く完全に埋め込まれてい
る。そしてトレンチ上部のシリコン基板１にかかる応力
はほぼ相殺されている。さらにトレンチ内部に埋め込ま
れた、不純物がドーピングされたシリコン酸化膜７は、
圧縮応力を持つシリコン窒化膜１０および不純物がドー
ピングされていない引張り応力を持つシリコン酸化膜１
１により完全に被覆されているので、Ｂ（ボロン）およ
びＰ（リン）のシリコン基板１への拡散は無い。
の形態と同様に、Ｂ（ボロン）とＰ（リン）がそれぞれ
５ｗｔ％程度にドーピングされたシリコン酸化膜（ＢＰ
ＳＧ）７を堆積後、熱処理を行いリフローさせ、エッチ
バックする。次に、アスペクトが減じられたトレンチ上
に、例えば準常圧ＣＶＤ装置にて、２５０ＭＰａ程度の
引張り応力（室温での残留応力）を持つシリコン酸化膜
１１を２００〜５００ｎｍ堆積する。具体的にはシリコ
ン基板１を４００℃程度に保った状態でチャンバー圧力
を５００Ｔｏｒｒに設定し、１２ｗｔ％のＯ3 を流量５
０００ｃｃ／分、ＴＥＯＳを流量５００ｍｇ／分、Ｈｅ
を流量５０００ｃｃ／分で基板１上に供給し形成する。
この時点でトレンチはボイド無く完全に埋め込まれてい
る。そしてトレンチ上部のシリコン基板１にかかる応力
はほぼ相殺されている。さらにトレンチ内部に埋め込ま
れた、不純物がドーピングされたシリコン酸化膜７は、
圧縮応力を持つシリコン窒化膜１０および不純物がドー
ピングされていない引張り応力を持つシリコン酸化膜１
１により完全に被覆されているので、Ｂ（ボロン）およ
びＰ（リン）のシリコン基板１への拡散は無い。
【００５０】次に図４（Ｃ）に示すように、ＣＭＰ（化
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図４（Ｄ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
学的機械研磨法）で表面を平坦化する。この平坦化はシ
リコン基板１表面のシリコン窒化膜３が少し残る程度ま
で行う。次に図４（Ｄ）に示すように、シリコン基板１
表面に残存したシリコン窒化膜３等およびシリコン熱酸
化膜２を除去する。
【００５１】以上のように第４の実施の形態によれば、
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
不純物がドーピングされたシリコン酸化膜（ＢＰＳＧ）
７からシリコン基板１へ不純物を拡散させること無く、
トレンチをボイド無く埋め込むことができる。その結
果、トランジスタ等の素子を分離する素子分離領域が確
実に電気的に絶縁され、半導体装置（半導体集積回路）
の信頼性が向上する。
【００５２】さらに、本実施の形態では、後工程で熱処
理が加わってもトレンチ内で圧縮応力を持つシリコン窒
化膜１０と引張り応力を持つシリコン酸化膜１１との応
力がほぼ相殺され、トレンチ上部付近のシリコン基板１
に加わる応力を小さく抑え、図５に示すようにシリコン
基板１に発生する転移などの欠陥を低減することがで
き、より半導体装置（半導体集積回路）の信頼性の向上
を図ることができる。図５に示されるように、第４の実
施の形態では、第１，第２の実施の形態と比較して転移
数が大幅に低減され、第３の実施の形態と同等になって
いる。
理が加わってもトレンチ内で圧縮応力を持つシリコン窒
化膜１０と引張り応力を持つシリコン酸化膜１１との応
力がほぼ相殺され、トレンチ上部付近のシリコン基板１
に加わる応力を小さく抑え、図５に示すようにシリコン
基板１に発生する転移などの欠陥を低減することがで
き、より半導体装置（半導体集積回路）の信頼性の向上
を図ることができる。図５に示されるように、第４の実
施の形態では、第１，第２の実施の形態と比較して転移
数が大幅に低減され、第３の実施の形態と同等になって
いる。
【００５３】なお、第３の実施の形態では、引張り応力
を持つシリコン窒化膜８、圧縮応力を持つシリコン酸化
膜９を形成し、第４の実施の形態では、圧縮応力を持つ
シリコン窒化膜１０、引張り応力を持つシリコン酸化膜
１１を形成しているが、熱ＣＶＤ（常圧，準常圧，減圧
ＣＶＤ）で成膜すればシリコン酸化膜およびシリコン窒
化膜は引張り応力を持ち、プラズマＣＶＤで成膜すれば
シリコン酸化膜は圧縮応力を持つ。一方、シリコン窒化
膜はプラズマＣＶＤにより引張り応力を持たせることと
圧縮応力を持たせることとのコントロールが可能であ
る。
を持つシリコン窒化膜８、圧縮応力を持つシリコン酸化
膜９を形成し、第４の実施の形態では、圧縮応力を持つ
シリコン窒化膜１０、引張り応力を持つシリコン酸化膜
１１を形成しているが、熱ＣＶＤ（常圧，準常圧，減圧
ＣＶＤ）で成膜すればシリコン酸化膜およびシリコン窒
化膜は引張り応力を持ち、プラズマＣＶＤで成膜すれば
シリコン酸化膜は圧縮応力を持つ。一方、シリコン窒化
膜はプラズマＣＶＤにより引張り応力を持たせることと
圧縮応力を持たせることとのコントロールが可能であ
る。
【００５４】また、シリコン酸化膜５，７にドーピング
する不純物として、Ｐ（第１の実施の形態）、Ｂおよび
Ｐ（第２〜第４の実施の形態）を用いたが、その他にＡ
ｓを用いてもよい。
する不純物として、Ｐ（第１の実施の形態）、Ｂおよび
Ｐ（第２〜第４の実施の形態）を用いたが、その他にＡ
ｓを用いてもよい。
【００５５】
【発明の効果】以上のように本発明によれば、トレンチ
の深い部分に不純物がドーピングされた第１のシリコン
酸化膜を埋め込むことによりボイドの発生を無くし、第
１のシリコン酸化膜がシリコン窒化膜と不純物がドーピ
ングされていない第２のシリコン酸化膜とで被覆される
ことにより第１のシリコン酸化膜から半導体基板への不
純物の拡散を無くすことができ、半導体装置の信頼性を
向上することができる。
の深い部分に不純物がドーピングされた第１のシリコン
酸化膜を埋め込むことによりボイドの発生を無くし、第
１のシリコン酸化膜がシリコン窒化膜と不純物がドーピ
ングされていない第２のシリコン酸化膜とで被覆される
ことにより第１のシリコン酸化膜から半導体基板への不
純物の拡散を無くすことができ、半導体装置の信頼性を
向上することができる。
【００５６】また、第１のシリコン酸化膜は、不純物と
してＢ（ボロン）とＰ（リン）がそれぞれ３〜７ｗｔ％
の濃度にドーピングされるように形成することにより、
不純物の析出、吸湿性の増大を防止しながら、第１のシ
リコン酸化膜のトレンチへの埋め込み性を高くできる。
してＢ（ボロン）とＰ（リン）がそれぞれ３〜７ｗｔ％
の濃度にドーピングされるように形成することにより、
不純物の析出、吸湿性の増大を防止しながら、第１のシ
リコン酸化膜のトレンチへの埋め込み性を高くできる。
【００５７】さらに、シリコン窒化膜を室温での残留応
力が引張り方向となるように形成し、第２のシリコン酸
化膜を室温での残留応力が圧縮の方向となるように形成
することにより、あるいは、シリコン窒化膜を室温での
残留応力が圧縮の方向となるように形成し、第２のシリ
コン酸化膜を室温での残留応力が引張り方向となるよう
に形成することにより、トレンチ内でシリコン窒化膜と
第２のシリコン酸化膜との応力がほぼ相殺され、トレン
チ上部付近の半導体基板に加わる応力を小さく抑え、半
導体基板に発生する転移などの欠陥を低減することがで
き、半導体装置の信頼性をより向上することができる。
力が引張り方向となるように形成し、第２のシリコン酸
化膜を室温での残留応力が圧縮の方向となるように形成
することにより、あるいは、シリコン窒化膜を室温での
残留応力が圧縮の方向となるように形成し、第２のシリ
コン酸化膜を室温での残留応力が引張り方向となるよう
に形成することにより、トレンチ内でシリコン窒化膜と
第２のシリコン酸化膜との応力がほぼ相殺され、トレン
チ上部付近の半導体基板に加わる応力を小さく抑え、半
導体基板に発生する転移などの欠陥を低減することがで
き、半導体装置の信頼性をより向上することができる。
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図２】本発明の第２の実施の形態の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図３】本発明の第３の実施の形態の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図４】本発明の第４の実施の形態の半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図５】本発明の各実施の形態の半導体装置においてト
レンチ側壁に発生した転位数を示す図である。
レンチ側壁に発生した転位数を示す図である。
【図６】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図７】従来の問題点を示す工程断面図である。
１ シリコン基板 ２ シリコン熱酸化膜 ３ シリコン窒化膜 ３ａ シリコン窒化膜 ４ シリコン熱酸化膜 ５ 不純物（Ｐ）がドーピングされたシリコン酸化膜 ６ 不純物がドーピングされていないシリコン酸化膜 ７ 不純物（ＢとＰ）がドーピングされたシリコン酸化
膜 ８ 引張り応力を持つシリコン窒化膜 ９ 圧縮応力を持つシリコン酸化膜 １０ 圧縮応力を持つシリコン窒化膜 １１ 引張り応力を持つシリコン酸化膜
膜 ８ 引張り応力を持つシリコン窒化膜 ９ 圧縮応力を持つシリコン酸化膜 １０ 圧縮応力を持つシリコン窒化膜 １１ 引張り応力を持つシリコン酸化膜
Claims (8)
- 【請求項１】 素子分離領域を備えた半導体装置であっ
て、 前記素子分離領域は、半導体基板にトレンチを形成し、
前記トレンチの内壁表面をシリコン窒化膜で覆い、前記
トレンチを、不純物がドーピングされた第１のシリコン
酸化膜と、前記第１のシリコン酸化膜上に形成された不
純物がドーピングされていない第２のシリコン酸化膜と
で埋め込んだことを特徴とする半導体装置。 - 【請求項２】 第１のシリコン酸化膜は、不純物として
Ｂ（ボロン）とＰ（リン）がそれぞれ３〜７ｗｔ％の濃
度にドーピングされていることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 シリコン窒化膜は引張り応力を有し、第
２のシリコン酸化膜は圧縮応力を有することを特徴とす
る請求項１または２記載の半導体装置。 - 【請求項４】 シリコン窒化膜は圧縮応力を有し、第２
のシリコン酸化膜は引張応力を有することを特徴とする
請求項１または２記載の半導体装置。 - 【請求項５】 素子分離領域を備えた半導体装置の製造
方法であって、 前記素子分離領域の形成は、半導体基板に形成したトレ
ンチの内壁表面にシリコン窒化膜を形成する工程と、前
記シリコン窒化膜の形成された前記トレンチを不純物が
ドーピングされた第１のシリコン酸化膜で埋め込む工程
と、熱処理により前記第１のシリコン酸化膜をリフロー
させる工程と、リフローされた前記第１のシリコン酸化
膜を半導体基板の表面より下の位置まで除去する工程
と、前記トレンチ内に残存した前記第１のシリコン酸化
膜上に不純物がドーピングされていない第２のシリコン
酸化膜を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項６】 第１のシリコン酸化膜は、不純物として
Ｂ（ボロン）とＰ（リン）がそれぞれ３〜７ｗｔ％の濃
度にドーピングされるように形成することを特徴とする
請求項５記載の半導体装置の製造方法。 - 【請求項７】 シリコン窒化膜は室温での残留応力が引
張り方向となるように形成し、第２のシリコン酸化膜は
室温での残留応力が圧縮の方向となるように形成するこ
とを特徴とする請求項５または６記載の半導体装置の製
造方法。 - 【請求項８】 シリコン窒化膜は室温での残留応力が圧
縮の方向となるように形成し、第２のシリコン酸化膜は
室温での残留応力が引張り方向となるように形成するこ
とを特徴とする請求項５または６記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141036A JP2000332099A (ja) | 1999-05-21 | 1999-05-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141036A JP2000332099A (ja) | 1999-05-21 | 1999-05-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332099A true JP2000332099A (ja) | 2000-11-30 |
Family
ID=15282750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11141036A Pending JP2000332099A (ja) | 1999-05-21 | 1999-05-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332099A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020055938A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| WO2003015159A2 (de) * | 2001-08-06 | 2003-02-20 | Infineon Technologies Ag | Grabenisolation mit selbstjustierender oberflächenversiegelung und verfahren zur herstellung einer solchen grabenisolation |
| KR100428806B1 (ko) * | 2001-07-03 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
| US6744113B2 (en) * | 2002-09-13 | 2004-06-01 | Renesas Technology Corp. | Semiconductor device with element isolation using impurity-doped insulator and oxynitride film |
| JP2004193585A (ja) * | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US6881633B2 (en) | 2000-12-27 | 2005-04-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device with an L-shaped/reversed L-shaped gate side-wall insulating film |
| KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| US7052971B2 (en) | 2001-07-13 | 2006-05-30 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2007273552A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010050202A (ja) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100996725B1 (ko) * | 2002-06-25 | 2010-11-25 | 글로벌파운드리즈 인크. | 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법 |
| JP2010283199A (ja) * | 2009-06-05 | 2010-12-16 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2013030534A (ja) * | 2011-07-27 | 2013-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US10141399B2 (en) | 2015-03-16 | 2018-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1999
- 1999-05-21 JP JP11141036A patent/JP2000332099A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881633B2 (en) | 2000-12-27 | 2005-04-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device with an L-shaped/reversed L-shaped gate side-wall insulating film |
| US6956276B2 (en) | 2000-12-27 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device with an L-shaped/reversed L-shaped gate side-wall insulating film |
| KR20020055938A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
| KR100428806B1 (ko) * | 2001-07-03 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
| US7052971B2 (en) | 2001-07-13 | 2006-05-30 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| WO2003015159A2 (de) * | 2001-08-06 | 2003-02-20 | Infineon Technologies Ag | Grabenisolation mit selbstjustierender oberflächenversiegelung und verfahren zur herstellung einer solchen grabenisolation |
| WO2003015159A3 (de) * | 2001-08-06 | 2003-10-09 | Infineon Technologies Ag | Grabenisolation mit selbstjustierender oberflächenversiegelung und verfahren zur herstellung einer solchen grabenisolation |
| US7294902B2 (en) | 2001-08-06 | 2007-11-13 | Infineon Technologies Ag | Trench isolation having a self-adjusting surface seal and method for producing one such trench isolation |
| KR100996725B1 (ko) * | 2002-06-25 | 2010-11-25 | 글로벌파운드리즈 인크. | 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법 |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| US6744113B2 (en) * | 2002-09-13 | 2004-06-01 | Renesas Technology Corp. | Semiconductor device with element isolation using impurity-doped insulator and oxynitride film |
| JP2004193585A (ja) * | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| JP2007273552A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010050202A (ja) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010283199A (ja) * | 2009-06-05 | 2010-12-16 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2013030534A (ja) * | 2011-07-27 | 2013-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US10141399B2 (en) | 2015-03-16 | 2018-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640041A (en) | Stress relaxation in dielectric before metallization | |
| US7858492B2 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
| US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| JP2000332099A (ja) | 半導体装置およびその製造方法 | |
| US6727159B2 (en) | Method of forming a shallow trench isolation in a semiconductor substrate | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| EP1596432A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6448149B1 (en) | Method for making shallow trench isolation in semiconductor fabrication | |
| US6649488B2 (en) | Method of shallow trench isolation | |
| US6258697B1 (en) | Method of etching contacts with reduced oxide stress | |
| US20060038261A1 (en) | Shallow trench isolation and fabricating method thereof | |
| US6784075B2 (en) | Method of forming shallow trench isolation with silicon oxynitride barrier film | |
| US6727569B1 (en) | Method of making enhanced trench oxide with low temperature nitrogen integration | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| US20040072400A1 (en) | Method of forming a shallow trench isolation structure | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| US20020022340A1 (en) | Method of forming a shallow trench isolation | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| KR100334245B1 (ko) | 소자분리영역의 형성 방법 | |
| JPH11274287A (ja) | 素子分離領域の形成方法 | |
| KR100596277B1 (ko) | 반도체 소자 및 그의 절연막 형성 방법 | |
| JP2004193205A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6887767B2 (en) | Method for manufacturing semiconductor device |