KR100996725B1 - 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법 - Google Patents

변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법 Download PDF

Info

Publication number
KR100996725B1
KR100996725B1 KR1020047021192A KR20047021192A KR100996725B1 KR 100996725 B1 KR100996725 B1 KR 100996725B1 KR 1020047021192 A KR1020047021192 A KR 1020047021192A KR 20047021192 A KR20047021192 A KR 20047021192A KR 100996725 B1 KR100996725 B1 KR 100996725B1
Authority
KR
South Korea
Prior art keywords
silicon
oxide layer
buried oxide
recesses
layer
Prior art date
Application number
KR1020047021192A
Other languages
English (en)
Other versions
KR20050013248A (ko
Inventor
마스자라위톨드피.
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Publication of KR20050013248A publication Critical patent/KR20050013248A/ko
Application granted granted Critical
Publication of KR100996725B1 publication Critical patent/KR100996725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

변형된 실리콘 막(14)을 구비한 실리콘-온-절연체(SOI) 디바이스는 기판(10) 및 상기 기판(10) 상에 매립된 산화물 층(12)을 구비한다. 실리콘 아일랜드들(18)이 상기 매립된 산화물 층(12) 상에 형성되고, 상기 실리콘 아일랜드들(18)은 갭들(16)에 의하여 서로 분리된다. 상기 매립된 산화물 층(12)은 상기 갭들(16) 바로 아래에 리세스들(22)을 구비한다. 물질(24)이 상기 리세스들 및 상기 갭들(16)을 충진하고, 이러한 물질(24)은 상기 매립된 산화물 층(12)을 형성하는 물질과는 다르다. 상기 물질(24)은 상기 실리콘 아일랜드(18)에 순 변형 양을 유도하고, 이에 의하여 상기 실리콘 막(14)에서 캐리어들의 전기적 특성들을 변경시키고, 그리소 디바이스 성능을 향상시킨다.

Description

변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스 및 절연 산화물을 부분적으로 대체하여 상기 디바이스를 생성하는 방법{A SILICON-ON-INSULATOR DEVICE WITH STRAINED DEVICE FILM AND METHOD FOR MAKING THE SAME WITH PARTIAL REPLACEMENT OF ISOLATION OXIDE}
본 발명은 반도체 제조 분야에 관한 것으로, 보다 구체적으로 실리콘-온-절연체(SOI:silicon-on-insulator) 디바이스를 위한 변형된 디바이스 막 형성에 관한 것이다.
상보성 금속-산화물-반도체(CMOS:complementary metal-oxide semiconductor) 집적회로에 대한 실리콘-온-절연체(SOI) 기술의 장점은 잘 알려져있다. 전형적으로, SOI 기술은 소스/드레인과 기판 사이의 바람직하지 않은 p-n 접합 커패시턴스를 CMOS IC들에 대한 다른 기존의 기술들과 비교하여 약 25%만큼 감소시킨다. 또한, SOI 기술로 제조된 CMOS IC들은 벌크-실리콘 기판 상에 형성된 유사한 디바이스들의 성능과 동등한 디바이스 성능을 유지하면서 활성 전류를 적게 소모한다. SOI 기술의 다른 장점으로는 단채널 효과(short channel effect)의 억제, 바디-효과(body-effect)의 억제, 높은 펀치-스루(punch-through) 무결성, 그리고 래치-업(latch-up) 및 소프트 에러들의 감소등이 있다. 배터리로 동작하는 장치들에 대한 요구가 증가함에 따라, SOI 디바이스들이 고속에서 낮은 전력을 요구하기 때문에 SOI 기술은 보다 대중적이 되어가고 있다.
SOI 웨이퍼들을 형성하는 많은 상이한 기술들이 존재한다. 이러한 기술들은 주입된 산소 기술에 의한 분리인 SIMOX(separation by implanted oxygen technology)를 포함한다. 웨이퍼 본딩은 기판에 절연 층을 형성하는 다른 기술이다. 일련의 식각 및 산화 단계들을 통하여 실리콘 아일랜드(silicon island)를 형성하는 것은 측면 절연 구조를 제공할 수 있다.
표준 MOSFET 기술에서, 채널 길이 및 게이트 유전체 두께는 전류 구동 및 스위칭 성능을 향상시키기 위하여 감소된다. MOSFET 디바이스의 캐리어 이동도는 출력 전류 및 스위칭 성능 상에 직접적인 영향을 미치기 때문에 중요한 파라미터이다. 따라서, 디바이스 성능을 증가시키는 다른 방법은 채널 이동도를 강화시키는 것이다. 몇몇 디바이스들에서는, 실리콘 막을 변형시킴으로서 이러한 채널 이동도의 강화가 제공되어 왔다. 순 변형(net strain)은 상기 실리콘 막의 압축 응력(compressive stress) 또는 상기 실리콘 막의 인장 응력(tensile stress)에 의하여 제공될 수 있다.
SOI 기술 및 실리콘 아일랜드의 절연 이점들을 제공하고, 또한 캐리어 이동도의 강화를 통하여 달성되는 향상된 디바이스 성능을 제공할 필요가 있다.
실리콘 막에서 캐리어 이동도를 강화시킴으로써 디바이스 성능을 증가시키기 위하여 실리콘 아일랜드를 구비한 SOI 디바이스에 변형된 실리콘 막을 제공할 필요성이 존재한다.
이러한 그리고 다른 필요성들은 본 발명의 실시예들에 의하여 충족되고, 이러한 실시예들은 변형된 디바이스 막을 형성하는 방법을 제공하는 바, 상기 방법은 기판, 상기 기판 상에 매립된 산화물 층, 그리고 상기 매립된 산화물 층 상의 실리콘 층을 구비하는 실리콘-온-절연체(SOI) 구조의 매립된 층에서 리세스들을 식각하는 단계를 포함한다. 상기 실리콘 층은 트랜치들을 구비하고, 그리고 상기 매립된 산화물 층에 리세스들을 식각하는 단계는 상기 실리콘 층의 상기 트랜치들을 통해 식각하는 것을 포함한다. 상기 매립된 산화물 층의 리세스들 및 상기 트랜치들은 상기 실리콘 층에서 순 변형 양(net amount of strain)을 유도하는 물질로 충진(filling)된다.
상기 매립된 산화물 층의 일부를 다른 물질로 교체함으로써, 상기 실리콘 층의 순 변형 양은 원하는 양 및 원하는 유형의 응력을 제공하도록 유도될 수 있다. 예를 들어, 특정한 실시예들에서, 질화물이 상기 리세스들 및 상기 매립된 산화물 층 그리고 상기 실리콘 층의 트랜치들 안으로 증착된다. 상기 물질을 변화시키는 것은 상기 실리콘 층에서 순 변형 양을 생성하는 응력의 양 및, 인장 응력 또는 압축 응력과 같은 응력의 유형을 변화시킨다. 따라서, 본 발명은 생산되는 상기 SOI 디바이스에서 상기 채널 이동도를 강화시킴으로써 상기 디바이스 성능을 향상시킨다.
변형된 실리콘 막을 구비한 실리콘-온-절연체(SOI) 디바이스를 제공하는 본 발명의 실시예는 상술한 필요성들을 또한 충족시키는 바, 상기 디바이스는 기판 및 상기 기판 상에 매립된 산화물 층을 포함한다. 실리콘 아일랜드들이 상기 매립된 산화물 층 상에 제공된다. 상기 실리콘 아일랜드들은 갭들에 의하여 서로간에 분리된다. 상기 매립된 산화물 층은 상기 갭들 바로 아래에 리세스들을 구비한다. 물질이 상기 리세스들 및 상기 갭들을 충진하며, 이러한 물질은 상기 실리콘 아일랜드들에 순 변형 양을 유도한다.
본 발명의 전술한, 그리고 다른 특성들, 양상들 및 이점들은 첨부된 도면들을 참고로 한 하기의 본 발명의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 실시예들에 따라서 구성될 실리콘-온-절연체(SOI) 디바이스의 공전 전의 단면도이다.
도 2는 실리콘 아일랜드들을 형성하기 위하여 매립된 산화물 층이 식각된 후의 도 1의 구조를 도시한다.
도 3은 본 발명의 실시예들에 따라서, 언더커팅 식각에 의하여 상기 매립된 산화물 층이 식각된 후에 도 2의 구조를 도시한다.
도 4는 본 발명의 실시예들에 따라서, 다른 물질의 증착 및 평탄화가 이루어진 도 3의 구조를 도시한다.
도 5는 본 발명의 실시예들에 따라서, 상기 실리콘 아일랜드들 상에 완성된 디바이스들이 형성된 후에 도 4의 구조를 도시한다.
도 6 및 도 7은 차등적인 게이트 유전체 두께에 의하여 게이트 유전체 누설을 감소시키는 방법이 도시된다.
본 발명은 SOI 디바이스들에 대한 디바이스 성능의 향상에 관련된 문제들에 대처하여 이를 해결한다. 부분적으로, 본 발명은 상기 실리콘 아일랜드들 아래의 그리고 실리콘 아일랜드들 사이의 절연 산화물을 다른 물질로 일부 대체함으로써 이를 달성한다. 본 발명의 특정한 실시예들에서, 상기 실리콘 아일랜드들 사이의 갭들 및 상기 실리콘 층을 통하여 언더커팅 식각이 수행되어 상기 매립된 산화물 층을 언더커팅 방식으로 식각한다. 상기 매립된 산화물 층의 식각에 이어서, 상기 매립된 산화물 층에 형성된 상기 갭들 및 리세스들 내에 물질이 증착된다. 상기 물질은 상기 실리콘 막에 순 변형 양을 유도하기 위하여, 상기 실리콘 아일랜드들 안으로 원하는 양의 응력 즉, 인장 응력 또는 압축 응력을 제공하도록 선택된다. 상기 변형된 실리콘은 강화된 캐리어 이동도를 가지고, 이에 의하여 상기 변형된 실리콘 상에 형성된 상기 디바이스 성능을 향상시킨다.
도 1은 본 발명의 실시예들에 따라서 구성될, SOI 디바이스의 선행물(precursor)의 개념적인 단면도를 도시한다. 이 선행물은 실리콘 기판일 수 있는 기판(10)을 포함하고, 예를 들어, 상기 기판 상에 매립된 산화물 층(12)이 형성된다. 실리콘 막, 또는 층(14)이 상기 매립된 산화물 층(12) 상에 형성된다. 상기 구조는 기존의 방식으로 형성될 수 있다.
도 2에서, 트랜치들(16)이 상기 실리콘 층(14)안으로 식각된다. 기존의 식각 기술 및 화학물을 이용하여 상기 실리콘 층(14)을 식각하고 상기 매립된 산화물 층(12) 상에서 식각을 중지한다. 상기 트랜치들(16)은 상기 SOI 층(14)을 실리콘 아일랜드들(18)로 분리한다. 수행되는 식각은 기존의 이방성 식각이고, 예를 들어 상기 실리콘 아일랜드들(18) 상에 수직의 측벽들을 생성한다. 상기 이방성 식각은 상기 실리콘 층(14)을 지향성으로 식각하는 반응성 이온 식각(RIE: reactive ion etch)일 수 있다. 상기 실리콘 아일랜드들(18)의 폭은 기존의 기술에 따라서 선택된다.
상기 아일랜드들(18)을 생성하기 위하여 상기 트랜치들(16)을 상기 실리콘 층(14) 안으로 식각하는 것에 이어서, 상기 매립된 산화물 층(12)이 언더커팅 식각 공정으로 식각된다. 도 3에서, 상기 언더커팅 식각의 결과가 도시된다. 기존의 식각 기술을 이용하여 상기 매립된 산화물 층(12)을 식각할 수 있다. 언더커팅(도면 부호 20으로 지시됨)이 상기 매립된 산화물 층(12)에서 나타나도록, 완만한 이방성 기술이 사용될 수 있다. 따라서, 이처럼 수행되는 식각으로, 상기 매립된 산화물 층(12) 내에 리세스들(22)이 생성된다. 상기 리세스들(22)은 상기 실리콘 산화물 층(14) 내의 트랜치들(16) 바로 아래의 부분들 및 상기 실리콘 아일랜드들(18) 아래의 부분들을 포함한다. 상기 식각은 상기 트랜치들(16)을 통하여 상기 매립된 산화물 층(12)안으로 진행되고, 상기 식각은 상기 언더컷(20)이 상기 매립된 산화물 층(12)에 생성될 때까지 진행될 수 있다. 등방성 공정이 또한 사용될 수 있고, 또는 대안적으로 완만한 이방성 공정이 사용될 수 있다. 언더커팅의 양은 상기 실리콘 아일랜드들(18)에 변형의 양에 영향을 미치도록 제어될 수 있다. 즉, 증착될 물질의 선택과 함께, 상기 매립된 산화물 층(12)에 생성되는 리세스(22)의 크기도 상기 실리콘 아일랜드들에 유도되는 변형에 영향을 미칠 것이다.
상기 매립된 산화물 층(12)에 리세스들(22)이 형성되고, 상기 실리콘 아일랜드들(18) 사이에 트랜치들(16)이 형성된 후, 상기 매립된 산화물 층(12)으로부터 식각된 상기 산화물을 대체하는 신규 물질이 가해진다. 플라즈마 강화 화학적 기상 증착(PECVD)과 같은 기존의 증착 기술이 상기 물질(24)을 상기 리세스들(22) 및 상기 트랜치들(16) 안으로 증착하는데 사용될 수 있다. 상기 물질은 상기 실리콘 아일랜드들(18)에 유도되는 순 변형 양에 영향을 미치는 물질의 내재적 특성들에 따라 선택된다. 예시적인 물질로서, 질화물(nitride)이 상기 리세스들(22) 및 상기 트랜치들(16)에 의하여 형성된 갭들을 충진하는데 사용될 수 있다. 질화물의 내재적 특성들 때문에, 질화물은 도 4에 도시된 구조에서 인장 응력을 제공한다. 다른 양의 인장 응력, 또는 압축 응력과 같은 다른 유형의 응력을 제공하는 다른 물질들이 선택될 수 있다. 당업자들은 원하는 양 및 원하는 유형의 응력을 생성하기 위하여 상기 물질의 내재적 특성들에 근거하여 적당한 물질을 선택할 수 있다.
상기 물질(24)은 화학적 기계적 연마(CMP:chemical mechanical polishing)와 같은 기존의 평탄화 기술에 의하여 평탄화되어, 도 4의 구조를 생성한다. 도 4의 구조에서 대체 물질(24)에 의하여 제공되는 응력은 상기 실리콘 아일랜드들(18)에 순 변형 양을 유도한다. 이러한 순 변형 양은 상기 실리콘 아일랜드들(18)의 실리콘 막에서 캐리어들의 전기적 특성들을 변경시킨다. 따라서, 후속적으로 형성되는 상기 SOI 디바이스들의 디바이스 성능이 향상될 것이다.
도 5는 상기 실리콘 아일랜드(18) 상에 반도체 디바이스들(26)이 형성된 후의 도 4의 구조를 도시한다. 상기 매립된 산화물 층(12)내의 그리고 상기 실리콘 아일랜드들(18) 사이의 상기 대체 물질(24)에 의하여 유도되는, 상기 실리콘 아일랜드(18)의 변형된 실리콘 때문에, 상기 디바이스들(26)에 향상된 채널 이동도가 존재하고, 이에 의하여 상기 디바이스들은 향상된 성능을 보인다.
이러한 물질들은 단지 예시적인 것이고, 다른 물질들이 본 발명의 정신 및 범위를 벗어나지 않으면서 사용될 수 있다.
본 발명의 다른 양상은 차등적인 게이트 유전체 두께에 의하여 게이트 유전체 누설을 감소시키는 방법을 제공한다. 게이트 유전체 누설은 드레인 및 소스 영역들 주변에서 가장 크고, 상기 채널의 중간에서는 4배나 5배정도 크기가 적다. 터널링은 유전체 두께에 지수적으로 의존하기 때문에, 게이트 누설을 방지하기 위해서는 상기 소스/드레인 에지에서 좀더 두꺼운 유전체가 필요하다. 채널 반전(channel inversion)에 대한 게이트 제어를 증가시키기 위해서, 다른 곳에서는 좀더 얇은 유전체가 요구된다.
확장 주입부들을 어닐링한 후에, 매우 정밀한 식각율을 가지는 완충 HF 용액으로 게이트 산화물이 측부에서부터 식각된다. 상기 확장 접합부의 에지에 측부 식각이 수행된다. 다음으로, 상기 게이트 및 상기 실리콘 모두는 확장 도펀트 확산을 방지하기 위하여 낮은 온도(예를 들어, <750℃)에서 산화된다. 도핑된 폴리실리콘 및 n+ Si는 약하게 도핑된 p-채널보다 매우 빠르게 산화된다.
산화 후에, 25 내지 30Å 두께의 유전체가 상기 n+ 영역들 위에 형성된다. 상기 두께는 큰 누설을 대폭 감소시키고 또한 밀러 커패시턴스를 감소시킨다. 스페이서 형성, 소스/드레인 주입 및 실리사이드 공정이 이어진다. 이러한 공정은 도 6 및 도 7에 도시된다.
본 발명이 상세하게 묘사 및 설명되었지만, 이는 단지 설명 및 예로서 이해되어야 하고 제한으로서 이해되어서는 안되고, 본 발명의 범위는 단지 첨부된 청구항들에 의해서만 제한된다는 점을 분명히 이해해야 할 것이다.

Claims (12)

  1. 변형된 디바이스 막 형성 방법으로서,
    기판(10), 상기 기판(10) 상의 매립된 산화물 층(12), 및 상기 매립된 산화물 층(12) 상의 실리콘 층(14)을 가지는 실리콘-온-절연체(SOI) 구조의 상기 매립된 산화물 층(12)에 리세스들(22)을 식각하는 단계 -상기 실리콘 층(14)은 트랜치들(16)을 구비하며, 상기 매립된 산화물 층(12)에 리세스들(22)을 식각하는 상기 단계는 상기 실리콘 층(14)의 상기 트랜치들(16)을 통하여 식각하는 것과 상기 실리콘 층(14) 아래에 언더컷들(20)을 식각하는 것을 포함하며- ; 및
    상기 실리콘 층(14)의 캐리어 이동도가 강화되도록, 상기 매립된 산화물 층(12)의 리세스들(22) 및 상기 트랜치들(16)을 상기 실리콘 층(14)에 순 변형 양(net amount of strain)을 유도하는 물질(24)로 충진하는 단계
    를 포함하는 변형된 디바이스 막 형성 방법.
  2. 제 1 항에 있어서,
    상기 리세스들(22)을 식각하는 단계는,
    상기 매립된 산화물 층(12)을 등방성으로 식각하는 것을 포함하는 변형된 디바이스 막 형성 방법.
  3. 제 2 항에 있어서,
    상기 물질(24)은 질화물인 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
  4. 기판(10);
    상기 기판(10) 상의 매립된 산화물 층(12);
    상기 매립된 산화물 층(12) 상의 실리콘 아일랜드들(18) -상기 실리콘 아일랜드들(18)은 갭들(16)에 의하여 서로 분리되고, 상기 매립된 산화물 층(12)은 상기 기판 위 및 상기 갭들(16) 바로 아래에 리세스들(22)을 구비하며, 상기 리세스들(22)은 상기 매립된 산화물 층(12) 내에서 언더컷 영역들(20)을 포함하되, 상기 언더컷 영역들(20)은 상기 실리콘 아일랜드(18)의 아래부분으로 확장됨- ; 및
    상기 실리콘 아일랜드(18)의 캐리어 이동도가 강화되도록, 상기 리세스들(22) 및 상기 갭들(16)을 충진하는 물질(24) -상기 물질(24)은 상기 실리콘 아일랜드들(18)에 순 변형 양을 유도함-
    을 포함하는 것을 특징으로 하는 변형된 실리콘 막을 구비한 실리콘-온-절연체(SOI) 디바이스.
  5. 제 4 항에 있어서,
    상기 실리콘 아일랜드들(18) 상의 반도체 디바이스들(26)을 더 포함하는 것을 특징으로 하는 변형된 실리콘 막을 구비한 실리콘-온-절연체(SOI) 디바이스.
  6. 제 4 항에 있어서,
    상기 물질(24)은 질화물인 것을 특징으로 하는 변형된 실리콘 막을 구비한 실리콘-온-절연체(SOI) 디바이스.
  7. 제 4 항에 있어서,
    상기 리세스들(22)은 상기 갭들 바로 아래의 제 1 부분들 및 상기 실리콘 아일랜드들(18) 아래의 제 2 부분들(20)을 포함하는 것을 특징으로 하는 변형된 실리콘 막을 구비한 실리콘-온-절연체(SOI) 디바이스.
  8. 제 3 항에 있어서,
    상기 매립된 산화물 층(12)의 리세스들(22) 및 상기 트랜치들(16)을 충진한 이후에, 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
  9. 제 8 항에 있어서,
    상기 실리콘 층(14) 상에 반도체 디바이스를 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
  10. 제 1 항에 있어서,
    상기 유도되는 순 변형 양은 압축성(compressive)인 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
  11. 제 1 항에 있어서,
    상기 유도되는 순 변형 양은 인장성(tensile)인 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
  12. 제 1 항에 있어서,
    상기 리세스들(22)을 식각하는 단계는,
    상기 순 변형 양(net amount of strain)을 제어하기 위하여 상기 언더컷들의 양(amount of undercuts)을 조절하는 것을 특징으로 하는 변형된 디바이스 막 형성 방법.
KR1020047021192A 2002-06-25 2003-06-04 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법 KR100996725B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/178,542 US6680240B1 (en) 2002-06-25 2002-06-25 Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US10/178,542 2002-06-25
PCT/US2003/017824 WO2004001798A2 (en) 2002-06-25 2003-06-04 A silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide

Publications (2)

Publication Number Publication Date
KR20050013248A KR20050013248A (ko) 2005-02-03
KR100996725B1 true KR100996725B1 (ko) 2010-11-25

Family

ID=29999123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021192A KR100996725B1 (ko) 2002-06-25 2003-06-04 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법

Country Status (8)

Country Link
US (1) US6680240B1 (ko)
EP (1) EP1516362A2 (ko)
JP (1) JP4452883B2 (ko)
KR (1) KR100996725B1 (ko)
CN (1) CN1333454C (ko)
AU (1) AU2003238916A1 (ko)
TW (1) TWI289895B (ko)
WO (1) WO2004001798A2 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
FR2847715B1 (fr) * 2002-11-25 2005-03-11 Commissariat Energie Atomique Circuit integre comportant des sous-ensembles connectes en serie
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US7157774B2 (en) * 2003-01-31 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon-on-insulator transistors with mesa isolation
US6870179B2 (en) * 2003-03-31 2005-03-22 Intel Corporation Increasing stress-enhanced drive current in a MOS transistor
US7081395B2 (en) * 2003-05-23 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon strain engineering accomplished via use of specific shallow trench isolation fill materials
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
JP4603845B2 (ja) * 2004-10-12 2010-12-22 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7563701B2 (en) * 2005-03-31 2009-07-21 Intel Corporation Self-aligned contacts for transistors
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
US7759739B2 (en) * 2005-10-27 2010-07-20 International Business Machines Corporation Transistor with dielectric stressor elements
WO2007053382A1 (en) * 2005-10-31 2007-05-10 Advanced Micro Devices, Inc. An embedded strain layer in thin soi transistors and a method of forming the same
DE102005052055B3 (de) 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7396711B2 (en) * 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US7544594B2 (en) * 2006-06-28 2009-06-09 Intel Corporation Method of forming a transistor having gate protection and transistor formed according to the method
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100835413B1 (ko) * 2006-12-05 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 미세 비아홀 형성방법
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
KR101052868B1 (ko) * 2008-02-29 2011-07-29 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US20100019322A1 (en) * 2008-07-23 2010-01-28 International Business Machines Corporation Semiconductor device and method of manufacturing
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
CN102024706B (zh) * 2009-09-22 2012-06-20 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US8258031B2 (en) * 2010-06-15 2012-09-04 International Business Machines Corporation Fabrication of a vertical heterojunction tunnel-FET
US9406798B2 (en) * 2010-08-27 2016-08-02 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
JP6005364B2 (ja) * 2012-02-06 2016-10-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
JP6559745B2 (ja) 2017-08-23 2019-08-14 株式会社東芝 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法
JP2018032877A (ja) * 2017-11-29 2018-03-01 ラピスセミコンダクタ株式会社 半導体装置
JP2019125747A (ja) 2018-01-18 2019-07-25 株式会社東芝 半導体装置およびその製造方法
KR102396978B1 (ko) * 2018-11-16 2022-05-11 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154756A (ja) * 1997-07-30 1999-02-26 Internatl Business Mach Corp <Ibm> 絶縁体上の半導体のキャリア移動度を強化する構造
JP2000294623A (ja) * 1999-04-02 2000-10-20 Fuji Electric Co Ltd 誘電体分離基板の製造方法
JP2000332099A (ja) * 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5811283A (en) * 1996-08-13 1998-09-22 United Microelectronics Corporation Silicon on insulator (SOI) dram cell structure and process
US6211039B1 (en) 1996-11-12 2001-04-03 Micron Technology, Inc. Silicon-on-insulator islands and method for their formation
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
GB2327146A (en) * 1997-07-10 1999-01-13 Ericsson Telefon Ab L M Thermal insulation of integrated circuit components
US6054343A (en) * 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6245600B1 (en) * 1999-07-01 2001-06-12 International Business Machines Corporation Method and structure for SOI wafers to avoid electrostatic discharge
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
US6426252B1 (en) * 1999-10-25 2002-07-30 International Business Machines Corporation Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap
US20020046985A1 (en) * 2000-03-24 2002-04-25 Daneman Michael J. Process for creating an electrically isolated electrode on a sidewall of a cavity in a base
US6403482B1 (en) * 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
GB0022329D0 (en) * 2000-09-12 2000-10-25 Mitel Semiconductor Ltd Semiconductor device
DE10054109C2 (de) * 2000-10-31 2003-07-10 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
US6506620B1 (en) * 2000-11-27 2003-01-14 Microscan Systems Incorporated Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
US6524929B1 (en) * 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154756A (ja) * 1997-07-30 1999-02-26 Internatl Business Mach Corp <Ibm> 絶縁体上の半導体のキャリア移動度を強化する構造
JP2000294623A (ja) * 1999-04-02 2000-10-20 Fuji Electric Co Ltd 誘電体分離基板の製造方法
JP2000332099A (ja) * 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4452883B2 (ja) 2010-04-21
WO2004001798A2 (en) 2003-12-31
EP1516362A2 (en) 2005-03-23
AU2003238916A8 (en) 2004-01-06
TWI289895B (en) 2007-11-11
WO2004001798A3 (en) 2004-07-29
CN1659696A (zh) 2005-08-24
JP2005531144A (ja) 2005-10-13
US20040018668A1 (en) 2004-01-29
CN1333454C (zh) 2007-08-22
US6680240B1 (en) 2004-01-20
TW200400564A (en) 2004-01-01
AU2003238916A1 (en) 2004-01-06
KR20050013248A (ko) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100996725B1 (ko) 변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법
CN100411180C (zh) 半导体结构及制造半导体结构的方法
US6611023B1 (en) Field effect transistor with self alligned double gate and method of forming same
US6787423B1 (en) Strained-silicon semiconductor device
KR100340878B1 (ko) 에스오아이 소자의 제조방법
US7906381B2 (en) Method for integrating silicon-on-nothing devices with standard CMOS devices
US6551944B1 (en) Process for manufacturing a semiconductor material wafer comprising single-Crystal regions separated by insulating material regions
KR101340634B1 (ko) Ｓｏｉ 트랜지스터와 벌크 트랜지스터를 포함하여 구성된 반도체 디바이스 및 이것을 형성하는 방법
WO2007029178A2 (en) Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
KR20070086303A (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체디바이스를 만드는 방법 및 반도체 디바이스
US6617202B2 (en) Method for fabricating a full depletion type SOI device
JP2008041901A (ja) 半導体装置及びその製造方法
KR100296130B1 (ko) 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
JP2012501078A (ja) アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板
KR100886708B1 (ko) Ｓｏｉ 소자 및 그의 제조방법
KR100374227B1 (ko) 반도체소자의 제조방법
KR100319615B1 (ko) 반도체 장치에서의 소자격리방법
KR100263475B1 (ko) 반도체 소자의 구조 및 제조 방법
TW202044359A (zh) 半導體結構及其製造方法
KR20090073032A (ko) 반도체 장치의 제조 방법
KR100262664B1 (ko) 듀얼 게이트 소자 제조방법
KR100356793B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100815058B1 (ko) 셀로우 트랜치 소자분리영역 내부의 ｓｏｉ 형성방법 및구조
KR100333377B1 (ko) 채널 포위형 게이트 구조를 갖는 이중막 실리콘 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee