CN112086502A - 半导体功率器件及其制造方法 - Google Patents
半导体功率器件及其制造方法 Download PDFInfo
- Publication number
- CN112086502A CN112086502A CN201910509312.8A CN201910509312A CN112086502A CN 112086502 A CN112086502 A CN 112086502A CN 201910509312 A CN201910509312 A CN 201910509312A CN 112086502 A CN112086502 A CN 112086502A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- substrate wafer
- cell active
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 197
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 76
- 239000010703 silicon Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000001259 photo etching Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims description 85
- 238000005530 etching Methods 0.000 claims description 43
- 238000000206 photolithography Methods 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000001413 cellular effect Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000000243 solution Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体功率器件的制造方法，所述半导体功率器件包括硅衬底晶圆，该方法包括：在所述硅衬底晶圆上形成元胞有源区和终端环区；在所述元胞有源区和所述终端环区上形成位于所述终端环区的正硅酸乙酯氧化层；在所述硅衬底晶圆的元胞有源区形成位于所述元胞有源区的沟槽；在所述元胞有源区形成栅极和发射极；在所述硅衬底晶圆的元胞有源区形成具有接触孔图形的层间介质氧化层；在所述硅衬底晶圆上依次形成金属层和钝化层。本发明在制造时在元胞有源区和终端环区同时光刻，相对于现有的采用不同光刻分别对硅衬底晶圆上的终端环区和元胞有源区进行制造的方式减少了光刻次数，从而大大的降低了成本。
Description
技术领域
本发明涉及电力电子技术领域，尤其涉及一种半导体功率器件及其制造方法。
背景技术
以绝缘栅双极性晶体管(IGBT，Insulated Gate Bipolar Transistor)和金属-氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-EffectTransistor)为标志的金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)型半导体功率器件是当今电力电子领域器件的主流，广泛应用于工业、通信、计算机、消费电子、汽车电子、航空航天、国防军工等传统产业领域，以及轨道交通、新能源、智能电网、新能源汽车等战略性新兴产业领域。
其中，最具代表性的IGBT器件是由双极型三极管(BJT，Bipolar JunctionTransistor)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，其驱动功率小，兼有MOSFET的高输入阻抗和电力(Power)BJT的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。并且，采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。
随着IGBT器件和MOSFET器件设计及制造技术的广泛应用，在保障半导体功率器件的参数性能的前提下，如何减少曝光次数，降低半导体功率器件生产成本，已成为广大开发人员必须优先考虑的问题。
发明内容
本发明提供一种半导体功率器件及其制造方法，以实现减少曝光次数，降低生产成本。
为实现上述目的，本发明提供了一种半导体功率器件的制造方法，所述半导体功率器件包括硅衬底晶圆，该方法包括：
在所述硅衬底晶圆上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区；
在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层；
在所述硅衬底晶圆的元胞有源区通过第二次光刻工艺形成位于所述元胞有源区的沟槽；
在所述元胞有源区形成栅极和发射极；
在所述硅衬底晶圆的元胞有源区通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层；
在所述硅衬底晶圆上分别通过第四次光刻工艺和第五次光刻工艺依次形成金属层和钝化层。
进一步地，所述在所述硅衬底晶圆上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区，具体包括：
在所述硅衬底晶圆上生长场氧层；
通过第一层光刻版对所述场氧层上的光刻胶进行曝光，以形成曝光区域；
将所述曝光区域的场氧层和光刻胶通过刻蚀工艺去除，以形成氧化层；
通过离子注入及推进，形成所述元胞有源区和所述终端环区。
进一步地，所述在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层，具体包括：
在所述元胞有源区和终端环区淀积正硅酸乙酯氧化层；
采用回刻工艺，将所述元胞有源区中的正硅酸乙酯氧化层刻蚀完。
进一步地，所述在所述硅衬底晶圆的元胞有源区通过第二次光刻工艺，以形成位于所述元胞有源区的沟槽，具体包括：
通过第二层光刻版对所述元胞有源区进行曝光；
通过刻蚀处理，在所述元胞有源区形成沟槽。
进一步地，所述在所述元胞有源区形成栅极和发射极，具体包括：
通过化学气相沉积工艺在硅衬底晶圆上沉积多晶硅层，以使所述沟槽被所述多晶硅填充；
通过反应等离子刻蚀工艺，将所述沟槽外的多晶硅刻蚀掉，以在所述沟槽内形成栅极；
通过离子注入工艺和热扩散工艺，在所述硅衬底晶圆的元胞有源区形成P型的P+层和N型的N+层，以形成发射极。
进一步地，所述在所述硅衬底晶圆上通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层，具体包括：
通过化学气相沉积工艺，在所述硅衬底晶圆上沉积层间介质氧化层；
通过第三层光刻版对所述层间介质氧化层进行图形光刻；
通过反应等离子刻蚀工艺进行层间介质氧化层刻蚀，以形成具有接触孔图形的层间介质氧化层。
进一步地，在所述硅衬底晶圆上分别通过第四次光刻工艺和第五次光刻工艺，依次形成金属层和钝化层，具体包括：
通过磁控溅射工艺，在所述硅衬底晶圆上沉积金属层；
通过第四层光刻版对所述金属层进行光刻图形处理；
通过刻蚀工艺对所述金属层进行刻蚀处理，以使功率器件的栅极和发射极引出金属层；
在所述金属层上涂覆聚酰亚胺层；
通过第五层光刻版对所述聚酰亚胺层进行光刻处理；
通过刻蚀工艺，将金属层不需要覆盖的区域的聚酰亚胺层刻蚀掉，以形成具有保护图形的钝化层。
进一步地，在形成金属层和钝化层之后，所述制造方法还包括：
在所述硅衬底晶圆远离所述钝化层的表面进行减薄。
一种包括上述所述的制造方法制造的半导体功率器件，其沿着器件厚度方向依次包括：
硅衬底晶圆；
氧化层和环层，其设置于所述硅衬底晶圆上，以形成终端环区；
Active层，其设置于所述硅衬底晶圆上，以形成元胞有源区；
正硅酸乙酯氧化层，其设置于所述终端环区内的环层上，以阻隔所述元胞有源区后续离子注入；
栅极和发射极，均设置于所述元胞有源区；
层间介质氧化层，其设置于所述元胞有源区的栅极上；以及
金属层和钝化层，依次设置于所述硅衬底晶圆上，且所述金属层覆盖氧化层、正硅酸乙酯氧化层和层间介质氧化层。
进一步地，所述元胞有源区设有沟槽；所述沟槽内设有多晶硅层，以形成栅极。
进一步地，所述元胞有源区形成P型层的P+层和N型层的N+层，以形成发射极。
进一步地，所述半导体功率器件包括具有耐压环结构的功率器件。
进一步地，所述具有耐压环结构的功率器件包括IGBT器件、MOSFET器件或FRD二极管。
相对于现有技术，本发明提供一种半导体功率器件及其制造方法，本发明在制造时在元胞有源区和终端环区同时光刻，相对于现有的采用不同光刻分别对硅衬底晶圆上的终端环区和元胞有源区进行制造的方式减少了光刻次数，同时又保障了半导体功率器件的性能，从而大大的降低了成本。
另外，本发明提供的半导体功率器件，其终端环区的场氧层被正硅酸乙酯层覆盖，实现对后续离子注入进行阻隔，从而有效地保障本半导体功率器件终端环区的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例提供的半导体功率器件的制造方法的流程示意图；
图2为本实施例提供的半导体功率器件的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1和图2，本发明实施例提供了一种半导体功率器件的制造方法，所述半导体功率器件包括硅衬底晶圆11，该方法包括如下步骤：
步骤：101：在所述硅衬底晶圆11上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区；
步骤102：在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层15；
步骤103：在所述硅衬底晶圆11的元胞有源区通过第二次光刻工艺形成位于所述元胞有源区的沟槽21；
步骤104：在所述元胞有源区形成栅极和发射极；
步骤105：在所述硅衬底晶圆11的元胞有源区通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层17；
步骤106：在所述硅衬底晶圆11上分别通过第四次光刻工艺和第五次光刻工艺依次形成金属层14和钝化层16。
本发明在制造时在元胞有源区和终端环区同时光刻，相对于现有的采用不同光刻分别对硅衬底晶圆上的终端环区和元胞有源区进行制造的方式减少了光刻(光刻)次数，同时又保障了半导体功率器件的性能，从而大大的降低了成本。
本发明实施例提供的上述制作方法可以适用于沟槽型绝缘栅双极性晶体管(IGBT)的制作，也可以适用于金属-氧化物半导体场效应晶体管(MOSFET)的制作，还可以适用于快恢复二极管(FRD)的制作。并且，可以根据所需制作的器件类型，选择所需的硅衬底晶圆和背面结构即集电极的材质。上述三种功率器件仅仅只是举例，对于所有具有耐压环结构的功率器件都适用于本发明的制造方法。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤101在所述硅衬底晶圆11上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区，具体可以通过如下方式实现：
首先在硅衬底晶圆11上用热氧化或者化学气相沉积的方法生长一层场氧；然后通过第一层光刻版(如Ring层光刻版)对场氧层上的光刻胶进行曝光，即第一层光刻版的无图形处对应到光刻胶上区域被曝光形成曝光区域；接着通过刻蚀处理，将所述曝光区域的场氧层以及光刻胶去除，以形成氧化层13；再进行离子注入掺杂及扩散推进形成所述元胞有源区和所述终端环区。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤102在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层15，具体可以通过如下方式实现：
首先采用化学气相沉淀工艺在所述元胞有源区和终端环区淀积一层较厚的正硅酸乙酯氧化层15，正硅酸乙酯氧化层即为TEOS氧化层；然后采用回刻工艺，将所述元胞有源区的正硅酸乙酯氧化层15刻蚀完，由于终端环区相对较密，且终端环区的氧化层13周围会有正硅酸乙酯氧化层15覆盖，可以对后续离子注入步骤进行阻隔。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤103在所述硅衬底晶圆11的元胞有源区通过第二次光刻工艺形成位于所述元胞有源区的沟槽21，具体可以通过如下方式实现：
首先采用淀积回流性较好的Hard mask(蚀刻模)，通过第二层光刻版(如Trench层光刻版)对所述元胞有源区的晶圆进行曝光，然后刻蚀处理，在所述元胞有源区形成沟槽21。在这里可以对沟槽21进行如下处理：通过牺牲氧化工艺对沟槽21底部的转角进行圆角化和对侧壁进行平整化，来修复刻蚀工艺对硅衬底晶圆11产生的损伤。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤104在所述元胞有源区形成栅极和发射极，具体可以通过如下方式实现：
然后采用化学气相沉积工艺在硅衬底晶圆11上沉积多晶硅层20，确保所述多晶硅层20将所述沟槽21填充；
最后采用反应等离子刻蚀工艺，将所述沟槽21外的多晶硅刻蚀掉，在沟槽21内形成功率器件的栅极；
通过离子注入工艺和热扩散工艺，在所述硅衬底晶圆11的元胞有源区形成P型层的P+接触孔，此时终端环区已用正硅酸乙酯氧化层15阻隔，有效避免离子注入。
通过离子注入工艺和热扩散工艺，在所述硅衬底晶圆11的元胞有源区形成N型层的N+发射极，即形成功率器件的发射极，此时终端环区已用正硅酸乙酯氧化层15阻隔，有效避免离子注入。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤105在所述硅衬底晶圆11的元胞有源区通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层17，具体可以通过如下方式实现：
首先通过化学气相沉积工艺，在所述硅衬底晶圆11上沉积ILD氧化层(层间介质氧化层)，作为电性阻隔层；
然后通过第三层光刻版(如contact层光刻版)对所述ILD氧化层进行图形光刻；
最后通过反应等离子刻蚀工艺进行接触孔的ILD氧化层刻蚀，以形成具有接触孔图形的层间介质氧化层17，此步骤需要刻蚀到P+层注入处。
在具体实施时，在本发明实施例提供的上述制造方法中的步骤106在所述硅衬底晶圆11上分别通过第四次光刻工艺和第五次光刻工艺依次形成金属层14和钝化层16，具体可以通过如下方式实现：
首先通过磁控溅射工艺，在所述硅衬底晶圆11上沉积金属层14(如金属铝)；然后通过第四层光刻版(如metal层光刻版)对所述金属层14进行光刻图形处理；最后通过刻蚀工艺，将多余的金属刻蚀，以使功率器件的栅极和发射极引出所述金属层14；
首先在所述金属层上涂覆PI(聚酰亚胺)层；其次通过第五层光刻版(PAD层光刻版)对所述PI(聚酰亚胺)层进行光刻工艺；最后通过刻蚀工艺，将金属层不需要覆盖的区域的PI层刻蚀掉，以形成具有保护图形的钝化层16。
此时，采用本发明实施例提供的上述制作方法，仅需要使用5次光刻(光罩)工艺就可以实现功率器件的制造，相对于现有技术至少需要使用9次光刻(光罩)即光刻工艺，大大地降低了半导体功率器件的制造成本。
在具体实施时，在执行步骤106在所述硅衬底晶圆11上分别通过第四次光刻工艺和第五次光刻工艺，依次形成金属层14和钝化层16之后还包括：
步骤107，在所述硅衬底晶圆11远离所述钝化层16的表面进行减薄以及该表面金属蒸发引出硅衬底晶圆11该表面的集电极。
基于同一发明构思，本发明实施例还提供了一种半导体功率器件，本半导体功率器件包括但不限于IGBT功率器件，例如还可以为MOSFET功率器件，本发明不以此为限制。
请参阅图2所示，本实施例提供的一种包括上述所述的制造方法制造的半导体功率器件，其沿着器件厚度方向依次包括：
硅衬底晶圆11；
氧化层13和环层(Ring层)12，其设置于所述硅衬底晶圆11上，以形成终端环区；
Active层22，其设置于所述硅衬底晶圆11上，以形成元胞有源区；其制造工艺为：在硅衬底晶圆11上生长一层场氧，通过光刻去除曝光区域的场氧，然后通过进行离子注入掺杂及扩散推进，以形成终端环区和元胞有源区；
正硅酸乙酯氧化层15，其设置于所述终端环区内的环层12上，以阻隔所述元胞有源区后续离子注入，其制作工艺为：在上一步骤制造工艺后，在所述终端环区和所述元胞有源区淀积TEOS(正硅酸乙酯)氧化层15，采用回刻工艺，将所述元胞有源区域的TEOS(正硅酸乙酯)氧化层15刻蚀完；
沟槽21，其设置于所述元胞有源区，其制作工艺为：在上一步骤制造工艺后，在所述硅衬底晶圆11的元胞有源区进行曝光、刻蚀，形成沟槽21；
栅极，其设置于所述沟槽21内，其制作工艺为：在上一步骤制造工艺后，在硅衬底晶圆11上沉积多晶硅层20，再将所述沟槽21外的多晶硅刻蚀掉，形成栅极；
发射极，其设置于所述元胞有源区，其制作工艺为：在上一步骤制造工艺后，通过离子注入工艺和热扩散工艺，在所述硅衬底晶圆11的元胞有源区形成P型的P+层和N型的N+层，以形成发射极；
层间介质氧化层17，其设置于所述元胞有源区的栅极上，其制作工艺为：在上一步骤制造工艺后，在所述硅衬底晶圆11上沉积ILD(层间介质)氧化层17，再通过图形光刻板和刻蚀工艺形成具有接触孔图形的ILD(层间介质)氧化层17；
金属层14，其设置于所述硅衬底晶圆11上，且所述金属层14覆盖掩膜层13、正硅酸乙酯氧化层15和层间介质氧化层17，其制作工艺为：在上一步骤制造工艺后，在所述硅衬底晶圆11上沉积金属14；然后通过光刻图形处理和刻蚀工艺，以使功率器件的栅极和发射极引出金属层14；
钝化层16，其设置于所述金属层14上，其制作工艺为：在上一步骤制造工艺后，在所述金属层14上涂覆PI(聚酰亚胺)层，然后通过光刻板和刻蚀工艺形成具有保护图形的钝化16。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种半导体功率器件的制造方法，所述半导体功率器件包括硅衬底晶圆，其特征在于，该方法包括：
在所述硅衬底晶圆上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区；
在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层；
在所述硅衬底晶圆的元胞有源区通过第二次光刻工艺形成位于所述元胞有源区的沟槽；
在所述元胞有源区形成栅极和发射极；
在所述硅衬底晶圆的元胞有源区通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层；
在所述硅衬底晶圆上分别通过第四次光刻工艺和第五次光刻工艺依次形成金属层和钝化层。
2.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述硅衬底晶圆上通过第一次光刻和离子注入工艺形成元胞有源区和终端环区，具体包括：
在所述硅衬底晶圆上生长场氧层；
通过第一层光刻版对所述场氧层上的光刻胶进行曝光，以形成曝光区域；
将所述曝光区域的场氧层和光刻胶通过刻蚀工艺去除，以形成氧化层；
通过离子注入及推进，形成所述元胞有源区和所述终端环区。
3.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述元胞有源区和终端环区通过沉积和回刻工艺形成位于所述终端环区的正硅酸乙酯氧化层，具体包括：
在所述元胞有源区和终端环区淀积正硅酸乙酯氧化层；
采用回刻工艺，将所述元胞有源区中的正硅酸乙酯氧化层刻蚀完。
4.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述硅衬底晶圆的元胞有源区通过第二次光刻工艺，以形成位于所述元胞有源区的沟槽，具体包括：
通过第二层光刻版对所述元胞有源区进行曝光；
通过刻蚀处理，在所述元胞有源区形成沟槽。
5.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述元胞有源区形成栅极和发射极，具体包括：
通过化学气相沉积工艺在硅衬底晶圆上沉积多晶硅层，以使所述沟槽被所述多晶硅填充；
通过反应等离子刻蚀工艺，将所述沟槽外的多晶硅刻蚀掉，以在所述沟槽内形成栅极；
通过离子注入工艺和热扩散工艺，在所述硅衬底晶圆的元胞有源区形成P型的P+层和N型的N+层，以形成发射极。
6.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述硅衬底晶圆上通过第三次光刻工艺形成具有接触孔图形的层间介质氧化层，具体包括：
通过化学气相沉积工艺，在所述硅衬底晶圆上沉积层间介质氧化层；
通过第三层光刻版对所述层间介质氧化层进行图形光刻；
通过反应等离子刻蚀工艺进行层间介质氧化层刻蚀，以形成具有接触孔图形的层间介质氧化层。
7.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，在所述硅衬底晶圆上分别通过第四次光刻工艺和第五次光刻工艺，依次形成金属层和钝化层，具体包括：
通过磁控溅射工艺，在所述硅衬底晶圆上沉积金属层；
通过第四层光刻版对所述金属层进行光刻图形处理；
通过刻蚀工艺对所述金属层进行刻蚀处理，以使功率器件的栅极和发射极引出金属层；
在所述金属层上涂覆聚酰亚胺层；
通过第五层光刻版对所述聚酰亚胺层进行光刻处理；
通过刻蚀工艺，将金属层不需要覆盖的区域的聚酰亚胺层刻蚀掉，以形成具有保护图形的钝化层。
8.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，在形成金属层和钝化层之后，所述制造方法还包括：
在所述硅衬底晶圆远离所述钝化层的表面进行减薄。
9.一种包括权利要求1-8中任一项所述的制造方法制造的半导体功率器件，其特征在于，其沿着器件厚度方向依次包括：
硅衬底晶圆；
氧化层和环层，其设置于所述硅衬底晶圆上，以形成终端环区；
Active层，其设置于所述硅衬底晶圆上，以形成元胞有源区；
正硅酸乙酯氧化层，其设置于所述终端环区内的环层上，以阻隔所述元胞有源区后续离子注入；
栅极和发射极，均设置于所述元胞有源区；
层间介质氧化层，其设置于所述元胞有源区的栅极上；以及
金属层和钝化层，依次设置于所述硅衬底晶圆上，且所述金属层覆盖氧化层、正硅酸乙酯氧化层和层间介质氧化层。
10.根据权利要求9所述的一种半导体功率器件，其特征在于，所述元胞有源区设有沟槽；所述沟槽内设有多晶硅层，以形成栅极。
11.根据权利要求10所述的一种半导体功率器件，其特征在于，所述元胞有源区形成P型层的P+层和N型层的N+层，以形成发射极。
12.根据权利要求9所述的一种半导体功率器件，其特征在于，所述半导体功率器件包括具有耐压环结构的功率器件。
13.根据权利要求12所述的一种半导体功率器件，其特征在于，所述具有耐压环结构的功率器件包括IGBT器件、MOSFET器件或FRD二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910509312.8A CN112086502A (zh) | 2019-06-13 | 2019-06-13 | 半导体功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910509312.8A CN112086502A (zh) | 2019-06-13 | 2019-06-13 | 半导体功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112086502A true CN112086502A (zh) | 2020-12-15 |
Family
ID=73733534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910509312.8A Pending CN112086502A (zh) | 2019-06-13 | 2019-06-13 | 半导体功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112086502A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127072A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置 |
| US20040185611A1 (en) * | 2001-08-07 | 2004-09-23 | Infineon Technologies Ag | Method for a parallel production of an MOS transistor and a bipolar transistor |
| CN102074581A (zh) * | 2009-11-19 | 2011-05-25 | 瑞萨电子株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| CN102956707A (zh) * | 2011-08-12 | 2013-03-06 | 瑞萨电子株式会社 | 功率mosfet、igbt和功率二极管 |
| CN103426738A (zh) * | 2012-05-17 | 2013-12-04 | 飞思卡尔半导体公司 | 具有边缘端部结构的沟槽半导体器件及其制造方法 |
| CN104685613A (zh) * | 2012-10-02 | 2015-06-03 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法 |
| CN104733526A (zh) * | 2013-12-20 | 2015-06-24 | 节能元件控股有限公司 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| US20160307994A1 (en) * | 2013-10-23 | 2016-10-20 | Csmc Technologies Fab2 Co., Ltd. | Method for preparing power diode |
| CN106571395A (zh) * | 2016-10-31 | 2017-04-19 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| CN106601826A (zh) * | 2015-10-16 | 2017-04-26 | 国网智能电网研究院 | 一种快恢复二极管及其制作方法 |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| CN108933078A (zh) * | 2017-05-25 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 掺杂区及igbt器件的形成方法和结构 |
-
2019
- 2019-06-13 CN CN201910509312.8A patent/CN112086502A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127072A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置 |
| US20040185611A1 (en) * | 2001-08-07 | 2004-09-23 | Infineon Technologies Ag | Method for a parallel production of an MOS transistor and a bipolar transistor |
| CN102074581A (zh) * | 2009-11-19 | 2011-05-25 | 瑞萨电子株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| CN102956707A (zh) * | 2011-08-12 | 2013-03-06 | 瑞萨电子株式会社 | 功率mosfet、igbt和功率二极管 |
| CN103426738A (zh) * | 2012-05-17 | 2013-12-04 | 飞思卡尔半导体公司 | 具有边缘端部结构的沟槽半导体器件及其制造方法 |
| CN104685613A (zh) * | 2012-10-02 | 2015-06-03 | 三菱电机株式会社 | 半导体装置、半导体装置的制造方法 |
| US20160307994A1 (en) * | 2013-10-23 | 2016-10-20 | Csmc Technologies Fab2 Co., Ltd. | Method for preparing power diode |
| CN104733526A (zh) * | 2013-12-20 | 2015-06-24 | 节能元件控股有限公司 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| CN106601826A (zh) * | 2015-10-16 | 2017-04-26 | 国网智能电网研究院 | 一种快恢复二极管及其制作方法 |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| CN106571395A (zh) * | 2016-10-31 | 2017-04-19 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| CN108933078A (zh) * | 2017-05-25 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 掺杂区及igbt器件的形成方法和结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| US20150255362A1 (en) | Semiconductor Device with a Passivation Layer and Method for Producing Thereof | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN102044559A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| US20170110329A1 (en) | Local semiconductor wafer thinning | |
| CN106571395A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| US20230335431A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN107706237B (zh) | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 | |
| US20150364562A1 (en) | Semiconductor device | |
| CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
| JP2001127072A (ja) | 半導体装置 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| CN107564968A (zh) | 二极管、功率器件、电力电子设备及二极管制作方法 | |
| CN111900090A (zh) | 超级结器件的制造方法 | |
| CN112086502A (zh) | 半导体功率器件及其制造方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN114300528A (zh) | 低关断损耗的超级结绝缘栅双极型晶体管及其制作方法 | |
| CN115083895A (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| US6777295B1 (en) | Method of fabricating trench power MOSFET | |
| CN211088282U (zh) | 一种快恢复二极管 | |
| CN117790537B (zh) | 一种半导体器件、其制作方法及电子器件 | |
| CN216719955U (zh) | 一种具有esd保护的mosfet结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201215 |