CN116646384A - 一种具沟槽场截止结构的igbt芯片及其制作方法 - Google Patents
一种具沟槽场截止结构的igbt芯片及其制作方法 Download PDFInfo
- Publication number
- CN116646384A CN116646384A CN202310932428.9A CN202310932428A CN116646384A CN 116646384 A CN116646384 A CN 116646384A CN 202310932428 A CN202310932428 A CN 202310932428A CN 116646384 A CN116646384 A CN 116646384A
- Authority
- CN
- China
- Prior art keywords
- region
- polysilicon
- chip
- terminal
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 159
- 229920005591 polysilicon Polymers 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000001413 cellular effect Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- -1 BF2 ions Chemical class 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 60
- 230000000903 blocking effect Effects 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 14
- 238000004891 communication Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种具沟槽场截止结构的IGBT芯片及其制作方法，该IGBT芯片包括：元胞区和终端区，终端区包括场截止结构，场截止结构包括至少一个多晶硅沟槽区和至少一个多晶硅膜层区，至少一个多晶硅沟槽区和至少一个多晶硅膜层区连通，且至少一个多晶硅膜层区沿芯片内侧延伸。本发明在芯片终端区的外侧，采用与元胞区同时形成的沟槽结构作为电场截止环，沟槽中填充的重掺杂N型多晶硅可以起到电场截止层的效果，远远大于传统的N+截止环的结深，同时省略了额外的工艺热过程，这样能够与元胞区的栅极沟槽在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升终端区场截止结构对于电场的阻断效果。
Description
技术领域
本发明涉及IGBT芯片制备技术领域，具体涉及一种具沟槽场截止结构的IGBT芯片及其制作方法。
背景技术
IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。
在传统的IGBT芯片终端场环的外侧，通常采用与元胞区源极同时形成的N+区域作为电场截止环，起到阻挡电场向芯片外侧区域扩展的效果。但是这样形成的电场截止环与元胞区的源极具有几乎相同的结深，由于芯片在N+注入工艺之后不再经历很长的热过程，元胞区源极的结深较浅，如图1所示，因此终端外侧的电场截止环结深也较浅，导致终端电场截止环对电场的截止效果有限，不能很好的起到阻断电场的作用。同时，在终端截止环区域，由于N+注入工艺的离子能量较低，为了保证注入效果，这一区域的硅片上方不能有较厚的场氧化层，这样会导致在N+注入工艺步骤之前的Pwell注入工艺，也会在这一区域注入P型离子，实际的场截止环区域从内到外为N+PN结构，而非理想的N+N结构，也会影响电场截止的效果。
另一种方案是在芯片的制造工艺中增加额外的工艺步骤，单独进行终端电场截止环的离子注入与杂质推进工艺，采用很长的热过程得到一个较深的电场截止环，这样可以保证电场截止环具有较深的结深，提升其对芯片边缘电场的截止效果，但这样同时也会增加制造工艺的复杂程度，提高了芯片的流片周期与制造成本。
发明内容
有鉴于此，本发明提供了一种具沟槽场截止结构的IGBT芯片及其制作方法，通过在芯片终端区的外侧，采用与元胞区同时形成的沟槽结构作为电场截止环，沟槽中填充的重掺杂N型多晶硅可以起到电场截止层的效果，同时沟槽的深度远远大于传统的N+截止环的结深，省略了额外的工艺热过程，减少了制造工艺的复杂程度，降低了芯片的流片周期与制造成本。
为了解决实现上述目的，本发明提供了一种具沟槽场截止结构的IGBT芯片，包括元胞区和终端区，所述终端区包括场截止结构，所述场截止结构包括至少一个多晶硅沟槽区和至少一个多晶硅膜层区，所述至少一个多晶硅沟槽区和所述至少一个多晶硅膜层区连通，且所述至少一个多晶硅膜层区沿芯片内侧延伸。
在可能的一些实施方式中，所述场截止结构包括一个多晶硅沟槽区和一个多晶硅膜层区，所述一个多晶硅沟槽区和所述一个多晶硅膜层区连通，且所述一个多晶硅膜层区沿芯片内侧延伸。
在可能的一些实施方式中，所述场截止结构包括至少两个多晶硅沟槽区和一个多晶硅膜层区，所述至少两个多晶硅沟槽区均和所述一个多晶硅膜层区连通，且所述一个多晶硅膜层区沿芯片内侧延伸。
在可能的一些实施方式中，所述场截止结构包括至少两个多晶硅沟槽区和至少两个多晶硅膜层区，所述至少两个多晶硅沟槽区和所述至少两个多晶硅膜层区一一对应连通，且所述至少两个多晶硅膜层区沿芯片内侧延伸。
为了实现上述目的，本发明还提供了一种制作方法，用于制备上述的具沟槽场截止结构的IGBT芯片，所述制作方法包括如下步骤：
S1、将元胞区和终端区进行氧化层生长，将终端区的场限环区域选择性腐蚀场氧化层；
S2、将元胞区和终端区进行选择性腐蚀场氧化层，将元胞区和终端场截止环区进行沟槽刻蚀以及多晶硅填充生长后刻蚀多晶硅，元胞区和终端区同时进行多晶硅的生长和刻蚀；
S3、将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗，将元胞区进行P型掺杂，将元胞区和终端区均进行氧化层刻蚀；
S4、将元胞区的N+源区进行两次N型离子的注入；
S5、将元胞区和终端区均进行隔离介质层淀积，刻蚀接触孔，并在接触孔区域注入离子两次；
S6、将元胞区和终端区均进行正面金属化与钝化层处理；
S7、将元胞区和终端区均进行晶圆背面减薄与金属化处理。
在可能的一些实施方式中，所述步骤S1具体包括：
选取N型的FZ单晶硅衬底，采用湿氧工艺将元胞区和终端区进行氧化层生长；
将终端区的场限环区域进行选择性腐蚀场氧化层，并注入P型离子得到P型硅区，去胶后进行杂质推进。
在可能的一些实施方式中，所述步骤S2具体包括：
将元胞区与终端区进行选择性腐蚀场氧化层，基于PECVD淀积生长二氧化硅刻蚀硬掩膜层；
将元胞区与终端场截止环区进行沟槽刻蚀，牺牲氧化层生长，去除牺牲氧化层，栅氧生长；
将元胞区和终端区进行多晶硅填充生长后刻蚀多晶硅，形成栅电极和Busbar走线；
在可能的一些实施方式中，所述步骤S3具体包括：
将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗；
将元胞区Pwell区进行P型掺杂、去胶后杂质推进同时进行多晶硅氧化；
将元胞区进行氧化层刻蚀以使氧化层减薄至预设厚度。
在可能的一些实施方式中，所述步骤S4具体包括：
第一次注入P+离子，第二次注入As+离子，去胶后炉管退火；
所述步骤S5具体包括：
采用USG+BPSG双层结构作为隔离介质层；
刻蚀接触孔至预设深度，在接触孔区域第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
在可能的一些实施方式中，所述步骤S6具体包括：
正面淀积金属层至一预置厚度，干法刻蚀图形化，基于PI胶Coating形成钝化层，并进行光刻图形化；
所述步骤S7具体包括：
将晶圆背面研磨，去除氧化硅并将晶圆厚度减薄；
在背面Buffer层离子注入P+离子，在背面阳极注入B+离子，炉管退火激活杂质，在背面淀积金属层。
采用上述实施例的有益效果是：
本发明提供了一种新型的IGBT芯片终端场截止结构设计，在芯片终端区的外侧，采用与元胞区同时形成的沟槽结构作为电场截止环，沟槽中填充的重掺杂N型多晶硅可以起到电场截止层的效果，同时沟槽的深度通常在4-6μm，远远大于传统的N+截止环的结深，同时省略了额外的工艺热过程。这样的终端截止环结构设计，能够与元胞区的栅极沟槽在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升了终端场截止结构对于电场的阻断效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中传统的IGBT芯片终端场的结构示意图；
图2为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S1执行后IGBT芯片一实施例的结构变化示意图；
图3为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S2执行后IGBT芯片一实施例的结构变化示意图；
图4为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S3执行后IGBT芯片一实施例的结构变化示意图；
图5为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S4执行后IGBT芯片一实施例的结构变化示意图；
图6为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S5执行后IGBT芯片一实施例的结构变化示意图；
图7为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S6执行后IGBT芯片一实施例的结构变化示意图；
图8为本发明提供的具沟槽场截止结构的IGBT芯片制作方法中步骤S7执行后IGBT芯片一实施例的结构变化示意图；
图9为本发明提供的具沟槽场截止结构的IGBT芯片另一实施例的结构示意图；
图10为本发明提供的具沟槽场截止结构的IGBT芯片又一实施例的结构示意图。
附图标记：单晶硅衬底，101/201；氧化层，102/202；P型硅区，103/203；多晶硅沟槽区，104/204；多晶硅膜层区，105/205；N型硅区，106/206；隔离介质层，107/207；接触孔，108/208；正面金属层，109/209；钝化层，110/210；背面金属层，111/211。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明实施例之前，对于相关名词或常识进行简要说明：
IGBT结构：IBGT一般包括元胞区和终端区，且元胞区结构均是中心轴线对称的结构，故本说明书中附图中并未标注每一个结构，若未标注，则依据对称情况标注而定。
为了便于附图说明中标记的清晰，考虑到终端区以及元胞区在IGBT芯片制备时存在诸多具有相同功能的结构，需对说明书附图中的结构标记进行统一说明，具体见附图标记。
本发明提供了一种具沟槽场截止结构的IGBT芯片及其制作方法，现进行详细说明。
在本发明的实施例中，提供了一种具沟槽场截止结构的IGBT芯片，可参阅图8-10，该具沟槽场截止结构的IGBT芯片包括元胞区和终端区，所述终端区包括场截止结构，所述场截止结构包括至少一个多晶硅沟槽区204和至少一个多晶硅膜层区205，所述至少一个多晶硅沟槽区204和所述至少一个多晶硅膜层区205连通，且所述至少一个多晶硅膜层区205沿芯片内侧延伸。
可以理解的是，场截止结构为图8-10中的场截止环，后续实施例均以场截止环进行说明。
需要说明的是，所述元胞区和终端区均还包括单晶硅衬底101/201、氧化层102/202、P型硅区103/203、N型硅区106/206、隔离介质层107/207、正面金属层109/209、钝化层110/210以及反面金属层111/211，所述元胞区还包括多晶硅沟槽区104和多晶硅膜层区105。
在本发明的一些实施例中，在多晶硅沟槽区204中填充的多晶硅为N型重掺杂，掺杂浓度通常在1E19-1E20量级，可以很好的起到电场截止的效果，在沟槽的外部，平面上的多晶硅膜层区205还要向芯片内侧方向（图8-10中左侧方向）延伸一段距离，以阻挡在没有场氧化层的区域，因元胞区的Pwell注入导致晶圆表面的反型，保证从最外侧场限环到电场截止环的区域，衬底表面保持为N型半导体。在多晶硅膜层区205的上方有金属场板，通过USG/BPSG介质层（即隔离介质层207）上的接触孔与多晶硅相连，金属场板在USG/BPSG介质层的上方继续向芯片内侧方向（图8-10中左侧方向）延伸一段距离，将芯片外侧的高电压引向芯片内侧方向，以降低金属场板下方硅片表面的电场强度。由于沟槽的深度通常在4-6μm，远远大于传统结构中的N+截止环结深，同时省略了额外的工艺热过程。这样的终端截止环结构设计，能够与元胞区的栅极沟槽（即多晶硅沟槽区104）在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升了终端场截止结构对于电场的阻断效果。
在可能的一些实施方式中，请具体参阅图8，所述场截止结构包括一个多晶硅沟槽区204和一个多晶硅膜层区205，所述一个多晶硅沟槽区204和所述一个多晶硅膜层区205连通，且所述一个多晶硅膜层区205沿芯片内侧延伸。
在可能的一些实施方式中，请具体参阅图9，所述场截止结构包括至少两个多晶硅沟槽区204和一个多晶硅膜层区205，所述至少两个多晶硅沟槽区204均和所述一个多晶硅膜层区205连通，且所述一个多晶硅膜层区205沿芯片内侧延伸。具体的，在图9中，两个多晶硅沟槽区204是非连通状态，而两个多晶硅沟槽区204和一个多晶硅膜层区205连通。在具体设置时，一般将离芯片内侧（图9中左侧）或者最外侧场限环最近的沟槽中的多晶硅（即图9中204）定义为场截止环，在场截止环的外侧，可以设置一条或者多条相同的沟槽结构，沟槽的间距可以根据电场分布的仿真进行优化设计，场截止环与其余沟槽中的多晶硅通过硅表面上方的多晶硅膜层相连，因此所有沟槽中的多晶硅具有相同的电位，当从芯片内侧向外的第一个沟槽（场截止环）不能有效的阻断电场时，电场会继续向芯片外侧延伸，此时后续的沟槽可以继续起到阻挡电场的效果，从而能够最大限度的将电场截止在芯片内部，避免其延伸到芯片边缘，提升了单一的沟槽场截止环结构对电场的阻断效果。
在可能的一些实施方式中，请参阅图10，所述场截止结构包括至少两个多晶硅沟槽区和至少两个多晶硅膜层区，所述至少两个多晶硅沟槽区和所述至少两个多晶硅膜层区一一对应连通，且所述至少两个多晶硅膜层区沿芯片内侧延伸。具体的，在图10中的场截止环中包括两组多晶硅区域，即场截止环中靠左侧的相互连通的一个多晶硅沟槽区204和一个多晶硅膜层区205，以及场截止环中靠右侧的相互连通的一个多晶硅沟槽区204和一个多晶硅膜层区205。具体在结构设置时，通常将离芯片内侧（图10中左侧）或者最外侧场限环最近的沟槽中的多晶硅定义为场截止环，在场截止环的外侧，可以设置一条或者多条相同的沟槽结构，沟槽的间距可以根据电场分布的仿真进行优化设计，所有沟槽中的多晶硅，以及硅表面上方的多晶硅膜层、金属场板均相互独立，因此沟槽中的多晶硅具有不同的电位，当从芯片内侧向外的第一个沟槽（场截止环）不能有效的阻断电场时，电场会继续向芯片外侧延伸，此时后续的沟槽可以继续起到阻挡电场的效果，从而能够最大限度的将电场截止在芯片内部，避免其延伸到芯片边缘，提升了单一的沟槽场截止环结构对电场的阻断效果。
在本发明的实施例中，还提供了一种具沟槽场截止结构的IGBT芯片的制作方法，请参阅图2-8，其具体包括如下步骤：
S1、将元胞区和终端区进行氧化层生长，将终端区的场限环区域选择性腐蚀场氧化层；
S2、将元胞区和终端区进行选择性腐蚀场氧化层，将元胞区和终端场截止环区进行沟槽刻蚀以及多晶硅填充生长后刻蚀多晶硅，元胞区和终端区同时进行多晶硅的生长和刻蚀；
S3、将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗，将元胞区进行P型掺杂，将元胞区和终端区均进行氧化层刻蚀；
S4、将元胞区的N+源区进行两次N型离子的注入；
S5、将元胞区和终端区均进行隔离介质层淀积，刻蚀接触孔，并在接触孔区域注入离子两次；
S6、将元胞区和终端区均进行正面金属化与钝化层处理；
S7、将元胞区和终端区均进行晶圆背面减薄与金属化处理。
在可能的一些实施方式中，请参阅图2，所述步骤S1具体包括：
选取N型的FZ单晶硅衬底101/201，采用湿氧工艺将元胞区和终端区进行氧化层102/202生长；其中，FZ单晶硅衬底的晶圆表面为（100）晶面，电阻率为30-90 Ω·cm，湿氧工艺温度为800-1050℃，氧化层厚度为1-3μm；
将终端区的场限环区域进行选择性腐蚀场氧化层202，并注入P型离子得到P型硅区203，去胶后进行杂质推进；其中，注入的P型离子为B+离子，注入剂量为8E13-5E14，注入能量为80-140keV，杂质推进时的温度为1000-1200℃，时间为300-600min。
在可能的一些实施方式中，请参阅图3，所述步骤S2具体包括：
将元胞区与终端区进行选择性腐蚀场氧化层102/202，基于PECVD（PlasmaEnhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法）淀积生长二氧化硅刻蚀硬掩膜层，其中，刻蚀硬掩膜层的厚度为5000-10000A；
将元胞区与终端区场截止环区进行沟槽刻蚀，深度为4-7μm；
牺牲氧化层生长，厚度为800-1200A；
去除牺牲氧化层，栅氧生长，厚度为1000-1200A；
将元胞区和终端区场截止环区进行多晶硅填充生长（即：将多晶硅填充至沟槽形成多晶硅沟槽区104/204和多晶硅膜层区105/205）后刻蚀多晶硅（即：形成底部的多晶硅膜层区105/205），形成栅电极和Busbar走线，其中，基于LPCVD（Low Pressure ChemicalVapor Deposition，低压力化学气相沉积法）工艺进行多晶硅填充且厚度为8000-12000A。
需要说明的是，此步骤为本发明实施例对应的具沟槽场截止结构的IGBT芯片的制作方法的核心步骤：在本步骤中，在多晶硅沟槽区204中填充的多晶硅为N型重掺杂，掺杂浓度通常在1E19-1E20量级，可以很好的起到电场截止的效果，在沟槽的外部，平面上的多晶硅膜层区205还要向芯片内侧方向（图3中左侧方向）延伸一段距离，以阻挡在没有场氧化层的区域，因元胞区的Pwell注入导致晶圆表面的反型，保证从最外侧场限环到电场截止环的区域，衬底表面保持为N型半导体。在多晶硅膜层区205的上方有金属场板，通过USG/BPSG介质层（即隔离介质层207）上的接触孔与多晶硅相连，金属场板在USG/BPSG介质层的上方继续向芯片内侧方向（图3中左侧方向）延伸一段距离，将芯片外侧的高电压引向芯片内侧方向，以降低金属场板下方硅片表面的电场强度。由于沟槽的深度通常在4-6μm，远远大于传统结构中的N+截止环结深，同时省略了额外的工艺热过程。这样的终端截止环结构设计，能够与元胞区的栅极沟槽（即多晶硅沟槽区104）在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升了终端场截止结构对于电场的阻断效果。
在可能的一些实施方式中，请参阅图4，所述步骤S3具体包括：
将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗；
将元胞区的Pwell区进行P型掺杂得到P型硅区103、去胶后杂质推进同时进行元胞区氧化层102刻蚀，并将氧化层厚度减薄至预设厚度；其中，进行P型掺杂注入的是B+离子，且注入剂量为1E13-1E14，注入能量为80-140keV，杂质推进的温度为1000-1150℃，时间为90-150min，氧化层厚度减薄至100-500A，预设厚度可以为100-500A。
在可能的一些实施方式中，请参阅图5，所述步骤S4具体包括：
将元胞区的N+源区掺杂得到N型硅区106：第一次注入P+离子，注入剂量为1E15-8E15，注入能量为40-80keV，第二次注入As+离子，注入剂量为1E15-8E15，注入能量为40-100keV，去胶后炉管退火，温度为800-1000℃，时间为30-60min。
在可能的一些实施方式中，请参阅图6，所述步骤S5具体包括：
采用USG+BPSG双层结构作为隔离介质层107/207，其中，总厚度为9000-12000A；
刻蚀接触孔108/208至预设深度，在接触孔108/208区域第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火，其中，预设深度为0.2-0.5μm，第一次注入的BF2离子的注入剂量为5E14-8E15，注入能量为20-80keV，第二次注入B+离子的注入剂量为1E14-5E15，注入能量为40-100keV，炉管退火的温度为700-1000℃，时间为30-60min。
在可能的一些实施方式中，请参阅图7，所述步骤S6具体包括：
正面淀积金属层至一预置厚度得到正面金属层109/209，干法刻蚀图形化，基于PI胶Coating形成钝化层110/210，并进行光刻图形化，其中，预置厚度为4-8μm，光刻图形化的厚度8-12μm。
在可能的一些实施方式中，请参阅图8，所述步骤S7具体包括：
将晶圆背面研磨，去除氧化硅并将晶圆厚度减薄，减薄至60-150μm；
在背面Buffer层离子注入P+离子形成位于底部的P型硅区103/203，在背面阳极注入B+离子的N型硅区106/206，炉管退火激活杂质，在背面淀积金属层得到背面金属层111/211，其厚度为厚度1-2μm。
其中，注入P+离子的注入剂量为2E11-1E13，注入能量为200-900keV；注入B+离子的注入剂量为1E12-8E13，注入能量为20-50keV；炉管退火的温度为300-500℃，时间为20-80min。
经过上述步骤S1-S7的制备工艺之后，能够得到图8中的具沟槽场截止结构的IGBT芯片，该实施例中的所述场截止结构（即场截止环）包括一个多晶硅沟槽区204和一个多晶硅膜层区205，所述一个多晶硅沟槽区204和所述一个多晶硅膜层区205连通，且所述一个多晶硅膜层区205沿芯片内侧延伸。在本实施例中，在芯片终端区的外侧，采用与元胞区同时形成的沟槽结构作为电场截止环，沟槽中填充的重掺杂N型多晶硅可以起到电场截止层的效果，同时沟槽的深度通常在4-6μm，远远大于传统的N+截止环的结深，同时省略了额外的工艺热过程。这样的终端截止环结构设计，能够与元胞区的栅极沟槽在同一步工艺中形成，与主流的沟槽栅IGBT工艺流程完全兼容，在不增加芯片制造工艺复杂度的情况下，大大提升了终端场截止结构对于电场的阻断效果。
在本发明的一些实施例中，请参阅图9，图9本发明提供的具沟槽场截止结构的IGBT芯片另一实施例的结构示意图，该场截止结构包括至少两个多晶硅沟槽区204和一个多晶硅膜层区205，所述至少两个多晶硅沟槽区204均和所述一个多晶硅膜层区205连通，且所述一个多晶硅膜层区205沿芯片内侧延伸。具体的，在图9中，两个多晶硅沟槽区204是非连通状态，而两个多晶硅沟槽区204和一个多晶硅膜层区205连通。在具体设置时，一般将离芯片内侧（图9中左侧）或者最外侧场限环最近的沟槽中的多晶硅（即图9中204）定义为场截止环，在场截止环的外侧，可以设置一条或者多条相同的沟槽结构，沟槽的间距可以根据电场分布的仿真进行优化设计，场截止环与其余沟槽中的多晶硅通过硅表面上方的多晶硅膜层相连，因此所有沟槽中的多晶硅具有相同的电位，当从芯片内侧向外的第一个沟槽（场截止环）不能有效的阻断电场时，电场会继续向芯片外侧延伸，此时后续的沟槽可以继续起到阻挡电场的效果，从而能够最大限度的将电场截止在芯片内部，避免其延伸到芯片边缘，提升了单一的沟槽场截止环结构对电场的阻断效果。
在本发明的一些实施例中，请参阅图10，图10为本发明提供的具沟槽场截止结构的IGBT芯片又一实施例的结构示意图，该场截止结构包括至少两个多晶硅沟槽区和至少两个多晶硅膜层区，所述至少两个多晶硅沟槽区和所述至少两个多晶硅膜层区一一对应连通，且所述至少两个多晶硅膜层区沿芯片内侧延伸。具体的，在图10中的场截止环中包括两组多晶硅区域，即场截止环中靠左侧的相互连通的一个多晶硅沟槽区204和一个多晶硅膜层区205，以及场截止环中靠右侧的相互连通的一个多晶硅沟槽区204和一个多晶硅膜层区205。具体在结构设置时，通常将离芯片内侧（图10中左侧）或者最外侧场限环最近的沟槽中的多晶硅定义为场截止环，在场截止环的外侧，可以设置一条或者多条相同的沟槽结构，沟槽的间距可以根据电场分布的仿真进行优化设计，所有沟槽中的多晶硅，以及硅表面上方的多晶硅膜层、金属场板均相互独立，因此沟槽中的多晶硅具有不同的电位，当从芯片内侧向外的第一个沟槽（场截止环）不能有效的阻断电场时，电场会继续向芯片外侧延伸，此时后续的沟槽可以继续起到阻挡电场的效果，从而能够最大限度的将电场截止在芯片内部，避免其延伸到芯片边缘，提升了单一的沟槽场截止环结构对电场的阻断效果。
以上对本发明所提供的具沟槽场截止结构的IGBT芯片及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种具沟槽场截止结构的IGBT芯片，其特征在于，包括元胞区和终端区，所述终端区包括场截止结构，所述场截止结构包括至少一个多晶硅沟槽区和至少一个多晶硅膜层区，所述至少一个多晶硅沟槽区和所述至少一个多晶硅膜层区连通，且所述至少一个多晶硅膜层区沿芯片内侧延伸。
2.根据权利要求1所述的具沟槽场截止结构的IGBT芯片，其特征在于，所述场截止结构包括一个多晶硅沟槽区和一个多晶硅膜层区，所述一个多晶硅沟槽区和所述一个多晶硅膜层区连通，且所述一个多晶硅膜层区沿芯片内侧延伸。
3.根据权利要求1所述的具沟槽场截止结构的IGBT芯片，其特征在于，所述场截止结构包括至少两个多晶硅沟槽区和一个多晶硅膜层区，所述至少两个多晶硅沟槽区均和所述一个多晶硅膜层区连通，且所述一个多晶硅膜层区沿芯片内侧延伸。
4.根据权利要求1所述的具沟槽场截止结构的IGBT芯片，其特征在于，所述场截止结构包括至少两个多晶硅沟槽区和至少两个多晶硅膜层区，所述至少两个多晶硅沟槽区和所述至少两个多晶硅膜层区一一对应连通，且所述至少两个多晶硅膜层区沿芯片内侧延伸。
5.一种制作方法，用于制备如权利要求1-4任一项所述的具沟槽场截止结构的IGBT芯片，其特征在于，所述制作方法包括如下步骤：
S1、将元胞区和终端区进行氧化层生长，将终端区的场限环区域选择性腐蚀场氧化层；
S2、将元胞区和终端区进行选择性腐蚀场氧化层，将元胞区和终端场截止环区进行沟槽刻蚀以及多晶硅填充生长后刻蚀多晶硅，元胞区和终端区同时进行多晶硅的生长和刻蚀；
S3、将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗，将元胞区进行P型掺杂，将元胞区和终端区均进行氧化层刻蚀；
S4、将元胞区的N+源区进行两次N型离子的注入；
S5、将元胞区和终端区均进行隔离介质层淀积，刻蚀接触孔，并在接触孔区域注入离子两次；
S6、将元胞区和终端区均进行正面金属化与钝化层处理；
S7、将元胞区和终端区均进行晶圆背面减薄与金属化处理。
6.根据权利要求5所述的制作方法，其特征在于，所述步骤S1具体包括：
选取N型的FZ单晶硅衬底，采用湿氧工艺将元胞区和终端区进行氧化层生长；
将终端区的场限环区域进行选择性腐蚀场氧化层，并注入P型离子得到P型硅区，去胶后进行杂质推进。
7.根据权利要求5所述的制作方法，其特征在于，所述步骤S2具体包括：
将元胞区与终端区进行选择性腐蚀场氧化层，基于PECVD淀积生长二氧化硅刻蚀硬掩膜层；
将元胞区与终端场截止环区进行沟槽刻蚀，牺牲氧化层生长，去除牺牲氧化层，栅氧生长；
将元胞区和终端区进行多晶硅填充生长后刻蚀多晶硅，形成栅电极和Busbar走线。
8.根据权利要求5所述的制作方法，其特征在于，所述步骤S3具体包括：
将晶圆翻转至背面，去除背面多晶硅，晶圆翻转回正面，进行清洗；
将元胞区Pwell区进行P型掺杂、去胶后杂质推进同时进行多晶硅氧化；
将元胞区进行氧化层刻蚀以使氧化层减薄至预设厚度。
9.根据权利要求5所述的制作方法，其特征在于，所述步骤S4具体包括：
第一次注入P+离子，第二次注入As+离子，去胶后炉管退火；
所述步骤S5具体包括：
采用USG+BPSG双层结构作为隔离介质层；
刻蚀接触孔至预设深度，在接触孔区域第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
10.根据权利要求5所述的制作方法，其特征在于，所述步骤S6具体包括：
正面淀积金属层至一预置厚度，干法刻蚀图形化，基于PI胶Coating形成钝化层，并进行光刻图形化；
所述步骤S7具体包括：
将晶圆背面研磨，去除氧化硅并将晶圆厚度减薄；
在背面Buffer层离子注入P+离子，在背面阳极注入B+离子，炉管退火激活杂质，在背面淀积金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310932428.9A CN116646384B (zh) | 2023-07-27 | 2023-07-27 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310932428.9A CN116646384B (zh) | 2023-07-27 | 2023-07-27 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116646384A true CN116646384A (zh) | 2023-08-25 |
| CN116646384B CN116646384B (zh) | 2024-03-26 |
Family
ID=87643871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310932428.9A Active CN116646384B (zh) | 2023-07-27 | 2023-07-27 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116646384B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0722189A2 (en) * | 1995-01-10 | 1996-07-17 | SILICONIX Incorporated | Edge termination method and structure for power MOSFET |
| US5578851A (en) * | 1994-08-15 | 1996-11-26 | Siliconix Incorporated | Trenched DMOS transistor having thick field oxide in termination region |
| US20110115033A1 (en) * | 2009-11-19 | 2011-05-19 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN104716192A (zh) * | 2015-03-31 | 2015-06-17 | 无锡新洁能股份有限公司 | 利用电荷耦合实现耐压的功率mos器件及其制备方法 |
| CN106024857A (zh) * | 2015-03-31 | 2016-10-12 | 英飞凌科技股份有限公司 | 具有沟道截断环的半导体器件及生产其的方法 |
| CN106571395A (zh) * | 2016-10-31 | 2017-04-19 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| US20190305140A1 (en) * | 2018-03-27 | 2019-10-03 | Mitsubishi Electric Corporation | Semiconductor device |
| CN110534574A (zh) * | 2019-07-16 | 2019-12-03 | 娜美半导体有限公司 | 沟槽式金属氧化物半导体场效应管 |
| CN112071905A (zh) * | 2020-09-07 | 2020-12-11 | 上海陆芯电子科技有限公司 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
| CN112201695A (zh) * | 2020-10-27 | 2021-01-08 | 华羿微电子股份有限公司 | 一种mosfet器件终端及制备方法 |
| CN114975602A (zh) * | 2022-07-29 | 2022-08-30 | 深圳芯能半导体技术有限公司 | 一种高可靠性的igbt芯片及其制作方法 |
| CN115188822A (zh) * | 2022-09-13 | 2022-10-14 | 华羿微电子股份有限公司 | 沟槽型mosfet终端 |
| CN115274455A (zh) * | 2022-09-27 | 2022-11-01 | 南京华瑞微集成电路有限公司 | 一种优化高温特性的沟槽器件及其制造方法 |
-
2023
- 2023-07-27 CN CN202310932428.9A patent/CN116646384B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578851A (en) * | 1994-08-15 | 1996-11-26 | Siliconix Incorporated | Trenched DMOS transistor having thick field oxide in termination region |
| EP0722189A2 (en) * | 1995-01-10 | 1996-07-17 | SILICONIX Incorporated | Edge termination method and structure for power MOSFET |
| US20110115033A1 (en) * | 2009-11-19 | 2011-05-19 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN104716192A (zh) * | 2015-03-31 | 2015-06-17 | 无锡新洁能股份有限公司 | 利用电荷耦合实现耐压的功率mos器件及其制备方法 |
| CN106024857A (zh) * | 2015-03-31 | 2016-10-12 | 英飞凌科技股份有限公司 | 具有沟道截断环的半导体器件及生产其的方法 |
| CN106571395A (zh) * | 2016-10-31 | 2017-04-19 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| US20190305140A1 (en) * | 2018-03-27 | 2019-10-03 | Mitsubishi Electric Corporation | Semiconductor device |
| CN110534574A (zh) * | 2019-07-16 | 2019-12-03 | 娜美半导体有限公司 | 沟槽式金属氧化物半导体场效应管 |
| CN112071905A (zh) * | 2020-09-07 | 2020-12-11 | 上海陆芯电子科技有限公司 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
| CN112201695A (zh) * | 2020-10-27 | 2021-01-08 | 华羿微电子股份有限公司 | 一种mosfet器件终端及制备方法 |
| CN114975602A (zh) * | 2022-07-29 | 2022-08-30 | 深圳芯能半导体技术有限公司 | 一种高可靠性的igbt芯片及其制作方法 |
| CN115188822A (zh) * | 2022-09-13 | 2022-10-14 | 华羿微电子股份有限公司 | 沟槽型mosfet终端 |
| CN115274455A (zh) * | 2022-09-27 | 2022-11-01 | 南京华瑞微集成电路有限公司 | 一种优化高温特性的沟槽器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116646384B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| WO2013067888A1 (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN117878139A (zh) | 一种具有p型埋层的深沟槽结终端及制备方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN116646384B (zh) | 一种具沟槽场截止结构的igbt芯片及其制作方法 | |
| CN116646383B (zh) | 一种具高短路承受力的沟槽栅igbt芯片及其制作方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| CN116779650B (zh) | 一种具大面积有源区的igbt芯片及其制作方法 | |
| CN112768356A (zh) | 一种沟槽栅igbt制作方法 | |
| CN219800853U (zh) | 一种复合mpt结构的高频igbt芯片 | |
| CN116646394A (zh) | 一种具栅极电阻的igbt芯片及其制作方法 | |
| CN118231450B (zh) | 一种mosfet器件终端耐压设计结构的制作方法 | |
| CN116779664A (zh) | 一种具电极间电容结构的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |