CN103681814A - 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 - Google Patents
一种背部沟槽结构绝缘栅双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103681814A CN103681814A CN201210328177.5A CN201210328177A CN103681814A CN 103681814 A CN103681814 A CN 103681814A CN 201210328177 A CN201210328177 A CN 201210328177A CN 103681814 A CN103681814 A CN 103681814A
- Authority
- CN
- China
- Prior art keywords
- groove
- type
- igbt
- polycrystalline
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 2
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000002210 silicon-based material Substances 0.000 description 21
- 125000004437 phosphorous atom Chemical group 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种背部沟槽结构绝缘栅双极晶体管，传统绝缘栅双极晶体管的背P+发射区完全覆盖器件背面，本发明的绝缘栅双极晶体管通过沟槽将器件背面部分或全部区域设置为多晶P+发射区，以此调节背P+发射区向N型基区注入空穴的效率，提高器件高频特性的应用范围。本发明还提供了一种背部沟槽结构绝缘栅双极晶体管的制备方法。
Description
技术领域
本发明涉及到一种背部沟槽结构绝缘栅双极晶体管，本发明还涉及一种背部沟槽结构绝缘栅双极晶体管的制备方法。
背景技术
绝缘栅双极晶体管（Insulated Gate Bipolar Transistor,简称IGBT）是一种集金属氧化物半导体场效应管（MOSFET）的栅电极电压控制特性和双极晶体管（BJT）的低导通电阻特性于一身的半导体功率器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。
一般说来，从IGBT的正面结构区分，可以把IGBT分为平面型和沟槽栅型两种结构；从IGBT击穿特性区分，可以分为穿通型和非穿通型两种结构，穿通型在器件背面P+表面具有N+缓冲层，其通态压降比非穿通型要小，同时穿通型器件也增加了器件的制造难度。
发明内容
本发明提供一种背部沟槽结构绝缘栅双极晶体管及其制备方法。
一种背部沟槽结构绝缘栅双极晶体管，其特征在于：包括：N型基区，由N-基区组成；P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方；背沟槽多晶P+发射区，为多个沟槽结构，位于N型基区下方，P型多晶半导体材料临靠沟槽内壁，N+缓冲层临靠P型多晶半导体材料，N+缓冲层位于P型多晶半导体材料与N型基区之间，同时背沟槽内填充电极金属。
一种背部沟槽结构绝缘栅双极晶体管的制备方法，其特征在于：包括如下步骤：在N型上表面形成P型基区、N+集电区、栅氧化层和栅极介质；在背表面通过掩膜刻蚀形成沟槽；背部进行N型杂质扩散退火；）在背表面形成P型多晶半导体材料。
传统绝缘栅双极晶体管的背P+发射区完全覆盖器件背面，本发明的绝缘栅双极晶体管通过沟槽将器件背面部分或全部区域设置为多晶P+发射区，以此调节背P+发射区向N型基区注入空穴的效率，提高器件高频特性的应用范围。
附图说明
图1为本发明的一种背部沟槽结构绝缘栅双极晶体管剖面示意图；
图2为本发明的第二种背部沟槽结构绝缘栅双极晶体管剖面示意图；
图3为本发明的第三种背部沟槽结构绝缘栅双极晶体管剖面示意图；
图4为本发明的第四种背部沟槽结构绝缘栅双极晶体管剖面示意图；
图5为本发明的第五种背部沟槽结构绝缘栅双极晶体管剖面示意图；
图6为本发明的第六种背部沟槽结构绝缘栅双极晶体管剖面示意图。
其中，1、背沟槽多晶P+发射区；2、N+缓冲层；3、N-基区；4、P型基区；5、N+集电区；6、栅氧化层；7、栅极介质；10、背面氧化层。
具体实施方式
实施例1
图1为本发明的一种背部沟槽结构绝缘栅双极晶体管的剖面图，下面结合图1详细说明本发明的半导体装置。
一种绝缘栅双极晶体管，包括：N-基区3，为N传导类型的半导体硅材料，厚度为260um，磷原子掺杂浓度为5E13cm-3；背沟槽多晶P+发射区1，为P传导类型多晶半导体硅材料，分布背面沟槽内壁和N-基区3表面，沟槽宽度和间距为5um，沟槽深度为50um，硼原子表面掺杂浓度为5E17cm-3；N+缓冲层2，为N传导类型的半导体硅材料，位于背沟槽多晶P+发射区1周围，磷原子掺杂浓度为5E13cm-3~5E16cm-3，厚度为2um；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um；栅氧化层6，为硅材料的氧化物，位于器件表面；栅极介质7，位于栅氧化层6表面，为重掺杂的多晶半导体硅材料。
本实施例的工艺制造流程如下：
第一步，在N型厚度为260um磷原子掺杂浓度为5E13cm-3的硅片上表面形成P型基区4、N+集电区5、栅氧化层6和栅极介质7；
第二步，在下表面光刻腐蚀形成胶掩膜，刻蚀形成沟槽，腐蚀去除胶掩膜；
第三步，在背部进行磷杂质扩散，形成N+缓冲层2，腐蚀背部氧化层；
第四步，在背部淀积P型多晶半导体材料，形成背沟槽多晶P+发射区1，如图1所示。
然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。同时图1实施例中表面栅氧化层6和栅极介质7也可以为沟槽结构，如图2所示。
实施例2
图3为本发明的第三种背部沟槽结构绝缘栅双极晶体管的剖面图，下面结合图3详细说明本发明的半导体装置。
一种绝缘栅双极晶体管，包括：N-基区3，为N传导类型的半导体硅材料，厚度为260um，磷原子掺杂浓度为5E13cm-3；背沟槽多晶P+发射区1，为P传导类型多晶半导体硅材料，分布背面沟槽内壁和N-基区3表面，沟槽宽度和间距为5um，沟槽深度为50um，硼原子表面掺杂浓度为5E17cm-3；N+缓冲层2，为N传导类型的半导体硅材料，位于背沟槽多晶P+发射区1周围，磷原子掺杂浓度为5E13cm-3~5E16cm-3，厚度为2um；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um；栅氧化层6，为硅材料的氧化物，位于器件表面；栅极介质7，位于栅氧化层6表面，为重掺杂的多晶半导体硅材料；背面氧化层10，位于N-基区3表面。
本实施例的工艺制造流程如下：
第一步，在N型厚度为260um磷原子掺杂浓度为5E13cm-3的硅片上表面形成P型基区4、N+集电区5、栅氧化层6和栅极介质7；
第二步，在背表面热氧化形成氧化层，光刻腐蚀形成掩膜，刻蚀形成沟槽；
第三步，在背部进行磷杂质扩散，形成N+缓冲层2，腐蚀背部沟槽内氧化层；
第四步，在背部淀积P型多晶半导体材料，形成背沟槽多晶P+发射区1，如图3所示。
然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。同时图3实施例中表面栅氧化层6和栅极介质7也可以为沟槽结构，如图4所示。
实施例3
图5为本发明的第五种背部沟槽结构绝缘栅双极晶体管的剖面图，下面结合图5详细说明本发明的半导体装置。
一种绝缘栅双极晶体管，包括：N-基区3，为N传导类型的半导体硅材料，厚度为260um，磷原子掺杂浓度为5E13cm-3；背沟槽多晶P+发射区1，为P传导类型多晶半导体硅材料，分布背面沟槽内壁，沟槽宽度和间距为5um，沟槽深度为50um，硼原子表面掺杂浓度为5E17cm-3；N+缓冲层2，为N传导类型的半导体硅材料，位于背沟槽多晶P+发射区1周围，磷原子掺杂浓度为5E13cm-3~5E16cm-3，厚度为2um；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um；栅氧化层6，为硅材料的氧化物，位于器件表面；栅极介质7，位于栅氧化层6表面，为重掺杂的多晶半导体硅材料。
本实施例的工艺制造流程如下：
第一步，在N型厚度为260um磷原子掺杂浓度为5E13cm-3的硅片上表面形成P型基区4、N+集电区5、栅氧化层6和栅极介质7；
第二步，在背表面光刻腐蚀形成胶掩膜，刻蚀形成沟槽，腐蚀去除胶掩膜；
第三步，在背部进行磷杂质扩散，形成N+缓冲层2，腐蚀背部氧化层；
第四步，在背部淀积P型多晶半导体材料，形成背沟槽多晶P+发射区1，进行背面减薄，如图5所示。
然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。同时图5实施例中表面栅氧化层6和栅极介质7也可以为沟槽结构，如图6所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种背部沟槽结构绝缘栅双极晶体管，其特征在于：包括：
N型基区，由N-基区组成；
P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方；
背沟槽多晶P+发射区，为多个沟槽结构，位于N型基区下方，P型多晶半导体材料临靠沟槽内壁，N+缓冲层临靠P型多晶半导体材料，N+缓冲层位于P型多晶半导体材料与N型基区之间，同时背沟槽内填充电极金属。
2.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的背沟槽多晶P+发射区的沟槽宽度和沟槽间距小于等于10um，沟槽深度小于等于100um。
3.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的背沟槽多晶P+发射区表面的掺杂浓度大于等于1E17cm-3，P型多晶半导体材料厚度为0.1um~1um。
4.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的背沟槽多晶P+发射区的P型多晶半导体材料可以仅位于沟槽内壁。
5.如权利要求4所述的绝缘栅双极晶体管，其特征在于：所述背沟槽之间N型基区表面可以为绝缘层覆盖、欧姆接触区或肖特基势垒结。
6.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的背沟槽多晶P+发射区的P型多晶半导体材料可以位于N型基区背表面和沟槽内壁。
7.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的背沟槽多晶P+发射区的P型多晶半导体材料的杂质可以通过扩散进入N型基区。
8.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的N+缓冲层的掺杂浓度从背沟槽多晶P+发射区向N型基区方向逐渐降低，厚度为5um~30um，掺杂浓度为1E13cm-3~1E17cm-3，不同背沟槽附近的N+缓冲层可以相连。
9.如权利要求1所述的绝缘栅双极晶体管，其特征在于：所述的栅氧化层和栅极介质可以位于器件表面为平面结构，也可以位于器件上表面沟槽内为沟槽结构。
10.如权利要求1所述的一种背部沟槽结构绝缘栅双极晶体管的制备方法，其特征在于：包括如下步骤：
1）在N型上表面形成P型基区、N+集电区、栅氧化层和栅极介质；
2）在背表面通过掩膜刻蚀形成沟槽；
3）背部进行N型杂质扩散退火；
4）在背表面形成P型多晶半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210328177.5A CN103681814A (zh) | 2012-09-06 | 2012-09-06 | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210328177.5A CN103681814A (zh) | 2012-09-06 | 2012-09-06 | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681814A true CN103681814A (zh) | 2014-03-26 |
Family
ID=50318772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210328177.5A Pending CN103681814A (zh) | 2012-09-06 | 2012-09-06 | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681814A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN110676314A (zh) * | 2019-10-23 | 2020-01-10 | 广东美的白色家电技术创新中心有限公司 | 一种绝缘栅双极型晶体管、功率模块及生活电器 |
-
2012
- 2012-09-06 CN CN201210328177.5A patent/CN103681814A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN106206705B (zh) * | 2016-09-09 | 2019-01-29 | 电子科技大学 | 一种具有双栅的rc-igbt |
| CN110676314A (zh) * | 2019-10-23 | 2020-01-10 | 广东美的白色家电技术创新中心有限公司 | 一种绝缘栅双极型晶体管、功率模块及生活电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101976683B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN103733344A (zh) | 半导体装置 | |
| CN109119463B (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN102354704A (zh) | 具有高反向阻断性能肖特基二极管及其制造方法 | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN114784108B (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN103681811A (zh) | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
| WO2016112047A1 (en) | Reverse-conducting gated-base bipolar-conduction devices and methods with reduced risk of warping | |
| CN210837768U (zh) | 碳化硅半导体器件 | |
| CN108010964A (zh) | 一种igbt器件及制造方法 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN103681790A (zh) | 一种背部沟槽绝缘栅双极晶体管及其制备方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN114464669A (zh) | 超结frd结构及其制作方法 | |
| CN204885170U (zh) | 具有自适应性的场截止电流控制型功率器件 | |
| CN103681813A (zh) | 一种背沟槽结构绝缘栅双极晶体管及其制备方法 | |
| CN103681812A (zh) | 一种背沟槽绝缘栅双极晶体管及其制备方法 | |
| CN204011433U (zh) | 功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |
|
| WD01 | Invention patent application deemed withdrawn after publication |