CN116741821A - Igbt器件结构及对应的制作方法 - Google Patents
Igbt器件结构及对应的制作方法 Download PDFInfo
- Publication number
- CN116741821A CN116741821A CN202310993192.XA CN202310993192A CN116741821A CN 116741821 A CN116741821 A CN 116741821A CN 202310993192 A CN202310993192 A CN 202310993192A CN 116741821 A CN116741821 A CN 116741821A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- limiting ring
- oxide layer
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 15
- 239000007924 injection Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000001413 cellular effect Effects 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种IGBT器件结构，其包括集电极金属层、N型缓冲层以及N型外延层。N型外延层的顶部设置有源区、终端保护区以及截止保护区；N型外延层的有源区从下到上依次设置有P型注入区、绝缘氧化层以及发射极金属；N型外延层的终端保护区从下到上依次设置有P型场限环、绝缘氧化层以及场板结构；N型外延层的截止保护区从下到上依次设置有N型截止环、绝缘氧化层以及截止保护区金属；P型场限环的两侧设置有用于防止P型场限环扩散的沟槽栅结构；本发明还提供一种IGBT器件结构的制作方法。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种IGBT器件结构及对应的制作方法。
背景技术
绝缘栅双极型晶体管 IGBT(Insulated Gate Bipolar Transistor)打破了传统金属-氧化物-半导体场效应晶体管 MOSFET 固有的“硅极限”，使得单位面积芯片可以得到更低的导通压降，缩小了芯片整体面积。在同样耐压要求的晶体管下，IGBT终端P型场限环面积不会因为有源区面积缩小而降低，反而在整体芯片中占比愈发升高，合理有效地降低IGBT终端环宽度变得尤为重要。
现有的终端保护结构包括传统的注入场限环结构、场限环加场板复合结构、纯场板结构、结终端延伸结构、横向变掺杂结构、阻性场板结构等。其中场限环结构因其工艺简单，使用范围最广。前述场限环结构即为在述 IGBT 器件的终端保护区包含多个互不接触,并且依照指定距离相邻排布的P 型场限环 。这些场限环制作方式一般为相对高能量注入和高温推进的方式完成。
这些场限环一般都需要一定的深度，为了达到该深度要求，采用的推进温度都比较大。
在高温炉管作业环境下，晶圆面内受热均匀性会带来一定程度的面内分布结深和横向扩散差异。尤其是横向扩散差异会带来BV（Breakdown Voltage，击穿电压）片内分布不良。
为了达到更好的片内BV分布效果，需要设计更大冗余量的P型场限环结构，即需要花费更多的面积给P型场限环，降低了芯片的有效导通面积占比，降低了芯片的成本空间。
故需要提供一种IGBT器件结构及对应的制作方法来解决上述技术问题。
发明内容
本发明提供一种通过设置沟槽栅结构实现较好的片内BV分布效果的IGBT器件结构及对应的制作方法，以有效解决现有的IGBT器件结构由于掺杂横向扩散导致的BV片内分布不良的技术问题。
本发明实施例提供一种IGBT器件结构，其包括：
集电极金属层，
N型缓冲层，设置在所述集电极金属层上；
N型外延层，设置在所述N型缓冲层上；所述N型外延层的顶部设置有源区、终端保护区以及截止保护区；
所述N型外延层的有源区从下到上依次设置有P型注入区、绝缘氧化层以及发射极金属，发射极金属通过设置在所述绝缘氧化层上的接触孔与所述P型注入区连接；
所述N型外延层的终端保护区从下到上依次设置有P型场限环、绝缘氧化层以及场板结构，所述场板结构通过设置在所述绝缘氧化层上的接触孔与所述P型场限环连接；
所述N型外延层的截止保护区从下到上依次设置有N型截止环、绝缘氧化层以及截止保护区金属，所述截止保护区金属通过设置在所述绝缘氧化层上的接触孔与所述N型截止环连接；
其中所述P型场限环的两侧分别设置有用于防止P型场限环扩散的沟槽栅结构。
在本发明所述的IGBT器件结构中，所述P型注入区中设置有填充有多晶硅的元胞沟槽结构。
在本发明所述的IGBT器件结构中，所述沟槽栅结构的宽度与所述元胞沟槽结构的宽度相同，所述沟槽栅结构的深度与所述元胞沟槽结构的深度相同。
本发明还提供一种上述任一IGBT器件结构的制作方法，其包括：
提供一N型衬底，其中所述N型衬底包括有源区、终端保护区以及截止保护区；
对所述N型衬底的截止保护区进行N型掺杂注入，以形成N型截止环；
在所述N型衬底的有源区和终端保护区形成多个沟槽结构；
使用掩膜光刻工艺露出所述N型衬底的终端保护区的P型场限环区域；
对所述N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环；
在对所述P型场限环区域形成掩膜，并通过光刻工艺露出所述N型衬底的有源区；
对所述N型衬底的有源区进行P型离子注入，随后以第二预设温度进行推进以形成P型注入区；
去除所述N型衬底的表面掩膜，露出所述沟槽结构；并对所述沟槽结构进行多晶硅填充，以形成元胞沟槽和沟槽栅结构；
在所述N型衬底的有源区上形成N型注入区，随后在所述N型衬底形成绝缘氧化层；
对所述N型衬底的绝缘氧化层刻蚀出接触孔，并在所述接触孔中注入P型离子；
在所述N型衬底的沉积金属层，以形成发射极金属、场板结构以及截止保护区金属；
在所述N型衬底的底面形成N型缓冲层以及集电极金属层。
在本发明所述的IGBT器件结构的制作方法中，所述使用掩膜光刻工艺露出所述N型衬底的终端保护区的P型场限环区域的步骤包括：
使用HDP氧化层对终端保护区中的沟槽结构进行填充；
使用CMP对所述HDP氧化层进行抛光；
在所述抛光后的HDP氧化层沉积SIN层；
使用掩膜光刻工艺对所述SIN层进行刻蚀，露出P型场限环区域；其中P型场限环区域的刻蚀窗口与沟槽结构的外侧对齐；
使用湿法腐蚀去除所述刻蚀窗口处的HDP氧化层。
在本发明所述的IGBT器件结构的制作方法中，所述对所述N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环的步骤包括：
以预设角度对所述N型衬底的P型场限环区域进行P型离子注入；其中所述预设角度与垂直方向的夹角为5-15度；
以第一预设温度进行推进0.5-2.5小时，以形成P型场限环，所述第一预设温度为1100度至1200度。
在本发明所述的IGBT器件结构的制作方法中，所述P型场限环的单侧水平推进距离小于1微米。
在本发明所述的IGBT器件结构的制作方法中，所述对所述N型衬底的有源区进行P型离子注入，随后进行高温推进以形成P型注入区的步骤包括：
对所述N型衬底的有源区进行P型离子注入，在以第二预设温度进行推进20-60分钟，以形成P型注入区，所述第二预设温度为900度-950度。
在本发明所述的IGBT器件结构的制作方法中，所述在所述N型衬底的有源区上形成N型注入区，随后在所述N型衬底形成绝缘氧化层的步骤包括：
以垂直方向对所述N型衬底的有源区注入磷或砷，以形成N型注入区，随后在所述N型衬底形成绝缘氧化层。
在本发明所述的IGBT器件结构的制作方法中，所述对所述N型衬底的绝缘氧化层刻蚀出接触孔，并在所述接触孔中注入P型离子的步骤包括：
对所述N型衬底的绝缘氧化层刻蚀出接触孔，并以垂直角度对在所述接触孔中注入硼或氟化硼；
在800度-1050度的温度下退火20-120秒。
本发明相较于现有技术，其有益效果为：本发明提供一种IGBT器件结构及对应的制作方法，其通过在P型场限环的两侧设置沟槽栅结构，有效的降低了掺杂离子的横向扩散，使得IGBT器件结构具有更好的片内BV分布效果；有效解决的现有的IGBT器件结构由于掺杂横向扩散导致的BV片内分布不良的技术问题。
附图说明
图1为本发明的IGBT器件结构的实施例的结构示意图。
图2为本发明的IGBT器件结构的制作方法的实施例的流程图。
图3A-图3N为本发明的IGBT器件结构的制作流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的IGBT器件结构的实施例的结构示意图。本实施例的IGBT器件结构10包括集电极金属层11、N型缓冲层12以及N型外延层13。其中N型缓冲层12设置在集电极金属层11上，N型外延层13设置在N型缓冲层12上，N型缓冲层12的顶部设置有源区、终端保护区以及截止保护区。
N型外延层13的有源区从下到上依次设置有P型注入区131、绝缘氧化层132以及发射极金属133，发射极金属133通过设置在绝缘氧化层132上的接触孔与P型注入区131连接。
N型外延层13的终端保护区从下到上依次设置有P型场限环134、绝缘氧化层132以及场板结构135，场板结构135通过设置在绝缘氧化层132上的接触孔与P型场限环134连接。
N型外延层13的截止保护区从下到上依次设置有N型截止环136、绝缘氧化层132以及截止保护区金属137，截止保护区金属137通过设置在绝缘氧化层132上的接触孔与N型截止环136连接。
本实施例的P型场限环134的两侧分别设置有用于防止P型场限环134中P型离子扩散的沟槽栅结构1341。P型注入区131中设置有填充有多晶硅的元胞沟槽结构1311。沟槽栅结构1341的宽度与元胞沟槽结构1311的宽度相同，沟槽栅结构1341的深度与元胞沟槽结构1311的深度相同，因此可在同一工艺流程中同时制作沟槽栅结构1341与元胞沟槽结构1311。由于沟槽栅结构1341位于P型场限环134的两侧，因此在对P型场限环区域进行P型离子注入时，沟槽栅结构1341可有效的防止P型离子的横向扩散；使得P型场限环134具有较高的结深扩散时，其对应的横向扩散并不高，进而限制了P型场限环134的横向面积，使得对应的IGBT器件结构10具有更好的片内BV分布效果。
下面对本发明的IGBT器件结构的制作方法进行描述，请参照图2，图2为本发明的IGBT器件结构的制作方法的实施例的流程图。本实施例的IGBT器件结构的制作方法包括步骤：
步骤S201，提供一N型衬底，其中N型衬底包括有源区、终端保护区以及截止保护区；
步骤S202，对N型衬底的截止保护区进行N型掺杂注入，以形成N型截止环；
步骤S203，在N型衬底的有源区和终端保护区形成多个沟槽结构；
步骤S204，使用掩膜光刻工艺露出N型衬底的终端保护区的P型场限环区域；
步骤S205，对N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环；
步骤S206，在对P型场限环区域形成掩膜，并通过光刻工艺露出N型衬底的有源区；
步骤S207，对N型衬底的有源区进行P型离子注入，随后以第二预设温度进行推进以形成P型注入区；
步骤S208，去除N型衬底的表面掩膜，露出沟槽结构；并对沟槽结构进行多晶硅填充，以形成元胞沟槽和沟槽栅结构；
步骤S209，在N型衬底的有源区上形成N型注入区，随后在N型衬底形成绝缘氧化层；
步骤S210，对N型衬底的绝缘氧化层刻蚀出接触孔，并在接触孔中注入P型离子；
步骤S211，在N型衬底的沉积金属层，以形成发射极金属、场板结构以及截止保护区金属；
步骤S212，在N型衬底的底面形成N型缓冲层以及集电极金属层。
下面详细说明本实施例的IGBT器件结构的制作流程。
在步骤S201中，提供一N型衬底（N型外延层13），该N型衬底包括设置发射极金属133的有源区，设置场板结构135的终端保护区以及设置截止保护区金属137的截止保护区。
在步骤S202中，使用掩膜光刻工艺对N型衬底的截止保护区进行N型掺杂注入，以形成N型截止环136，如图3A所示。其中截止保护区的N型掺杂浓度为1*10^13atoms/cm^2至1*10^16atoms/cm^2。
在步骤S203中，同样使用掩膜光刻工艺，在N型衬底的有源区和终端保护区刻蚀出多个宽度和深度相同沟槽结构，以便后续形成终端保护区的沟槽栅结构1341和有源区元胞沟槽结构1311，如图3B所示。
在步骤S204中，使用掩膜光刻工艺露出N型衬底的终端保护区的P型场限环区域。该步骤具体包括：
步骤S2041，使用HDP（High Density Plasma，高密度等离子体）氧化层对终端保护区中的沟槽结构进行填充。
步骤S2042，使用CMP（Chemical Mechanical Planarization化学机械抛光）对HDP氧化层进行抛光，以去除N型衬底表面的HDP氧化层（保留沟槽结构中的HDP氧化层）；如图3C所示。随后在N型衬底表面的沉积厚度约为500埃的HDP氧化层201，以便在N型衬底表面形成厚度较薄的HDP氧化层201，以较好的消除上下层之间的应力。
步骤S2043，在厚度较薄的HDP氧化层上沉积SIN层202；如图3D所示。
步骤S2044，使用掩膜光刻工艺对SIN层202进行刻蚀，露出P型场限环区域；其中P型场限环区域的刻蚀窗口与终端保护区的沟槽结构的外侧对齐；如图3E所示。
步骤S2045，使用湿法腐蚀去除刻窗口处的HDP氧化层201；如图3F所示。
在步骤S205中，对N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环134。本实施例中第一预设温度为1100度至1200度，该步骤具体包括：
以与垂直方向X的夹角5-15度的注入角度对N型衬底的P型场限环区域进行P型离子注入；这里注入角度优选为与垂直方向X的夹角为7度；如图3G所示。
随后在1100度至1200度（第一预设温度）的高温推进离子0.5-2.5小时，以形成P型场限环134；如图3H所示。其中P型场限环134的P型掺杂浓度为1*10^13 atoms/cm^2至1*10^15atoms/cm^2。
由于沟槽栅结构1341的存在，P型离子注入操作的注入方向可以与垂直方向形成一定倾角，这样形成的P型场限环134即可形成较深的垂直方向推进距离，同时向水平方向推进距离较小，P型场限环134的单侧水平推进距离小于1微米。
且具有水平倾角的P型离子注入，P型场限环区域的P型离子浓度会更加均匀，不会出现P型场限环区域的P型离子浓度分布不均的现象。
在步骤S206中，在P型场限环区域形成掩膜，并通过光刻工艺露出N型衬底的有源区。
在步骤S207中，对N型衬底的有源区进行P型离子注入，随后在900-950度（第二预设温度）的高温下推进20-60分钟，以形成P型注入区131，如图3I所示。其中P型注入区131的P型掺杂浓度为1*10^12 atoms/cm^2至1*10^14 atoms/cm^2。
在步骤S208中，去除N型衬底的表面掩膜，露出沟槽结构；并对沟槽结构进行多晶硅填充，以形成填充好的元胞沟槽结构1311和沟槽栅结构1341；如图3J所示。
在步骤S209中，以垂直方向X对N型衬底的有源区注入磷离子或砷离子（N型离子），以形成N型注入区138，其中N型注入区138的N型掺杂浓度为1*10^13 atoms/cm^2至1*10^16atoms/cm^2。随后在N型衬底形成绝缘氧化层132；如图3K所示。
在步骤S210中，对N型衬底的绝缘氧化层刻蚀出接触孔，并以垂直角度在接触孔中注入硼离子或氟化硼离子（P型离子），注入的P型离子的P型掺杂浓度为1*10^14 atoms/cm^2至1*10^16 atoms/cm^2；并在800度-1050度的温度下退火20-120秒；如图3L所示。该注入的P型离子可以更好的将P型注入区131与N型外延层13形成短接，防止寄生三极管误开启。
在步骤S211中，在N型衬底的沉积金属层，以形成发射极金属133、场板结构135以及截止保护区金属137；如图3M所示。
在步骤S212中，在N型衬底的底面形成N型缓冲层12以及集电极金属层11；如图3N所示。
这样即完成了本实施例的IGBT器件结构的制作流程。
本发明提供一种IGBT器件结构及对应的制作方法，其通过在P型场限环的两侧设置沟槽栅结构，有效的降低了掺杂离子的横向扩散，使得IGBT器件结构具有更好的片内BV分布效果；有效解决的现有的IGBT器件结构由于掺杂横向扩散导致的BV片内分布不良的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种IGBT器件结构，其特征在于，包括：
集电极金属层，
N型缓冲层，设置在所述集电极金属层上；
N型外延层，设置在所述N型缓冲层上；所述N型外延层的顶部设置有源区、终端保护区以及截止保护区；
所述N型外延层的有源区从下到上依次设置有P型注入区、绝缘氧化层以及发射极金属，发射极金属通过设置在所述绝缘氧化层上的接触孔与所述P型注入区连接；
所述N型外延层的终端保护区从下到上依次设置有P型场限环、绝缘氧化层以及场板结构，所述场板结构通过设置在所述绝缘氧化层上的接触孔与所述P型场限环连接；
所述N型外延层的截止保护区从下到上依次设置有N型截止环、绝缘氧化层以及截止保护区金属，所述截止保护区金属通过设置在所述绝缘氧化层上的接触孔与所述N型截止环连接；
其中所述P型场限环的两侧分别设置有用于防止P型场限环扩散的沟槽栅结构。
2.根据权利要求1所述的IGBT器件结构，其特征在于，所述P型注入区中设置有填充有多晶硅的元胞沟槽结构。
3.根据权利要求2所述的IGBT器件结构，其特征在于，所述沟槽栅结构的宽度与所述元胞沟槽结构的宽度相同，所述沟槽栅结构的深度与所述元胞沟槽结构的深度相同。
4.一种权利要求1-3中任一所述的IGBT器件结构的制作方法，其特征在于，包括：
提供一N型衬底，其中所述N型衬底包括有源区、终端保护区以及截止保护区；
对所述N型衬底的截止保护区进行N型掺杂注入，以形成N型截止环；
在所述N型衬底的有源区和终端保护区形成多个沟槽结构；
使用掩膜光刻工艺露出所述N型衬底的终端保护区的P型场限环区域；
对所述N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环；
在对所述P型场限环区域形成掩膜，并通过光刻工艺露出所述N型衬底的有源区；
对所述N型衬底的有源区进行P型离子注入，随后以第二预设温度进行推进以形成P型注入区；
去除所述N型衬底的表面掩膜，露出所述沟槽结构；并对所述沟槽结构进行多晶硅填充，以形成元胞沟槽和沟槽栅结构；
在所述N型衬底的有源区上形成N型注入区，随后在所述N型衬底形成绝缘氧化层；
对所述N型衬底的绝缘氧化层刻蚀出接触孔，并在所述接触孔中注入P型离子；
在所述N型衬底的沉积金属层，以形成发射极金属、场板结构以及截止保护区金属；
在所述N型衬底的底面形成N型缓冲层以及集电极金属层。
5.根据权利要求4所述的IGBT器件结构的制作方法，其特征在于，所述使用掩膜光刻工艺露出所述N型衬底的终端保护区的P型场限环区域的步骤包括：
使用HDP氧化层对终端保护区中的沟槽结构进行填充；
使用CMP对所述HDP氧化层进行抛光；
在所述抛光后的HDP氧化层沉积SIN层；
使用掩膜光刻工艺对所述SIN层进行刻蚀，露出P型场限环区域；其中P型场限环区域的刻蚀窗口与沟槽结构的外侧对齐；
使用湿法腐蚀去除所述刻蚀窗口处的HDP氧化层。
6.根据权利要求5所述的IGBT器件结构的制作方法，其特征在于，所述对所述N型衬底的P型场限环区域进行P型离子注入，随后以第一预设温度进行推进以形成P型场限环的步骤包括：
以预设角度对所述N型衬底的P型场限环区域进行P型离子注入；其中所述预设角度与垂直方向的夹角为5-15度；
以第一预设温度进行推进0.5-2.5小时，以形成P型场限环，所述第一预设温度为1100度至1200度。
7.根据权利要求6所述的IGBT器件结构的制作方法，其特征在于，所述P型场限环的单侧水平推进距离小于1微米。
8.根据权利要求4所述的IGBT器件结构的制作方法，其特征在于，所述对所述N型衬底的有源区进行P型离子注入，随后进行高温推进以形成P型注入区的步骤包括：
对所述N型衬底的有源区进行P型离子注入，在以第二预设温度进行推进20-60分钟，以形成P型注入区，所述第二预设温度为900度-950度。
9.根据权利要求4所述的IGBT器件结构的制作方法，其特征在于，所述在所述N型衬底的有源区上形成N型注入区，随后在所述N型衬底形成绝缘氧化层的步骤包括：
以垂直方向对所述N型衬底的有源区注入磷或砷，以形成N型注入区，随后在所述N型衬底形成绝缘氧化层。
10.根据权利要求4所述的IGBT器件结构的制作方法，其特征在于，所述对所述N型衬底的绝缘氧化层刻蚀出接触孔，并在所述接触孔中注入P型离子的步骤包括：
对所述N型衬底的绝缘氧化层刻蚀出接触孔，并以垂直角度对在所述接触孔中注入硼或氟化硼；
在800度-1050度的温度下退火20-120秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310993192.XA CN116741821B (zh) | 2023-08-09 | 2023-08-09 | Igbt器件结构及对应的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310993192.XA CN116741821B (zh) | 2023-08-09 | 2023-08-09 | Igbt器件结构及对应的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116741821A true CN116741821A (zh) | 2023-09-12 |
| CN116741821B CN116741821B (zh) | 2024-06-21 |
Family
ID=87917154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310993192.XA Active CN116741821B (zh) | 2023-08-09 | 2023-08-09 | Igbt器件结构及对应的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741821B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832234A (zh) * | 2012-09-10 | 2012-12-19 | 张家港凯思半导体有限公司 | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 |
| CN104064564A (zh) * | 2014-06-19 | 2014-09-24 | 华越微电子有限公司 | 一种基于沟槽介质隔离的双极集成电路芯片及其生产工艺 |
| US9590033B1 (en) * | 2015-11-20 | 2017-03-07 | Ixys Corporation | Trench separation diffusion for high voltage device |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| US20190067500A1 (en) * | 2017-08-28 | 2019-02-28 | Quantum Nanophotonics LLC | Quantum NPS Photodetector |
| CN113193036A (zh) * | 2021-03-24 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制备方法 |
| CN113451137A (zh) * | 2021-06-29 | 2021-09-28 | 深圳铨力半导体有限公司 | 晶体管制造方法、设备、计算机可读存储介质与程序产品 |
| CN115602714A (zh) * | 2022-11-07 | 2023-01-13 | 南瑞联研半导体有限责任公司（Cn） | 一种沟槽型igbt终端及其制造方法 |
-
2023
- 2023-08-09 CN CN202310993192.XA patent/CN116741821B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832234A (zh) * | 2012-09-10 | 2012-12-19 | 张家港凯思半导体有限公司 | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 |
| CN104064564A (zh) * | 2014-06-19 | 2014-09-24 | 华越微电子有限公司 | 一种基于沟槽介质隔离的双极集成电路芯片及其生产工艺 |
| US9590033B1 (en) * | 2015-11-20 | 2017-03-07 | Ixys Corporation | Trench separation diffusion for high voltage device |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
| US20190067500A1 (en) * | 2017-08-28 | 2019-02-28 | Quantum Nanophotonics LLC | Quantum NPS Photodetector |
| CN113193036A (zh) * | 2021-03-24 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制备方法 |
| CN113451137A (zh) * | 2021-06-29 | 2021-09-28 | 深圳铨力半导体有限公司 | 晶体管制造方法、设备、计算机可读存储介质与程序产品 |
| CN115602714A (zh) * | 2022-11-07 | 2023-01-13 | 南瑞联研半导体有限责任公司（Cn） | 一种沟槽型igbt终端及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116741821B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100578751C (zh) | 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法 | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| GB2318685A (en) | MOS gated device with self aligned cells | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| US8753937B2 (en) | Manufacturing method of power transistor device with super junction | |
| CN101889327A (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| US8536003B2 (en) | Method for fabricating semiconductor power device | |
| JPS62219943A (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| CN101471291B (zh) | 半导体器件及其制造方法 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| US8754473B2 (en) | Power transistor device | |
| CN116741821B (zh) | Igbt器件结构及对应的制作方法 | |
| CN116779446A (zh) | 屏蔽栅mos器件及其制造方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| US20030062589A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| CN113782608A (zh) | 集成tmbs结构的超结mos器件及其制造方法 | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| CN1222022C (zh) | 薄膜晶体管的制造方法及结构 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN111129134A (zh) | Igbt芯片及其制造方法 | |
| WO2023176887A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112838118B (zh) | 超低导通电阻ldmos的制作方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| WO2022265061A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |